JP2010027847A - 半導体素子の実装構造およびそれを備えた表示装置 - Google Patents

Abstract

【課題】電気的信頼性を向上させることが可能な半導体素子の実装構造を提供する。
【解決手段】この駆動用ＩＣ１０の実装構造は、駆動用ＩＣ１０と、液晶表示パネル２０と、ＡＣＦ３０とを備えている。液晶表示パネル２０の電極パッド２１の周縁部には、段差部２７と、段差部２７の段差よりも小さい段差を有する粒子流入部２８とが設けられている。段差部２７は、下部導電膜２３（電極パッド２１）の辺２３ａ、２３ｂおよび２３ｄに設けられ、粒子流入部２８は、液晶表示パネル２０の下部導電膜２３（電極パッド２１）の辺２３ｃに設けられている。
【選択図】図１

Description

この発明は、半導体素子の実装構造およびそれを備えた表示装置に関し、特に、半導体素子を実装基板にフェイスダウン実装した半導体素子の実装構造およびそれを備えた表示装置に関する。

近年、携帯電話などの表示装置として、液晶表示装置や有機ＥＬ表示装置などの薄型の表示装置が広く用いられている。これらの表示装置は、表示パネル（実装基板）と、表示パネルに駆動信号を供給するための駆動用ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）（半導体素子）とを備えている。

駆動用ＩＣの実装構造としては、従来、ＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）を用いた構造が一般に知られているが、近年、携帯電話などの中小型の表示装置では、低コスト、高信頼性、薄型化などの観点から、駆動用ＩＣを表示パネルにベアチップ実装したＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式が主流となってきている。

ＣＯＧ方式の中でも、駆動用ＩＣに形成した突起状のバンプ電極を、表示パネルに形成した電極パッド（ボンディングパッド）にフェイスダウン実装する方法が一般的である。

そして、ＣＯＧ方式の接続方法としては、駆動用ＩＣのバンプ電極をＡｕなどの金属により形成し、駆動用ＩＣのバンプ電極を表示パネルの電極パッドに導電性ペーストや異方性導電材料を介して接続する方法がある。

異方性導電材料とは、絶縁性の接着材中に導電粒子を分散させたものである。異方性導電材料中の導電粒子が、バンプ電極と電極パッドとの間に挟まれることによって、駆動用ＩＣと表示パネルとが電気的に接続される。また、異方性導電材料を用いた場合、隣接するバンプ電極間に絶縁性の接着材が充填されるので、バンプ電極間に十分な絶縁性を容易に確保することができる。このような利点から、近年、ＣＯＧ方式においては、異方性導電材料を用いる方法が主流となっている。

図１８は、半導体素子が異方性導電材料を用いて表示パネルにフェイスダウン実装された従来の一例による表示装置の概略的な構造を示した断面図である。図１９は、図１８に示した従来の一例による表示装置の半導体素子の構造を示した平面図である。図２０は、図１８に示した従来の一例による表示装置の表示パネルの構造を示した平面図である。図２１は、図２０の２００−２００線に沿った拡大断面図である。

従来の一例による表示装置５０１は、図１８に示すように、半導体素子５１０と、半導体素子５１０がフェイスダウン実装された表示パネル（実装基板）５２０と、半導体素子５１０および表示パネル５２０を電気的に接続するためのＡＣＦ（異方性導電フィルム）５３０とを備えている。

この半導体素子５１０は、図１９に示すように、２つの長辺５１１ａおよび５１１ｂと、２つの短辺５１１ｃおよび５１１ｄを有する長方形状の主表面５１１を含んでいる。主表面５１１上には、長手方向（Ａ方向）に配列された複数のバンプ電極５１２が設けられている。

具体的には、複数のバンプ電極５１２は、２つの端子列からなる列状に配置されている。また、複数のバンプ電極５１２の２つの端子列は、それぞれ、長辺５１１ａおよび５１１ｂに沿って配置されている。

表示パネル５２０には、図２０に示すように、半導体素子５１０が実装される実装領域５２０ａが設けられている。この実装領域５２０ａには、半導体素子５１０の複数のバンプ電極５１２（図１９参照）に対応する位置に複数の電極パッド５２１が形成されている。

また、表示パネル５２０は、図２１に示すように、ガラス基板５２２と、ガラス基板５２２上に形成された下部導電膜５２３と、絶縁膜５２４と、上部導電膜５２５とによって構成されている。そして、下部導電膜５２３および上部導電膜５２５によって、電極パッド５２１が構成されている。

下部導電膜５２３は、平面的に見て、長方形状に形成されている。

絶縁膜５２４は、下部導電膜５２３の周縁部およびガラス基板５２２の所定領域を覆うように配置されている。上部導電膜５２５は、下部導電膜５２３および絶縁膜５２４の所定領域上に配置されている。

また、絶縁膜５２４には、開口部５２４ａが形成されており、上部導電膜５２５は、開口部５２４ａを介して下部導電膜５２３に電気的に接続されている。

ＡＣＦ５３０は、図１８に示すように、絶縁性の接着層５３１と、接着層５３１内に分散された複数の導電粒子５３２とによって構成されている。そして、この導電粒子５３２が半導体素子５１０のバンプ電極５１２と表示パネル５２０の電極パッド５２１とに挟まれることによって、半導体素子５１０と表示パネル５２０とが電気的に接続されている。

このような表示装置は、例えば、特許文献１に開示されている。
特開２００２−１９６７０３号公報

上記従来の一例による表示装置５０１では、ＡＣＦ５３０の導電粒子５３２の含有率が大きくなるにしたがって、半導体素子５１０の隣接するバンプ電極５１２間でリークが発生しやすくなる。このため、隣接するバンプ電極５１２間でリークが発生するのを抑制するために、ＡＣＦ５３０の導電粒子５３２の含有率の上限を制限する必要がある。

一方、半導体素子５１０と表示パネル５２０の電気的接続の観点からは、ＡＣＦ５３０の導電粒子５３２の含有率を小さくすると、半導体素子５１０のバンプ電極５１２と表示パネル５２０の電極パッド５２１とに挟まれる導電粒子５３２が少なくなり、半導体素子５１０のバンプ電極５１２と表示パネル５２０の電極パッド５２１との間に導電粒子５３２が存在しなくなる場合があり、半導体素子５１０と表示パネル５２０とを確実に電気的に接続する為には導電粒子５３２の含有率の下限が制限される。半導体素子５１０のバンプ電極５１２、および、表示パネル５２０の電極パッド５２１のピッチを小さくする場合、このリーク観点からの導電粒子５３２の含有率上限と接続観点からの導電粒子５３２の含有率下限とのバランスをとるのが困難であるという問題点がある。

この発明は、上記のような課題を解決するためになされたものであり、この発明の目的は、電気的信頼性を向上させることが可能な半導体素子の実装構造およびそれを備えた表示装置を提供することである。

上記目的を達成するために、この発明の第１の局面による半導体素子の実装構造は、バンプ電極を有する半導体素子と、半導体素子のバンプ電極が電気的に接続される電極パッドを有する実装基板と、半導体素子および実装基板の間に配置され、複数の導電粒子を有する異方性導電材料とを備え、実装基板は、半導体素子が実装される実装領域を含み、実装基板の電極パッドの周縁部には、段差部と、段差部の段差よりも小さい段差を有する、または、段差を有しない粒子流入部とが設けられ、段差部は、実装基板の電極パッドの周縁部のうちの、少なくとも実装領域の周縁部側の部分に設けられ、粒子流入部は、実装基板の電極パッドの周縁部のうちの、少なくとも実装領域の中央部側の部分に設けられている。

この第１の局面による半導体素子の実装構造では、上記のように、段差部は、実装基板の電極パッドの周縁部のうちの、少なくとも実装領域の周縁部側の部分に設けられている。これにより、半導体素子と実装基板との間に異方性導電材料を挟むことにより異方性導電材料の導電粒子が半導体素子（実装領域）の中央部側から外側に向かって移動する際に、電極パッド上に配置された導電粒子が電極パッドの外側に移動するのを抑制することができる。このため、半導体素子のバンプ電極と実装基板の電極パッドとの間に導電粒子が存在しなくなるのを抑制することができるので、半導体素子と実装基板とを確実に電気的に接続することができる。その結果、電気的信頼性を向上させることができる。

また、第１の局面による半導体素子の実装構造では、上記のように、粒子流入部は、実装基板の電極パッドの周縁部のうちの、少なくとも実装領域の中央部側の部分に設けられている。これにより、半導体素子と実装基板との間に異方性導電材料を挟み込むことにより異方性導電材料の導電粒子が半導体素子（実装領域）の中央部側から外側に向かって移動する際に、電極パッドよりも実装領域の中央部側に配置された導電粒子を、粒子流入部を通過させて電極パッド上に移動させることができる。このため、半導体素子のバンプ電極と実装基板の電極パッドとの間に、より多くの導電粒子を配置することができるので、半導体素子と実装基板とを、より確実に電気的に接続することができる。その結果、電気的信頼性を、より向上させることができる。

上記第１の局面による半導体素子の実装構造において、好ましくは、バンプ電極は、複数からなるとともに、半導体素子の周縁部に沿って配列されており、電極パッドは、複数からなるとともに、実装領域の周縁部に沿って配列され、かつ、平面的に見て少なくとも４つの辺を有するように形成されており、段差部は、４つの辺のうちの、少なくとも実装領域の周縁部に沿った１つの辺に設けられている。このように構成すれば、段差部を、実装基板の電極パッドの周縁部のうちの、少なくとも実装領域の周縁部側の部分に、容易に設けることができる。これにより、電極パッド上に配置された導電粒子が電極パッドの外側に移動するのを、容易に抑制することができる。

上記電極パッドが平面的に見て少なくとも４つの辺を有するように形成されている半導体素子の実装構造において、好ましくは、段差部は、４つの辺のうちの、実装領域の周縁部側の少なくとも２つの辺に設けられている。このように構成すれば、電極パッド上に配置された導電粒子が電極パッドの外側に移動するのを、より抑制することができる。このため、半導体素子のバンプ電極と実装基板の電極パッドとの間に導電粒子が存在しなくなるのを、より抑制することができるので、半導体素子と実装基板とを、より確実に電気的に接続することができる。

上記電極パッドが平面的に見て少なくとも４つの辺を有するように形成されている半導体素子の実装構造において、好ましくは、段差部は、４つの辺のうちの、実装領域の周縁部側の少なくとも１つの辺全体に設けられている。このように構成すれば、電極パッド上に配置された導電粒子が電極パッドの外側に移動するのを、より抑制することができる。

上記第１の局面による半導体素子の実装構造において、好ましくは、段差部は、粒子流入部に配置されず段差部に配置された第１絶縁層により形成されている。このように構成すれば、段差部を、容易に、粒子流入部よりも大きい段差を有するように形成することができる。

上記段差部が第１絶縁層により形成されている半導体素子の実装構造において、好ましくは、第１絶縁層は、異方性導電材料の導電粒子の粒径よりも小さい厚みを有する。このように構成すれば、半導体素子を実装基板に実装する際に、半導体素子のバンプ電極を、実装基板の段差部上に位置ずれした状態で配置した場合にも、半導体素子のバンプ電極および実装基板の電極パッドが異方性導電材料の導電粒子に接触しなくなるのを抑制することができる。これにより、半導体素子のバンプ電極と実装基板の電極パッドとが電気的に接続されなくなるのをより抑制することができる。

上記第１の局面による半導体素子の実装構造において、好ましくは、粒子流入部は、異方性導電材料の導電粒子の粒径よりも大きい幅を有する。このように構成すれば、異方性導電材料の導電粒子を、粒子流入部を通過しやすくすることができる。これにより、より多くの導電粒子を、粒子流入部を通過させて電極パッド上に移動させることができる。

上記第１の局面による半導体素子の実装構造において、好ましくは、実装基板の電極パッドの内側の領域には、凸部が設けられている。このように構成すれば、異方性導電材料の導電粒子が半導体素子（実装領域）の中央部側から外側に向かって移動する際に、電極パッド上に配置された導電粒子が電極パッドの外側に移動するのを、さらに抑制することができる。このため、半導体素子のバンプ電極と実装基板の電極パッドとの間に導電粒子が存在しなくなるのを、さらに抑制することができるので、半導体素子と実装基板とを、さらに確実に電気的に接続することができる。

上記実装基板の電極パッドの内側の領域に凸部が設けられている半導体素子の実装構造において、好ましくは、凸部の突出高さは、異方性導電材料の導電粒子の粒径よりも小さい。このように構成すれば、実装基板の電極パッドの内側の領域に凸部を設けた場合にも、半導体素子のバンプ電極と実装基板の電極パッドとが異方性導電材料の導電粒子に接触しなくなるのを、容易に抑制することができる。これにより、半導体素子のバンプ電極と実装基板の電極パッドとを、容易に電気的に接続することができる。

上記実装基板の電極パッドの内側の領域に凸部が設けられている半導体素子の実装構造において、好ましくは、凸部は、実装領域の周縁部と平行に延びる部分を有する。このように構成すれば、異方性導電材料の導電粒子が半導体素子（実装領域）の中央部側から外側に向かって移動する際に、電極パッド上に配置された導電粒子が電極パッドの外側に移動するのを、効果的に抑制することができる。

上記実装基板の電極パッドの内側の領域に凸部が設けられている半導体素子の実装構造において、好ましくは、凸部は、複数からなる。このように構成すれば、電極パッド上に配置された導電粒子が電極パッドの外側に移動するのを、より抑制することができる。

上記凸部が複数からなる半導体素子の実装構造において、好ましくは、複数の凸部は、互いに、異方性導電材料の導電粒子の粒径よりも大きい間隔を隔てて配置されている。このように構成すれば、異方性導電材料の導電粒子を、隣接する凸部の間に配置することができるので、電極パッド上に配置された導電粒子が電極パッドの外側に移動するのを、効果的に抑制することができる。

上記実装基板の電極パッドの内側の領域に凸部が設けられている半導体素子の実装構造において、好ましくは、凸部は、第２絶縁層により形成されている。このように構成すれば、容易に、凸部を形成することができる。

上記第１の局面による半導体素子の実装構造において、好ましくは、段差部および凸部は、同一の材質からなる層を用いて形成されている。このように構成すれば、段差部および凸部を、同一のプロセスにより形成することができるので、製造工程が増加するのを抑制することができる。

この発明の第２の局面による表示装置は、請求項１〜１４のいずれか１項に記載の半導体素子の実装構造を備える。このように構成すれば、電気的信頼性を向上させることが可能な表示装置を得ることができる。

この発明の第３の局面による半導体素子の実装構造は、バンプ電極を有する半導体素子と、半導体素子のバンプ電極が電気的に接続される電極パッドを有する実装基板と、半導体素子および実装基板の間に配置され、複数の導電粒子を有する異方性導電材料とを備え、実装基板の電極パッドの内側の領域には、凸部が設けられている。

この第３の局面による半導体素子の実装構造では、上記のように、実装基板の電極パッドの内側の領域には、凸部が設けられている。これにより、半導体素子と実装基板との間に異方性導電材料を挟むことにより異方性導電材料の導電粒子が半導体素子（実装領域）の中央部側から外側に向かって移動する際に、電極パッド上に配置された導電粒子が電極パッドの外側に移動するのを抑制することができる。このため、半導体素子のバンプ電極と実装基板の電極パッドとの間に導電粒子が存在しなくなるのを抑制することができるので、半導体素子と実装基板とを確実に電気的に接続することができる。その結果、電気的信頼性を向上させることができる。

上記第３の局面による半導体素子の実装構造において、好ましくは、凸部の突出高さは、異方性導電材料の導電粒子の粒径よりも小さい。このように構成すれば、実装基板の電極パッドの内側の領域に凸部を設けた場合にも、半導体素子のバンプ電極と実装基板の電極パッドとが異方性導電材料の導電粒子に接触しなくなるのを、容易に抑制することができる。これにより、半導体素子のバンプ電極と実装基板の電極パッドとを、容易に電気的に接続することができる。

上記第３の局面による半導体素子の実装構造において、好ましくは、実装基板は、半導体素子が実装される実装領域を含み、凸部は、実装領域の周縁部と平行に延びる部分を有する。このように構成すれば、異方性導電材料の導電粒子が半導体素子（実装領域）の中央部側から外側に向かって移動する際に、電極パッド上に配置された導電粒子が電極パッドの外側に移動するのを、効果的に抑制することができる。

上記第３の局面による半導体素子の実装構造において、好ましくは、凸部は、複数からなる。このように構成すれば、電極パッド上に配置された導電粒子が電極パッドの外側に移動するのを、より抑制することができる。

上記凸部が複数からなる半導体素子の実装構造において、好ましくは、複数の凸部は、互いに、異方性導電材料の導電粒子の粒径よりも大きい間隔を隔てて配置されている。このように構成すれば、異方性導電材料の導電粒子を、隣接する凸部の間に配置することができるので、電極パッド上に配置された導電粒子が電極パッドの外側に移動するのを、効果的に抑制することができる。

上記第３の局面による半導体素子の実装構造において、好ましくは、凸部は、第３絶縁層により形成されている。このように構成すれば、容易に、凸部を形成することができる。

上記第３の局面による半導体素子の実装構造において、好ましくは、実装基板は、半導体素子が実装される実装領域を含み、実装基板の電極パッドの周縁部には、段差部が設けられ、段差部は、実装基板の電極パッドの周縁部のうちの、少なくとも実装領域の周縁部側の部分に設けられている。このように構成すれば、異方性導電材料の導電粒子が半導体素子（実装領域）の中央部側から外側に向かって移動する際に、電極パッド上に配置された導電粒子が電極パッドの外側に移動するのを、さらに抑制することができる。このため、半導体素子のバンプ電極と実装基板の電極パッドとの間に導電粒子が存在しなくなるのを、さらに抑制することができるので、半導体素子と実装基板とを、さらに確実に電気的に接続することができる。

上記実装基板の電極パッドの周縁部に段差部が設けられている半導体素子の実装構造において、好ましくは、実装基板の電極パッドの周縁部には、段差部と、段差部の段差よりも小さい段差を有する、または、段差を有しない粒子流入部とが設けられ、粒子流入部は、実装基板の電極パッドの周縁部のうちの、少なくとも実装領域の中央部側の部分に設けられている。このように構成すれば、異方性導電材料の導電粒子が半導体素子（実装領域）の中央部側から外側に向かって移動する際に、電極パッドよりも実装領域の中央部側に配置された導電粒子を、粒子流入部を通過させて電極パッド上に移動させることができる。このため、半導体素子のバンプ電極と実装基板の電極パッドとの間に、より多くの導電粒子を配置することができるので、半導体素子と実装基板とを、さらに確実に電気的に接続することができる。

上記実装基板の電極パッドの周縁部に段差部と粒子流入部とが設けられている半導体素子の実装構造において、好ましくは、粒子流入部は、異方性導電材料の導電粒子の粒径よりも大きい幅を有する。このように構成すれば、異方性導電材料の導電粒子を、粒子流入部を通過しやすくすることができる。これにより、より多くの導電粒子を、粒子流入部を通過させて電極パッド上に移動させることができる。

上記実装基板の電極パッドの周縁部に段差部が設けられている半導体素子の実装構造において、好ましくは、バンプ電極は、複数からなるとともに、半導体素子の周縁部に沿って配列されており、電極パッドは、複数からなるとともに、実装領域の周縁部に沿って配列され、かつ、平面的に見て少なくとも４つの辺を有するように形成されており、段差部は、４つの辺のうちの、少なくとも実装領域の周縁部に沿った１つの辺に設けられている。このように構成すれば、段差部を、実装基板の電極パッドの周縁部のうちの、少なくとも実装領域の周縁部側の部分に、容易に設けることができる。これにより、電極パッド上に配置された導電粒子が電極パッドの外側に移動するのを、容易に抑制することができる。

上記電極パッドが平面的に見て少なくとも４つの辺を有するように形成されている半導体素子の実装構造において、好ましくは、段差部は、４つの辺のうちの、実装領域の周縁部側の少なくとも２つの辺に設けられている。このように構成すれば、電極パッド上に配置された導電粒子が電極パッドの外側に移動するのを、より抑制することができる。このため、半導体素子のバンプ電極と実装基板の電極パッドとの間に導電粒子が存在しなくなるのを、より抑制することができるので、半導体素子と実装基板とを、より確実に電気的に接続することができる。

上記電極パッドが平面的に見て少なくとも４つの辺を有するように形成されている半導体素子の実装構造において、好ましくは、段差部は、４つの辺のうちの、実装領域の周縁部側の少なくとも１つの辺全体に設けられている。このように構成すれば、電極パッド上に配置された導電粒子が電極パッドの外側に移動するのを、より抑制することができる。

上記実装基板の電極パッドの周縁部に段差部が設けられている半導体素子の実装構造において、好ましくは、段差部は、第４絶縁層により形成されている。このように構成すれば、容易に、段差部を形成することができる。

上記段差部が第４絶縁層により形成されている半導体素子の実装構造において、好ましくは、第４絶縁層は、異方性導電材料の導電粒子の粒径よりも小さい厚みを有する。このように構成すれば、半導体素子を実装基板に実装する際に、半導体素子のバンプ電極を、実装基板の段差部上に位置ずれした状態で配置した場合にも、半導体素子のバンプ電極および実装基板の電極パッドが異方性導電材料の導電粒子に接触しなくなるのを抑制することができる。これにより、半導体素子のバンプ電極と実装基板の電極パッドとが電気的に接続されなくなるのをより抑制することができる。

上記実装基板の電極パッドの周縁部に段差部が設けられている半導体素子の実装構造において、好ましくは、段差部および凸部は、同一の材質からなる層を用いて形成されている。このように構成すれば、段差部および凸部を、同一のプロセスにより形成することができるので、製造工程が増加するのを抑制することができる。

この発明の第４の局面による表示装置は、請求項１６〜３０のいずれか１項に記載の半導体素子の実装構造を備える。このように構成すれば、電気的信頼性を向上させることが可能な表示装置を得ることができる。

以上のように、本発明によれば、電気的信頼性を向上させることが可能な半導体素子およびそれを備えた表示装置を容易に得ることができる。

以下、本発明の実施形態について図面を参照して説明する。

（第１実施形態）
図１は、本発明の第１実施形態による駆動用ＩＣの実装構造を備えた液晶表示装置の概略的な構造を示した断面図である。図２は、図１に示した本発明の第１実施形態による駆動用ＩＣの構造を示した平面図である。図３は、図１に示した本発明の第１実施形態による液晶表示装置の液晶表示パネルの構造を示した平面図である。図４は、図３の１００−１００線に沿った拡大断面図である。図５は、図１に示した本発明の第１実施形態による液晶表示装置の液晶表示パネルの上部導電膜を省略した構造を示した拡大平面図である。図６は、図１に示した本発明の第１実施形態による液晶表示装置の構造を示した拡大平面図である。まず、図１〜図６を参照して、本発明の第１実施形態による駆動用ＩＣ１０の実装構造を備えた液晶表示装置１の構造について説明する。なお、液晶表示装置１は、本発明の「表示装置」の一例である。

本発明の第１実施形態による液晶表示装置１は、図１に示すように、駆動用ＩＣ１０と、駆動用ＩＣ１０がフェイスダウン実装された液晶表示パネル２０と、駆動用ＩＣ１０および液晶表示パネル２０を電気的に接続するためのＡＣＦ３０とを備えている。なお、駆動用ＩＣ１０は、本発明の「半導体素子」の一例であり、液晶表示パネル２０は、本発明の「実装基板」の一例である。また、ＡＣＦ３０は、本発明の「異方性導電材料」の一例である。

この駆動用ＩＣ１０は、図２に示すように、２つの長辺１１ａおよび１１ｂと、２つの短辺１１ｃおよび１１ｄとを有する長方形状の主表面１１を含んでいる。主表面１１上には、長手方向（Ａ方向）に配列された複数のバンプ電極１２が設けられている。

具体的には、複数のバンプ電極１２は、２つの端子列からなる列状に配置されている。また、複数のバンプ電極１２の２つの端子列は、それぞれ、長辺１１ａおよび１１ｂに沿って配置されている。

また、複数のバンプ電極１２は、Ａ方向に、例えば、約３０μｍのピッチで配置されている。また、複数のバンプ電極１２は、例えば、約１５μｍの高さ（厚み）を有する。

液晶表示パネル２０には、図３に示すように、駆動用ＩＣ１０が実装される実装領域２０ａが設けられている。この実装領域２０ａには、駆動用ＩＣ１０の複数のバンプ電極１２（図２参照）に対応する位置に複数の電極パッド２１が形成されている。すなわち、電極パッド２１は、実装領域２０ａの周縁部に沿って配列されている。

ここで、第１実施形態では、液晶表示パネル２０は、図４に示すように、ガラス基板２２と、ガラス基板２２上に形成された下部導電膜２３と、絶縁膜２４と、有機絶縁膜２５と、上部導電膜２６とによって構成されている。そして、下部導電膜２３および上部導電膜２６によって、電極パッド２１が構成されている。なお、有機絶縁膜２５は、本発明の「第１絶縁層」の一例である。

下部導電膜２３は、図５に示すように、平面的に見て、長方形状に形成されている。具体的には、下部導電膜２３は、駆動用ＩＣ１０（実装領域２０ａ）のＡ方向の内側（中央部側）および外側（周縁部側）にそれぞれ配置された辺２３ａおよび２３ｂと、駆動用ＩＣ１０（実装領域２０ａ）のＢ方向の内側（中央部側）および外側（周縁部側）にそれぞれ配置された辺２３ｃおよび２３ｄとを含んでいる。この辺２３ｄは、実装領域２０ａの周縁部に沿って配置されている。なお、辺２３ａおよび２３ｃは、本発明の「電極パッドの周縁部のうちの実装領域の中央部側の部分」の一例であり、辺２３ｂおよび２３ｄは、本発明の「電極パッドの周縁部のうちの実装領域の周縁部側の部分」の一例である。

絶縁膜２４は、下部導電膜２３の周縁部およびガラス基板２２の所定領域を覆うように配置されている。また、絶縁膜２４は、約０．３μｍ〜約０．４μｍの厚みを有する。また、絶縁膜２４には、下部導電膜２３よりも小さい長方形状からなる開口部２４ａが形成されている。

また、第１実施形態では、図４および図５に示すように、下部導電膜２３（電極パッド２１）の周縁部には、段差部２７と、段差部２７の段差よりも小さい段差を有する粒子流入部２８とが形成されている。

この段差部２７は、図４に示すように、絶縁膜２４と、有機絶縁膜２５と、上部導電膜２６の有機絶縁膜２５上に配置された部分とによって形成されている。また、粒子流入部２８は、絶縁膜２４と、上部導電膜２６の周縁部とによって形成されている。

具体的には、図５に示すように、有機絶縁膜２５（段差部２７）は、下部導電膜２３（電極パッド２１）の３つの辺２３ａ、２３ｂおよび２３ｄの全体を覆うように、略コの字状に配置されている。その一方、有機絶縁膜２５（段差部２７）は、下部導電膜２３の辺２３ｃ上の少なくとも一部には、配置されていない。

すなわち、段差部２７は、液晶表示パネル２０の下部導電膜２３（電極パッド２１）の周縁部のうちの、少なくとも実装領域２０ａの周縁部側の部分（辺２３ｂおよび２３ｄ）に設けられている。また、粒子流入部２８は、液晶表示パネル２０の下部導電膜２３（電極パッド２１）の周縁部のうちの、実装領域２０ａの中央部側の部分（辺２３ｃ）に設けられている。

また、図４に示すように、段差部２７の段差Ｈ１は、絶縁膜２４および有機絶縁膜２５の厚みによって決定される。

また、有機絶縁膜２５は、約１μｍの厚みを有する。なお、有機絶縁膜２５の厚みおよび段差部２７の段差Ｈ１は、約１μｍ以上であることが好ましい。

また、有機絶縁膜２５の厚みおよび段差部２７の段差Ｈ１は、ＡＣＦ３０の後述する導電粒子３２の粒径よりも小さい方が好ましい。このように、有機絶縁膜２５の厚みおよび段差部２７の段差Ｈ１が、ＡＣＦ３０の後述する導電粒子３２の粒径よりも小さい方が好ましいのは、以下の理由による。すなわち、駆動用ＩＣ１０を液晶表示パネル２０に実装する際に、駆動用ＩＣ１０のバンプ電極１２を、液晶表示パネル２０の有機絶縁膜２５（段差部２７）上に位置ずれした状態で配置した場合にも、駆動用ＩＣ１０のバンプ電極１２および液晶表示パネル２０の電極パッド２１がＡＣＦ３０の導電粒子３２に接触しなくなるのを抑制することが可能である。これにより、駆動用ＩＣ１０のバンプ電極１２と液晶表示パネル２０の電極パッド２１とが電気的に接続されなくなるのを抑制するのが可能となるためである。

なお、有機絶縁膜２５は、液晶表示パネル２０の表示領域（図示せず）を形成する際に用いる有機絶縁膜を利用して形成されている。このため、段差部２７（有機絶縁膜２５）を形成する製造工程が増加するのを抑制することが可能である。

また、粒子流入部２８は、約０．３μｍ〜約０．４μｍの段差Ｈ２を有する。また、粒子流入部２８は、図５に示すように、ＡＣＦ３０の後述する導電粒子３２の粒径よりも大きい幅Ｗ１を有する。

図４に示すように、上部導電膜２６は、平面的に見て下部導電膜２３と略同じ形状に形成されているとともに、下部導電膜２３、絶縁膜２４および有機絶縁膜２５の所定領域上に配置されている。そして、上部導電膜２６は、絶縁膜２４の開口部２４ａを介して下部導電膜２３に電気的に接続されている。

ＡＣＦ３０は、図１に示すように、駆動用ＩＣ１０および液晶表示パネル２０の間に配置されている。また、ＡＣＦ３０は、絶縁性のエポキシ樹脂フィルム３１と、エポキシ樹脂フィルム３１内に分散された複数の導電粒子３２とによって構成されている。

エポキシ樹脂フィルム３１（ＡＣＦ３０）は、約２０μｍの厚みを有する。すなわち、エポキシ樹脂フィルム３１（ＡＣＦ３０）は、駆動用ＩＣ１０のバンプ電極１２よりも大きい厚みを有する。これにより、駆動用ＩＣ１０を液晶表示パネル２０に実装した状態で、ＡＣＦ３０は、駆動用ＩＣ１０の主表面１１と液晶表示パネル２０の表面とに接触するので、駆動用ＩＣ１０と液晶表示パネル２０との接着強度を向上させることが可能である。

また、ＡＣＦ３０の導電粒子３２は、約３μｍ〜約５μｍの粒径を有する。

また、導電粒子３２が駆動用ＩＣ１０のバンプ電極１２と液晶表示パネル２０の電極パッド２１とに挟まれることによって、駆動用ＩＣ１０と液晶表示パネル２０とが電気的に接続されている。

図７および図８は、図１に示した本発明の第１実施形態による液晶表示装置の駆動用ＩＣを液晶表示パネルに実装する状態を概略的に示した断面図である。図９は、図１に示した本発明の第１実施形態による液晶表示装置の駆動用ＩＣを液晶表示パネルに実装する際の、導電粒子（ＡＣＦ）の移動を説明するための拡大平面図である。次に、図１、図３、図７〜図９を参照して、本発明の第１実施形態による駆動用ＩＣ１０を液晶表示パネル２０に実装する方法について説明する。

まず、図７に示すように、液晶表示パネル２０の実装領域２０ａ（図３参照）にＡＣＦ３０を配置する。そして、駆動用ＩＣ１０を、フェイスダウンにした状態で、液晶表示パネル２０の実装領域２０ａ上に配置する。

その後、駆動用ＩＣ１０のバンプ電極１２と液晶表示パネル２０の電極パッド２１との間にＡＣＦ３０を挟み込んで熱圧着することによって、駆動用ＩＣ１０を液晶表示パネル２０に実装する。

このとき、ＡＣＦ３０（エポキシ樹脂フィルム３１）は、駆動用ＩＣ１０のバンプ電極１２よりも大きい厚みを有するので、駆動用ＩＣ１０および液晶表示パネル２０に挟まれることにより、ＡＣＦ３０の一部は、図８および図９の矢印Ｃで示すように、駆動用ＩＣ１０（実装領域２０ａ）の内側（中央部）から外側（周縁部側）に向かって押し出される。また、このとき、導電粒子３２は、駆動用ＩＣ１０（実装領域２０ａ）の内側（中央部）から外側（周縁部側）に向かって移動する。

ここで、第１実施形態では、電極パッド２１の周縁部に段差部２７を形成しているので、電極パッド２１上に配置された導電粒子３２は、電極パッド２１の外側に移動しにくくなる。

また、電極パッド２１の周縁部に粒子流入部２８を設けているので、電極パッド２１よりも実装領域２０ａの内側（中央部側）に配置された導電粒子３２は、粒子流入部２８を通過して電極パッド２１上に移動しやすくなる。

第１実施形態では、上記のように、段差部２７を、下部導電膜２３（電極パッド２１）の辺２３ａ、２３ｂおよび２３ｄに設けている。これにより、駆動用ＩＣ１０と液晶表示パネル２０との間にＡＣＦ３０を挟み込むことによりＡＣＦ３０の導電粒子３２が駆動用ＩＣ１０（実装領域２０ａ）の内側（中央部側）から外側（周縁部側）に向かって移動する際に、電極パッド２１上に配置された導電粒子３２が電極パッド２１の外側に移動するのを抑制することができる。このため、駆動用ＩＣ１０のバンプ電極１２と液晶表示パネル２０の電極パッド２１との間に導電粒子３２が存在しなくなるのを抑制することができるので、駆動用ＩＣ１０と液晶表示パネル２０とを確実に電気的に接続することができる。その結果、電気的信頼性を向上させることができる。

また、第１実施形態では、上記のように、粒子流入部２８を、液晶表示パネル２０の下部導電膜２３（電極パッド２１）の辺２３ｃに設けている。これにより、ＡＣＦ３０の導電粒子３２が駆動用ＩＣ１０（実装領域２０ａ）の内側（中央部側）から外側（周縁部側）に向かって移動する際に、電極パッド２１よりも実装領域２０ａの内側（中央部側）に配置された導電粒子３２を、粒子流入部２８を通過させて電極パッド２１上に移動させることができる。このため、駆動用ＩＣ１０のバンプ電極１２と液晶表示パネル２０の電極パッド２１との間に、より多くの導電粒子３２を配置することができるので、駆動用ＩＣ１０と液晶表示パネル２０とを、より確実に電気的に接続することができる。その結果、電気的信頼性を、より向上させることができる。

また、第１実施形態では、上記のように、段差部２７を、下部導電膜２３（電極パッド２１）の３つの辺２３ａ、２３ｂおよび２３ｄに設けることによって、段差部２７を、例えば、１つの辺２３ｄのみに設ける場合に比べて、電極パッド２１上に配置された導電粒子３２が電極パッド２１の外側に移動するのを、より抑制することができる。このため、駆動用ＩＣ１０のバンプ電極１２と液晶表示パネル２０の電極パッド２１との間に導電粒子３２が存在しなくなるのを、より抑制することができるので、駆動用ＩＣ１０と液晶表示パネル２０とを、より確実に電気的に接続することができる。

また、第１実施形態では、上記のように、段差部２７を、粒子流入部２８に配置されず段差部２７に配置された有機絶縁膜２５により形成することによって、段差部２７を、容易に、粒子流入部２８よりも大きい段差を有するように形成することができる。

また、第１実施形態では、上記のように、粒子流入部２８を、ＡＣＦ３０の導電粒子３２の粒径よりも大きい幅を有するように形成することによって、導電粒子３２が、粒子流入部２８を通過しやすくなる。これにより、より多くの導電粒子３２を、粒子流入部２８を通過させて電極パッド２１上に移動させることができる。

（第２実施形態）
図１０は、本発明の第２実施形態による駆動用ＩＣの実装構造を備えた液晶表示装置の構造を示した拡大断面図である。図１１は、図１０に示した本発明の第２実施形態による液晶表示装置の液晶表示パネルの上部導電膜を省略した構造を示した拡大平面図である。この第２実施形態では、図１０および図１１を参照して、上記第１実施形態とは異なり、電極パッド１２１に凸部１２９が形成されている場合について説明する。

本発明の第２実施形態による液晶表示装置１０１は、図１０に示すように、駆動用ＩＣ１０と、駆動用ＩＣ１０がフェイスダウン実装された液晶表示パネル１２０と、駆動用ＩＣ１０および液晶表示パネル１２０を電気的に接続するためのＡＣＦ３０とを備えている。なお、液晶表示装置１０１は、本発明の「表示装置」の一例であり、液晶表示パネル１２０は、本発明の「実装基板」の一例である。

液晶表示パネル１２０には、図１１に示すように、上記第１実施形態と同様、駆動用ＩＣ１０が実装される実装領域１２０ａが設けられている。この実装領域１２０ａには、駆動用ＩＣ１０の複数のバンプ電極１２（図１１参照）に対応する位置に複数の電極パッド１２１が形成されている。

第２実施形態では、液晶表示パネル１２０は、図１０に示すように、ガラス基板２２と、ガラス基板２２上に形成された下部導電膜１２３と、絶縁膜１２４と、有機絶縁膜１２５ａおよび１２５ｂと、上部導電膜１２６とによって構成されている。そして、下部導電膜１２３および上部導電膜１２６によって、電極パッド１２１が構成されている。なお、有機絶縁膜１２５ａは、本発明の「第１絶縁層」および「第４絶縁層」の一例であり、有機絶縁膜１２５ｂは、本発明の「第２絶縁層」および「第３絶縁層」の一例である。

下部導電膜１２３は、図１１に示すように、上記第１実施形態と同様、実装領域１２０ａのＡ方向の内側（中央部側）および外側（周縁部側）にそれぞれ配置された辺１２３ａおよび１２３ｂと、実装領域１２０ａのＢ方向の内側（中央部側）および外側（周縁部側）にそれぞれ配置された辺１２３ｃおよび１２３ｄとを含んでいる。なお、辺１２３ａおよび１２３ｃは、本発明の「電極パッドの周縁部のうちの実装領域の中央部側の部分」の一例であり、辺１２３ｂおよび１２３ｄは、本発明の「電極パッドの周縁部のうちの実装領域の周縁部側の部分」の一例である。

絶縁膜１２４は、図１０に示すように、上記第１実施形態と同様、下部導電膜１２３の周縁部およびガラス基板２２の所定領域を覆うように配置されている。また、絶縁膜１２４には、下部導電膜１２３よりも小さい長方形状からなる開口部１２４ａが形成されている。

また、第２実施形態では、図１０および図１１に示すように、上記第１実施形態と同様、下部導電膜１２３（電極パッド１２１）の周縁部には、段差部１２７と、段差部１２７の段差よりも小さい段差を有する粒子流入部１２８とが形成されている。

具体的には、段差部１２７は、下部導電膜１２３の辺１２３ａ、１２３ｂおよび１２３ｄを覆うように、略コの字状に配置されている。また、粒子流入部１２８は、下部導電膜１２３の辺１２３ｃを覆うように配置されている。

上部導電膜１２６は、図１０に示すように、上記第１実施形態と同様、平面的に見て下部導電膜１２３と略同じ形状に形成されているとともに、下部導電膜１２３、絶縁膜１２４および有機絶縁膜１２５ａおよび１２５ｂの所定領域上に配置されている。そして、上部導電膜１２６は、絶縁膜１２４の開口部１２４ａを介して下部導電膜１２３に電気的に接続されている。

ここで、第２実施形態では、図１１に示すように、電極パッド１２１の内側の領域には、２つの凸部１２９が設けられている。なお、凸部１２９は、本発明の「実装領域の周縁部と平行に延びる部分」の一例である。

この２つの凸部１２９は、図１０に示すように、２つの有機絶縁膜１２５ｂと、上部導電膜１２６とによって形成されている。また、２つの凸部１２９（有機絶縁膜１２５ｂ）は、互いに、ＡＣＦ３０の導電粒子３２の粒径よりも大きい間隔を隔てて配置されている。

また、図１１に示すように、２つの凸部１２９は、Ａ方向に延びるように直線状に形成されている。すなわち、凸部１２９は、実装領域１２０ａの周縁部と平行に延びるように形成されている。

また、図１０に示すように、凸部１２９の突出高さＨ１１は、有機絶縁膜１２５ｂの厚みによって決定される。また、有機絶縁膜１２５ｂは、約１μｍの厚みを有する。なお、有機絶縁膜１２５ｂの厚みおよび凸部１２９の突出高さＨ１１は、約１μｍ以上であることが好ましい。

また、有機絶縁膜１２５ｂの厚みおよび凸部１２９の突出高さＨ１１は、ＡＣＦ３０の導電粒子３２の粒径よりも小さいことが好ましい。

また、有機絶縁膜１２５ｂは、有機絶縁膜１２５ａと同一の材質の層からなり、有機絶縁膜１２５ａおよび１２５ｂは、液晶表示パネル１２０の表示領域（図示せず）を形成する際に用いる有機絶縁膜を利用して形成されている。

なお、第２実施形態による液晶表示装置１０１のその他の構造および実装方法は、上記第１実施形態と同様である。

第２実施形態では、上記のように、電極パッド１２１の内側の領域に、凸部１２９を設けている。これにより、ＡＣＦ３０の導電粒子３２が駆動用ＩＣ１０（実装領域１２０ａ）の内側（中央部側）から外側（周縁部側）に向かって移動する際に、電極パッド１２１上に配置された導電粒子３２が電極パッド１２１の外側に移動するのを、さらに抑制することができる。このため、駆動用ＩＣ１０のバンプ電極１２と液晶表示パネル１２０の電極パッド１２１との間に導電粒子３２が存在しなくなるのを、さらに抑制することができるので、駆動用ＩＣ１０と液晶表示パネル１２０とを、さらに確実に電気的に接続することができる。その結果、電気的信頼性を、さらに向上させることができる。

また、第２実施形態では、上記のように、凸部１２９の突出高さＨ１１を、ＡＣＦ３０の導電粒子３２の粒径よりも小さくしている。これにより、電極パッド１２１の内側の領域に凸部１２９を設けた場合にも、駆動用ＩＣ１０のバンプ電極１２と液晶表示パネル１２０の電極パッド１２１とがＡＣＦ３０の導電粒子３２に接触しなくなるのを、容易に抑制することができる。これにより、駆動用ＩＣ１０のバンプ電極１２と液晶表示パネル１２０の電極パッド１２１とを、容易に電気的に接続することができる。

また、第２実施形態では、上記のように、凸部１２９を、実装領域１２０ａの周縁部と平行に延びるように形成している。これにより、ＡＣＦ３０の導電粒子３２が駆動用ＩＣ１０（実装領域１２０ａ）の内側（中央部側）から外側（周縁部側）に向かって移動する際に、電極パッド１２１上に配置された導電粒子３２が電極パッド１２１の外側に移動するのを、効果的に抑制することができる。

また、第２実施形態では、上記のように、２つの凸部１２９を、互いに、ＡＣＦ３０の導電粒子３２の粒径よりも大きい間隔を隔てて配置している。これにより、ＡＣＦ３０の導電粒子３２を、隣接する凸部１２９の間に配置することができるので、電極パッド１２１上に配置された導電粒子３２が電極パッド１２１の外側に移動するのを、より効果的に抑制することができる。

また、第２実施形態では、上記のように、有機絶縁膜１２５ａ（段差部１２７）および有機絶縁膜１２５ｂ（凸部１２９）を、同一の材質からなる層を用いて形成することによって、有機絶縁膜１２５ａ（段差部１２７）および有機絶縁膜１２５ｂ（凸部１２９）を、同一のプロセスにより形成することができるので、製造工程が増加するのを抑制することができる。

なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。

たとえば、上記実施形態では、表示装置を液晶表示装置に適用した例について示したが、本発明はこれに限らず、液晶表示装置以外の、例えば有機ＥＬ表示装置や、その他の表示装置に適用してもよい。

また、上記実施形態では、実装基板（液晶表示パネル）に駆動用ＩＣを実装する例について示したが、本発明はこれに限らず、実装基板（液晶表示パネル）に駆動用ＩＣ以外の半導体素子を実装する場合にも適用可能である。

また、上記実施形態では、実装基板として液晶表示パネルを用いた例について示したが、本発明はこれに限らず、液晶表示パネル以外の実装基板を用いてもよい。

また、上記第１実施形態では、段差部２７を、下部導電膜２３（電極パッド２１）の３つの辺２３ａ、２３ｂおよび２３ｄの全体を覆うように、略コの字状に配置した例について説明したが、本発明はこれに限らず、図１２に示した本発明の第１変形例や、図１３に示した本発明の第２変形例のように構成してもよい。すなわち、図１２に示すように、段差部２７ａを、下部導電膜２３（電極パッド２１）の２つの辺２３ｂおよび２３ｄに、略Ｌ字状に配置してもよい。また、図１３に示すように、段差部２７ｂを、下部導電膜２３（電極パッド２１）の１つの辺２３ｄのみに、略直線状に配置してもよい。また、段差部を、例えば、下部導電膜２３（電極パッド２１）の辺２３ｄを部分的に覆うように配置してもよい。

また、上記第２実施形態では、凸部１２９を、２つ設けた例について説明したが、本発明はこれに限らず、凸部１２９を、１つのみ、または、３つ以上設けてもよい。

また、上記第２実施形態では、段差部１２７と、凸部１２９とを設けるとともに、段差部１２７を、下部導電膜１２３（電極パッド１２１）の３つの辺１２３ａ、１２３ｂおよび１２３ｄに配置した例について説明したが、本発明はこれに限らず、図１４に示した本発明の第３変形例のように、段差部１２７を設けず凸部１２９のみを設けてもよい。また、凸部１２９と、段差部とを設けるとともに、段差部を、下部導電膜１２３（電極パッド１２１）の４つの辺１２３ａ〜１２３ｄのうちの、１つ、２つ、または、４つの辺全体に設けてもよい。

また、上記第２実施形態では、凸部１２９を、Ａ方向に延びるように直線状に形成した例について説明したが、本発明はこれに限らず、図１５に示した本発明の第４変形例や、図１６に示した本発明の第５変形例のように構成してもよい。すなわち、図１５に示すように、凸部１２９ａを、コの字状に形成してもよい。また、図１６に示すように、凸部１２９ｂを、Ｌ字状に形成してもよい。この場合、例えば、段差部１２７ａを、下部導電膜１２３（電極パッド１２１）の２つの辺１２３ｂおよび１２３ｄに、略Ｌ字状に配置してもよい。また、凸部を、曲線状や格子状に形成してもよい。

また、上記第２実施形態では、凸部１２９を、Ａ方向に延びるように形成した例について説明したが、本発明はこれに限らず、図１７に示した本発明の第６変形例のように構成してもよい。すなわち、図１７に示すように、凸部１２９ｃを、四角柱状や円柱状に形成してもよい。

また、上記実施形態では、粒子流入部を、段差部よりも小さい段差を有するように形成した例について説明したが、粒子流入部を、段差を有しないように形成してもよい。

また、上記実施形態では、駆動用ＩＣを液晶表示パネルに実装する場合に、ＡＣＦを用いた例について示したが、本発明はこれに限らず、駆動用ＩＣを液晶表示パネルに実装する場合に、ＡＣＰ（異方性導電ペースト）などの異方性導電材料を用いてもよい。

また、上記実施形態では、段差部および凸部を、液晶表示パネルの表示領域を形成する際に用いる有機絶縁膜を利用して形成した例について示したが、本発明はこれに限らず、段差部および凸部を、液晶表示パネルの表示領域を形成する際に用いる有機絶縁膜以外の層を用いて形成してもよい。

本発明の第１実施形態による駆動用ＩＣの実装構造を備えた液晶表示装置の概略的な構造を示した断面図である。 図１に示した本発明の第１実施形態による駆動用ＩＣの構造を示した平面図である。 図１に示した本発明の第１実施形態による液晶表示装置の液晶表示パネルの構造を示した平面図である。 図３の１００−１００線に沿った拡大断面図である。 図１に示した本発明の第１実施形態による液晶表示装置の液晶表示パネルの上部導電膜を省略した構造を示した拡大平面図である。 図１に示した本発明の第１実施形態による液晶表示装置の構造を示した拡大平面図である。 図１に示した本発明の第１実施形態による液晶表示装置の駆動用ＩＣを液晶表示パネルに実装する状態を概略的に示した断面図である。 図１に示した本発明の第１実施形態による液晶表示装置の駆動用ＩＣを液晶表示パネルに実装する状態を概略的に示した断面図である。 図１に示した本発明の第１実施形態による液晶表示装置の駆動用ＩＣを液晶表示パネルに実装する際の、導電粒子（ＡＣＦ）の移動を説明するための拡大平面図である。 本発明の第２実施形態による駆動用ＩＣの実装構造を備えた液晶表示装置の構造を示した拡大断面図である。 図１０に示した本発明の第２実施形態による液晶表示装置の液晶表示パネルの上部導電膜を省略した構造を示した拡大平面図である。 本発明の第１変形例による液晶表示パネルの構造を示した平面図である。 本発明の第２変形例による液晶表示パネルの構造を示した平面図である。 本発明の第３変形例による液晶表示装置の構造を示した断面図である。 本発明の第４変形例による液晶表示パネルの構造を示した平面図である。 本発明の第５変形例による液晶表示パネルの構造を示した平面図である。 本発明の第６変形例による液晶表示パネルの構造を示した平面図である。 半導体素子が異方性導電材料を用いて表示パネルにフェイスダウン実装された従来の一例による表示装置の概略的な構造を示した断面図である。 図１８に示した従来の一例による表示装置の半導体素子の構造を示した平面図である。 図１８に示した従来の一例による表示装置の表示パネルの構造を示した平面図である。 図２０の２００−２００線に沿った拡大断面図である。

符号の説明

１、１０１ 液晶表示装置（表示装置）
１０ 駆動用ＩＣ（半導体素子）
１２ バンプ電極
２０、１２０ 液晶表示パネル（実装基板）
２０ａ、１２０ａ 実装領域
２１、１２１ 電極パッド
２３ａ、２３ｃ、１２３ａ、１２３ｃ 辺（電極パッドの周縁部のうちの実装領域の中央部側の部分）
２３ｂ、２３ｄ、１２３ｂ、１２３ｄ 辺（電極パッドの周縁部のうちの実装領域の周縁部側の部分）
２５ 有機絶縁膜（第１絶縁層）
２７、１２７、１２７ａ 段差部
２８、１２８ 粒子流入部
３０ ＡＣＦ（異方性導電フィルム、異方性導電材料）
３２ 導電粒子
１２５ａ 有機絶縁膜（第１絶縁層、第４絶縁層）
１２５ｂ 有機絶縁膜（第２絶縁層、第３絶縁層）
１２９ 凸部（実装領域の周縁部と平行に延びる部分）
１２９ａ、１２９ｂ、１２９ｃ 凸部

Claims (31)

1. バンプ電極を有する半導体素子と、
   前記半導体素子のバンプ電極が電気的に接続される電極パッドを有する実装基板と、
   前記半導体素子および前記実装基板の間に配置され、複数の導電粒子を有する異方性導電材料とを備え、
   前記実装基板は、前記半導体素子が実装される実装領域を含み、
   前記実装基板の電極パッドの周縁部には、段差部と、前記段差部の段差よりも小さい段差を有する、または、段差を有しない粒子流入部とが設けられ、
   前記段差部は、前記実装基板の電極パッドの周縁部のうちの、少なくとも前記実装領域の周縁部側の部分に設けられ、
   前記粒子流入部は、前記実装基板の電極パッドの周縁部のうちの、少なくとも前記実装領域の中央部側の部分に設けられていることを特徴とする半導体素子の実装構造。
2. 前記バンプ電極は、複数からなるとともに、前記半導体素子の周縁部に沿って配列されており、
   前記電極パッドは、複数からなるとともに、前記実装領域の周縁部に沿って配列され、かつ、平面的に見て少なくとも４つの辺を有するように形成されており、
   前記段差部は、前記４つの辺のうちの、少なくとも前記実装領域の周縁部に沿った１つの辺に設けられていることを特徴とする請求項１に記載の半導体素子の実装構造。
3. 前記段差部は、前記４つの辺のうちの、前記実装領域の周縁部側の少なくとも２つの辺に設けられていることを特徴とする請求項２に記載の半導体素子の実装構造。
4. 前記段差部は、前記４つの辺のうちの、前記実装領域の周縁部側の少なくとも１つの辺全体に設けられていることを特徴とする請求項２または３に記載の半導体素子の実装構造。
5. 前記段差部は、前記粒子流入部に配置されず前記段差部に配置された第１絶縁層により形成されていることを特徴とする請求項１〜４のいずれか１項に記載の半導体素子の実装構造。
6. 前記第１絶縁層は、前記異方性導電材料の導電粒子の粒径よりも小さい厚みを有することを特徴とする請求項５に記載の半導体素子の実装構造。
7. 前記粒子流入部は、前記異方性導電材料の導電粒子の粒径よりも大きい幅を有することを特徴とする請求項１〜６のいずれか１項に記載の半導体素子の実装構造。
8. 前記実装基板の電極パッドの内側の領域には、凸部が設けられていることを特徴とする請求項１〜７のいずれか１項に記載の半導体素子の実装構造。
9. 前記凸部の突出高さは、前記異方性導電材料の導電粒子の粒径よりも小さいことを特徴とする請求項８に記載の半導体素子の実装構造。
10. 前記凸部は、前記実装領域の周縁部と平行に延びる部分を有することを特徴とする請求項８または９に記載の半導体素子の実装構造。
11. 前記凸部は、複数からなることを特徴とする請求項８〜１０のいずれか１項に記載の半導体素子の実装構造。
12. 前記複数の凸部は、互いに、前記異方性導電材料の導電粒子の粒径よりも大きい間隔を隔てて配置されていることを特徴とする請求項１１に記載の半導体素子の実装構造。
13. 前記凸部は、第２絶縁層により形成されていることを特徴とする請求項８〜１２のいずれか１項に記載の半導体素子の実装構造。
14. 前記段差部および前記凸部は、同一の材質からなる層を用いて形成されていることを特徴とする請求項８〜１３のいずれか１項に記載の半導体素子の実装構造。
15. 請求項１〜１４のいずれか１項に記載の半導体素子の実装構造を備えることを特徴とする表示装置。
16. バンプ電極を有する半導体素子と、
    前記半導体素子のバンプ電極が電気的に接続される電極パッドを有する実装基板と、
    前記半導体素子および前記実装基板の間に配置され、複数の導電粒子を有する異方性導電材料とを備え、
    前記実装基板の電極パッドの内側の領域には、凸部が設けられていることを特徴とする半導体素子の実装構造。
17. 前記凸部の突出高さは、前記異方性導電材料の導電粒子の粒径よりも小さいことを特徴とする請求項１６に記載の半導体素子の実装構造。
18. 前記実装基板は、前記半導体素子が実装される実装領域を含み、
    前記凸部は、前記実装領域の周縁部と平行に延びる部分を有することを特徴とする請求項１６または１７に記載の半導体素子の実装構造。
19. 前記凸部は、複数からなることを特徴とする請求項１６〜１８のいずれか１項に記載の半導体素子の実装構造。
20. 前記複数の凸部は、互いに、前記異方性導電材料の導電粒子の粒径よりも大きい間隔を隔てて配置されていることを特徴とする請求項１９に記載の半導体素子の実装構造。
21. 前記凸部は、第３絶縁層により形成されていることを特徴とする請求項１６〜２０のいずれか１項に記載の半導体素子の実装構造。
22. 前記実装基板は、前記半導体素子が実装される実装領域を含み、
    前記実装基板の電極パッドの周縁部には、段差部が設けられ、
    前記段差部は、前記実装基板の電極パッドの周縁部のうちの、少なくとも前記実装領域の周縁部側の部分に設けられていることを特徴とする請求項１６〜２１のいずれか１項に記載の半導体素子の実装構造。
23. 前記実装基板の電極パッドの周縁部には、前記段差部と、前記段差部の段差よりも小さい段差を有する、または、段差を有しない粒子流入部とが設けられ、
    前記粒子流入部は、前記実装基板の電極パッドの周縁部のうちの、少なくとも前記実装領域の中央部側の部分に設けられていることを特徴とする請求項２２に記載の半導体素子の実装構造。
24. 前記粒子流入部は、前記異方性導電材料の導電粒子の粒径よりも大きい幅を有することを特徴とする請求項２３に記載の半導体素子の実装構造。
25. 前記バンプ電極は、複数からなるとともに、前記半導体素子の周縁部に沿って配列されており、
    前記電極パッドは、複数からなるとともに、前記実装領域の周縁部に沿って配列され、かつ、平面的に見て少なくとも４つの辺を有するように形成されており、
    前記段差部は、前記４つの辺のうちの、少なくとも前記実装領域の周縁部に沿った１つの辺に設けられていることを特徴とする請求項２２〜２４のいずれか１項に記載の半導体素子の実装構造。
26. 前記段差部は、前記４つの辺のうちの、前記実装領域の周縁部側の少なくとも２つの辺に設けられていることを特徴とする請求項２５に記載の半導体素子の実装構造。
27. 前記段差部は、前記４つの辺のうちの、前記実装領域の周縁部側の少なくとも１つの辺全体に設けられていることを特徴とする請求項２５または２６に記載の半導体素子の実装構造。
28. 前記段差部は、第４絶縁層により形成されていることを特徴とする請求項２２〜２７のいずれか１項に記載の半導体素子の実装構造。
29. 前記第４絶縁層は、前記異方性導電材料の導電粒子の粒径よりも小さい厚みを有することを特徴とする請求項２８に記載の半導体素子の実装構造。
30. 前記段差部および前記凸部は、同一の材質からなる層を用いて形成されていることを特徴とする請求項２２〜２９のいずれか１項に記載の半導体素子の実装構造。
31. 請求項１６〜３０のいずれか１項に記載の半導体素子の実装構造を備えることを特徴とする表示装置。

Images