KR102530485B1 - 분할된 배선 패턴을 갖는 디스플레이 디바이스 - Google Patents

분할된 배선 패턴을 갖는 디스플레이 디바이스 Download PDF

Info

Publication number
KR102530485B1
KR102530485B1 KR1020227021383A KR20227021383A KR102530485B1 KR 102530485 B1 KR102530485 B1 KR 102530485B1 KR 1020227021383 A KR1020227021383 A KR 1020227021383A KR 20227021383 A KR20227021383 A KR 20227021383A KR 102530485 B1 KR102530485 B1 KR 102530485B1
Authority
KR
South Korea
Prior art keywords
layer
trace
flexible display
bending
conductive line
Prior art date
Application number
KR1020227021383A
Other languages
English (en)
Other versions
KR20220093270A (ko
Inventor
기윤호
최시혁
유영민
김성우
조윤동
권세열
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020237015200A priority Critical patent/KR20230066141A/ko
Publication of KR20220093270A publication Critical patent/KR20220093270A/ko
Application granted granted Critical
Publication of KR102530485B1 publication Critical patent/KR102530485B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133305—Flexible substrates, e.g. plastics, organic film
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/129—Chiplets
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/841—Self-supporting sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

뚜렷한 경계 사이즈를 감소시키고 그리고/또는 어셈블된 플렉서블 디스플레이의 측표면을 활용하기 위한 부분 또는 부분들의 벤딩을 허용하도록 구성된 복수의 혁신들을 갖는 플렉서블 디스플레이가 제공된다.

Description

분할된 배선 패턴을 갖는 디스플레이 디바이스{DISPLAY DEVICE HAVING DIVIDED WIRING PATTERN}
본 출원은 일반적으로 전자 디바이스들에 관한 것이고, 보다 구체적으로, 디스플레이를 갖는 전자 디바이스들에 관한 것이다.
전자 디바이스들은 종종 디스플레이들을 포함한다. 예를 들어, 휴대 전화들 및 휴대용 컴퓨터들은 사용자에게 정보를 제공하기 위한 디스플레이들을 포함한다. 이로 제한되는 것은 아니지만, 디스플레이를 포함하는, 전자 디바이스용 컴포넌트들은 플라스틱 또는 금속으로 이루어진 하우징에 장착될 수도 있다.
조립된 (assembled) 디스플레이는 디스플레이 패널 및 다양한 기능들을 제공하기 위한 다수의 컴포넌트들을 포함할 수도 있다. 예를 들어, 디스플레이 패널을 제어하기 위한 하나 이상의 디스플레이 구동 회로들이 디스플레이 어셈블리에 포함될 수도 있다. 구동 회로들의 예들은 게이트 드라이버들, 발광 (소스) 드라이버들, 전력 (VDD) 라우팅, ESD (electrostatic discharge) 회로들, mux (multiplex) 회로들, 데이터 신호 라인들, 캐소드 컨택들, 및 다른 기능성 엘리먼트들을 포함한다. 다양한 종류들의 부가 기능들, 예를 들어 터치 센싱 또는 지문 식별 기능들을 제공하기 위한 다수의 주변 회로들이 디스플레이 어셈블리에 포함될 수도 있다.
일부 컴포넌트들은 디스플레이 패널 자체 상에 배치될 수도 있고, 종종 본 개시에서 비디스플레이 영역 및/또는 인액티브 영역 (inactive area) 으로 지칭되는, 디스플레이 영역 주변 영역들 내에 배치될 수도 있다. 이러한 컴포넌트들이 디스플레이 패널 내에 제공될 때, 이들은 디스플레이 패널의 상당한 부분을 차지한다. 큰 인액티브 영역은 디스플레이 패널이 대형이 되게 하는 경향이 있고, 이는 디스플레이 패널을 전자 디바이스들의 하우징 내로 통합하는 것을 어렵게 한다. 큰 인액티브 영역은 또한 대형 마스크 (예를 들어, 베젤, 테두리, 커버링 재료) 를 위에 놓음으로써 디스플레이 패널의 상당한 부분이 커버될 것을 요구할 수도 있고, 디바이스가 미적으로 매력적이지 않게 한다.
최신 전자 디바이스들의 설계시 사이즈 및 중량이 중요한 문제이다. 또한, 때때로 스크린 대 베젤 비로 지칭되는, 인액티브 영역의 사이즈에 대한 액티브 영역 사이즈의 높은 비율은 가장 중요한 특징 중 하나이다. 디스플레이 패널에 대한 연결 컴포넌트들로 별도의 FPC (flexible printed) 의 단순한 사용으로부터 보다 높은 스크린-대-베젤 비에 대한 인액티브 영역의 사이즈의 얼마나 많은 감소가 실현될 수 있는지에 대한 제한이 있다. 신호 케이블들을 신뢰할 수 있게 부착하고 디스플레이 패널의 에지들을 따라 배선들을 팬아웃 (fan out) 하기 위해 필요한 공간은 여전히 디스플레이 패널의 인액티브 영역 내에 배치되어야 한다.
그 위에 픽셀들을 갖는 액티브 영역 및 인액티브 영역이 형성된 베이스 기판을 벤딩시키는 것이 매우 바람직할 것이다. 이는 마스킹 또는 디바이스 하우징 아래에 가려져야 하는 디스플레이 패널의 인액티브 영역을 정확히 최소화한다. 베이스 기판의 벤딩은 시야에서 가려져야 하는 인액티브 영역의 사이즈를 최소화할 뿐만 아니라, 다양한 새로운 디스플레이 설계들에 대한 가능성을 열 것이다.
그러나, 이러한 플렉서블 디스플레이들을 제공할 때 해결되어야 하는 다양한 새로운 과제들이 있다. 디스플레이 픽셀들과 함께 베이스 기판 바로 위에 형성된 컴포넌트들은 허용되지 않는 에러 마진을 갖는 상당히 작은 치수를 갖는 경향이 있다. 또한, 이들 컴포넌트들은 가요성을 제공하기 위해 매우 얇은 시트 상에 형성되어야 하고, 이는 디스플레이들의 제조 및/또는 사용 동안 유발된 다양한 기계적 응력들 및 환경적 응력들에 이들 컴포넌트들이 매우 취약하게 한다.
또한, 디스플레이 픽셀들을 갖는 베이스 기판 바로 위에 제조된 컴포넌트들은 종종 이들 픽셀들의 동작과 밀접하게 연결된다는 (link) 사실로 인해 문제가 발생한다. 관리가 이루어지지 않으면, 플렉서블 디스플레이의 벤딩으로부터의 기계적 응력들은 신뢰성에 부정적 영향을 줄 수 있거나 심지어 완성된 컴포넌트의 고장을 발생시킬 수 있다. 심지어 컴포넌트 내에서의 마이크로-스케일 (micro-scale) 의 결함은 리페어 옵션을 갖지 않는 전체 디스플레이 패널의 폐기에 이르는, 디스플레이 픽셀들의 퍼포먼스 및/또는 신뢰성에 치명적인 영향을 줄 수 있다.
예를 들어, 전기 배선들 내의 수 마이크로미터 스케일 크랙들은 다양한 비정상적인 디스플레이 문제들을 유발할 수 있고 심지어 디스플레이 패널의 몇몇 행들 또는 부분들 내의 픽셀들이 전혀 활성화되지 않게 할 수도 있다. 이와 같이, 디스플레이 패널들을 따라 플렉서블 베이스 기판 상에 제조될 전기 배선 스킴들을 설계할 때 다양한 특수한 파라미터들이 고려되어야 한다. 벤딩 반경을 단순히 증가시키는 것은 디스플레이 패널의 베이스 기판을 구부리는 (flex) 것의 모든 상당한 이점들을 획득하는 것을 어렵게 할 수도 있다. 따라서, 극단의 벤딩 반경으로부터의 벤딩 응력들 하에서도 신뢰할 수 있게 동작할 수 있는 플렉서블 디스플레이를 제공하는 것이 바람직할 것이다.
본 개시의 일 양태는, 플렉서블 디스플레이의 신뢰할 수 있는 동작을 위해 벤딩 응력을 견디기 위한 배선 트레이스들의 구성들을 포함하는, 플렉서블 디스플레이에 관련된다.
일 실시예에서, 디스플레이 장치는 그 위에 픽셀 회로들의 어레이 및 구동 회로가 배치된 베이스층을 포함한다. 픽셀 회로들의 어레이 또는 구동 회로에 연결된 복수의 도전 라인 트레이스들 중에서, 적어도 하나의 도전 라인 트레이스는 스트레인-감소 트레이스 설계를 갖는 부분을 구비한다. 스트레인 감소 트레이스 설계를 갖는 도전 라인 트레이스 부분은 디스플레이 장치의 벤딩 부분에 대응하는 베이스층의 일부 상에 된다. 스트레인 감소 트레이스 설계를 갖는 도전 라인 트레이스 둘레에서, 도전 라인 트레이스 상 그리고/또는 아래에 배치된 하나 이상의 무기 절연층들은 스트레인 감소 트레이스 설계를 갖는 도전 라인 트레이스의 일부 둘레에 패터닝된다.
스트레인 감소 트레이스 설계를 갖는 도전 라인 트레이스 부분은 서로 접촉하는 제 1 그리드부와 제 2 그리드부 사이에 연장된 리세스된 채널을 포함한다. 제 1 그리드부 및 제 2 그리드부 각각은 나란히 그리고 서로 접촉하여 배열되는 복수의 다이아몬드 체인 도전 라인 트레이스들을 갖는다.
부분 각각에서 인접한 감소된 수의 다이아몬드 체인 트레이스들은 마이크로 코팅층의 점성 (viscid) 드레그를 감소시킬 수 있다. 보다 중요하게, 배선 트레이스의 그리드 부분들 사이에서 연장된 리세스된 채널은 마이크로 코팅층의 습윤성을 개선하고 마이크로 코팅층의 점성 드레그를 감소시킨다. 따라서, 마이크로 코팅층의 최대 확장 직경의 증가는 그리드형 스트레인-감소 트레이스 설계를 갖는 배선 내에 하나 이상의 레일들 (rails) 을 배치함으로써 달성될 수 있다.
또 다른 실시예에서, 디스플레이 장치는, 디스플레이 장치의 제 1 부분, 제 2 부분 및 제 1 부분과 제 2 부분 사이의 벤딩 허용 부분을 포함한다. 디스플레이 장치의 제 1 부분에 복수의 OLED (organic light-emitting diode) 소자들이 배치된다. 벤딩 허용 부분 내에, 디스플레이 장치의 전력 공급 도전 라인 트레이스가 배치된다. 전력 공급 도전 라인 트레이스는 연장된 리세스된 채널에 의해 이격되는 적어도 2 개의 그리드들의 스트라이프들을 포함한다. 벤딩 허용 부분 내에서, 마이크로 코팅층은 전력 공급 도전 라인 트레이스 위에 배치된다.
배선 트레이스의 그리드 부분들 사이에서 연장된 리세스된 채널은 마이크로 코팅층의 습윤성을 개선하고 마이크로 코팅층의 점성 드레그를 감소시킨다. 이는 마이크로 코팅층으로 커버되지 않은 원치 않는 노출된 영역의 형성을 감소시키게 한다.
도 1은 본 개시의 실시예들에 따른 예시적인 디스플레이 장치의 개략도를 예시한다.
도 2는 본 개시의 실시예들에 따른 디스플레이 장치의 실질적으로 평탄한 부분 및 벤딩 부분의 예시적인 배열을 예시한다.
도 3a 및 도 3b는 본 개시의 실시예들에 따른 디스플레이 장치의 액티브 영역들의 예시적인 배열을 예시한다.
도 4는 본 개시의 실시예에 따른 예시적인 디스플레이 장치의 컴포넌트들의 간략화된 스택-업 구조를 예시한다.
도 5는 디스플레이 장치의 벤딩을 용이하게 하도록 적용되는 벤딩 패턴들의 다양한 예들을 예시한다.
도 6a 내지 도 6c는 본 개시의 다양한 실시예들에 따른 디스플레이 장치의 컴포넌트들의 예시적인 배열의 단면도이다.
도 7a 내지 도 7b는 본 개시의 실시예들에 따른 예시적인 구성의 복수-적층된 도전 라인들 및 절연층들의 개략도를 예시한다.
도 8은 본 개시의 실시예들에 따른 디스플레이 장치의 도전 라인들을 위해 사용가능한 예시적인 비분할 스트레인 감소 트레이스 (non-split strain-reducing trace) 설계의 개략도를 예시한다.
도 9a 및 도 9b는 본 개시의 실시예들에 따른 일정한 간격으로 분할 및 병합하는 복수의 서브-트레이스들을 갖는 예시적인 스트레인 감소 배선 트레이스 설계의 개략도를 예시한다.
도 10a 및 도 10b는 도전 라인 트레이스 둘레의 절연 층들의 예시적인 구성의 단면도이다.
도 11a 및 도 11b는 본 개시의 실시예들에 따른 플렉서블 디스플레이의 리세스를 가로지르기 위해 채택된 수정된 부분들을 갖는 예시적인 스트레인 감소 배선 트레이스 설계의 개략도를 예시한다.
도 12a는 본 개시의 실시예들에 따른 리세스된 채널 및 크랙 편향 금속/절연 트레이스의 예시적인 구성의 개략도를 예시한다.
도 12b 및 도 12c는 노치된 (notched) 라인과 벤딩 허용 부분 사이에 제공된 버퍼 에칭된 영역의 예시적인 구성의 개략도를 예시한다.
도 13a 내지 도 13c는 본 개시의 실시예들에 따른 마이크로-코팅층을 구비한 플렉서블 디스플레이의 개략도를 예시한다.
도 14a 및 도 14b는 본 개시의 실시예들에 따른 마이크로-코팅층을 구비한, 벤딩된 상태의 플렉서블 디스플레이의 실시예들의 개략도들을 예시한다.
도 15는 마이크로-코팅층의 확산 다이내믹들을 개선하기 위한 연장된 리세스된 채널(들)을 구비한 예시적인 스트레인 감소 배선 트레이스 설계의 개략도를 예시한다.
플렉서블 디스플레이
도 1은 전자 디바이스들 내에 통합될 수도 있는 예시적인 플렉서블 디스플레이 (100) 를 예시한다. 도 1을 참조하면, 플렉서블 디스플레이 (100) 는 내부에 디스플레이 픽셀들의 어레이가 형성된, 적어도 하나의 액티브 영역 (즉, 디스플레이 영역) 을 포함한다. 하나 이상의 인액티브 영역들은 액티브 영역의 주변부에 제공될 수도 있다. 즉, 인액티브 영역은 액티브 영역의 하나 이상의 측들에 인접할 수도 있다. 도 1에서, 인액티브 영역은 직사각형 형상의 액티브 영역을 둘러싼다. 그러나, 액티브 영역의 형상들 및 액티브 영역에 인접한 인액티브 영역의 배열은 도 1에 예시된 예시적인 플렉서블 디스플레이 (100) 로 특정적으로 제한되는 것은 아니라는 것이 아니라는 것이 이해될 것이다. 액티브 영역 및 인액티브 영역은 플렉서블 디스플레이 (100) 를 채용하는 전자 디바이스의 설계에 적합한 임의의 형상일 수도 있다. 플렉서블 디스플레이 (100) 의 액티브 영역의 형상들의 비제한적인 예들은 오각형 형상, 육각형 형상, 원형 형상, 계란형 형상 등을 포함한다.
액티브 영역의 픽셀 각각은, 플렉서블 디스플레이 (100) 의 백플레인 상에 적어도 하나의 스위칭 TFT (thin-film transistor) 및 적어도 하나의 구동 TFT를 포함하는, 픽셀 회로와 연관될 수도 있다. 픽셀 회로 각각은 구동 회로들, 예를 들어, 플렉서블 디스플레이 (100) 의 인액티브 영역 내에 위치되는 게이트 드라이버 및 데이터 드라이버와 통신하도록 게이트 배선 및 데이터 배선에 전기적으로 연결될 수도 있다.
예를 들어, 하나 이상의 구동 회로들은 도 1에 도시된 바와 같이, 인액티브 영역 내에 형성된 TFT들을 사용하여 구현될 수도 있다. 이러한 게이트 드라이버들은 GIP (gate-in-panel) 로 지칭될 수도 있다. 또한 일부 컴포넌트들, 예를 들어, 데이터 드라이브-IC는 별도의 인쇄 회로에 장착될 수도 있고, 인쇄 회로 막, 예를 들어, 플렉서블 인쇄 회로 기판 (FPCB), COF (chip-on-film), TCP (tape-carrier-package) 또는 임의의 다른 적합한 기술들을 사용하여, 인액티브 영역 내에 배치된 연결 인터페이스 (패드들/범프들) 에 커플링될 수도 있다. 이하에 보다 상세히 설명될 바와 같이, 연결 인터페이스를 갖는 인액티브 영역은, 베젤에 의해 감춰질 인액티브 영역의 사이즈를 감소시키기 위해, 인쇄 회로 막 예를 들어, COF, FPCB 등이 플렉서블 디스플레이 (100) 의 배면 측에 위치되도록 중앙 부분으로부터 벤딩될 수 있다.
플렉서블 디스플레이 (100) 는 다양한 신호들을 생성하거나 그렇지 않으면 액티브 영역 내 픽셀들을 동작시키기 위한 다양한 부가적인 컴포넌트들을 포함할 수도 있다. 예를 들어, 인버터 회로, 멀티플렉서, ESD (electro static discharge) 회로 등이 플렉서블 디스플레이 (100) 의 인액티브 영역 내에 배치될 수도 있다.
플렉서블 디스플레이 (100) 는 또한 플렉서블 디스플레이 (100) 의 픽셀들을 동작시키는 것 외의 기능들과 연관된 컴포넌트들을 포함할 수도 있다. 예를 들어, 플렉서블 디스플레이 (100) 는 터치 센싱 기능, 사용자 인증 기능 (예를 들어, 핑거 프린트 스캔), 멀티-레벨 압력 센싱 기능, 촉각 피드백 기능 및/또는 플렉서블 디스플레이 (100) 를 채용하는 전자 디바이스를 위한 다양한 다른 기능들을 제공하기 위한 컴포넌트들을 포함할 수도 있다. 이들 컴포넌트들은 인액티브 영역 내에 배치될 수 있고 또는 플렉서블 디스플레이 (100) 의 연결 인터페이스에 연결된 별도의 인쇄 회로 상에 제공될 수 있다.
평탄한 부분/벤딩 부분
플렉서블 디스플레이 (100) 의 복수의 부분들은 벤딩 라인 (BL) 을 따라 벤딩될 수 있다. 플렉서블 디스플레이 (100) 의 벤딩 라인 (BL) 은 수평으로 (예를 들어, 도 1에 도시된 X-축), 수직으로 (예를 들어, 도 1에 도시된 Y-축) 또는 사선으로 연장할 수도 있다. 따라서, 플렉서블 디스플레이 (100) 는 플렉서블 디스플레이 (100) 의 목표된 설계에 기초하여 수평, 수직 및/또는 사선 방향들의 임의의 조합으로 벤딩할 수 있다.
언급한 바와 같이, 플렉서블 디스플레이 (100) 의 하나 이상의 에지들은 벤딩 라인 (BL) 을 따라 중앙 부분의 평면으로부터 벤딩될 수 있다. 벤딩 라인 (BL) 이 플렉서블 디스플레이 (100) 의 에지들 근방에 위치되는 것으로 도시되지만, 벤딩 라인들 (BL) 은 중앙 부분을 가로질러 연장하거나 플렉서블 디스플레이 (100) 의 하나 이상의 코너부들에서 사선으로 연장할 수 있다는 것이 이해될 것이다. 이러한 구성들은 플렉서블 디스플레이 (100) 로 하여금 폴더블 디스플레이 또는 폴딩된 디스플레이의 양 외측 측들 상에 디스플레이 픽셀들을 갖는 양면 디스플레이를 제공하게 한다.
플렉서블 디스플레이 (100) 의 하나 이상의 부분들을 벤딩할 능력을 갖는, 플렉서블 디스플레이 (100) 의 일부는 실질적으로 평탄한 부분 및 벤딩 부분으로 정의될 수도 있다. 플렉서블 디스플레이 (100) 의 일부는 실질적으로 평탄하게 남을 수도 있고 플렉서블 디스플레이 (100) 의 실질적으로 평탄한 부분으로서 지칭될 수도 있다. 플렉서블 디스플레이 (100) 의 일부는 인접한 부분의 평면으로부터 일정한 벤딩 각도로 벤딩될 수도 있고, 이 부분은 플렉서블 디스플레이 (100) 의 벤딩 부분으로 지칭된다. 벤딩 부분은 일정한 벤딩 반경으로 액티브하게 (actively) 굽혀질 수 있는, 벤딩 허용 부분을 포함한다.
용어 “실질적으로 평탄”은 완전히 평탄하지 않을 수도 있는 부분을 포함한다는 것이 이해될 것이다. 예를 들어, 도 2에 도시된 오목한 중앙 부분 및 볼록한 중앙 부분은 본 개시에서 논의된 일부 실시예들에서 실질적으로 평탄한 부분으로서 설명될 수도 있다. 도 2에서, 하나 이상의 벤딩 부분들은 오목한 중앙 부분 또는 볼록한 중앙 부분 옆에 존재하고, 벤딩 축을 중심으로 벤딩 각도로 벤딩 라인을 따라 내측 또는 외측으로 벤딩된다. 벤딩 부분의 반경은 중앙 부분의 벤딩 반경보다 작다. 즉, 용어 “실질적으로 평탄한 부분”은 플렉서블 디스플레이 (100) 의 인접한 벤딩 허용 부분보다 작은 곡률을 갖는 부분을 지칭한다.
플렉서블 디스플레이 (100) 의 벤딩 라인 (BL) 의 위치에 따라, 벤딩 라인의 일 측 상의 부분은 플렉서블 디스플레이 (100) 의 중앙을 향해 위치될 수도 있지만, 벤딩 라인 (BL) 의 반대되는 측 상의 부분은 플렉서블 디스플레이 (100) 의 에지 부분을 향해 위치된다. 중앙을 향하는 부분은 중앙 부분으로서 지칭될 수도 있고 에지를 향하는 부분은 플렉서블 디스플레이 (100) 의 에지부로서 지칭될 수도 있다. 항상 그러한 것은 아니지만, 플렉서블 디스플레이 (100) 의 중앙 부분은 실질적으로 평탄한 부분일 수 있고 에지부는 플렉서블 디스플레이 (100) 의 벤딩 부분일 수 있다. 실질적으로 평탄한 부분은 또한 플렉서블 디스플레이 (100) 의 에지부에 제공될 수 있다는 것을 주의해야 한다. 또한, 플렉서블 디스플레이 (100) 의 일부 구성에서, 2개의 실질적으로 평탄한 부분들은 중간의 벤딩 허용 부분에 의해 연결될 수 있다.
상기 언급된 바와 같이, 인액티브 영역을 벤딩하는 것은 조립된 플렉서블 디스플레이 (100) 의 전면 측에서 볼 때 인액티브 영역을 최소화 또는 제거하게 한다. 전면에서 보이게 남아 있는 인액티브 영역의 일부는 베젤로 커버될 수 있다. 베젤은, 예를 들어, 플렉서블 디스플레이 (100) 의 커버층 (114), 하우징 또는 다른 적합한 컴포넌트들에 장착된 독립형 베젤 구조로 형성될 수도 있다. 전면 측에서 보이게 남아 있는 인액티브 영역은 또한 불투명한 마스킹층, 예를 들어, 블랙 잉크 (예를 들어, 카본 블랙으로 충진된 폴리머) 또는 불투명 금속층 아래에 숨겨질 수도 있다. 이러한 불투명 마스킹층은 플렉서블 디스플레이 (100) 에 포함된 다양한 층들, 예를 들어 터치 센서층, 편광층, 커버층, 및 다른 적합한 층들의 일부 상에 제공될 수도 있다.
액티브 영역들
일부 실시예들에서, 플렉서블 디스플레이 (100) 의 벤딩 부분은, 이하에서 보조 액티브 영역으로 지칭되는, 벤딩 부분으로부터 이미지를 디스플레이할 수 있는 액티브 영역을 포함할 수도 있다. 즉, 벤딩 라인 (BL) 은, 액티브 영역의 적어도 일부의 디스플레이 픽셀들이 플렉서블 디스플레이 (100) 의 벤딩 부분에 포함되도록 액티브 영역에 위치될 수 있다.
도 3a 및 도 3b는 각각 본 개시의 플렉서블 디스플레이 (100) 의 실시예의 액티브 영역들의 예시적인 구성을 예시한다. 도 3a에 도시된 구성에서, 벤딩 부분의 보조 액티브 영역의 픽셀들의 매트릭스는 중앙 부분의 액티브 영역의 픽셀들의 매트릭스로부터 계속해서 연장될 수도 있다. 대안적으로, 도 3b에 도시된 구성에서, 플렉서블 디스플레이 (100) 의 벤딩 부분 내의 보조 액티브 영역 및 중앙 부분 내의 액티브 영역은 플렉서블 디스플레이 (100) 의 벤딩 허용 부분에 의해 서로 이격될 수도 있다. 중앙 부분 및 벤딩 부분의 일부 컴포넌트들은 플렉서블 디스플레이 (100) 의 벤딩 허용 부분에 걸쳐 놓인 하나 이상의 도전 라인 트레이스 (120) 를 통해 전기적으로 연결될 수 있다.
보조 액티브 영역의 픽셀들 및 중앙 액티브 영역의 픽셀들은, 단일 매트릭스 내에 있다면, 구동 회로들 (예를 들어, 게이트 드라이버, 데이터 드라이버, 등) 에 의해 어드레싱될 수도 있다. 이 경우, 중앙 액티브 영역의 픽셀들 및 보조 액티브 영역의 픽셀들은 동일한 세트의 구동 회로들에 의해 동작될 수도 있다. 예로서, 중앙 액티브 영역의 제 N 행의 픽셀들 및 보조 액티브 영역의 제 N 행의 픽셀들은 동일한 게이트 드라이버로부터 게이트 신호를 수신하도록 구성될 수도 있다. 도 3b에 도시된 바와 같이, 벤딩 허용 부분 (즉, 벤딩 허용 구역) 위에 교차하는 게이트 배선의 일부 또는 2개의 액티브 영역들의 게이트 배선들을 연결하기 위한 브릿지는 이하에 더 상세히 설명될 벤딩 응력 감소 설계를 가질 수도 있다.
보조 액티브 영역의 기능에 따라, 보조 액티브 영역의 픽셀들은 중앙 액티브 영역의 픽셀들과 개별적으로 구동될 수 있다. 즉, 보조 액티브 영역의 픽셀들은 중앙 액티브 영역의 픽셀들의 매트릭스로부터 분리된 픽셀들의 독립된 매트릭스로서 디스플레이 구동 회로들에 의해 인식될 수도 있다. 이런 경우들에서, 중앙 액티브 영역의 픽셀들 및 보조 액티브 영역의 픽셀들은 중앙 액티브 영역에 의해 채용된 구동 회로들 중 적어도 하나의 별도의 구동 회로로부터의 신호들을 수신할 수도 있다.
구성과 상관없이, 벤딩 부분의 보조 액티브 영역은 플렉서블 디스플레이 (100) 의 보조 디스플레이 영역으로서 역할을 할 수도 있다. 또한, 보조 액티브 영역의 사이즈는 특별히 제한되지 않는다. 보조 액티브 영역의 사이즈는 전자 디바이스에서의 기능에 따라 결정될 수도 있다. 예를 들어, 보조 액티브 영역은 그래픽 사용자 인터페이스, 텍스트 메시지들 등과 같은 이미지들 및/또는 텍스트들을 제공하도록 사용될 수도 있다. 일부 경우들에서, 보조 액티브 영역은 다양한 목적들을 위해 다양한 컬러들의 광을 제공하기 위해 사용될 수도 있고 (예를 들어, 상태 표시등), 따라서, 보조 액티브 영역의 사이즈는 플렉서블 디스플레이 (100) 의 중앙 부분의 액티브 영역만큼 클 필요는 없다.
스택-업 구조
도 4는 본 개시의 실시예의 플렉서블 디스플레이 (100) 의 예시적인 스택업 구조를 도시하는 간략화된 단면도이다. 예시의 편의를 위해, 도 4에서 플렉서블 디스플레이 (100) 의 중앙 부분은 실질적으로 평탄한 부분으로 예시되고, 플렉서블 디스플레이 (100) 의 벤딩 부분들은 에지들에 위치된다.
도시된 바와 같이, 하나 이상의 벤딩 부분들이 벤딩 축을 중심으로 일정한 벤딩 각도 θ 및 벤딩 반경 R로 실질적으로 평탄한 부분의 평면으로부터 벤딩될 수도 있다. 중앙 부분으로부터 벤딩된 벤딩 부분 각각의 사이즈가 동일할 필요는 없다. 즉, 벤딩 부분 각각에서, 벤딩 라인 (BL) 으로부터 베이스층 (106) 의 외측 에지로의 베이스층 (106) 의 길이는 다른 벤딩 부분들과 상이할 수 있다. 또한, 벤딩 축에 대한 벤딩 각도 θ 및 벤딩 축으로부터의 벤딩 반경 R은 벤딩 부분들로 사이에서 가변할 수 있다.
도 4에 도시된 예에서, 우측 벤딩 부분은 90°의 벤딩 각도 θ을 갖고, 벤딩 부분은 실질적으로 플랙 부분을 포함한다. 벤딩 부분은, 벤딩 부분의 적어도 일부가 플렉서블 디스플레이 (100) 의 좌측 상의 벤딩 부분으로서 플렉서블 디스플레이 (100) 의 중앙 부분 밑의 평면이 되도록, 보다 큰 벤딩 각도 θ으로 벤딩할 수 있다. 또한, 벤딩 부분은 90°보다 작은 벤딩 각도 θ으로 벤딩할 수 있다.
일부 실시예들에서, 플렉서블 디스플레이 (100) 의 벤딩 부분들에 대한 곡률 반경 (즉, 벤딩 반경) 은 약 0.1 mm 내지 약 10 mm, 보다 바람직하게, 약 0.1 mm 내지 약 5 mm, 보다 바람직하게 약 0.1 mm 내지 약 1 mm, 보다 바람직하게, 약 0.1 mm 내지 약 0.5 mm일 수도 있다. 플렉서블 디스플레이 (100) 의 벤딩 부분의 가장 적은 벤딩 반경은 0.5 mm 미만일 수도 있다.
하나 이상의 지지층들 (108) 은 플렉서블 디스플레이 (100) 의 선택적인 부분에서 강도를 증가시키기 위해 베이스층 (106) 의 하측에 제공될 수도 있다. 예를 들어, 지지층 (108) 은 플렉서블 디스플레이 (100) 의 실질적으로 평탄한 부분들에서 베이스층 (106) 의 내측 표면 상에 제공될 수 있다. 지지층 (106) 은 또한 플렉서블 디스플레이 (100) 의 중앙 부분 아래에 위치된 벤딩 부분의 베이스층 (106) 상에 위치될 수도 있다. 플렉서블 디스플레이 (100) 의 선택적인 부분들에서 증가된 강도는 플렉서블 디스플레이 (100) 를 제조하고 사용하는 동안 다양한 컴포넌트들의 정확한 구성 및 배치를 보장하는 것을 도울 수도 있다. 또한 지지층 (108) 은 보다 큰 가요성이 필요한 벤딩 허용 부분에는 제공되지 않을 수도 있다.
베이스층 (106) 및 지지층 (108) 은 각각 폴리이미드, 폴리에틸렌 나프탈레이트 (PEN), 폴리에틸렌 테레프탈레이트 (PET), 다른 적합한 폴리머들, 이들 폴리머들의 조합 등으로 형성된 플라스틱 박막으로 이루어질 수도 있다. 그러나, 지지층 (108) 은 베이스층 (106) 보다 견고할 수 있다. 베이스층 (106) 및 지지층 (108) 을 형성하기 위해 사용될 수도 있는 다른 적합한 재료들은, 얇은 유리, 유전체 재료로 커버된 금속 호일, 다층 폴리머 스택 및 내부에 분산된 나노 입자들 또는 마이크로 입자들과 결합된 폴리머 재료를 포함하는 폴리머 합성 필름 등을 포함한다. 플렉서블 디스플레이 (100) 의 다양한 부분들에 제공된 지지층들 (108) 은 동일한 재료로 이루어질 필요는 없다. 예를 들어, 플렉서블 디스플레이 (100) 의 중앙 부분에 대한 지지층 (108) 으로서 얇은 유리층이 사용될 수도 있지만, 플라스틱 박막층이 에지부들에 대한 지지층 (108) 으로서 사용된다.
베이스층 (106) 의 과도하게 큰 두께는 플렉서블 디스플레이 (100) 의 일부 벤딩 부분에서 목표될 수도 있는, 매우 작은 벤딩 반경에서 벤딩하기 어렵게 한다. 베이스층 (106) 의 과도하게 큰 두께는 또한 베이스층 (106) 을 벤딩하는 동안 베이스층 상에 배치된 컴포넌트들에 대한 기계적 응력을 증가시킬 수도 있다. 이와 같이, 베이스층 (106) 의 두께는 베이스층 (106) 의 벤딩 부분에서의 벤딩 반경에 따를 수도 있다. 그러나, 특정한 레벨 이하의 두께를 갖는 베이스층 (106) 은 그 위에 배치된 다양한 컴포넌트들을 신뢰성 있게 지지하기에 충분히 견고하지 않을 수도 있다.
이에 따라, 베이스층 (106) 은 약 5 ㎛ 내지 약 50 ㎛의 범위, 보다 바람직하게 약 5 ㎛ 내지 약 30 ㎛의 범위, 그리고 보다 바람직하게 약 5 ㎛ 내지 약 16 ㎛의 범위의 두께를 가질 수도 있다. 지지층 (108) 은 약 100 ㎛ 내지 약 125 ㎛, 약 50 ㎛ 내지 약 150 ㎛, 약 75 ㎛ 내지 200 ㎛, 150 ㎛ 미만, 또는 100 ㎛보다 큰 두께를 가질 수도 있다.일 적합한 예시적인 구성에서, 베이스층 (106) 은 약 10 ㎛ 내지 약 16 ㎛의 두께를 갖는 폴리이미드층으로 형성되고 지지층 (108) 은 약 100 ㎛ 내지 약 125 ㎛의 두께를 갖는 폴리에틸렌 테레프탈레이트 (PET) 로 형성된다.
제조 동안, 플렉서블 디스플레이 (100) 의 일부 부분은 베이스층 (106) 을 통과하는 외부 광에 노출될 수도 있다. 베이스층 (106) 상에 배치된 컴포넌트들 의 제조시 사용된 일부 컴포넌트들 또는 재료들은 플렉서블 디스플레이 (100) 의 제조 동안 노광으로 인해 바람직하지 않은 상태 변화들 (예를 들어, TFT들에서 전압 시프트) 을 겪을 수도 있다. 플렉서블 디스플레이 (100) 의 일부 부분들은 다른 부분들보다 강하게 외부 광에 노출될 수도 있고, 이는 디스플레이 불균일성 (예를 들어, 얼룩, 섀도우 결함들 등) 을 야기할 수 있다. 이러한 문제들을 최소화하기 위해, 플렉서블 디스플레이 (100) 일부 실시예들에서 베이스층 (106) 및/또는 지지층 (108) 은 통과하는 외부 광의 양을 감소시킬 수 있는 하나 이상의 재료들을 포함할 수도 있다.
예로서, 차광 재료, 예를 들어, 클로라이드 개질된 카본 블랙은 베이스층 (106) 의 구성 재료 (예를 들어, 폴리이미드) 에 혼합될 수도 있다. 이러한 방식으로, 베이스층 (106) 이 차광 기능을 제공할 수 있도록 음영(shade)을 갖는 폴리이미드로 형성될 수도 있다. 이러한 음영처리된(shaded) 베이스층 (106) 은 또한 플렉서블 디스플레이 (100) 의 전면측으로부터 나오는 외부 광의 반사를 감소시킴으로써 플렉서블 디스플레이 (100) 상에 디스플레이된 이미지 콘텐츠의 가시성을 개선할 수 있다.
베이스층 (106) 대신, 지지층 (108) 이 플렉서블 디스플레이 (100) 의 백플레인측 (즉, 지지층 (108) 부착층) 으로부터 나오는 광의 양을 감소시키도록 차광 재료를 포함할 수도 있다. 지지층 (108) 의 구성 물질은 베이스층 (106) 과 관련하여 상술한 바와 유사한 방식으로, 하나 이상의 차광 재료들과 혼합될 수도 있다. 또한, 베이스층 (106) 및 지지층 (108) 둘 모두는 하나 이상의 차광 재료들을 포함할 수 있다. 여기서, 베이스층 (106) 및 지지층 (108) 에 사용된 차광 재료들이 동일할 필요는 없다.
상술한 바와 같이, 베이스층 (106) 및 지지층 (108) 이 원치 않는 외부 광을 차단하게 하는 것은, 디스플레이 균일성을 개선할 수도 있고 반사를 감소시킬 수도 있지만, 컴포넌트들의 정확한 배치를 위해 또는 제조 프로세스를 수행하기 위한 정렬 마크 (alignment mark) 를 인식하는 것이 어렵게 될 수도 있다. 예를 들어, 플렉서블 디스플레이 (100) 의 벤딩 동안의 베이스층 (106) 상에서 컴포넌트들의 정확한 배치 또는 정렬은, 층들의 배치가이 층(들)의 중첩하는 부분들의 외측 에지들과 비교하여 결정되어야 할 수도 있기 때문에, 어려울 수 있다. 또한, 플렉서블 디스플레이 (100) 내에서 원치 않는 잔해물 또는 다른 이물질을 검사하는 것은 베이스층 (106) 및/또는 지지층 (108) 이 과도한 범위(들)의 광 스펙트럼 (즉, 가시광, 자외선 및 적외선 스펙트럼의 파장) 을 차단한다면 문제가 될 수 있다.
따라서, 일부 실시예들에서, 베이스층 (106) 및/또는 지지층 (108) 에 포함될 수도 있는 차광 재료는 플렉서블 디스플레이 (100) 의 하나 이상의 제조 프로세스들 및/또는 테스트 프로세스들에서 사용될 수 있는 일정한 편광의 광 및/또는 특정한 파장 범위들 내의 광을 통과시키도록 구성된다. 예를 들어, 지지층 (108) 은 플렉서블 디스플레이 (100) 의 제조 동안, 품질 검사, 정렬 프로세스들에 사용될 광 (예를 들어, UV, IR 스펙트럼 광) 을 통과시킬 수도 있지만, 가시광 파장 범위의 광은 필터링한다. 제한된 범위의 파장들은, 특히 베이스층 (106) 이 상술한 바와 같은 차광 재료를 포함한다면, 베이스층 (106) 에 부착된 인쇄 회로 막에 의해 생성된 섀도우들에 의해 유발될 수도 있는, 디스플레이 불균일성 문제를 감소시키는 것을 도울 수 있다.
베이스층 (106) 및 지지층 (108) 은 특정한 타입들의 광을 차단 및 통과시 함께 동작할 수 있다는 것을 주의해야 한다. 예를 들어, 지지층 (108) 은, 광이 베이스층 (106) 을 통과할 수 없도록 광의 편광을 변경할 수 있다. 이러한 방식으로, 플렉서블 디스플레이 (100) 의 제조 동안 다양한 목적들을 위해 특정한 타입의 광이 지지층 (108) 을 통과할 수 있지만, 베이스층 (106) 의 반대 측에 배치된 컴포넌트들에 원치 않는 효과들을 유발하도록 베이스층 (106) 을 관통할 수는 없다.
플렉서블 디스플레이 (100) 의 백플레인은 베이스층 (106) 상에서 구현된다. 일부 실시예들에서, 플렉서블 디스플레이 (100) 의 백플레인은 액티브층으로서 LTPS (low-temperature poly-silicon) 반도체층을 사용하는 TFT들을 사용하여 구현될 수 있다. 따라서, 픽셀 회로 및 구동 회로들 (예를 들어, GIP) 은 NMOS LTPS TFT들을 사용하여 구현된다. 일부 다른 실시예들에서, 플렉서블 디스플레이 (100) 의 백플레인은 N-타입 LTPS TFT들 및 P-타입 LTPS TFT들의 조합으로 구현될 수도 있다. 예를 들어, 플렉서블 디스플레이 (100) 는 N-타입 LTPS TFT들 및 P-타입 LTPS TFT들 양자를 사용하여 구현된 CMOS GIP를 구비할 수도 있다.
또한, 일부 실시예들에서, 플렉서블 디스플레이 (100) 는 인액티브 영역에 구동 회로들 및/또는 액티브에 픽셀 회로들을 구현하기 위해 복수의 종류의 TFT들을 채용할 수도 있다. 즉, 산화물 반도체 TFT 및 LTPS TFT의 조합이 플렉서블 디스플레이 (100) 의 백플레인을 구현하도록 사용될 수도 있다. 백플레인에서, TFT들의 타입은 대응하는 회로 내에서 TFT들의 동작 조건들 및/또는 요건들에 따라 선택될 수도 있다.
LTPS (Low-temperature-poly-silicon) TFT들은 일반적으로 작은 프로파일 (profile) 에서도 우수한 캐리어 이동도를 나타내어, 조밀한 구동 회로들을 구현하기 적합하게 한다. LTPS TFT의 우수한 캐리어 이동도는 고속 동작을 필요로 하는 컴포넌트들에 대해 이상적이다. 전술한 장점들에도 불구하고, 초기 문턱값 전압들은 폴리-결정화된 (poly-crystalized) 실리콘 반도체층의 입자 경계로 인해 LTPS TFT들 마다 상이할 수도 있다.
한편, IGZO (indium-gallium-zinc-oxide) 반도체층과 같은 산화물 재료계 반도체층을 채용하는 TFT (이하 “산화물 TFT”로 지칭됨) 는 여러 측면에서 LTPS TFT와 상이하다. 산화물 TFT가 LTPS TFT보다 낮은 이동도를 갖지만 산화물 TFT는 일반적으로 오프 상태 동안 누설 전류 감소 면에서 LTPS TFT보다 유리하다. 즉, 산화물 TFT는 일반적으로 LTPS TFT의 전압홀딩비 (VHR: voltage-holding ratio) 보다 높은 VHR을 나타낸다. 산화물 TFT의 보다 높은 VHR은 픽셀들의 고 프레임 레이트 구동이 필요하지 않을 때 감소된 프레임 레이트로 픽셀들을 구동하기 위해 엄청난 장점이 될 수 있다.
플렉서블 디스플레이 (100) 는 전체 액티브 영역 또는 액티브 영역의 선택된 부분의 픽셀들이 특정한 조건 하에서 감소된 프레임 레이트로 구동되는 구성을 구비할 수도 있다. 예로서, 픽셀들은 플렉서블 디스플레이 (100) 로부터 디스플레이된 콘텐츠에 따라 감소된 리프레시 레이트로 리프레시될 수 있다. 또한, 정지 이미지 데이터 (예를 들어, 사용자 인터페이스, 텍스트) 를 디스플레이하는 액티브 영역의 일부는 고속으로 변화하는 이미지 데이터 (예를 들어, 영화) 를 디스플레이하는 액티브 영역의 다른 부분보다 낮은 레이트로 리프레시될 수도 있다. 감소된 리프레시 레이트로 구동된 픽셀들은 증가된 블랭크 기간을 가질 수도 있고, 여기서 블랭크 기간은 데이터 신호가 픽셀들에 제공되지 않는 기간이다. 이는 동일한 이미지 데이터를 픽셀들에 제공하는 것에 의해 낭비되는 전력을 최소화할 것이다. 이러한 실시예들에서, 블랭크 기간 동안 누설 전류를 최소화하기 위해 플렉서블 디스플레이 (100) 의 픽셀 회로들 및/또는 구동 회로들을 구현하는 일부 TFT들에 산화물 TFT가 사용될 수 있다. 픽셀 회로들 및/또는 구동 회로들로부터 누설 전류를 감소시킴으로써, 픽셀들이 감소된 레이트로 리프레시될 때에도 이 픽셀들로부터 보다 안정한 레벨의 휘도가 달성될 수 있다.
안정성 면에서, 산화물 TFT들은 LTPS TFT들만큼 많은 트랜지스터-대-트랜지스터 (transistor-to-transistor) 초기 문턱값 전압 변동 문제를 겪지 않는다. 이러한 특성은 플렉서블 디스플레이 (100) 의 사이즈를 증가시킬 때 엄청난 장점이 될 수 있다. 한편, 플렉서블 디스플레이 (100) 의 사용 동안 원치 않은 문턱값 전압 시프트를 유발할 수도 있는 PBTS (positive bias temperature stress) 및 NBTS (negative bias temperature stress) 의 면에서 LTPS TFT가 산화물 TFT보다 우수할 수도 있다.
LTPS TFT 및 산화물 TFT의 장단점들을 고려하면, 본 명세서에 개시된 플렉서블 디스플레이 (100) 의 일부 실시예들은 LTPS TFT 및 산화물 TFT의 조합을 채용할 수도 있다. 특히, 플렉서블 디스플레이 (100) 의 일부 실시예들은 인액티브 영역에 구동 회로들 (예를 들어, GIP) 을 구현하기 위해 LTPS TFT들을 채용할 수 있고, 액티브 영역에 픽셀 회로들을 구현하기 위해 산화물 TFT들을 채용할 수 있다. LTPS TFT들의 우수한 캐리어 이동도로 인해, LTPS TFT들로 구현된 구동 회로들은 산화물 TFT들로 구현된 구동 회로들보다 고속으로 동작할 수도 있다. 부가적으로, 보다 조밀한 구동 회로들은 LTPS TFT를 구비할 수 있고, 이는 플렉서블 디스플레이 (100) 에서 인액티브 영역의 사이즈를 감소시킨다. 픽셀 회로들에 사용된 산화물 TFT들의 우수한 전압 홀딩비로, 픽셀들로부터의 누설이 감소될 수 있다. 이는 또한 액티브 영역의 선택된 부분의 픽셀들을 리프레시하거나 누설 전류로 인한 디스플레이 결점들을 최소화하는 동안, 미리 결정된 조건 (예를 들어, 정지 이미지들을 디스플레이할 때) 하에서 감소된 프레임 레이트로 픽셀들을 구동할 수 있게 한다.
일부 실시예들에서, 플렉서블 디스플레이 (100) 의 인액티브 영역의 구동 회로들은 픽셀 회로들이 산화물 TFT들로 구현되는 동안 N형 LTPS TFT들 및 P형 LTPS TFT들의 조합으로 구현될 수도 있다. 예를 들어, N형 LTPS TFT들 및 P형 LTPS TFT들은 CMOS 게이트 드라이버 (예를 들어, CMOS GIP, 데이터 드라이버) 를 구현하기 위해 사용될 수 있는 반면, 산화물 TFT들은 픽셀 회로들의 적어도 일부분에 채용된다. 전체가 P형 LTPS TFT들 또는 N형 LTPS TFT들로 형성된 GIP와 달리, CMOS 게이트 드라이버로부터의 게이트 출력 신호는 DC 신호들 또는 논리 하이/로우 신호들에 의해 제어될 수 있다. 이는 픽셀 회로로부터의 누설 전류 억제 또는 게이트 노드에 연결된 픽셀들의 의도치 않은 활성화가 달성될 수 있도록, 블랭크 기간 동안 게이트 드라이버의 출력 노드의 보다 안정한 제어를 가능하게 한다.
CMOS 게이트 드라이버는 LTPS TFT들 및 산화물 TFT들의 조합을 사용함으로써 구현될 수 있다는 것을 주의해야 한다. 유사하게, 일부 실시예들에서, 액티브 영역의 픽셀 회로들은 LTPS TFT들 및 산화물 TFT들 둘 모두를 사용함으로써 구현될 수 있다. 픽셀 회로 및/또는 구동 회로에 이 두 종류의 TFT들을 채용할 때, LTPS TFT는 연장된 기간의 바이어스 스트레스 (예를 들어, PBTS, NBTS) 를 겪는, 회로의 TFT들로사용될 수 있다. 부가적으로, 저장 커패시터에 연결된 회로의 TFT들은 누설을 최소화하기 위해 산화물 TFT의 형태일 수 있다.
OLED (organic light-emitting diode) 소자층 (102) 이 베이스층 (106) 상에 배치된다. OLED 소자 층 (102) 은, 베이스층 (106) 상에 구현된 픽셀 회로들 및 구동 회로들뿐만 아니라 베이스층 (106) 상의 연결 인터페이스들에 연결된 임의의 다른 구동 회로들에 의해 제어되는 복수의 OLED 소자들을 포함한다. OLED 소자층은 특정한 컬러 스펙트럼 (예를 들어, 적색, 녹색, 청색) 의 광을 방출할 수도 있는 유기 발광 재료층을 포함한다. 일부 실시예들에서, 유기 발광 재료층은, 본질적으로 복수의 컬러 광들의 조합인, 백색 광을 방출하기 위해 스택 구성을 가질 수도 있다.
봉지층 (104) 이 OLED 소자 층 (102) 상에 배치된다. 봉지층 (104) 은 그 아래의 OLED 소자들을 보호하기 위해 공기 및 수분의 침투를 감소시키기 위한 재료들의 복수의 층들을 포함할 수도 있다. 일부 실시예들에서, 봉지층 (104) 은 박막의 형태로 제공될 수도 있다.
플렉서블 디스플레이 (100) 는 또한 플렉서블 디스플레이 (100) 의 디스플레이 특성들 (예를 들어, 외부 광 반사, 컬러 정화도, 휘도, 등) 을 제어하기 위해 편광층 (110) 을 포함할 수도 있다. 커버층 (114) 은 플렉서블 디스플레이 (100) 를 보호하기 위해 사용될 수도 있다.
사용자로부터의 터치 입력을 센싱하기 위한 전극들이 커버층 (114) 의 내부 표면 및/또는 편광층 (110) 의 적어도 하나의 표면 상에 형성될 수도 있다. 원한다면, 터치 센서 전극들을 포함하는 별도의 독립된 층 및/또는 터치 입력의 센싱과 연관된 다른 컴포넌트들 (이하 터치 센서층 (112) 으로 지칭됨) 이 플렉서블 디스플레이 (100) 에 제공될 수도 있다. 터치 센서 전극들 (예를 들어, 터치 구동/센싱 전극들) 은 투명 도전성 재료, 예를 들어 인듐 주석 산화물, 그래핀 또는 탄소 나노튜브와 같은 탄소계 재료들, 도전성 폴리머, 다양한 도전성 재료들 및 비도전성 재료들의 혼합물로 이루어진 하이브리드 재료로 형성될 수도 있다. 또한, 금속 메시 (예를 들어, 알루미늄 메시, 실버 메시, 등) 는 또한 터치 센서 전극들로서 사용될 수 있다.
터치 센서층 (112) 은 하나 이상의 변형가능한 유전체 재료들로 형성된 층을 포함할 수도 있다. 하나 이상의 전극들은 터치 센서층 (112) 과 인터페이싱하거나 근방에 위치될 수도 있고, 터치 센서층 (112) 의 변형 시 하나 이상의 전극들 상의 전기적 변화들을 측정하는 것을 용이하게 하도록 하나 이상의 신호들이 로딩될 수도 있다. 플렉서블 디스플레이 (100) 상에서 복수의 개별 레벨들 및/또는 레벨들의 범위들에서 압력량을 측정하기 위해 측정치들이 분석될 수도 있다.
일부 실시예들에서, 터치 센서 전극들은 사용자 입력들의 위치를 식별할뿐만 아니라 사용자 입력의 압력을 측정하는데 활용될 수 있다. 플렉서블 디스플레이 (100) 상에서 터치 입력의 위치를 식별하고 터치 입력의 압력을 측정하는 것은 터치 센서층 (112) 의 일 측 상의 터치 센서 전극들로부터 캐패시턴스의 변화들을 측정함으로써 달성될 수도 있다. 또한, 터치 센서 전극들로부터 터치 신호와 동시에 획득되거나 상이한 타이밍에 획득될 수도 있는, 적어도 하나의 다른 신호를 측정하기 위해 터치 센서 전극들 대신 적어도 하나의 전극을 활용할 수도 있다.
터치 센서층 (112) 에 포함된 변형가능한 재료는, 변형의 크기 및/또는 빈도가 전기 신호 및/또는 전기장에 의해 제어되는, 전기-활성 재료일 수도 있다. 이러한 변형가능한 재료들의 예들은 피에조 세라믹, 전기-활성-폴리머 (electro-active-polymer; EAP) 등을 포함한다. 따라서, 터치 센서 전극들 및/또는 별도로 제공된 전극은 목표된 방향들로 플렉서블 디스플레이 (100) 를 벤딩하기 위해 변형가능한 재료를 활성화할 수 있다. 부가적으로, 이러한 전기-활성 재료들은 목표된 주파수들로 진동하도록 활성화될 수 있어서, 플렉서블 디스플레이 (100) 상에 촉각 및/또는 질감(texture) 피드백을 제공한다. 플렉서블 디스플레이 (100) 는 플렉서블 디스플레이 (100) 의 벤딩 및 진동이 동시에 또는 상이한 타이밍에 제공될 수 있도록 복수의 전기-활성 재료층들을 채용할 수도 있다. 이러한 조합은 플렉서블 디스플레이 (100) 로부터 음파들을 생성할 때 사용될 수 있다.
플렉서블 디스플레이 (100) 의 컴포넌트들은 벤딩 라인 (BL) 을 따라 플렉서블 디스플레이 (100) 를 벤딩하기 어렵게 할 수도 있다. 지지층 (108), 터치 센서층 (112), 편광층 (110) 등과 같은 일부 엘리먼트들은 플렉서블 디스플레이 (100) 에 매우 큰 강도를 제공할 수도 있다. 또한, 이러한 엘리먼트들의 두께는 플렉서블 디스플레이 (100) 의 중립면을 시프트하고 따라서 일부 컴포넌트들은 다른 컴포넌트들보다 큰 벤딩 응력들을 받을 수도 있다.
벤딩을 보다 용이하게 하고 플렉서블 디스플레이 (100) 의 신뢰성을 향상시키기 위해, 플렉서블 디스플레이 (100) 의 벤딩 부분의 컴포넌트들의 구성은 플렉서블 디스플레이 (100) 의 실질적으로 평탄한 부분과 상이하다. 실질적으로 평탄한 부분에 존재하는 일부 컴포넌트들은 플렉서블 디스플레이 (100) 의 벤딩 부분들에 배치되지 않을 수도 있거나, 상이한 두께로 제공될 수도 있다. 벤딩 부분은 지지층 (108), 편광층 (110), 터치 센서층 (112), 컬러 필터층 및/또는 플렉서블 디스플레이 (100) 의 벤딩을 방해할 수도 있는 다른 컴포넌트들이 없을 수도 있다. 이러한 컴포넌트들은, 벤딩 부분이 시야에서 숨겨지거나 플렉서블 디스플레이 (100) 의 사용자들에게 액세스가능하지 않으면, 벤딩 부분에 필요하지 않을 수도 있다.
보조 액티브 영역이 사용자들에게 정보를 제공하기 위해 벤딩 부분에 있더라도, 보조 액티브 영역은 보조 액티브 영역에 의해 제공된 정보의 용도 및/또는 타입에 따라 이들 컴포넌트를 필요로 하지 않을 수도 있다. 예를 들어, 편광층 (110) 및/또는 컬러 필터층은, 보조 액티브 영역이 단순히 컬러링된 광을 방출하거나 대조되는 컬러 조합으로 텍스트들 또는 단순한 GUI들을 (예를 들어, 백색 바탕에 검정색 텍스트들 또는 아이콘들) 디스플레이하기 위해 사용된다면 벤딩 부분에 필요하지 않을 수도 있다. 또한, 벤딩 부분에 플렉서블 디스플레이 (100) 의 벤딩 부분에는 터치 센서층 (112) 이 없을 수도 있다. 원한다면, 벤딩 부분은 터치 센서층 (112) 및/또는 전기-활성 재료층을 구비할 수도 있지만, 정보를 디스플레이하기 위한 보조 액티브 영역은 벤딩 부분에 제공되지 않는다.
벤딩 허용 부분이 벤딩 응력에 의해 가장 많이 영향을 받기 때문에, 다양한 벤딩 응력 감소 특징들이 벤딩 허용 부분의 베이스층 (106) 의 컴포넌트들에 적용된다. 이를 위해, 중앙 부분의 일부 엘리먼트들은 벤딩 부분의 적어도 일부에 형성되지 않을 수도 있다. 중앙 부분의 컴포넌트들과 벤딩 부분의 컴포넌트들 사이의 분리는 벤딩 허용 부분에 각각의 엘리먼트들이 없도록, 플렉서블 디스플레이 (100) 의 벤딩 허용 부분의 엘리먼트들을 선택적으로 제거함으로써 생성될 수도 있다.
도 4에 도시된 바와 같이, 중앙 부분의 지지층 (108) 및 벤딩 부분의 지지층 (108) 은 벤딩 허용 부분에서 베이스층 (106) 아래에 지지층 (108) 의 부재로 인해 서로 분리될 수 있다. 베이스층 (106) 에 부착된 지지층 (108) 을 사용하는 대신, 상기 기술된 바와 같이, 지지 부재 (116) 의 라운드된 단부 가 벤딩 허용 부분에서 베이스층 (106) 아래쪽에 위치될 수 있다. 다양한 다른 컴포넌트들, 예를 들어 편광층 (110) 및 터치 센서층 (112) 등은 또한 플렉서블 디스플레이 (100) 의 벤딩 허용 부분에 없을 수도 있다. 엘리먼트들의 제거는 절단, 습식 에칭, 건식 에칭, 스크라이빙 및 브레이킹, 또는 다른 적합한 재료 제거 방법들에 의해 행해질 수도 있다. 엘리먼트를 절단하거나 달리 제거하는 대신, 엘리먼트의 분리된 부분들이 이러한 엘리먼트가 없는 벤딩 허용 부분을 유지하기 위해 선택적인 부분들 (예를 들어, 실질적으로 평탄한 부분 및 벤딩 부분) 에 형성될 수도 있다.
벤딩 부분으로부터 완전히 제거되는 대신, 벤딩 응력을 감소시키기 위해 일부 엘리먼트들에 벤딩 허용 부분 내의 벤딩 라인들 및/또는 부품들을 따라 벤딩 패턴이 제공될 수도 있다. 도 5는 예시적인 벤딩 패턴들 (300) 의 단면도 및 평면도를 예시한다. 상술한 벤딩 패턴들 (300) 은 지지층 (108), 편광층 (110), 터치 센서층 (114) 및 플렉서블 디스플레이 (100) 의 다양한 다른 엘리먼트들에 사용될 수도 있다.
플렉서블 디스플레이 (100) 는 2 이상의 타입들의 벤딩 패턴들을 활용할 수도 있다. 컴포넌트들에 의해 활용된 벤딩 패턴들의 개수 및 벤딩 패턴들 (300) 의 타입들은 제한되지 않는다는 것이 이해될 것이다. 원한다면, 패턴들의 깊이는 컴포넌트를 완전히 관통할만큼 충분히 깊지 않을 수도 있지만, 각각의 층을 부분적으로 관통할 수도 있다. 이하에 보다 상세히 설명될 바와 같이, 베이스층 (106) 과 TFT 사이에 위치된 버퍼층뿐만 아니라 도전 라인 트레이스를 커버하는 패시베이션층에 벤딩 응력을 감소시키기 위해, 벤딩 패턴이 또한 제공될 수도 있다.
지지 부재
언급된 바와 같이, 지지층 (108) 은 베이스층 (106) 의 벤딩을 보다 용이하게 하기 위해 벤딩 허용 부분에 존재하지 않을 수도 있다. 그러나, 지지층 (108) 이 없으면, 벤딩 허용 부분에서의 곡률이 외력에 의해 쉽게 변경될 수도 있다. 베이스층 (106) 을 지지하고 벤딩 허용 부분에서 곡률을 유지하기 위해, 플렉서블 디스플레이 (100) 는 또한 “맨드릴 (mandrel)”로 지칭될 수도 있는, 지지 부재 (116) 를 포함할 수도 있다. 도 4에 도시된 예시적인 지지 부재 (116) 는 연장된 바디부 및 라운드된 단부를 갖는다. 베이스층 (106) 및 지지 부재 (116) 는, 지지 부재 (116) 의 라운드된 단부가 플렉서블 디스플레이 (100) 의 벤딩 허용 부분에 대응하는 베이스층 (106) 아래에 위치되도록 배치된다.
벤딩 부분이 플렉서블 디스플레이 (100) 의 에지에 제공되는 실시예들에서, 지지 부재 (116) 는 플렉서블 디스플레이 (100) 의 에지에 제공될 수 있다. 이 설정에서, 베이스층 (106) 의 일부는 도 4에 도시된 바와 같이 지지 부재 (116) 의 라운드된 단부 주변으로 연장되고 지지 부재 (116) 아래 쪽에 위치될 수도 있다. 구동 IC들 및 COF (chip-on-flex) 와 FPCB (flexible printed circuit board) 를 연결하기 위한 인터페이스들과 같은 플렉서블 디스플레이 (100) 의 인액티브 영역의 다양한 회로들 및 컴포넌트들은, 플렉서블 디스플레이 (100) 의 후면 측에 위치된 베이스층 (106) 상에 제공될 수도 있다. 이러한 방식으로, 플렉서블 디스플레이 (100) 에 의해 목표된 벤딩 반경으로 벤딩될만큼 충분히 플렉서블하지 않은 컴포넌트들도, 플렉서블 디스플레이 (100) 의 액티브 영역 아래에 배치될 수 있다.
지지 부재 (116) 는 폴리카보네이트 (PC), 폴리이미드 (PI), 폴리에틸렌 나프탈레이트 (PEN), 폴리에틸렌 테레프탈레이트 (PET), 다른 적합한 폴리머들, 이들 폴리머들의 조합 등과 같은 플라스틱 재료로 형성될 수 있다. 이러한 플라스틱 재료들로 형성된 지지 부재 (116) 의 강도는 지지 부재 (116) 의 두께 및/또는 강도를 증가시키기 위한 첨가제들을 제공하는 것에 의해 제어될 수도 있다. 지지 부재 (116) 는 목표된 컬러 (예를 들어, 흑색, 백색, 등) 로 형성될 수 있다. 또한, 지지 부재 (116) 는 유리, 세라믹, 금속 또는 다른 강성이 있는 (rigid) 재료들 또는 전술한 재료들의 조합들로 형성될 수도 있다.
지지 부재 (116) 의 라운드된 단부의 사이즈 및 형상은 플렉서블 디스플레이 (100) 의 벤딩 허용 부분에서의 목표된 최소 곡률에 따라 변할 수 있다. 일부 실시예들에서, 라운드된 단부의 두께 및 연장된 바디부의 두께는 실질적으로 동일할 수도 있다. 다른 실시예들에서, 평면 형상을 갖는 연장된 바디부는 지지 부재 (116) 의 라운드된 단부보다 얇을 수도 있다. 연장된 바디부에서 보다 얇은 프로파일을 가져, 지지 부재 (116) 는 플렉서블 디스플레이 (100) 의 불필요한 두께 증가를 방지하면서 벤딩 허용 부분을 지지할 수 있다.
벤딩 허용 부분에서의 지지가 지지 부재 (116) 의 라운드된 단부에 의해 제공되기 때문에, 플렉서블 디스플레이 (100) 의 실질적으로 평탄한 부분을 향해 연장하는 연장된 평면부는 액티브 영역 내로 연장될 필요가 없다. 연장된 바디부는 다양한 이유들로 액티브 영역 아래에서 연장될 수 있지만, 반대쪽 단부를 향해 라운드된 단부로부터 연장된 바디부의 길이는, 플렉서블 디스플레이 (100) 의 목표된 위치에 지지 부재 (116) 를 고정하기에 충분한 표면적을 제공할 만큼 충분하다.
플렉서블 디스플레이 (100) 에 지지 부재 (116) 를 고정하기 위해, 접착층 (118) 은 지지 부재 (116) 의 표면 상에 제공될 수도 있다. 접착층 (118) 은 압력-감지 접착제, 폼형 (foam-type) 접착제, 액체 접착제, 광 경화 접착제 또는 임의의 다른 적합한 접착제 재료를 포함할 수도 있다. 일부 실시예들에서, 접착층 (118) 은 압축 재료로 형성되거나 압축 재료를 포함할 수 있고, 접착층 (118) 에 의해 결합된 부분들에 대한 쿠션으로서 역할을 할 수 있다. 예를 들어, 접착층 (118) 의 구성 재료는 압축성일 수도 있다. 접착층 (118) 은, 접착 재료의 상부층과 하부층 사이에 개재된 쿠션층 (예를 들어, 폴리올레핀 폼) 을 포함하는, 복수의 층들로 형성될 수도 있다.
접착층 (118) 은 지지 부재 (116) 의 연장된 바디부의 상부 표면과 하부 표면 중 적어도 하나 상에 배치될 수 있다. 플렉서블 디스플레이 (100) 의 벤딩 부분이 지지 부재 (116) 의 라운드된 단부를 랩핑할 때 (wrap), 접착층 (118) 은 연장된 바디부의 하부 표면 (즉, 후면과 대면하는 표면) 및 상부 표면 (즉, 전면과 대면하는 표면) 모두 상에 제공될 수 있다. 원한다면, 접착층 (118) 은 지지 부재 (116) 의 라운드된 단부의 표면과 베이스층 (106) 의 내측 표면 사이에 제공될 수도 있다.
벤딩하는 동안, 지지 부재 (116) 의 일 측 상의 플렉서블 디스플레이 (100) 의 일부는 지지 부재 (116) 를 향해 풀링 (pull) 될 수도 있고, 베이스층 (106) 은 라운드된 단부의 가장 높은 에지 및 가장 낮은 에지에 의해 손상을 받을 수도 있다. 이와 같이, 접착층 (118) 및 지지 부재 (116) 와 베이스층 (106) 사이의 지지층 (108) 의 높이는 적어도 접착층 (118) 이 배치되는 연장된 바디부의 표면과 라운드된 단부의 가장 높은 에지 사이의 수직 거리와 같거나 보다 클 수도 있다. 즉, 지지 부재 (116) 의 라운드된 단부와 연장된 바디부 사이의 두께 차에 의해 생성된 공간의 높이는 집합적으로 지지층 (108) 및 접착층 (118) 의 두께와 같거나 보다 작을 수도 있다.
지지 부재 (116) 의 형상에 따라, 연장된 바디부의 상부 표면과 하부 표면 상의 접착층 (118) 의 두께는 상이할 수도 있다. 예를 들어, 라운드된 단부보다 얇은 연장된 바디부는 지지 부재 (116) 의 라운드된 단부의 중심에 있지 않을 수도 있다. 이러한 경우들에서, 지지 부재 (116) 의 일 측 상의 공간은 반대되는 측 상의 공간보다 클 수도 있다.
또 다른 예에서, 공간이 연장된 바디부의 일 측 상에만 제공되도록, 라운드된 단부의 가장 낮은 에지는 연장된 바디부의 하단 표면과 일직선 상에 있을 수도 있다. 이러한 경우들에서, 지지 부재 (116) 의 연장된 바디부의 일 측 상의 접착층 (118) 은 반대되는 측 상의 접착층보다 두꺼울 수 있다. 도 4의 지지 부재 (116) 의 치수들은 보다 단순한 설명을 목적으로 과장될 수도 있다는 것이 이해될 것이다.
예시적인 배열
도 6a 내지 도 6c는 플렉서블 디스플레이 (100) 의 다양한 실시예들의 엘리먼트들의 예시적인 배열들을 도시하는 간략화된 단면도들이다. 일 적합한 구성에서, 지지 부재 (116A) 의 라운드된 단부와 연장된 바디부의 두께는 도 6a에 예시된 것과 실질적으로 동일할 수도 있다. 이러한, 지지 부재 (116A) 는 상기 언급된 플라스틱 재료들로 형성될 수 있다. 지지 부재 (116A) 는 또한 폴딩된 얇은 시트 금속 (예를 들어, SUS) 으로 형성될 수도 있다. 이 경우, 시트 금속의 폴딩된 에지는 지지 부재 (116A) 의 라운드된 단부로서 역할을 할 수 있다. 시트 금속이 지지 부재를 형성하도록 사용될 때에도, 라운드된 단부는 연장된 바디부보다 큰 두께를 가질 수 있다. 예를 들어, 연장된 바디부를 폴딩된 에지보다 얇게 하기 위해, 연장된 바디부를 위한 폴딩된 금속 시트의 일부에 압력이 인가될 수 있다.
도 6a에서, 접착층 (118A) 은 지지 부재 (116A) 의 상부 표면, 하부 표면 및 라운드된 단부의 표면 상에 도포되는 것을 예시된다. 라운드된 단부와 연장된 바디부에서의 지지 부재 (116A) 의 두께가 거의 같기 때문에, 접착층 (118A) 의 두께는 지지 부재 (116A) 의 표면 상에서 실질적으로 균일한 두께를 가질 수도 있다. 그러나, 접착층 (118A) 은 지지 부재 (116A) 의 선택된 부분들에서 보다 얇고/얇거나 보다 두꺼울 수 있다는 것을 주의해야 한다.
또 다른 적합한 구성에서, 지지 부재 (116) 의 연장된 바디부는 라운드된 단부보다 얇다. 이 점에서, 도 6b에 도시된 바와 같이, 연장된 바디부의 하단 표면은 평탄한 하단부를 갖는 지지 부재 (116B) 를 제공하는, 라운드된 단부의 가장 낮은 에지와 일직선이다. 이 예시적인 구성에서, 지지 부재들 (116B) 은 전술한 플라스틱 재료들 (예를 들어, 폴리카보네이트) 중 하나 또는 조합으로 형성될 수도 있다. 또한, 연장된 바디부의 상부 표면 상에 제공된 접착층 (118B) 은 지지 부재 (116B) 의 연장된 바디부의 하단 표면 상에 제공된 접착층 (118B) 보다 두껍다. 연장된 바디부의 상단 표면 상의 접착층 (118B) 은 상술한 쿠션층을 포함할 수도 있지만 하부 표면 상의 접착층 (118B) 은 쿠션층을 포함하지 않는다.
도 6c에 도시된 또 다른 적합한 구성에서, 지지 부재 (116C) 의 연장된 바디부의 상단 표면 또는 하단 표면도 라운드된 부분의 가장 높은 에지/가장 낮은 에지와 일직선이 아니다. 지지 부재들 (116C) 은 전술한 플라스틱 재료들 (예를 들어, 폴리카보네이트) 중 하나 또는 조합으로 형성될 수도 있다. 이러한 예에서, 연장된 바디부는 중심에서 벗어나고 (즉, 라운드된 부분의 가장 낮은 에지에 보다 가까움), 연장된 바디부의 상부 표면 상의 접착층 (118C) 은 하부 표면 상의 접착층 (118C) 보다 두껍다. 연장된 바디부의 상부 표면 상의 접착층 (118C) 은 상술한 쿠션층을 포함할 수도 있지만 하부 표면 상의 접착층 (118C) 은 쿠션층을 포함하지 않는다.
도 6a 내지 도 6c에 도시된 예시적인 구성들에서, 지지 부재 (116) 의 상부 표면 상의 지지층 (108) 은 그 위의 봉지층 (104) 보다 벤딩 허용 부분을 향해 더 연장된다. 즉, 벤딩 허용 부분을 향한 베이스층 (106) 의 일부는 봉지층 (104) 에 의해 커버되지 않지만, 그 아래에 지지층 (108) 이 제공된다. 지지층 (108) 의 추가 길이은 벤딩 허용 부분의 곡률의 일정한 비율을 유지하는 것을 도울 수 있다. 지지 부재 (116) 아래 지지층 (108) 의 에지는 벤딩 허용 부분으로부터 시프팅될 수도 있다. 일부 실시예들에서, 벤딩 허용 부분을 향하는 지지층 (108) 의 에지는 도 6a에 도시된 바와 같이 벤딩 허용 부분을 향해 훨씬 더 연장하는, 플랜지 (flange) 를 구비한다. 일 예에서, 플랜지는 테이퍼된 에지를 갖도록 지지층 (108) 을 절단하거나 패터닝함으로써 형성될 수도 있다. 또 다른 예에서, 플랜지는 서로로부터 시프트된 에지들을 갖는 적어도 2개의 지지층들을 스택함으로써 제공될 수 있다. 도 6b 및 도 6c에서는 생략되었지만, 플랜지는 이들 실시예들에도 제공될 수 있다.
도 6a 내지 도 6c를 참조하여 상술한 구성들은 단지 예시라는 것을 이해해야 한다. 동일한 두께를 갖는 접착층들은 연장된 바디부의 위치와 무관하게 지지 부재의 상부 표면과 하부 표면 상에 제공될 수 있다. 또한, 지지 부재의 상부 표면과 하부 표면 둘 모두 상의 접착층들은 쿠션층을 포함할 수 있다.
배선 트레이스
몇몇 도전 라인들이 플렉서블 디스플레이 내의 다양한 컴포넌트들 간의 전기적 상호 연결들을 위해 플렉서블 디스플레이 (100) 에 포함된다. 액티브 영역 및 인액티브 영역 내에 제조된 회로들은 플렉서블 디스플레이 (100) 에서 다수의 기능들을 제공하기 위해 하나 이상의 도전 라인들을 통해 다양한 신호들을 송신할 수도 있다. 간략히 설명된 바와 같이, 일부 도전 라인들은 플렉서블 디스플레이 (100) 의 중앙 부분 및 벤딩 부분의 회로들 및/또는 다른 컴포넌트들 간의 상호 연결들을 제공하도록 사용될 수도 있다.
본 명세서에 사용된 바와 같이, 도전 라인은 일반적으로 플렉서블 디스플레이 (100) 의 일 지점으로부터 또 다른 지점으로 임의의 타입의 전기적 신호들, 전력 및/또는 전압들을 송신하기 위한 도전성 경로의 트레이스를 지칭한다. 이와 같이, 도전 라인들은 TFT들의 소스 전극/드레인 전극뿐만 아니라 인액티브 영역의 일부 디스플레이 구동 회로들 (예를 들어, 게이트 드라이버, 데이터 드라이버) 로부터 액티브 영역 내의 픽셀 회로들로 신호들을 송신시 사용되는 게이트 배선/데이터 배선들을 포함할 수도 있다. 유사하게, 터치 센서 전극들, 압력 센서 전극들 및/또는 지문 센서 전극들과 같은, 일부 도전 라인들은 플렉서블 디스플레이 (100) 상에서 터치 입력을 센싱하거나 지문을 인식하기 위한 신호들을 제공할 수도 있다. 도전 라인들은 또한 플렉서블 디스플레이 (100) 의 중앙 부분의 액티브 영역의 픽셀들과 벤딩 부분의 보조 액티브 영역의 픽셀들 간의 상호연결을 제공할 수 있다. 플렉서블 디바이스 (100) 의 도전 라인들의 상술한 기능들은 단지 예시라는 것이 이해될 것이다.
플렉서블 디스플레이 (100) 의 일부 도전 라인들은 보다 적은 파손 위험으로 보다 큰 가요성을 허용할 수도 있는, 다층 구조를 가질 수도 있다. 도 7a 및 도 7b는 각각 도전 라인 트레이스 (120) 의 예시적인 스택 구조를 예시한다. 도 7a에서, 도전 라인 트레이스 (120) 는 주 도전층 (122) 이 보조 도전층들 (124) 사이에 샌드위치된 (sandwiched) 다층 구조를 가질 수도 있다. 주 도전층 (122) 은 보조 도전층 (124) 보다 낮은 전기 저항을 갖는 재료로 형성될 수도 있다. 주 도전층 (122) 을 위한 비한정적인 예들은 구리, 알루미늄, 투명 도전성 산화물 또는 다른 플렉서블 도전체들을 포함한다. 보조 도전층 (124) 은 주 도전층 (122) 위의 스택에 형성될 때 충분히 낮은 접촉 저항을 나타낼 수 있는 도전성 재료로 형성되어야 한다.
이러한 조합의 예들은, 티타늄층들 사이에 샌드위치된 알루미늄층 (Ti/Al/Ti), 상부 몰리브덴층과 하부 몰리브덴층 사이에 샌드위치된 알루미늄층 (Mo/Al/Mo), 티타늄층들 사이에 샌드위치된 구리층 (Ti/Cu/Ti) 및 상부 몰리브덴층과 하부 몰리브덴층 사이에 샌드위치된 구리층 (Mo/Cu/Mo) 을 포함한다. 그러나, 도전층 스택의 낮은 접촉 저항이 플렉서블 디바이스 (100) 에 사용된 도전 라인 트레이스 (120) 용 재료들로서 선택하기 위한 유일한 인자는 아니다.
도전 라인 트레이스 (120) 를 형성하기 위한 재료들은 최소 기계적 응력 요건을 충족해야 하는 한편, 플렉서블 디스플레이 (100) 의 엄격한 전기 및 열적 요건들 (예를 들어, 저항, 열 생성, 등) 을 충족해야 한다. 따라서, 주 도전층 (122) 및 보조 도전층 (124) 양자는 저 취약성 (brittleness) 을 나타내는 재료로 형성되어야 한다. 이러한 관점에서, Al은 약 71 GPa의 모듈러스를 갖고, Ti는 116 GPa의 모듈러스를 갖고, Mo는 329 GPa의 모듈러스를 갖는다. 이와 같이, Al의 취약성은 Mo의 취약성의 약 1/4이고, Ti의 취약성은 Mo의 취약성의 약 1/3이다. 따라서, 일부 실시예들에서, 플렉서블 디스플레이 (100) 의 도전 라인들 (120) 중 적어도 일부는 Al 및 Ti를 포함하는 스택으로 형성된다. 주 도전 층 (122) 은 보조 도전층 (124) 보다 낮은 전기 저항을 가져야 하기 때문에, 도전 라인 트레이스 (120) 는 Ti/Al/Ti의 스택으로 형성될 수도 있다. 특히, 벤딩 허용 부분에 배치된 도전 라인들 (120) 중 적어도 일부는 Ti/Al/Ti의 스택으로 형성될 수도 있다.
일부 실시예들에서, 플렉서블 디스플레이 (100) 는 습한 분위기 하에서 동작할 수도 있다. 예를 들어, 플렉서블 디스플레이 (100) 는 웨어러블 전자 디바이스 또는 수중 전자 디바이스에 채용될 수도 있다. 일부 경우들에서, 수분들이 도전 라인 트레이스 (120) 에 도달할 수 있다. 다른 금속들 및 합금들은 상이한 전극 전위들을 갖고, 전해질에서 2 이상의 금속들 또는 합금들이 접촉할 때, 하나의 금속은 애노드로서 기능하고 다른 금속은 캐소드로서 기능한다. 다른 금속들 간의 전기-전위 차는, Ti/Al/Ti 스택에서 주 도전층 (122) 인 애노드 부재의 갈바닉 커플링에 대한 가속화된 공격을 위한 구동력이다. 애노드 금속은 전해질에 용해되고, 캐소드성 금속 상에서 침전물이 수집된다. 도 7a에 도시된 다층 도전 라인 트레이스 (120) 에 대해, 다층 도전 라인 트레이스 (120) 의 단면 측에서 접촉하는 전해질에 의해 갈바닉 부식이 개시된다. 따라서, 일부 실시예들에서, 적어도 일부 도전 라인들 (120) 은 도 7b에 도시된 바와 같이 주 도전층 (122) 이 보조 도전층 (124) 으로 커버되도록 주 도전층 (122) 은 보조 도전층 (124) 에 의해 둘러싸인 구조로 제공된다. 갈바닉 부식에 의한 주 도전층 (122) 의 손실을 최소화할 수 있고, 전기 전도도의 단절 확률을 더 감소시킨다.
이러한 다층 도전 라인들 (120) 은 보조 도전층 (124) (예를 들어, Ti) 위에 주 도전층 (122) (예를 들어, Al) 을 위한 재료를 먼저 증착함으로써 생성될 수 있다. 여기서, 주 도전층 (122) 아래의 보조 도전층 (124) 은 보다 큰 폭을 가질 수도 있다. 목표된 도전 라인 트레이스 (예를 들어, 다이아몬드 트레이스 설계) 를 형성하기 위해 에칭 내성 재료가 이들 두 층들의 스택 위에 형성되고 에칭된다 (예를 들어, 건식 에칭, 습식 에칭 등). 에칭 내성 재료를 스트립한 후, 보조 도전층 (124) 의 또 다른 층 (즉, Ti) 이 패터닝된 구조체 위에 증착된다 (즉, Ti/Al). 다시, 주 도전층 (122) 의 상단 상의 보조 도전층 (124) 은 주 도전층 (122) 이 제 2 도전층 (124) 내에 둘러싸이도록 보다 큰 폭을 가질 수도 있다. 에칭 내성 재료의 또 다른 건식 에칭 및 스트립은 목표된 도전 라인 트레이스 설계의 다층 구조 (즉, Ti/Al/Ti) 의 스택을 형성하도록 수행된다.
일부 도전 라인들은 플렉서블 디스플레이 (100) 의 실질적으로 평탄한 부분으로부터 플렉서블 디스플레이 (100) 의 벤딩 부분으로 연장될 수도 있다. 이러한 경우들에서, 도전 라인들의 일부분들은 벤딩 응력을 견디도록 다른 부분들과 상이하게 구성될 수도 있다. 특히, 플렉서블 디스플레이 (100) 의 벤딩 허용 부분 위에 놓인 도전 라인들의 일부는 적절한 상호 연결을 유지하기 위해 도전 라인들의 크랙들 및 균열을 감소시키기 위한 몇몇 특징들을 포함할 수도 있다.
또한, 다양한 절연층들, 예컨대 버퍼층 (126), 패시베이션층 (128), 게이트 절연층 (GI 층) 및 층간 유전체 층 (ILD 층) 은 도전 라인 트레이스 (120) 의 하부 측 및/또는 상부 측에 형성될 수도 있다. 이들 절연층들은 유기 재료 및/또는 무기 재료로 형성될 수도 있고 또는 무기 재료들로 형성된 서브-층을 포함할 수도 있다.
플렉서블 디스플레이 (100) 의 다양한 절연층들 중에서, 무기 재료로 형성된 층들은 일반적으로 도전 라인 트레이스 (120) 의 금속들보다 덜 연성 (ductile)이다. 동일한 양의 벤딩 응력이 주어지면, 일반적으로 도전 라인 트레이스 (120) 대신 절연층들로부터 크랙들이 개시된다. 도전 라인 트레이스 (120) 가 크랙 없이 벤딩 응력을 견디기에 충분한 모듈러스를 갖더라도, 절연층으로부터 개시된 크랙들은 성장하고 도전 라인들 (120) 내로 전파하는 경향이 있고, 이는 플렉서블 디스플레이 (100) 를 사용할 수 없게 할 수 있고 불량한 전기 접촉들의 스팟들을 생성한다. 따라서, 다양한 벤딩 응력 감소 기법들은 절연층들과 도전 라인들 (120) 양자에 활용된다.
트레이스 설계
트레이스 설계들은 도전 라인 트레이스 (120) 및 절연층들 모두에서 벤딩 응력을 감소시키는 중요한 역할을 한다. 예시의 편의를 위해, 도전 라인 트레이스 (120) 및 도전 라인 트레이스 (120) 의 적어도 일부를 커버하는 절연층 (즉, 패시베이션층 (128)) 의 트레이스는 이하의 기술에서 집합적으로 “배선 트레이스”로 지칭된다.
트레이스 설계는 도전 라인 트레이스 (120) 의 전기적 요건들 뿐만 아니라 도전 라인 트레이스 (120) 상에 송신된 신호들의 타입을 고려함으로써 결정되어야 한다. 또한, 도전 라인 트레이스 (120) 및 절연층들의 형성에 사용된 재료들의 특성들 (예를 들어, 영률) 이 트레이스들의 설계시 고려될 수 있다. 두께, 폭, 길이, 부분 뿐만 아니라 전체 도전 라인 트레이스 (120) 및 절연층들에 대한 레이아웃 각도와 같은 다양한 다른 인자들이 플렉서블 디스플레이 (100) 에 사용하기에 충분한 전기적 및 기계적 신뢰도를 갖는 트레이스 설계를 제공하기 위해 고려되어야 할 수도 있다는 것을 주의해야 한다.
이 요인들을 유념하여, 배선 트레이스 설계는 플렉서블 디스플레이 (100) 의 벤딩 방향 (즉, 커브의 접선 벡터) 을 참조하여 도전 라인 트레이스 (120) 및 절연층들의 배치 및 배향에 기초하여 이들을 위해 특별히 맞춰질 (tailored) 수도 있다. 배선 트레이스가 연장하는 방향이 굽혀진 부분의 접선 벡터에 대해 보다 정렬되기 때문에 배선 트레이스는 보다 많은 벤딩 응력을 받을 것이다. 즉, 굽혀진 부분의 접선 벡터에 대해 정렬된 배선 트레이스의 길이가 감소될 때 배선 트레이스는 벤딩 응력에 보다 잘 견딜 것이다.
굽혀진 부분의 접선 벡터에 대해 정렬된 배선 트레이스 부분의 길이를 감소시키기 위해, 플렉서블 디스플레이 (100) 의 배선 트레이스들은 도 8에 예시된 사인파, 구형파, 사형 (serpentine), 톱니형 및 슬랜티드 라인 (slanted line) 트레이스 설계들 중 임의의 하나 이상을 채용할 수도 있다. 이러한 구성들에서, 벤딩 응력은 굽혀진 부분의 접선 벡터로부터 시프트되는 각도로 배향된 트레이스 부분들에 분배될 수도 있다. 도 8에 예시된 스트레인 감소 트레이스 설계들은 단지 예시이고, 플렉서블 디스플레이 (100) 의 실시예들에서 사용될 수 있는 트레이스 설계들에 대한 제한들로서 해석되지 않아야 한다.
일부 도전 라인 트레이스 (120) 는 플렉서블 디스플레이 (100) 의 다른 도전 라인 트레이스 (120) 와 상이한 스트레인 감소 트레이스 설계들을 채택할 수도 있다. 일부 실시예들에서, 도전 라인 트레이스 (120) 는 도전 라인들 사이에 타이트한 간격을 가능하게 하도록 치수들을 가변할 수 있다. 예를 들어, 제 1 배선 트레이스의 볼록한 측면이 제 1 배선 트레이스 옆의 제 2 배선 트레이스의 오목한 측면에 위치될 수도 있다.
도전 라인 트레이스 (120) 내 크랙들에 의한 상호 연결들의 단절을 방지하거나 최소화하기 위해, 배선 트레이스는 복수의 서브트레이스들로 분할되고, 특정한 간격을 두고 단일 트레이스로 다시 수렴 (converge) 될 수도 있다. 즉, 단일 도전 라인 트레이스 (120) 는 모든 조인트 X에서 분할하고 통합하는 2 이상의 서브-트레이스들을 포함할 수 있다. 제 1 조인트 X로부터, 서브-트레이스들 중 하나는 굽혀진 부분의 접선 벡터로부터 기울어지는 제 1 방향으로 미리 결정된 거리로 연장하고, 제 2 조인트 X를 향해 제 2 방향으로 연장한다. 제 1 조인트 X와 제 2 조인트 X 사이의 적어도 하나의 다른 서브-트레이스는 유사한 방식으로 배열되지만, 굽혀진 부분의 접선 벡터를 기준으로 하는 반사된 배향으로 배열되지 않는다. 2 개의 인접한 조인트 X 사이의 도전 라인 (120) 의 2 개의 서브-트레이스들은 도전 라인 트레이스 (120) 가 없는 개방 영역을 둘러싼다.
서브-트레이스들이 2 개의 인접한 조인트 X 사이에 배열된 거리들 및 방향들은 도전 라인 트레이스 (120) 의 형상 및 사이즈 뿐만 아니라 서브-트레이스로 둘러싸인 개방 영역을 규정한다. 또한, 전술한 스트레인-감소 트레이스 설계로 도전 라인 트레이스 (120) 의 표면을 커버하는 절연층들은 도전 라인 트레이스 (120) 에 대응하는 트레이스 설계로 패터닝된다. 이와 같이, 개방 영역은 도전 라인 트레이스 (120) 의 서브-트레이스들로 둘러싸인 개방 영역은 무지 절연층(들)이 없거나, 그렇지 않으면 도전 라인 트레이스 (120) 위 및/또는 아래 영역들보다 얇은 무기 절연층(들)을 갖는다.
예로서, 도 9a에 도시된 도전 라인 트레이스 (120) 는 2 개의 인접한 조인트들 (X-1 및 X-2) 사이에서 분할하고 다시 통합하는 서브-트레이스 A 및 서브-트레이스 B를 포함한다. 제 1 조인트 X-1로부터, 서브-트레이스 A는 굽혀진 부분의 접선 벡터로부터 미리 결정된 거리로 제 1 기울어진 방향으로 연장하고, 이어서 제 2 조인트 X-2에 도달하도록 굽혀진 부분의 접선 벡터로부터 제 2 기울어진 방향으로 연장한다. 이 예에서, 조인트 X-1과 조인트 X-2 사이의 도전 라인 (120) 의 형상은 개방 영역을 둘러싸는 서브-트레이스 A 및 서브-트레이스 B의 다이아몬드 형이다. 개방 영역의 형상은 도전 라인 트레이스 (120) 의 형상에 대응할 수 있다. 부가적인 조인트들 X과 함께, 도전 라인 트레이스 (120) 는 다이아몬드 체인을 형성하고, 따라서 트레이스 설계는 다이아몬드 트레이스 설계로 지칭될 수도 있다.
도 8에 도시된 비분할 스트레인-감소 트레이스 설계들과 비교하면, 도 9a에 도시된 스트레인-감소 트레이스 설계는 전기적 특성의 관점에서 상당한 이점들을 제공할 수 있다. 예를 들어, 다이아몬드 트레이스 설계를 갖는 배선 트레이스는 산 (mountain) 트레이스 설계, 사인파 트레이스 설계들 또는 다른 단일 라인 스트레인-감소 트레이스 설계들을 채용하는 배선 트레이스들보다 훨씬 보다 낮은 전기 저항을 제공할 수 있다. 이에 더하여, 서브-트레이스들은 서브-트레이스들 중 하나가 크랙들에 의해 손상받거나 크랙이 생기는 경우 백업 전기적 경로로서 역할을 할 수도 있다.
따라서, 일부 실시예들에서, 플렉서블 디스플레이의 벤딩 부분의 적어도 일부 도전 라인 트레이스들 (120) 은 다이아몬드 트레이스 설게를 구비한다. 다이아몬드 트레이스 설계는 벤딩 허용 부분의 배선 트레이스들의 일부에 적용될 수 있다. 도 9a의 스트레인-감소 트레이스 설계는 굽혀진 부분의 접선 벡터로부터 기울어진 방향들로 연장하도록 배열된 서브-트레이스들을 포함한다. 이는 굽혀진 부분의 접선 벡터와 정렬되는 도전 라인 트레이스 (120) 의 길이를 감소시킨다. 상기 기술된 바와 같이, 벤딩 응력의 분포는 벤딩 방향을 기준으로 서브-트레이스들의 벡터 (즉, 분할 각도) 에 따른다. 따라서, 벤딩 방향 (즉, 굽혀진 부분의 접선 벡터) 으로부터 보다 큰 분할 각도를 갖는 서브-트레이스는 보다 적은 벤딩 응력을 겪을 것이다.
크랙들은 일반적으로 도전 라인 트레이스를 커버하는 무기 절연층으로부터 시작되기 때문에, 굽혀진 부분의 접선 벡터와 정렬되는 절연층 트레이스의 길이가 또한 최소화되는 것이 필수적이다. 이를 위해, 스트레인-감소 트레이스 설계의 설계시 다양한 파라미터들이 고려되어야 한다. 단일 라인 스트레인-감소 설계들에서, 도전 라인 트레이스의 폭 및 형상 뿐만 아니라 도전 라인 트레이스의 표면과 인터페이싱하는 패터닝된 무기 절연층들의 폭은 최소로 유지되어야 한다.
상기 논의된 바와 같이 복수의 서브-트레이스들에 기초한 스트레인-감소 트레이스 설계들에서, 다양한 부가적인 인자들이 고려되어야 한다. 도전 라인 트레이스 (120) 및 무기 절연층들의 폭들이 주어지면, 조인트들 X에서 도전 라인 트레이스 (120) 를 커버하는 무기 절연층들과 2 개의 인접한 조인트들 X 사이에서 방향이 변화하는 서브-트레이스의 지점들 사이에 충분한 오프셋이 존재하도록 조인트들 X 사이에서 서브-트레이스들이 분할하고 통합하는 각도들은 충분히 커야 한다. 또한, 조인트 X로부터의 서브-트레이스의 일부가 방향이 변화되기 전에 다시 통합하기 위해 다음 조인트 X를 향해 연장하는 길이는 도전 라인 트레이스의 표면을 커버하는 절연층들의 부분들 사이에서 오프셋의 생성을 또한 용이하게 한다. 다른 방식으로, 2 개의 조인트들 X 사이의 서브-트레이스들에 의해 둘러싸인 개방 영역은 배선 트레이스의 무기 절연층 트레이스가 굽혀진 부분의 접선 벡터에 평행하게 연장하는 길이를 최소화하는 형상 및 사이즈를 가져야 한다.
도 9a에 도시된 다이아몬드 트레이스 설계에서, 버퍼층 (126) 및 도전 라인 트레이스 (120) 의 외측 표면을 커버하는 패시베이션층 (128) 은 도전 라인 (120) 의 외측 트레이스로부터 미리 결정된 마진으로 절연층을 형성한다. 따라서, 도전 라인 트레이스를 커버하기 위해 미리 결정된 마진으로 절연층들이 남아 있는 대신, 서브-트레이스 A 및 서브-트레이스 B로 둘러싸인 개방 영역은 절연층이 없다.
벤딩 방향으로부터 직교 방향으로 측정된 절연층들이 없는 개방 영역의 길이는 동일한 방향으로 측정된 조인트 X에서 무기 절연층 트레이스의 폭보다 크다. 이러한 설정에서, 서브-트레이스 A 및 서브-트레이스 B로 둘러싸인 개방 영역 뿐만 아니라 조인트 X 옆의 영역은 무기 절연층들이 없을 수 있거나, 그렇지 않으면 감소된 수의 무기 절연층들을 구비한다. 서브-트레이스들의 중간에서 절연층들의 일부와 조인트 X에서 절연층들의 일부 사이의 오프셋으로 제공된 이들 영역들은 연속적인 직선으로 연장하도록 배선 트레이스의 절연층들의 길이를 감소시킨다.
도 9a를 참조하면, 절연층이 없는 영역 FA1은 2 개의 조인트들 X1 및 X2 사이의 서브-트레이스 A 및 서브-트레이스 B의 절연층이 연속적인 직선으로 연장하는 것을 방지한다. 유사하게, 절연층이 없는 영역 FA2는 2 개의 조인트들 X1 및 X2 사이의 절연층이 연속적인 직선으로 연장하는 것을 방지한다. 따라서, 굽혀진 부분의 접선 벡터와 정렬된 절연층 트레이스의 세그먼트 각각의 길이는 감소된다.
다이아몬드 트레이스 설계는 훨씬 보다 낮은 크랙 시작 레이트를 제공할 뿐만 아니라 또한, 도전 라인 트레이스 (120) 로 크랙들의 전파를 억제한다. 굽혀진 부분의 접선 벡터로 정렬된 절연층 트레이스의 길이의 추가 감소는 도전 라인 트레이스 (120) 및 도전 라인 트레이스 (120) 을 커버하는 절연층의 폭을 감소시킴으로써 얻어질 수 있다. 도전 라인 트레이스 (120) 의 폭의 감소량은 도전 라인 트레이스 (120) 의 전기 저항이 플렉서블 디스플레이 (100) 에 사용되기에 너무 높아질 수 있기 때문에 도 8에 도시된 단일 라인 스트레인-감소 트레이스 설계를 사용하여 제한된다. 그러나, 도전 라인 트레이스 (120) 를 분할하고 통합함으로써 생성된 부가적인 전기 경로는 도전 라인 트레이스 (120) 에 훨씬 보다 낮은 전기 저항을 산출한다.
고 벤딩 응력 영역들에서 배선 트레이스의 서브트레이스들의 각도를 선택적으로 증가시킴으로써 보다 낮은 크랙 시작 기회가 배선 트레이스에 제공된다. 벤딩 방향으로부터 보다 큰 각도로 분할하고 병합하는 서브트레이스들을 사용하여, 굽혀진 부분의 접선 벡터를 따라 연장하는 도전 라인 트레이스 (120) 의 길이 및 절연층의 길이가 보다 철저히 감소된다. 이러한 방식으로, 전기 저항에서의 불필요한 증가가 방지될 수 있다.
서브-트레이스들의 분할 각은 다이아몬드 트레이스 설계의 2 개의 인접한 조인트들 X간의 거리에 영향을 줄 수 있다는 것을 주의해야 한다. 조인트들 X 간의 거리는 전체 배선 트레이스 전반에서 균일할 필요는 없다. 트레이스가 분할하고 병합하는 간격들은 배선 트레이스의 부분들에 부가된 벤딩 응력의 레벨에 기초하여 단일 트레이스의 배선에서 가변할 수 있다. 조인트들 X 간의 거리는, 보다 높은 벤딩 응력을 겪는 플렉서블 디스플레이 (100) 의 영역 (예를 들어, 보다 작은 반경을 갖는 영역, 보다 큰 벤딩 각도를 갖는 영역) 을 향해 배선 트레이스의 부분들에 대해 계속해서 단축될 수도 있다. 반대로, 조인트들 X 간의 거리들은 보다 낮은 벤딩 응력을 겪는 영역을 향해 계속해서 확대될 수 있다.
도 9b의 예시적인 트레이스 설계에서, 단부 부분들의 트레이스의 조인트들 X간의 거리는 제 1 거리 (예를 들어, 27 ㎛) 이지만, 이 거리는 트레이스의 중간 부분을 향해 계속해서 보다 짧아진다. 중간 부분에서, 조인트들 X 간의 거리는 1/2만큼 감소된다. 도 9b에 도시된 트레이스의 단부 부분들은 벤딩 허용 부분의 시작부분 근방의 배선 트레이스의 일부일 수도 있고, 트레이스의 중간 부분은 플렉서블 디스플레이 (100) 의 벤딩 허용 부분의 중간 또는 중간 근방에 위치된 부분일 수도 있다.
스트레인 감소 트레이스 설계를 사용하여도, 불가피한 벤딩 응력은 트레이스의 특정한 지점들 (즉, 응력 지점) 에서 유지된다. 응력 지점의 위치는 트레이스의 형상뿐만 아니라 벤딩 방향에 매우 의존적이다. 주어진 벤딩 방향에 대해, 배선 트레이스는 남아 있는 벤딩 응력이 이들의 트레이스의 목표된 부분들에 집중되도록 설계될 수 있다는 것을 따른다. 배선 트레이스에서 응력 지점의 위치를 알면, 배선 트레이스로 하여금 벤딩 응력을 보다 오래 견디게 하도록, 응력 지점에 크랙 내성 영역이 제공될 수 있다.
도 9a를 다시 참조하면, 다이아몬드 트레이스 설계를 갖는 배선 트레이스가 벤딩 방향으로 벤딩되면, 벤딩 응력은 기울어진 코너부들 (즉, 다이아몬드 형상 링크의 꼭지점들) 에 집중하는 경향이 있고, 응력 지점 A 및 응력 지점 B로 표기된다. 예를 들어, 응력 지점 A에서 크랙은 내측 배선 트레이스 라인 (820) 으로부터 시작될 수도 있고 외측 배선 트레이스 라인 (830) 를 향해 성장한다. 유사하게, 크랙은 응력 지점들 B에서 외측 배선 트레이스 라인 (830) 으로부터 시작될 수도 있고 내측 배선 트레이스 라인 (820) 을 향해 성장한다.
따라서, 응력 지점들 A에서 도전 라인 트레이스 (120) 의 폭은 크랙 내성 영역으로서 역할을 하도록 선택적으로 증가할 수 있다. 도 9a에 도시된 바와 같이, 벤딩 방향에 수직인 방향에서 측정된, 응력 지점들 및 B에서 도전 라인 (120) 의 폭들 (WA, WB) 은 응력 지점들 A와 B 사이의 부분들에서 도전 라인 (120) 의 폭 (W) 보다 길 수도 있다. 응력 지점들에서 추가 폭은, 도전 라인 (120) 에서의 완전한 단절이 응력 지점들에서 크랙의 성장에 의해 발생하기 전에 도전 라인 (120) 이 보다 길게 홀딩되게 할 수 있다.
벤딩 방향으로 정렬되는 절연층의 연속적인 부분의 길이는 최소로 유지되어야 한다는 것을 유념해야 한다. 따라서, 일부 실시예들에서, 응력 지점들 A에서 굽혀진 부분의 접선 벡터에 직교하는 방향으로 측정된 도전 라인 트레이스 (120) 의 폭은 약 2.5 ㎛ 내지 약 8 ㎛, 보다 바람직하게, 약 3.5 ㎛ 내지 약 6 ㎛, 보다 바람직하게, 약 4.5 ㎛ 내지 약 8.5 ㎛, 그리고 보다 바람직하게 약 4.0 ㎛의 범위이다.
응력 지점들 B에서 크랙 성장 방향에서 측정된 도전 라인 트레이스 (120) 의 폭은 또한 응력 지점들 A에서 도전 라인 트레이스 (120) 의 폭과 유사한 방식으로 유지되어야 한다. 응력 지점들 B에서 베선의 폭은 약 2.5 ㎛ 내지 약 8 ㎛, 보다 바람직하게, 약 3.5 ㎛ 내지 약 6 ㎛, 보다 바람직하게 약 4.5 ㎛ 내지 약 8.5 ㎛, 그리고 보다 바람직하게 약 4.0 ㎛의 범위일 수도 있다. 기울어진 코너들의 근방에 근접하고 응력 지점들 B에서 크랙 성장 방향으로 인해, 응력 지점들 B에서 도전 라인 트레이스 (120) 의 폭은 응력 지점들 A에서의 폭보다 길 수도 있다.
내측 배선 트레이스 라인 (820) 및 외측 배선 트레이스 라인 (830) 양자로부터 크랙이 시작할 기회를 최소화하기 위해, 배선 트레이스 라인들 중 적어도 하나는 응력 지점들 A에서 다른 트레이스 라인들만큼 날카롭게 기울어지지 않을 수도 있다. 도 9a에 도시된 실시예에서, 응력 지점들 A에서 내측 트레이스 라인 (820) 은 기울어진 코너부를 갖고, 응력 지점들 A에서 외측 트레이스 라인 (830) 은 벤딩 방향에 실질적으로 (예를 들어, ± 5°) 평행하다. 그러나, 벤딩 방향으로 과도하게 연장하는 외측 트레이스 라인 (830) 의 길이 L은 제 1 위치에서 스트레인 감소 트레이스 설계를 활용할 목적을 제거할 (defeat) 수도 있다. 이와 같이, 벤딩 방향에 실질적으로 평행하게 연장하는 외측 트레이스 라인 (830) 의 부분에 대한 길이 L은 배선 트레이스의 폭 W과 동일하거나 배선 트레이스의 폭 W로부터 약간 벗어날 수도 있다 (예를 들어, ± 2.5 μm 이내).
대안적으로, 날카롭게 기울어진 코너부가 외측 트레이스 라인 (830) 과 형성될 수도 있지만, 응력 지점들 A에서의 내측 트레이스 라인 (820) 은 벤딩 방향에 실질적으로 평행하다. 두 경우들에서, 도 9a에 도시된 바와 같이, 보다 덜 날카롭게 기울어진 트레이스 라인이 직선 대신 단순히 보다 라운딩될 수 있다.
배선 트레이스는 부가적인 수의 서브-트레이스들로 분할될 수도 있고, 플렉서블 디스플레이 (100) 의 그리드-형 배선 트레이스를 발생시킨다. 예로서, 서브-트레이스는 도 9c에 예시된 바와 같이 다이아몬드 트레이스 형상들의 그물과 같이 구성될 수 있다. 이러한 트레이스 설계는 감소된 전기 저항을 요구하거나 공통 신호를 송신하는 배선 트레이스들에 특히 유용하다. 예를 들어, 플렉서블 디스플레이 (100) 에서 VSS 및 VDD를 제공하기 위한 배선 트레이스들은 그리드형 트레이스 설계를 가질 수도 있다. 그리드형 트레이스 설계의 서브-트레이스들의 수 또는 서브-트레이스들의 형상들 어느 것도 도 9c에 도시된 예시적인 설계로 특별히 제한되지 않는다.
일부 실시예들에서, 그리드-형 배선 트레이스를 형성하는 분할 서브-트레이스들은 도 9a에 도시된 다이아몬드 트레이스를 형성하거나 단일 라인 배선 트레이스로 다스 수렴할 수 있다. 일부 경우들에서, 그리드-형 배선 트레이스의 다이아몬드-형 트레이스 각각의 사이즈는 저항을 저감시키기 위해 다이아몬드-체인 트레이스의 다이아몬드-형 트레이스의 사이즈보다 클 수도 있다.
상기 논의된 스트레인-감소 트레이스 설계들은 도전 라인 트레이스 (120) 의 전부 또는 일부들에 사용될 수도 있다. 일부 실시예들에서, 플렉서블 디스플레이 (100) 의 벤딩 부분의 도전 라인 트레이스 (120) 의 부분은 이러한 스트레인-감소 트레이스 설계를 채택할 수도 있다. 스트레인-감소 트레이스 설계를 제공하는 일부 전 또는 넘어 도전 라인 트레이스 (120) 의 일부들은 동일한 트레이스 설계를 가질 수도 있다. 원한다면, 스트레인-감소 트레이스 설계들은 도전 라인 트레이스 (120) 의 복수의 부분들에 적용될 수도 있다.
패터닝된 절연층
언급된 바와 같이, 크랙들은 무기 절연층들로부터 주로 시작된다는 것을 주의해야 한다. 따라서, 크랙들의 전파는 크랙되기 쉬운 영역들에서 무기 절연층들을 선택적으로 제거함으로써 억제될 수 있다. 크랙 전파 억제를 달성하기 위해, 하나 이상의 무기 절연층들 및/또는 무기 재료층을 포함하는 절연층들의 스택은 플렉서블 디스플레이 (100) 의 다양한 부분들에서 선택적으로 에칭될 수 있다.
예를 들어, 도전 라인 트레이스 (120) 아래의 절연층은 에칭될 수 있다. 도전 라인 트레이스 (120) 아래의 절연층은, 무기 재료층들 중 하나 이상의 층들을 포함할 수도 있는, 버퍼층 (126) 일 수도 있다. 버퍼층 (126) 은 SiNx 층 및 SiO2 층의 하나 이상의 층들로 형성될 수도 있다. 하나의 적합한 구성에서, 버퍼층 (126) 은 SiNx 층 및 SiO2 층의 교번하는 스택들로 형성될 수도 있다. 버퍼층 (126) 은 베이스층 (106) 위, 그러나 TFT 아래에 배치된다.
플렉서블 디스플레이 (100) 의 보다 용이한 벤딩을 가능하게 하도록, 버퍼층 (126) 의 일부는 플렉서블 디스플레이 (100) 의 벤딩 부분에서 에칭될 수도 있다. 따라서, 베이스층 (106) 의 실질적으로 평탄한 부분 상에 형성된 버퍼층 (126) 은 베이스층 (106) 의 벤딩 부분 위의 버퍼층 (126) 보다 두꺼울 수도 있다. 버퍼층 (126) 이 복수의 서브층들의 스택에 형성될 때, 플렉서블 디스플레이 (100) 의 실질적으로 평탄한 부분의 버퍼층 (126) 은 플렉서블 디스플레이 (100) 의 밴딩 부분의 버퍼층 대신 하나 이상의 부가적인 서브층들을 포함할 수도 있다.
예를 들어, 실질적으로 평탄한 부분의 버퍼층 (126) 은 SiNx 층 및 SiO2 층의 복수의 스택들을 포함할 수도 있고, 벤딩 부분의 버퍼층 (126) 은 SiNx 층 및 SiO2 층의 단일 스택을 포함한다. 벤딩 부분의 일부분에 SiNx 층 또는 SiO2 층의 단일 층만을 갖는 것도 가능하다. 하나의 적합한 구성에서, 버퍼층 (126) 의 SiNx 층 및 SiO2 층 각각은 약 1000 ÅA의 두께를 가질 수도 있다. 이와 같이, 플렉서블 디스플레이의 벤딩 부분의 버퍼층 (126) 의 두께는 약 100 ÅA 내지 약 2000 ÅA의 범위일 수도 있다.
플렉서블 디스플레이 (100) 의 실질적으로 평탄한 부분에서, 부가적인 무기층은 액티브 버퍼로 지칭될 수도 있는 TFT의 반도체층 바로 아래에 제공될 수도 있다. 일부 실시예들에서, TFT의 액티브층 아래에 가장 근접하게 위치된 무기층은 버퍼층 (126) 의 개별 무기층들보다 훨씬 보다 두꺼울 수도 있다.
벤딩 허용 부분의 버퍼층 (126) 은, 도전 라인 트레이스 (120) 아래에 버퍼층 (126) 을 손대지 않고 남기면서, 베이스층 (106) 을 노출시키기 위해 더 에칭될 수도 있다. 즉, 리세스된 영역 및 돌출된 영역이 플렉서블 디스플레이 (100) 의 벤딩 부분에 제공된다. 돌출된 영역은 베이스층 (106) 상에 제공된 버퍼층 (126) 을 포함하는 한편, 리세스된 영역은 그 위에 버퍼층 (126) 을 갖지 않는 노출된 베이스층 (106) 을 갖는다.
도 10a에 도시된 일 예시적인 구성에서, 도전 라인 트레이스 (120) 는 돌출된 영역 상에 위치되고, 패시베이션층 (128) 은 돌출된 영역 상의 도전 라인 트레이스 (120) 위에 위치된다. 패시베이션층 (128) 은 리세스된 영역 위에 일시적으로 증착될 수도 있지만, 패시베이션층 (128) 은 건식 에칭 또는 습식 에칭 프로세스에 의해 리세스된 영역으로부터 제거된다. 이와 같이, 리세스된 영역에는 패시베이션층 (128) 이 실질적으로 없을 수도 있다. 리세스된 영역으로부터 패시베이션층 (128) 을 에칭할 때, 베이스층 (106) 의 일부가 또한 에칭될 수 있다. 따라서, 리세스된 영역에서 베이스층 (106) 의 두께는 플렉서블 디스플레이 (100) 의 다른 위치에서 베이스층 (106) 의 두께보다 작을 수 있다. 도 10a에 도시된 바와 같이 버퍼층 (126) 이 에칭될 때, 버퍼층 (126) 의 일 으로부터 버퍼층 (126) 의 다른 부분으로의 크랙의 전파는 레시스된 영역의 공간에 의해 저해될 수 있다. 유사하게, 패시베이션층 (128) 에 의한 크랙들의 전파는 또한 리세스된 영역의 공간에 의해 방해된다. 따라서, 크랙들의 전파에 의한 도전 라인 트레이스 (120) 의 손상이 감소될 수 있다.
도 10b에 도시된 또 다른 적합한 구성에서, 리세스된 영역은 특정한 깊이로 에칭된 베이스층 (106) 을 포함하고, 도전 라인 트레이스 (120) 는 리세스된 영역의 베이스층 (106) 상에 증착된다. 이러한 구성에서, 도전 라인 트레이스 (120) 의 일부는 베이스층 (106) 내에 배치된다. 도전 라인 트레이스 (120) 의 일부 부분은 또한 돌출된 영역을 제공하는 버퍼층 (126) 의 일부 상에 증착된다. 패시베이션층 (128) 은 도전 라인 트레이스 (120) 위에 증착될 수 있고, 이어서 리세스된 영역의 도전 라인 트레이스 (120) 를 노출시키도록 리세스된 영역으로부터 에칭된다.
따라서, 패시베이션층 (128) 은 돌출된 영역 상에 위치된 도전 라인 트레이스 (120) 상에 남아 있게 된다. 이 구성에서, 버퍼층 (126) 상에 남아 있는 패시베이션층 (128) 은 다층 도전 라인 트레이스 (120) 의 측면들을 커버하기 때문에 갈바닉 부식을 억제할 수 있다. 버퍼층 (126) 으로부터 생성된 크랙들은, 버퍼층 (126) 의 측면 상의 도전 라인 트레이스 (120) 를 관통할 수도 있으나, 베이스층 (106) 내에 위치된 도전 라인 트레이스 (120) 의 부분에까지 도달하는 것은 어려울 것이다.
도전 라인 트레이스 (120) 가 상기 논의된 다층 구조를 가질 때, 리세스된 영역의 도전 라인 (120) 의 부분은 패시베이션층 (128) 으로 커버될 필요가 없다. 리세스된 영역의 도전 라인 트레이스 (120) 의 표면으로부터 패시베이션층 (128) 을 제거하여, 패시베이션층 (128) 으로부터의 크랙 전파가 또한 방지될 수 있다. 또한, 갈바닉 부식은 일반적으로 버퍼층 상의 도전 라인 트레이스 (120) 의 에지로부터 시작되고, 따라서 버퍼층 (126) 상의 도전 라인들 (120) 의 에지를 커버하는 패시베이션층 (128) 은, 버퍼층 (126) 상의 도전 라인 트레이스 (120) 와 베이스층 (106) 내의 도전 라인 트레이스 (120) 사이의 거리가 서로 충분히 이격된다면 필요하지 않을 수도 있다.
일부 실시예들에서, 패터닝된 절연층은 또한 액티브 영역과 벤딩 허용 부분 사이의 라우팅 영역뿐만 아니라 COF 본딩 영역과 벤딩 허용 부분 사이의 라우팅 영역에 적용될 수도 있다.
플렉서블 디스플레이 (100) 의 TFT들 근방의 무기 절연층들의 제거는 플렉서블 디스플레이 (100) 의 컴포넌트들의 전기적 특성에 영향을 줄 수도 있다. 예를 들어, TFT들의 원치 않는 문턱값 전압 시프트가 버퍼층 (126) 의 일부 부분이 제거될 때 발생할 수도 있다. TFT들의 안정성을 유지하기 위해, 부가적인 쉴딩 금속층이 TFT들의 반도체층 아래에 형성될 수 있다. 쉴딩 금속층은 버퍼층 (126) 아래에 있을 수도 있고 또는 버퍼층 (126) 의 무기층들 사이에 개재될 수도 있다. 일부 실시예들에서, 쉴딩 금속층은 TFT들의 소스 전극 또는 게이트 전극에 전기적으로 연결될 수도 있다.
상기 논의된 바와 같이 일부 구조적 엘리먼트들은 벤딩을 용이하게 하도록 플렉서블 디스플레이 (100) 의 일부 영역들에 존재하지 않을 수도 있다. 예를 들어, 터치 센서층 (112), 편광층 (110) 등과 같은 엘리먼트들은 플렉서블 디스플레이 (100) 의 벤딩 영역에 없을 수도 있다. 또한, 일부 절연층들, 예를 들어 버퍼층 (126) 은 절연층이 플렉서블 디스플레이 (100) 의 다른 영역들과 비교하여 일 영역에서 감소된 두께를 갖거나 보다 적은 수의 서브층들을 갖도록 어느 정도 에칭될 수도 있다. 이들 컴포넌트들 및 층들의 부재 또는 단순화는 배선 트레이스가 교차해야 할 수도 있는 고르지 않은 표면들을 생성하게 된다.
이러한 고르지 않은 표면 상에 배선 트레이스가 배치될 때, 배선 트레이스의 일부 부분들에 대한 평면 레벨은 상이할 수 있다. 부분들이 평면 레벨들이 상이하여, 벤딩 응력 및 벤딩 응력으로부터 발생되는 스트레인의 양 및 방향은 배선 트레이스의 부분들 사이에서도 상이할 수 있다. 이러한 차이를 수용하기 위해, 배선 트레이스들을 위한 스트레인 감소 트레이스 설계는 고르지 않은 표면들 상의 배선 트레이스의 일부에 대해 수정된 트레이스 설계를 포함할 수 있다.
도 11a는 보다 신뢰성 있는 벤딩을 용이하게 하도록 몇몇 절연층들이 벤딩 부분으로부터 제거되는, 플렉서블 디스플레이 (100) 를 위한 예시적인 백플레인 구성을 도시하는 확대된 단면도이다.
몇몇 유기층들 및 무기층들은 베이스층 (106) 과 OLED 소자 층 (102) 사이에 형성될 수도 있다. 이 특정한 예에서, SiNx 층 및 SiO2 층의 교번하는 스택들은 버퍼층 (126) 으로서 기능하도록 베이스층 (106) 상에 배치될 수 있다. TFT의 반도체층은 액티브 버퍼층과 SiO2 층으로 형성된 게이트 절연층에 샌드위치될 수도 있다. TFT의 게이트는 ILD (interlayer dielectric layer) 상에 배치되고, 상기 논의된 바와 같이 다층 구조를 갖는 TFT의 소스/드레인은 ILD와 패시베이션층 사이에 샌드위치된다. 여기서, ILD는 SiNx 및 SiO2의 스택으로 형성될 수도 있고, 패시베이션층은 SiNx로 형성된다. 이어서, 패시베이션층 위에 평탄화층이 배치되고, OLED를 위한 애노드가 패시베이션층 위에 배치될 수 있다.
상기 언급된 바와 같이, 스트레인 감소 트레이스 설계의 사용은 벤딩 부분 내의 배선 트레이스들의 일부로만 제한되지 않는다. 또한, 스트레인 감소 트레이스 설계는 벤딩 허용 부분 외측의 라우팅 영역들의 배선 트레이스들의 일부에 적용될 수 있다. 이러한 라우팅 영역 내에서 배선 트레이스를 위해 스트레인 감소 트레이스 설계를 사용하는 것은 배선 트레이스로 벤딩 응력에 대하여 증가된 보호를 제공할 수 있다.
그러나, 라우팅 영역에서, 베이스층 (106) 과 OLED 소자 층 (102) 사이의 유기 재료층 및/또는 무기 재료층들의 몇몇 층들은 플렉서블 디스플레이 (100) 의 벤딩을 용이하게 하도록 존재하지 않을 수도 있다. 이러한 유기층 및/또는 무기층들, 예를 들어, 이로 제한되는 것은 아니지만, ILD, 게이트 절연층, 버퍼층, 패시베이션층, 평탄화층, 등은 플렉서블 디스플레이 (100) 의 벤딩 부분에 존재하지 않을 수도 있다. 이들 층들 중 일부는 몇몇 에칭 프로세스들에 의해 영역으로부터 제거되었을 수도 있다. 예로서, 버퍼층 (126) 상의 몇몇 절연층들은 제 1 에칭 프로세스에 의해 에칭될 수도 있고, 이어서 제 2 에칭 프로세스가 액티브 버퍼 및 버퍼 (126) 의 일부 (예를 들어, SiNx 층 및 SiO2 층의 스택) 를 에칭한다. 이들 에칭 프로세스들은, 수직으로 기울어진 표면들 및 수평으로 평탄화된 (leveled) 표면들 중 하나 이상을 갖고, 그 위에 배선 트레이스가 배치되는, 도 11a에 도시된 바와 같이 복수의 스텝된 영역들을 생성한다. 수직으로 기울어진 표면들 및 수평으로 평탄화된 표면들 위에 놓인 배선 트레이스는 EB1 영역 및 EB2 영역과 같은 몇몇 벤딩 스팟들을 가질 것이다.
벤딩 방향으로 플렉서블 디스플레이 (100) 가 벤딩할 때, 배선 트레이스는 스텝된 영역이나 그 근방에서 보다 큰 스트레인을 경험할 수도 있다. 다수의 테스트들 및 실험들은 EB1 영역과 EB2 영역 사이의 스텝된 영역 위를 가로지르는 배선 트레이스에서 크랙 가능성이 특히 높다는 것을 나타낸다. 따라서, 일부 실시예들에서, 배선 트레이스에 대한 스트레인 감소 트레이스 설계는 플렉서블 디스플레이의 절연층들에 의해 제공된 저평탄화된 표면과 고평탄화된 표면 사이의 스텝된 영역이나 근방에 보강된 부분을 갖는다.
도 11b에 도시된 예에서, 배선 트레이스는 양 단부들에서 단순한 직선 트레이스를 갖는다. 벤딩 스팟들 EB1과 EB2 전후 교차하는 도전 라인의 일부는 수정된 트레이스 설계로 보강된다. 수정된 부분에서, 도전 라인에는 벤딩 스팟들 EB1 및 EB2 근방의 절연층으로부터 크랙이 개시되어도 도전 라인 트레이스 (120) 의 보호를 확실히하도록 보다 넓은 추가 폭 WR이 제공된다. 도전 라인 (120) 이 증가된 폭 WR으로 보강되는 보강된 부분의 거리 DR은 에칭 프로세스들에 의해 생성된 단차 영역의 사이즈뿐만 아니라 제 1 평탄화된 표면 (예를 들어, 벤딩 스팟 EB1) 과 제 2 평탄화된 표면 (예를 들어, 벤딩 스팟 EB2) 사이의 거리에 따라 결정된다.
수정된 부분 (즉, 보강된 부분) 을 지나, 배선 트레이스는 도 9a를 참조하여 이전에 설명된, 스트레인 감소 트레이스 설계 (즉, 다이아몬드-체인 트레이스 설계) 를 갖는 것으로 도시된다. 그러나, 수정된 부분이 적용된 배선 트레이스의 스크레인 감소 트레이스 설계는 도 11b에 도시된 스트레인 감소 트레이스 설계에 제한되지 않는다. 스트레인 감소 트레이스 설계의 다양한 실시예들은 2개의 상이하게 평탄화된 표면들의 스텝된 영역들에 대응하는 배선 트레이스의 부분에 대해 수정된 트레이스 설계를 포함할 수 있다.
언제나 사실이 아닐 수 있으나, 벤딩 허용 부분에 인접한 라우팅 영역들은 플렉서블 디스플레이 (100) 의 실질적으로 평탄한 부분들일 수도 있다. 이러한 경우들에서, 벤딩 스팟들 EB1 및 EB2은 벤딩 부분에서 벤딩 허용 부분에 또는 벤딩 허용 부분의 바로 외측 개시부에 위치될 것이다.
보강된 도전 라인 트레이스 (120) 부분의 증가된 폭 WR은 곡률이 상대적으로 작은 벤딩 허용 부분의 시작 및 종료부나 근방에서 목적대로 역할을 우수하게 수행할 수도 있다. 배선 트레이스의 보다 넓은 폭 WR 및 수정된 트레이스 부분이 배선 트레이스에 적용된 길이는 벤딩 방향에 선형인 배선 트레이스의 길이를 증가시킬 수 있다. 이는 보다 큰 벤딩 반경을 갖는 영역에서 벤딩 응력을 버틸 수 있도록 배선 트레이스를 보다 강하게 할 것이다.
이러한 이유로, 보강된 도전 라인 부분이 벤딩 허용 부분을 향해 과도하게 연장되지 않도록, 보강된 부분을 제한하는 거리인 DR가 제한되어야 한다. 즉, 보강된 도전 라인 부분의 거리 DR은 보강된 도전 라인 부분의 트레이스 설계가, 문턱값 벤딩 각도보다 크게 벤딩하는 벤딩 허용 부분을 넘어 연장하지 않도록 제한될 수도 있다. 예로서, 보강된 도전 라인 부분은 굽혀진 부분의 접선 평면으로부터 30° 굽혀진 지점을 넘어 연장하지 않을 수도 있다. 문턱값 벤딩 각도는 20° 미만, 예를 들어 10°, 그리고 보다 바람직하게 7° 미만일 수도 있다.
보강된 섹션을 구비한 배선 트레이스는 벤딩 허용 부분을 가로질러 연장할 수도 있고 COF 또는 플렉서블 디스플레이 (100) 의 다른 컴포넌트들을 위한 패드들로 라우팅될 수도 있다. 이러한 경우들에서, 부가적인 스텝된 영역 (EB1 및 EB2와 유사) 은 벤딩 허용 부분의 반대되는 단부나 근방에 존재할 수도 있다. 이러한 벤딩 스팟들이나 근방의 도전 라인은 도 11b에 도시된 바와 같이 반대되는 단부에서 배선 트레이스의 수정된 부분과 유사한 방식으로 보강될 수도 있다. 원한다면, 벤딩 허용 부분의 반대되는 단부들에서 스텝된 영역들이나 근방의 보강된 도전 라인 부분은 도 11b에 도시된 바와 같이 상이한 형상을 가질 수도 있다.
플렉서블 디스플레이 (100) 의 스크라이빙 라인 및/또는 챔퍼 라인 근방의 영역들은 또 다른 취약한 스팟들일 수도 있다. 예를 들어, 크랙은 베이스층 (106) 의 일부를 챔퍼링하거나 플렉서블 디스플레이를 스크라이빙하는 동안 절연층들로부터 시작될 수 있다. 플렉서블 디스플레이 (100) 의 원단부에서 생성된 크랙들은 중앙 부분을 향해 전파될 수 있다. 플렉서블 디스플레이 (100) 의 챔퍼 라인으로부터의 크랙들은 벤딩 영역 및 벤딩 영역에 인접한 라우팅 영역들 내로 전파될 수도 있다. 일부 경우들에서, 측면 인액티브 영역들의 에지들에서의 크랙들은 액티브 영역을 향해 전파될 수 있고 인액티브 영역들 내의 다양한 회로들, 에컨대 GIP에 손상을 줄 수 있다.
따라서, 플렉서블 디스플레이 (100) 의 하나 이상의 스크라이빙 라인을 따른 선택적인 영역들에는 실질적으로 무기 재료층들이 없을 수도 있다. 예를 들어, 도 12a에서 “셋-백 (set-back) 영역”으로 표기된, 플렉서블 디스플레이 (100) 의 베이스층 (106) 의 하나 이상의 에지들에서의 영역들은, 버퍼층 (126) 이 실질적으로 없을 수도 있다. 셋-백 영역들에서, 베이스층 (106) 은 노출될 수도 있고 또는 버퍼층 (126) 의 미리 결정된 최소 두께만이 남을 수도 있다. 도 12a에서 셋-백 영역들이 플렉서블 디스플레이 (100) 의 탑 에지 및 바텀 에지로 마킹되지만, 셋-백 영역이 제공되는 하나 이상의 에지들의 측면, 셋-백 영역의 사이즈 및 형상은 도 12에 도시된 바와 같이 특별히 제한되지 않는다.
몇몇 측 크랙 스토퍼 구조체들은 또한 에지 (즉, 스크라이빙 라인/챔퍼 라인) 와 플렉서블 디스플레이 (100) 의 중앙 부분 및 액티브 영역 사이의 영역에 제공될 수도 있다. 예를 들어, 리세스된 채널은 도 12a의 액티브 영역의 좌측 에지 상에 도시된 바와 같이 절연층들을 에칭함으로써 인액티브 영역 내에 형성될 수 있다. 일부 실시예들에서, 회로를 향해 크랙이 전파되는 방향을 변화시키기 위해 인액티브 영역 내에 위치된 회로와 인액티브 영역의 외측 에지 사이에 더미 배선 트레이스 패턴이 배치될 수도 있다. 예를 들어, 스트레인 감소 패턴을 갖는 금속 트레이스 및 금속 트레이스를 커버하는 절연층은 도 9a에 도시된 바와 같이 (우측) GIP와 플렉서블 디스플레이 (100) 의 에지 사이에 형성될 수 있다.
액티브 영역의 좌측 상의 리세스된 채널은 또한 액티브 영역의 우측 상에 제공될 수 있다는 것을 주의해야 한다. 유사하게, 인액티브 영역의 우측 상에 제공된 스트레인 감소 패턴을 갖는 금속 트레이스는 또한 인액티브 영역의 좌측에 제공될 수 있다. 일부 실시예들에서, 리세스된 채널 및 스트레인 감소 패턴을 갖는 금속 트레이스는 액티브 영역의 양측면들 상에 제공될 수 있다. 이 구성에서, GIP를 향하는 방향에서 인액티브 영역의 외측 에지로부터 전파되는 크랙들은 GIP 전에 형성된 다이아몬드/절연 트레이스의 각도에 의해 코스를 변경할 수도 있다.
절연층들의 제거는, 또한 액티브 영역과 벤딩 허용 부분 간의 라우팅 영역뿐만 아니라 COF 본딩 영역과 벤딩 허용 부분 간의 라우팅 영역에서 수행될 수 있다. 또한, 무기 재료층들은 크랙들이 챔퍼 라인측으로부터 도전 라인들 (120) 을 향해 전파되지 않도록 챔퍼 라인 (즉, 노치된 라인) 옆 영역들로부터 제거될 수도 있다.
도 12b는 챔퍼 라인 (노치된 라인) 근방의 벤딩 허용 부분의 확대도이다. 챔퍼 라인 근방의 무기층들로부터 크랙 시작 및 전파를 감소시키기 위해, 절연층은 배선 트레이스 (예를 들어, VSS 라인) 간의 영역에서 챔퍼 라인까지 에칭된다. 특히, 챔퍼 라인 (예를 들어, VSS 라인) 에 가장 가까운, 벤딩 허용 부분에서 챔퍼 라인과 도전 라인 (120) 간의 영역의 베이스층 (106) 상의 버퍼층 (126) 이 제거될 수 있다. 이 영역에서, 베이스층 (106) 은 노출될 수도 있고 또는 제한된 두께를 갖는 버퍼층 (126) (즉, 도전 라인 트레이스 (120) 아래 버퍼층 (126) 보다 얇은) 은 남아 있을 수도 있다. 따라서, 챔퍼 라인으로부터 크랙 시작 및 전파는 제거된 버퍼층에 의해 억제될 수 있다.
도 12b에 도시된 바와 같이, 챔퍼 라인 근방의 버퍼층 (126) 을 에칭할 때, 버퍼층 (126) 의 스트라이프는 챔퍼 라인과 가장 가까운 도전 라인 트레이스 (120) 사이에 남아 있을 수도 있다. 이러한 버퍼층의 스트라이프는 플렉서블 디스플레이 (100) 의 챔퍼링된 측으로부터 도전 라인 트레이스 (120) 에 다른 이질적인 재료 또는 수분들이 도달하는 것을 억제하기 위한 댐 (dam) 으로서 역할을 할 수 있다.
전술한 버퍼층 에칭된 영역은 또한 챔퍼 라인과 가장 가까운 도전 라인 (120) 사이의 라우팅 영역에 적용될 수 있다. 버퍼층 (126) 의 스트라이프는 또한 라우팅 영역에 제공될 수도 있다. 또한, 도전 라인들 (120) 아래의 버퍼층 (126) 및 도전 라인들 (120) 상의 패시베이션층 (128) 은 라우팅 영역의 무기 절연층들에 의한 크랙 전파 가능성을 더 감소시키도록 라우팅 영역 전체에서 도전 라인들 (120) 의 트레이스에 대응하도록 패터닝될 수 있다. 예를 들어, 도 10a 및 도 10b에 도시된 구조는 또한 라우팅 영역의 도전 라인 트레이스들 (120) 에 적용될 수도 있다.
도 12c는 또 다른 타입의 크랙 스토퍼 구조체가 구비된, 챔퍼 라인 근방의 벤딩 허용 부분의 확대도이다. 이 실시예에서, 다이아몬드 트레이스 패턴을 갖는 보조 도전 라인 (130) 이 챔퍼 라인과 도전 라인 트레이스 (120) (예를 들어, VSS) 사이에 제공된다. 보조 도전 라인 (130) 아래의 버퍼층 (126) 및 보조 도전 라인 (130) 상의 패시베이션층 (128) 은 도 10a 및 도 10b에 도시된 것과 유사한 방식으로 에칭될 수 있다. 따라서, 보조 도전 라인 (130) 은 챔퍼 라인으로부터 도전 라인 트레이스 (120) 로 크랙들의 전파를 억제할 수도 있다. 보조 도전 라인 (130) 은 플로팅하는 라인일 수도 있다. 필요한 경우, 보조 도전 라인 (130) 은 플렉서블 디스플레이 (100) 의 바텀 에지를 향해 라우팅 영역 외측으로 연장할 수도 있다. 일부 실시예들에서, 보조 도전 라인 (130) 은 인접한 도전 라인 (120) 과 접촉할 수도 있다. 보조 도전 라인 (130) 에 부가하여, 버퍼층 (126) 의 스트라이프는 또한 보조 도전 라인 (130) 을 향해 수분 또는 다른 이질적인 재료들이 이동하는 것을 중단시키도록 제공될 수도 있다.
MCL
플렉서블 디스플레이 (100) 의 벤딩 부분으로부터 무기 절연층들이 에칭되어, 벤딩 부분의 배선 트레이스들은 수분 및 다른 이질적인 재료들에 취약할 수 있다. 특히, 플렉서블 디스플레이 (100) 의 제조 동안 컴포넌트들을 테스트하기 위해 다양한 패드들 및 도전 라인들이 챔퍼링될 수도 있고, 이는 플렉서블 디스플레이 (100) 의 노치된 에지에서 나가는 도전 라인들을 남길 수 있다. 이러한 도전 라인들은 수분에 의해 쉽게 부식될 수 있고, 또한 근방의 다른 도전 라인들로 하여금 부식하게 한다.
따라서, 수분들 및 다른 이물질들에 대한 추가된 보호를 제공하도록 “마이크로 코팅층”으로 지칭될 수도 있는, 보호 코팅층이 플렉서블 디스플레이 (100) 의 벤딩 부분의 배선 트레이스들 위에 제공될 수 있다.
우수한 내습성 (moisture resistance) 을 갖는 것에 부가하여, 마이크로 코팅층은 플렉서블 디스플레이 (100) 의 벤딩 부분에서 사용될 수 있도록 충분한 가요성을 가져야 한다. 또한, 마이크로 코팅층의 재료는, 마이크로 코팅층 아래의 컴포넌트들이 경화 프로세스 동안 손상을 받지 않도록 제한된 시간 내에 저 에너지로 경화가능한 재료일 수도 있다.
도 12a는 플렉서블 디스플레이 (100) 의 실시예에서 마이크로 코팅층 (132) 의 일 적합한 예시적인 구성의 개략적인 예시이다. 마이크로 코팅층 (132) 은 광 경화성 (예를 들어, UV 광, 가시광, UV LED) 수지로 제공될 수도 있고 플렉서블 디스플레이 (100) 의 목표된 영역들 위에 코팅될 수도 있다. 목표목표이러한 관점에서, 마이크로 코팅층 (132) 은 봉지층 (104) 과 인액티브 영역에 부착된 COF (134) 사이의 영역에 코팅될 수 있다. 그러나, 마이크로 코팅층 (132) 의 접착 특성에 따라, 마이크로 코팅층 (132) 은 봉지층 (104) 및/또는 COF (134) 로부터 탈착될 수 있다. 마이크로 코팅층 (132) 과 봉지층 (104) 또는 COF (134) 사이의 모든 개방 공간은 수분이 침투할 수 있는 결함 사이트가 될 수도 있다.
따라서, 마이크로 코팅층 (132) 은 봉지층 (104) 와 마이크로 코팅층 (132) 사이의 시일링을 향상시키기 위해 봉지층 (104) 의 상단 표면의 일부 상으로 오버플로우하도록 코팅될 수도 있다. 마이크로 코팅층 (132) 과 봉지층 (104) 의 표면 사이의 부가적인 접촉 영역은 보다 강한 본딩을 제공할 수 있고, 플렉서블 디스플레이 (100) 의 벤딩 부분에서 배선 트레이스들의 부식 및 크랙들을 감소시킬 수 있다. 유사하게, 마이크로 코팅층 (132) 은 마이크로 코팅층 (132) 과 COF (134) 간의 보다 강한 본딩을 위해 COF (134) 의 적어도 일부로서 코팅될 수 있다.
도 13b 및 도 13c를 참조하면, 마이크로 코팅층 (132) 으로 코팅된 봉지층 (104) 의 폭 (“Overflow_W1”로 표기됨) 및 마이크로 코팅층 (132) 으로 코팅된 COF (134) 의 폭은 (“Overflow_W2”로 표기됨) 은 특별히 제한되지 않고 마이크로 코팅층 (132) 의 접착성에 따라 가변할 수도 있다.
도 13b에 도시된 바와 같이, 플렉서블 디스플레이 (100) 는 봉지층 (104) 상의 마이크로 코팅층 (132) 이 편광층 (110) 의 측벽으로부터 이격되는 부분을 포함할 수도 있다. 일부 실시예들에서, 플렉서블 디스플레이 (100) 는 도 13c에 도시된 바와 같이, 봉지층 (104) 상의 마이크로 코팅층 (132) 이 봉지층 (104) 상에 배치된 편광층 (110) 과 접촉하는 부분을 포함할 수도 있다.
하나의 적합한 구성에서, 마이크로 코팅층 (132) 은 2개의 반대되는 코너부들 (“POL_CT”로 표기됨) 에서 편광층 (110) 과 접촉할 수도 있지만, 마이크로 코팅층 (132) 은 2개의 반대되는 코너부들 사이의 영역들에서 봉지층 (104) 의 일부 부분까지만 커버한다. 벤딩 프로세스 후에, 마이크로 코팅층 (132) 이 편광층 (110) 으로부터 이격되는 플렉서블 디스플레이 (100) 의 일부는 도 14a에 도시된 바와 같이 구성될 수도 있다. 마이크로 코팅층 (132) 이 편광층 (110) 과 접촉하도록 구성된 영역에서, 플렉서블 디스플레이 (100) 는 도 14b에 도시된 바와 같이 구성될 수도 있다.
마이크로 코팅층 (132) 은 수지 형태로 디스펜싱되고, 디스펜싱된 표면 상에 확산될 수도 있다는 것을 주의해야 한다. 확산 다이내믹은 마이크로 코팅층 (132) 의 점착성뿐만 아니라 마이크로 코팅층 (132) 이 디스펜싱되는 표면 에너지에 따른다. 이와 같이, 봉지층 (104) 내로 오버플로우된 마이크로 코팅층 (132) 은 편광층 (110) 에 도달할 수도 있다. 마이크로 코팅층 (132) 이 편광층 (110) 에 도달할 때, 마이크로 코팅층 (132) 편광층 (110) 의 측벽을 오를 (climb) 수도 있다. 마이크로 코팅층 (132) 의 이러한 측벽 습윤 (wetting) 은 편광층 (110) 의 표면 위에 고르지 않은 에지들을 형성할 수 있고, 이는 또 다른 층이 그 위에 배치될 때 다양한 문제들을 유발할 수도 있다. 따라서, 목표된 표면 상에 디스펜싱된 마이크로 코팅층 (132) 의 양은 봉지층 (104) 상의 마이크로 코팅층 (132) 의 폭을 제어하도록 조정될 수 있다.
마이크로 코팅층 (132) 은 벤딩 부분에서 플렉서블 디스플레이 (100) 의 중립 평면을 조정하도록 미리 결정된 두께로 코팅될 수도 있다. 보다 구체적으로, 마이크로 코팅층 (132) 에 의해 플렉서블 디스플레이 (100) 의 벤딩 부분에 추가된 두께는 배선 트레이스들의 평면이 중립 평면에 보다 가깝게 시프팅되도록 중립 평면을 변화시킬 수 있다.
일부 실시예들에서, 베이스층 (106) 의 표면으로부터 측정된 봉지층 (104) 과 COF (134) 간의 영역에서 마이크로 코팅층 (132) 의 두께는 베이스층 (106) 의 표면과 봉지층 (104) 의 상단 표면 사이의 거리와 실질적으로 같을 수도 있다. 이러한 실시예들에서, 벤딩 허용 부분에서 마이크로 코팅층 (132) 의 상단 표면과 봉지층 (104) 의 상단 표면 사이의 수직 거리는 25 ㎛ 미만일 수도 있다.
슬릿 코팅, 제팅 (jetting) 등과 같은 다양한 수지 디스펜싱 방법들이 목표된 표면에 마이크로 코팅층 (132) 을 디스펜싱하도록 사용될 수도 있다. 예로서, 마이크로 코팅층 (132) 은 제팅 밸브를 사용하여 디스펜싱될 수 있다. 제팅 밸브(들)로부터의 디스펜싱 속도는 목표된 표면에서 마이크로 코팅층 (132) 의 두께 및 확산 사이즈의 정확한 제어를 위해 코팅 프로세스 동안 조정될 수도 있다. 또한, 마이크로 코팅층 (132) 이 UV 복사를 통해 경화되기 전에 디스펜싱 시간을 감소시키고 확산량을 제한하기 위해 부가적인 수의 제팅 밸브들이 사용될 수도 있다.
분할된 VSS-VDD 배선 트레이스
배선 트레이스들 위의 마이크로 코팅층 (132) 의 확산 다이나믹은 배선 트레이스들의 트레이스 설계에 영향을 받을 수 있다. 보다 구체적으로, 플렉서블 디스플레이 (100) 의 벤딩 부분의 배선 트레이스를 따르는 절연층들의 패터닝은, 마이크로 코팅층 (132) 에 의해 커버될 마이크로 홈부 표면이 되는, 리세스된 영역들 및 돌출된 영역들을 생성한다.
배선 트레이스들에 스트레인 감소 트레이스 설계를 적용할 때, 분할된 서브-트레이스들 둘레의 절연층들의 패터닝은, 도전 라인 트레이스들 및 도전 라인 트레이스의 위 아래의 절연층의 돌출된 스택에 의해 둘러싸인, 리세스된 개방 영역을 생성한다. 마이크로 코팅층 (132) 의 코팅 동안, 마이크로 코팅층 드롭릿의 일부 부분은 리세스된 개방 영역 내로 침투할 수 있다. 이는 이러한 마이크로 홈부 표면 상에서 확산을 방해하고 마이크로 코팅층 (132) 의 최대 확산 직경을 감소시킬 수 있고, 벤딩 부분의 일부 부분이 마이크로 코팅층 (132) 없이 노출되게 한다.
리세스된 영역들 및 돌출된 영역들의 분포에 의한 마이크로 코팅층 (132) 의 습윤성 (wettability) 의 감소는 도 9c에 도시된 그리드형 트레이스 설계가 적용된 배선 트레이스 위의 영역에서 훨씬 보다 확대될 수도 있다. 점성 드레그(viscid drag)에 대처하기 위해, 일부 실시예들에서, 나란히 인접한 복수의 다이아몬드 체인 트레이스들을 포함하는 배선 트레이스는 배선 트레이스의 2개의 부분들 사이에 레일을 구비할 수 있다.
도 15를 참조하면, 그리드형 트레이스 스트레인 감소 트레이스 설계를 갖는 배선은 연장된 리세스된 채널을 구비한다. 연장된 리세스된 채널 내에서, 도전 라인 트레이스 (120) 는 형성되지 않는다. 또한, 베이스층 (106) 상의 적어도 일부의 무기 절연층들은 연장된 리세스된 채널에서 제거된다. 배선 트레이스의 부분들 사이의 연장된 리세스된 채널은 배선 트레이스의 신호 공급측으로부터 신호 수신측으로 연장된다. 즉, 연장된 리세스된 채널은 벤딩 방향에 실질적으로 평행한 방향으로 연장할 수도 있다. 연장된 리세스된 채널의 일 측 상의 배선 트레이스의 부분들이 연장된 리세스된 채널의 반대되는 측 상의 배선 트레이스의 일부에 연결되고, 따라서 배선 트레이스의 두 부분들은 동일한 신호를 송신한다. 배선 트레이스의 분할된 부분들의 연결은, 배선 트레이스의 일부일 수도 있는 도전 경로에 의해 배선 트레이스의 단부들 중 하나 또는 모든 단부들에서 달성될 수도 있다. 배선 트레이스의 분할된 부분들의 연결은 벤딩 허용 부분 외부에서 달성될 수도 있다.
연장된 리세스된 채널의 측 각각 상의 배선 트레이스의 부분들이 그리드형 트레이스 설계를 갖지만, 이들 부분 각각에 인접한 감소된 수의 다이아몬드 체인 트레이스들은 마이크로 코팅층 (132) 의 점성 드레그를 감소시킬 수 있다. 보다 중요하게, 배선 트레이스의 부분들 사이의 연장된 리세스된 채널은 마이크로 코팅층 (132) 의 습윤성을 개선하는 채널로서 역할을 한다. 요약하면, 마이크로 코팅층 (132) 의 최대 확산 직경의 증가는 그리드형 스트레인 감소 트레이스 설계를 갖는 배선 내에 하나 이상의 레일들 (rails) 을 위치시킴으로써 달성될 수 있다.
배선 트레이스의 저항은 복수의 부분들로 배선을 분할하는 연장된 리세스된 채널을 사용하여 증가될 수 있다는 것을 주의해야 한다. 배선의 저항의 증가는 배선 트레이스에 신호가 공급될 때 배선 트레이스의 온도를 상승시킬 수 있다. 따라서, 단일 배선 트레이스에 제공된 연장된 리세스된 채널들의 수는 배선 트레이스를 통해 송신된 신호에 따라 결정될 수 있다. 일부 경우들에서, 그리드형 배선 트레이스의 다이아몬드 형상 트레이스 각각의 사이즈는 저항을 저감하도록 다이아몬드 체인 트레이스의 다이아몬드 형상 트레이스의 사이즈보다 클 수도 있다.
하나의 적합한 구성에서, 플렉서블 디스플레이 (100) 의 하나 이상의 전력 신호 배선들, 예를 들어 VDD 및/또는 VSS는 나란히 인접한 복수의 다이아몬드 체인 트레이스들로 형성된 그리드형 배선 트레이스를 갖는다. 전력 신호 배선은도 15에 도시된 바와 같이 전력 신호 배선의 양 단부들에 연결되는, 연장된 리세스된 채널의 양 측면들 상의 2 개의 분할된 그리드부들 사이에 단일의 연장된 리세스된 채널들을 포함한다. 분할된 그리드부들의 사이즈는 실질적으로 동일할 수도 있다. 즉, 연장된 리세스된 채널의 일 측 상에 그리드부를 형성하는 다이아몬드 체인 트레이스들의 수는 반대되는 측 상에 그리드부를 형성하는 다이아몬드 체인 트레이스들의 수와 동일할 수도 있다. 그러나, 필요한 경우, 일 그리드부를 형성하기 위해 서로 인접한 다이아몬드 체인 트레이스들의 수는 또 다른 그리드부를 형성하는 다이아몬드 체인의 수와 상이할 수도 있다.
또 다른 적합한 구성에서, 전력 신호 배선 트레이스는, 전련 신호 배선 트레이스를 배선 트레이스를 시작부와 단부 사이에 연결된 2 개의 그리드부들로 분할하는, 일 연장된 리세스된 채널들을 포함할 수도 있다.
본 개시의 개념들 및 교시들이 OLED 디스플레이 기술을 참조하여 앞에서 설명되었지만, 몇몇 특징들이 전기영동, 액정, 일렉트로크로믹, 플렉서블 기판들 상에 별도의 무기 LED 에미터들을 포함하는 디스플레이들, 전기유체 (electrofluidic), 및 일렉트로키네틱스 (electrokinetic) 디스플레이들과 같은 임의의 형태의 플렉서블 디스플레이 기술뿐만 아니라 임의의 다른 적합한 형태의 디스플레이 기술로 확장가능할 수도 있다는 것이 이해될 것이다.
상술한 바와 같이, 보더 사이즈를 감소시키고/시키거나 조립된 및/또는 플렉서블 디스플레이 (100) 의 측면을 활용하기 위해, 플렉서블 디스플레이 (100) 는, 부분 또는 부분들의 벤딩을 허용하도록 구성된 복수의 혁신들을 포함할 수도 있다. 일부 실시예들에서, 벤딩은, 액티브 디스플레이 컴포넌트들 또는 주변 회로들보다는 도전 라인 트레이스 (120) 만을 갖는 벤딩 부분 및/또는 벤딩 허용 부분에서만 수행될 수도 있다. 일부 실시예들에서, 베이스층 (106) 및/또는 벤딩될 다른 층들 및 기판들은 파손없이 벤딩을 촉진하도록 가열될 수도 있고, 이어서 벤딩 후에 냉각될 수도 있다. 일부 실시예들에서, 패시브 유전체층을 갖는 스테인레스 스틸과 같은 금속들은 상기 논의된 폴리머 재료들 대신 베이스층 (106) 으로서 사용될 수도 있다. 감지 컴포넌트들의 파손 없이 적절한 벤딩을 보장하기 위해 몇몇 식별 및 정렬 프로세스 단계들에서 광학적 마커들이 사용될 수도 있다. 플렉서블 디스플레이 (100) 의 컴포넌트들은 컴포넌트들 및 상호연결부들에 대한 손상을 모니터링하기 위해 디바이스 어셈블리 및 벤딩 동작들 동안 능동적으로 모니터링될 수도 있다.
도전 라인 트레이스 (120) 및/또는 절연층들의 구성 재료들은 벤딩 영역에서 파손하는 대신 스트레칭 및/또는 압축을 촉진하도록 최적화될 수도 있다. 도전 라인 트레이스 (120) 의 두께는 플렉서블 디스플레이 (100) 의 벤딩 허용 부분 또는 벤딩 부분에 대한 응력들을 최소화하도록 벤딩 영역 및/또는 벤딩 허용 부분에 걸쳐 가변할 수도 있다. 도전 라인 트레이스 (120) 및 절연층들의 트레이스 설계는 벤딩 방향 (즉, 굽혀진 부분의 접선 벡터), 미엔더링 (meandering), 너울 (waving) 로부터 기울어질 수도 있고, 그렇지 않으면 벤딩 동안 단절 가능성을 감소시키기도록 배열될 수도 있다. 도전 라인 트레이스 (120), 절연층들 및 다른 컴포넌트들의 두께는 벤딩 동안 파손을 감소시키도록 플렉서블 디스플레이 (100) 의 벤딩 부분에서 변경되거나 최적화될 수도 있다. 개시된 봉지층들에 부가하여 컴포넌트들 위에 보호 마이크로 코팅층(들)을 부가함으로써 벤딩 응력들이 감소될 수도 있다. 도전필름들은 벤딩 전, 벤딩 동안, 또는 벤딩 후에 리페어 프로세스에서 도전 라인 트레이스 (120) 에 적용될 수도 있다. 게다가, 플렉서블 디스플레이 (100) 의 실질적으로 평탄한 영역의 도전 라인 트레이스 (120) 를 위한 구성 재료 및/또는 구조는 벤딩 부분 및/또는 벤딩 허용 부분의 도전 라인 트레이스 (120) 와 상이할 수도 있다.
이들 다양한 양태들, 실시예들, 구현예들 또는 설명된 실시예들의 특징들은 개별적으로 또는 임의의 조합으로 사용될 수 있다. 전술한 바는 본 발명의 원리들의 단순한 예시이고, 다양한 수정들이 본 발명의 범위로부터 벗어나지 않고 당업자에 의해 이루어질 수 있다.

Claims (10)

  1. 액티브 영역과 벤딩 부분을 포함하는 베이스층;
    상기 벤딩 부분에 배치되며, 동일한 전압을 제공하는 적어도 3개의 배선 트레이스; 및
    상기 적어도 3개의 배선 트레이스 사이의 리세스된 채널을 포함하고,
    상기 적어도 3개의 배선 트레이스 각각은 복수의 개방 영역을 포함하고,
    상기 리세스된 채널의 폭은 상기 복수의 개방 영역 각각의 폭보다 크고, 상기 적어도 3개의 배선 트레이스 각각의 폭은 상기 리세스된 채널의 폭보다 큰, 디스플레이 장치.
  2. 제1항에 있어서,
    상기 적어도 3개의 배선 트레이스는 VSS 배선 또는 VDD 배선을 포함하는, 디스플레이 장치.
  3. 제1항에 있어서,
    상기 리세스된 채널의 폭, 상기 복수의 개방 영역 각각의 폭, 상기 적어도 3개의 배선 트레이스 각각의 폭은 상기 벤딩 부분의 벤딩 방향과 수직한 방향의 크기인, 디스플레이 장치.
  4. 제1항에 있어서,
    상기 액티브 영역 상의 편광층; 및
    상기 벤딩 부분 상의 마이크로 코팅층을 더 포함하고,
    상기 편광층과 상기 마이크로 코팅층은 이격되는, 디스플레이 장치.
  5. 제4항에 있어서,
    상기 적어도 3개의 배선 트레이스는 상기 마이크로 코팅층에 의하여 커버되는, 디스플레이 장치.
  6. 제1항에 있어서,
    상기 액티브 영역에 배치되는 픽셀 회로들의 어레이; 및
    상기 액티브 영역의 외부에 배치되는 구동 회로를 더 포함하고,
    상기 적어도 3개의 배선 트레이스는 상기 픽셀 회로들의 어레이 또는 상기 구동 회로에 연결되는, 디스플레이 장치.
  7. 제6항에 있어서,
    상기 액티브 영역에 배치되고, 상기 픽셀 회로들의 어레이 또는 상기 구동 회로에 의하여 제어되는 복수의 OLED 소자; 및
    상기 복수의 OLED 소자를 커버하는 봉지층을 더 포함하고,
    상기 봉지층은 상기 액티브 영역과 상기 벤딩 부분 중 상기 액티브 영역에만 배치되는, 디스플레이 장치.
  8. 제1항에 있어서,
    상기 적어도 3개의 배선 트레이스는 상기 벤딩 부분의 외부에서 서로 전기적으로 연결되는, 디스플레이 장치.
  9. 제1항에 있어서,
    상기 리세스된 채널은 상기 벤딩 부분의 벤딩 방향과 평행한 방향으로 연장되는, 디스플레이 장치.
  10. 제1항에 있어서,
    상기 적어도 3개의 배선 트레이스는 동일한 사이즈를 갖는, 디스플레이 장치.
KR1020227021383A 2014-09-30 2015-09-03 분할된 배선 패턴을 갖는 디스플레이 디바이스 KR102530485B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020237015200A KR20230066141A (ko) 2014-09-30 2015-09-03 분할된 배선 패턴을 갖는 디스플레이 디바이스

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US14/503,260 US9349758B2 (en) 2014-09-30 2014-09-30 Flexible display device with divided power lines and manufacturing method for the same
US14/503,260 2014-09-30
PCT/KR2015/009299 WO2016052869A1 (en) 2014-09-30 2015-09-03 Display device having divided wiring pattern
KR1020177011864A KR102413890B1 (ko) 2014-09-30 2015-09-03 분할된 배선 패턴을 갖는 디스플레이 디바이스

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020177011864A Division KR102413890B1 (ko) 2014-09-30 2015-09-03 분할된 배선 패턴을 갖는 디스플레이 디바이스

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020237015200A Division KR20230066141A (ko) 2014-09-30 2015-09-03 분할된 배선 패턴을 갖는 디스플레이 디바이스

Publications (2)

Publication Number Publication Date
KR20220093270A KR20220093270A (ko) 2022-07-05
KR102530485B1 true KR102530485B1 (ko) 2023-05-08

Family

ID=55585315

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020237015200A KR20230066141A (ko) 2014-09-30 2015-09-03 분할된 배선 패턴을 갖는 디스플레이 디바이스
KR1020177011864A KR102413890B1 (ko) 2014-09-30 2015-09-03 분할된 배선 패턴을 갖는 디스플레이 디바이스
KR1020227021383A KR102530485B1 (ko) 2014-09-30 2015-09-03 분할된 배선 패턴을 갖는 디스플레이 디바이스

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1020237015200A KR20230066141A (ko) 2014-09-30 2015-09-03 분할된 배선 패턴을 갖는 디스플레이 디바이스
KR1020177011864A KR102413890B1 (ko) 2014-09-30 2015-09-03 분할된 배선 패턴을 갖는 디스플레이 디바이스

Country Status (5)

Country Link
US (3) US9349758B2 (ko)
EP (1) EP3201902B1 (ko)
KR (3) KR20230066141A (ko)
CN (1) CN106716642B (ko)
WO (1) WO2016052869A1 (ko)

Families Citing this family (125)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9450038B2 (en) * 2014-07-31 2016-09-20 Lg Display Co., Ltd. Flexible display
US9515099B2 (en) * 2014-07-31 2016-12-06 Lg Display Co., Ltd. Flexible display device with wire having reinforced portion and manufacturing method for the same
US9349758B2 (en) * 2014-09-30 2016-05-24 Lg Display Co., Ltd. Flexible display device with divided power lines and manufacturing method for the same
JP2016081051A (ja) * 2014-10-10 2016-05-16 株式会社半導体エネルギー研究所 機能パネル、装置、情報処理装置
US9627463B2 (en) * 2014-11-28 2017-04-18 Lg Display Co., Ltd. Flexible display device with space reducing wire configuration
US9780157B2 (en) * 2014-12-23 2017-10-03 Lg Display Co., Ltd. Flexible display device with gate-in-panel circuit
KR102323242B1 (ko) * 2015-03-10 2021-11-08 삼성디스플레이 주식회사 가요성 표시 장치
KR102577239B1 (ko) * 2015-12-16 2023-09-08 엘지디스플레이 주식회사 플렉서블 디스플레이 장치
TWI614694B (zh) * 2016-01-21 2018-02-11 友達光電股份有限公司 指紋感測裝置
KR102542963B1 (ko) * 2016-02-04 2023-06-13 삼성디스플레이 주식회사 표시 장치
US10288974B2 (en) * 2016-04-06 2019-05-14 Amazon Technologies, Inc. Borderless display with curved edges
KR102559838B1 (ko) * 2016-04-08 2023-07-27 삼성디스플레이 주식회사 디스플레이 장치
KR102587229B1 (ko) 2016-04-22 2023-10-12 삼성디스플레이 주식회사 표시 장치
KR102596956B1 (ko) * 2016-05-23 2023-11-01 삼성디스플레이 주식회사 표시 장치
KR102559837B1 (ko) * 2016-06-02 2023-07-27 삼성디스플레이 주식회사 디스플레이 장치
KR20180021965A (ko) 2016-08-22 2018-03-06 삼성디스플레이 주식회사 표시 장치
KR102603654B1 (ko) * 2016-08-24 2023-11-17 삼성디스플레이 주식회사 표시 장치
CN107845640B (zh) * 2016-09-19 2020-05-19 上海和辉光电有限公司 一种显示模块及显示设备
KR20180031846A (ko) * 2016-09-19 2018-03-29 삼성디스플레이 주식회사 표시 장치
KR20180034780A (ko) * 2016-09-27 2018-04-05 삼성디스플레이 주식회사 디스플레이 장치 및 디스플레이 장치의 제조 방법
US20180090720A1 (en) * 2016-09-27 2018-03-29 Universal Display Corporation Flexible OLED Display Module
KR102648414B1 (ko) * 2016-10-31 2024-03-18 엘지디스플레이 주식회사 인-셀 터치 폴더블 표시 장치
KR20180061482A (ko) * 2016-11-28 2018-06-08 삼성디스플레이 주식회사 표시장치
CN106783920B (zh) * 2016-12-21 2019-10-25 深圳市华星光电技术有限公司 基于柔性oled的显示面板、无缝拼接显示装置及其制作方法
KR20180075733A (ko) 2016-12-26 2018-07-05 엘지디스플레이 주식회사 플렉서블 표시장치
KR102648794B1 (ko) * 2016-12-30 2024-03-15 엘지디스플레이 주식회사 유기 발광 표시 장치
US10312228B2 (en) 2017-01-25 2019-06-04 Innolux Corporation Display device
KR20180098451A (ko) * 2017-02-24 2018-09-04 삼성디스플레이 주식회사 표시 장치
WO2018179213A1 (ja) * 2017-03-30 2018-10-04 シャープ株式会社 表示装置およびその製造方法
CN108695340A (zh) * 2017-04-05 2018-10-23 上海和辉光电有限公司 一种显示面板及显示装置
TWI621250B (zh) * 2017-04-19 2018-04-11 友達光電股份有限公司 軟性面板及其製作方法
CN110459527A (zh) * 2017-04-28 2019-11-15 京东方科技集团股份有限公司 走线结构、显示基板及显示装置
KR101903888B1 (ko) * 2017-05-10 2018-10-02 동우 화인켐 주식회사 광학 적층체 및 이를 포함하는 플렉서블 디스플레이
CN107293570B (zh) 2017-05-12 2019-10-22 上海天马微电子有限公司 一种显示面板和显示装置
KR102381286B1 (ko) * 2017-05-18 2022-03-31 삼성디스플레이 주식회사 표시 장치
CN107123634B (zh) * 2017-05-18 2019-06-07 京东方科技集团股份有限公司 显示基板的布线结构及其布线方法、显示基板、显示装置
JP2018205337A (ja) * 2017-05-30 2018-12-27 株式会社ジャパンディスプレイ 表示装置
KR102325818B1 (ko) * 2017-06-01 2021-11-12 엘지디스플레이 주식회사 터치 디스플레이 장치, 터치 디스플레이 패널 및 터치 디스플레이 패널의 제조 방법
US10693087B2 (en) * 2017-06-23 2020-06-23 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel with a metal wire array disposed on the bending region of a flexible substrate
JP2019012719A (ja) * 2017-06-29 2019-01-24 株式会社Ｊｏｌｅｄ フレキシブル配線板、及び、表示装置
JP6917806B2 (ja) * 2017-06-30 2021-08-11 株式会社ジャパンディスプレイ 表示装置
US10021762B1 (en) 2017-06-30 2018-07-10 Innolux Corporation Display device
CN107390965A (zh) * 2017-07-25 2017-11-24 业成科技（成都）有限公司 触控薄膜与触控面板
CN107195253B (zh) * 2017-07-26 2020-08-25 武汉天马微电子有限公司 可折叠柔性显示装置
CN107479752B (zh) * 2017-08-14 2020-06-05 业成科技（成都）有限公司 触控显示装置
CN107331800B (zh) * 2017-08-16 2019-04-30 京东方科技集团股份有限公司 Oled显示基板及其制作方法、显示装置
KR102341412B1 (ko) * 2017-08-29 2021-12-22 삼성디스플레이 주식회사 표시 장치
CN107393421A (zh) * 2017-08-31 2017-11-24 京东方科技集团股份有限公司 走线结构、显示基板及显示装置
KR102423192B1 (ko) * 2017-09-06 2022-07-21 삼성디스플레이 주식회사 폴딩 가능한 디스플레이 장치 및 그 제조방법
KR102381901B1 (ko) 2017-09-07 2022-04-01 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102404974B1 (ko) * 2017-09-12 2022-06-03 삼성디스플레이 주식회사 표시 장치
KR102482822B1 (ko) * 2017-10-24 2022-12-30 삼성디스플레이 주식회사 표시 장치
KR102380755B1 (ko) * 2017-10-25 2022-03-30 엘지디스플레이 주식회사 터치 디스플레이 패널 및 터치 디스플레이 장치
KR102337750B1 (ko) * 2017-11-06 2021-12-10 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102432006B1 (ko) * 2017-11-21 2022-08-16 삼성디스플레이 주식회사 유기 발광 표시 장치
CN107943292A (zh) * 2017-11-24 2018-04-20 无锡南理工新能源电动车科技发展有限公司 一种基于Kinect体感设备抛掷盛接系统
CN107946319B (zh) * 2017-11-27 2021-01-26 京东方科技集团股份有限公司 一种阵列基板及显示装置
CN109860203B (zh) * 2017-11-30 2020-11-17 昆山国显光电有限公司 阵列基板及其制造方法及显示屏
KR102465788B1 (ko) * 2017-11-30 2022-11-09 엘지디스플레이 주식회사 유기 발광 표시 장치
CN107909927B (zh) * 2017-12-14 2024-02-13 京东方科技集团股份有限公司 一种柔性显示面板及其制备方法
KR102104981B1 (ko) * 2017-12-19 2020-05-29 엘지디스플레이 주식회사 표시 장치
KR102185116B1 (ko) 2017-12-19 2020-12-01 엘지디스플레이 주식회사 표시 장치
KR102173434B1 (ko) 2017-12-19 2020-11-03 엘지디스플레이 주식회사 표시 장치
KR102126552B1 (ko) 2017-12-19 2020-06-24 엘지디스플레이 주식회사 표시 장치
KR20200100820A (ko) * 2017-12-29 2020-08-26 선전 로욜 테크놀로지스 컴퍼니 리미티드 플렉서블 디스플레이 스크린 및 플렉서블 디바이스
KR102469299B1 (ko) * 2018-01-03 2022-11-23 삼성디스플레이 주식회사 표시 장치
KR102507096B1 (ko) * 2018-01-05 2023-03-08 삼성디스플레이 주식회사 플렉서블 표시 장치
CN108242462B (zh) 2018-01-12 2020-08-18 京东方科技集团股份有限公司 有机发光显示面板及其制备方法、显示装置
KR102493587B1 (ko) * 2018-01-12 2023-02-01 삼성디스플레이 주식회사 표시장치
JP2019124792A (ja) * 2018-01-15 2019-07-25 株式会社ジャパンディスプレイ 表示装置
CN108198827B (zh) * 2018-01-29 2021-02-23 上海天马微电子有限公司 一种柔性显示面板及显示装置
KR102021094B1 (ko) * 2018-01-31 2019-09-11 황종수 각 변환 가능한 디스플레이용 플라스틱 패널
CN108231800B (zh) 2018-02-02 2019-10-29 京东方科技集团股份有限公司 一种柔性显示面板及其制备方法、显示装置
CN108400240B (zh) * 2018-02-07 2020-03-10 武汉华星光电半导体显示技术有限公司 曲面显示器件的制作方法、曲面显示器件及显示装置
KR102550504B1 (ko) 2018-02-09 2023-07-03 삼성전자주식회사 복수개의 배선층을 벤딩 영역에 포함하는 디스플레이
CN108258026B (zh) * 2018-02-11 2020-09-29 武汉华星光电半导体显示技术有限公司 显示面板的绑定区结构及其制作方法、显示面板
CN108376685B (zh) * 2018-02-11 2021-02-09 上海天马微电子有限公司 显示面板和显示装置
CN108336099B (zh) 2018-03-28 2021-09-14 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN110391252A (zh) * 2018-04-19 2019-10-29 群创光电股份有限公司 电子装置
US20190326329A1 (en) * 2018-04-19 2019-10-24 Innolux Corporation Electronic device
US11360517B2 (en) 2018-06-29 2022-06-14 Lg Display Co., Ltd. Flexible display apparatus
KR102522469B1 (ko) * 2018-07-18 2023-04-19 삼성디스플레이 주식회사 표시 장치
CN108648632B (zh) * 2018-07-18 2024-03-26 昆山国显光电有限公司 柔性显示器件和显示装置
CN109037281B (zh) * 2018-07-24 2021-12-03 武汉天马微电子有限公司 一种显示面板和显示装置
CN109103345B (zh) * 2018-08-17 2021-03-05 武汉天马微电子有限公司 一种显示面板和显示装置
CN109300857A (zh) * 2018-08-30 2019-02-01 武汉华星光电半导体显示技术有限公司 Oled显示装置
KR102538829B1 (ko) * 2018-09-18 2023-06-02 삼성디스플레이 주식회사 전자 장치
US10833135B2 (en) 2018-10-16 2020-11-10 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Flexible organic light emitting diode display device and method of fabricating same
CN109494315A (zh) * 2018-10-16 2019-03-19 武汉华星光电半导体显示技术有限公司 柔性oled显示装置及制备方法
CN109545823A (zh) * 2018-10-23 2019-03-29 武汉华星光电半导体显示技术有限公司 阵列基板、该阵列基板的制备方法及显示面板
CN109616493A (zh) * 2018-10-31 2019-04-12 武汉华星光电半导体显示技术有限公司 柔性显示面板及显示装置
CN109859625A (zh) * 2018-11-06 2019-06-07 武汉华星光电半导体显示技术有限公司 一种柔性显示面板及显示装置
CN109658826B (zh) * 2018-11-06 2022-05-17 Oppo广东移动通信有限公司 柔性屏和电子设备
KR102562604B1 (ko) * 2018-11-08 2023-08-01 엘지디스플레이 주식회사 플렉시블 전계발광 표시장치
EP3654320A1 (en) * 2018-11-19 2020-05-20 InnoLux Corporation Tiled device and electronic device
CN115909911A (zh) 2018-11-19 2023-04-04 群创光电股份有限公司 拼接装置和电子装置
CN109585509A (zh) * 2018-11-29 2019-04-05 昆山国显光电有限公司 显示面板、显示装置及制作显示面板的方法
CN109377890B (zh) * 2018-12-21 2020-01-21 武汉华星光电半导体显示技术有限公司 柔性显示装置
CN109326228B (zh) * 2018-12-21 2020-10-16 武汉华星光电半导体显示技术有限公司 一种oled显示器
CN109728165B (zh) * 2019-01-04 2021-09-21 京东方科技集团股份有限公司 一种显示背板及其制作方法、显示装置
CN109887971B (zh) * 2019-02-26 2021-03-16 武汉华星光电半导体显示技术有限公司 一种折叠屏弯折区走线结构、显示装置及其制造方法
US11087661B2 (en) 2019-03-05 2021-08-10 Innolux Corporation Display device having curved portion
US10712862B1 (en) * 2019-03-22 2020-07-14 Stmicroelectronics Asia Pacific Pte Ltd Open/close detection of foldable touch screen using touch screen controller
KR102441330B1 (ko) * 2019-03-27 2022-09-13 삼성디스플레이 주식회사 가요성 표시 장치
WO2020204553A1 (ko) * 2019-03-29 2020-10-08 삼성전자 주식회사 윈도우의 보호를 위한 코팅을 포함하는 전자 장치
CN110221730B (zh) * 2019-06-17 2022-06-07 京东方科技集团股份有限公司 触控面板及触控显示装置
KR20210011781A (ko) 2019-07-23 2021-02-02 삼성전자주식회사 메탈 메쉬 터치 전극을 포함하는 전자 장치
TWI724807B (zh) * 2019-07-24 2021-04-11 友達光電股份有限公司 可撓式裝置
CN110519911B (zh) * 2019-08-30 2021-08-06 京东方科技集团股份有限公司 一种覆晶薄膜及其制备方法、显示装置
CN110518021A (zh) 2019-09-10 2019-11-29 京东方科技集团股份有限公司 显示基板及其制备方法和显示面板
CN110752232B (zh) * 2019-09-29 2021-12-07 上海天马微电子有限公司 一种柔性显示面板及显示装置
WO2021062640A1 (zh) * 2019-09-30 2021-04-08 京东方科技集团股份有限公司 电子基板及其制作方法、显示面板
CN110828479A (zh) * 2019-10-30 2020-02-21 武汉华星光电半导体显示技术有限公司 柔性显示面板及其制备方法
US11468832B2 (en) * 2019-11-08 2022-10-11 Beijing Boe Technology Development Co., Ltd. Array substrate and method for manufacturing same, display panel, and display device
US11766384B2 (en) * 2019-12-02 2023-09-26 Aam Care, Inc. Object-detecting container apparatus
KR20210084879A (ko) 2019-12-30 2021-07-08 엘지디스플레이 주식회사 디스플레이 장치
CN113096569A (zh) * 2020-01-09 2021-07-09 北京小米移动软件有限公司 校准检测方法及装置、校准方法、显示屏装置及移动终端
WO2021147039A1 (zh) * 2020-01-22 2021-07-29 京东方科技集团股份有限公司 驱动背板及其制备方法、显示面板、显示装置
CN112103329B (zh) * 2020-11-05 2021-02-02 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
CN112670310B (zh) * 2020-12-22 2022-09-20 业成科技（成都）有限公司 显示器及其制造方法
TWI760038B (zh) * 2020-12-30 2022-04-01 友達光電股份有限公司 畫素陣列基板
CN112965308B (zh) * 2021-02-04 2022-07-29 豪威半导体（上海）有限责任公司 Lcos结构及其形成方法
CN113470529A (zh) * 2021-06-30 2021-10-01 云谷（固安）科技有限公司 显示装置
KR20230128757A (ko) * 2022-02-28 2023-09-05 동우 화인켐 주식회사 디지타이저 및 이를 포함하는 화상 표시 장치
CN115394212B (zh) * 2022-08-29 2023-07-25 武汉华星光电半导体显示技术有限公司 显示面板及拼接显示屏

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7629691B2 (en) * 2004-06-16 2009-12-08 Honeywell International Inc. Conductor geometry for electronic circuits fabricated on flexible substrates
US20090256825A1 (en) * 2008-04-11 2009-10-15 Gunnar Klinghult Pen stylus enabled capacitive touch system and method
JP5240827B2 (ja) * 2008-04-15 2013-07-17 Ｎｅｃカシオモバイルコミュニケーションズ株式会社 フレキシブル配線基板、及び電子機器
PL2392196T3 (pl) * 2009-01-30 2019-05-31 Imec Vzw Rozciągliwe urządzenie elektroniczne
WO2010086416A1 (en) * 2009-01-30 2010-08-05 Imec Stretchable electronic device
US8593061B2 (en) * 2009-08-25 2013-11-26 Seiko Epson Corporation Electro-optical device and electronic apparatus
GB2529346A (en) * 2011-03-31 2016-02-17 Plasyl Ltd Improvements for electrical circuits
US8723824B2 (en) * 2011-09-27 2014-05-13 Apple Inc. Electronic devices with sidewall displays
US9247637B2 (en) * 2012-06-11 2016-01-26 Mc10, Inc. Strain relief structures for stretchable interconnects
US9419065B2 (en) * 2012-08-07 2016-08-16 Apple Inc. Flexible displays
KR102004409B1 (ko) 2012-08-23 2019-07-29 삼성전자주식회사 플렉서블 디스플레이 장치 및 그 제어 방법
US9601557B2 (en) * 2012-11-16 2017-03-21 Apple Inc. Flexible display
KR102117890B1 (ko) 2012-12-28 2020-06-02 엘지디스플레이 주식회사 플렉서블 표시 장치 및 플렉서블 표시 장치 제조 방법
KR102222680B1 (ko) 2013-02-01 2021-03-03 엘지디스플레이 주식회사 플렉서블 디스플레이 기판, 플렉서블 유기 발광 표시 장치 및 플렉서블 유기 발광 표시 장치 제조 방법
KR102097150B1 (ko) 2013-02-01 2020-04-03 엘지디스플레이 주식회사 플렉서블 디스플레이 기판, 플렉서블 유기 발광 표시 장치 및 플렉서블 유기 발광 표시 장치 제조 방법
US9740035B2 (en) * 2013-02-15 2017-08-22 Lg Display Co., Ltd. Flexible organic light emitting display device and method for manufacturing the same
KR101796812B1 (ko) * 2013-02-15 2017-11-10 엘지디스플레이 주식회사 플렉서블 유기 발광 표시 장치 및 플렉서블 유기 발광 표시 장치 제조 방법
KR102085961B1 (ko) * 2013-12-24 2020-03-06 엘지디스플레이 주식회사 플렉서블 유기 발광 표시 장치 및 플렉서블 유기 발광 표시 장치 제조 방법
KR102234317B1 (ko) * 2014-06-10 2021-03-31 삼성디스플레이 주식회사 접이 영역을 구비한 가요성 표시 장치
US10582612B2 (en) * 2014-06-30 2020-03-03 Lg Display Co., Ltd. Flexible display device with reduced bend stress wires and manufacturing method for the same
US9349758B2 (en) * 2014-09-30 2016-05-24 Lg Display Co., Ltd. Flexible display device with divided power lines and manufacturing method for the same
US9600112B2 (en) * 2014-10-10 2017-03-21 Apple Inc. Signal trace patterns for flexible substrates
KR102207839B1 (ko) * 2014-10-14 2021-01-26 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US10068960B2 (en) 2018-09-04
US9748322B2 (en) 2017-08-29
KR20170066535A (ko) 2017-06-14
EP3201902B1 (en) 2023-01-04
KR20230066141A (ko) 2023-05-12
US20170323934A1 (en) 2017-11-09
CN106716642A (zh) 2017-05-24
WO2016052869A1 (en) 2016-04-07
EP3201902A4 (en) 2017-10-25
KR102413890B1 (ko) 2022-06-27
US9349758B2 (en) 2016-05-24
KR20220093270A (ko) 2022-07-05
EP3201902A1 (en) 2017-08-09
CN106716642B (zh) 2020-04-03
US20160093644A1 (en) 2016-03-31
US20160240602A1 (en) 2016-08-18

Similar Documents

Publication Publication Date Title
KR102530485B1 (ko) 분할된 배선 패턴을 갖는 디스플레이 디바이스
KR102597014B1 (ko) 플렉서블 디스플레이 디바이스
KR102414003B1 (ko) 브리지된 배선 트레이스들 갖는 플렉서블 디스플레이 디바이스
KR102414171B1 (ko) 복수 타입들의 마이크로 코팅층들을 갖는 플렉서블 디스플레이 디바이스
KR102445361B1 (ko) 내부식성 인쇄 회로 필름을 갖는 플렉서블 디스플레이 디바이스
KR102554304B1 (ko) 보강된 부분을 갖는 배선을 포함하는 플렉서블 디스플레이 디바이스 및 이의 제조 방법
KR102492828B1 (ko) 플렉서블 디스플레이 디바이스
KR102414712B1 (ko) 라운딩된 에지를 갖는 지지층을 갖는 플렉서블 디스플레이 디바이스
KR101992452B1 (ko) 마이크로 커버층을 갖는 디스플레이 디바이스 및 이의 제조 방법
KR102518387B1 (ko) 게이트-인-패널 회로를 갖는 플렉서블 디스플레이 디바이스
KR102486570B1 (ko) 챔퍼링된 편광층을 갖는 플렉서블 디스플레이 디바이스

Legal Events

Date Code Title Description
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant