DE10345494B4

DE10345494B4 - Verfahren zur Bearbeitung eines dünnen Halbleitersubstrats

Info

Publication number: DE10345494B4
Application number: DE10345494.2A
Authority: DE
Inventors: Dr. Rieger Walter
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2003-09-30
Filing date: 2003-09-30
Publication date: 2016-04-07
Anticipated expiration: 2023-10-01
Also published as: US7307010B2; DE10345494A1; US20060035441A1

Abstract

Verfahren zur Bearbeitung eines weniger als 200 μm dicken Wafers (4, 5) mit einem oder mehreren darin im Bereich einer Vorderseite des Wafers (4, 5) enthaltenen Halbleiterbauelementen, umfassend die folgenden, in der angegebenen Reihenfolge auszuführenden Schritte: – Anordnen des Wafers auf einem Chuck (9), wobei die Vorderseite des Wafers (4, 5) dem Chuck (9) zugewandt ist; – Herunterdünnen des Wafers (4, 5); – Metallisieren der Rückseite des Wafers (4, 5); – Aufbringen einer elektrisch leitenden Haftvermittlungsschicht (11) auf eine elektrisch leitende Trägerfolie (12), – Aufbringen der mit der Haftvermittlungsschicht (11) versehenen Trägerfolie (12) auf die Rückseite des Wafers (4, 5), wobei die Haftvermittlungsschicht zwischen der Trägerfolie (12) und der Rückseite des Wafers (4, 5) angeordnet wird.

Description

Für Applikationen wie Smartcards, Insulated Gate Bipolar Transistors (IGBTs), Hochleistungstransistoren sowie Dioden spielt die Dicke des Halbleiterelements und Halbleiterwafers, in dem das Element eingebaut ist, eine entscheidende Rolle. Bei der neuen Generation von diskreten Leistungs-Halbleiterbauelementen kann damit eine Verringerung des spezifischen Einschaltwiderstands erfolgen und bei den Dioden die Minimierung der Flussspannung. In beiden dieser Fälle ist die Verringerung der Substrat-Dicke von entscheidendem Vorteil. Die Erfindung bezieht sich daher auf die Bearbeitung von extra dünnen Halbleitersubstraten, die die Halbleiterelemente enthalten.
Um einen Wafer zu dünnen, werden die in der Halbleitertechnologie entwickelten herkömmlichen Schritte verwendet. Die dicken Siliziumwafer werden in der Regel erst am Ende des Prozesses dünn geschliffen und unterschiedlich zu Ende bearbeitet. Die Bearbeitung kann dabei die Schritte wie Ionendotierung, Ofenprozesse, Metallisierung oder weitere Schritte umfassen. Die Bearbeitung solcher dünnen Substrate ist aber eine sehr große Herausforderung, da die Siliziumchips sehr empfindlich sind und sehr leicht beschädigt werden können. Die minimale Dicke eines Wafers wird daher durch die Verlustrate bei den nachfolgenden Handling-Schritten limitiert. Daher muss ein Kompromiss bei der Dicke des Wafers und der Ausbeute eingegangen werden. Um die Verlustraten zu minimieren, werden gemäß dem Stand der Technik die Wafer zusätzlich mit einem aufgeklebten Kunststofffilm verstärkt, um die mechanische Stabilität zu erhöhen. Die Schwierigkeit in diesem Verfahren besteht darin, dass dünne geschliffene Wafer extrem bruchempfindlich sind, so dass beim Auflösen des Kunststofffilms der Wafer beschädigt werden kann. Daher werden Kleber verwendet, die nach UV-Belichtung ihre Klebkraft fast vollständig verlieren. Die Kleber sind aber nicht temperaturbeständig, so dass eine Prozessierung von Wafern nur unter erschwerten Bedingungen stattfinden kann.
Gemäß dem Stand der Technik sind auch weitere Verfahren bekannt, wie z. B. das Aufbringen des Wafers auf eine Haltevorrichtung, auf die der Wafer aufgebracht wird und während des Dünnens des Wafers für einige oder alle weiteren Prozessschritte verbleibt. Diese Haltevorrichtungen, die in der Druckschrift EP 1 217 655 A1 beschrieben sind, ermöglichen, dass der Wafer elektrostatisch an die Haltevorrichtung haftet, und dadurch eine gewisse mechanische Stabilität des Wafers gewährleistet ist. Es hat sich aber gezeigt, dass die mechanische Stabilität bei einer solchen Vorrichtung nicht ausreicht, um die Verlustrate zu minimieren, da nach dem Ablösen des Wafers von der Haltevorrichtung immer noch eine gewisse Bruchgefahr vorhanden ist. Die Dicke von 75 μm für einen 6-Zoll-Wafer (150 mm) ist nach dem jetzigen Stand der Technik die absolute Grenze für die Handhabung und die weitere Prozessierung. Für einen 8-Zoll-Wafer (200 mm) ist die Grenze 175 μm.
Aus der Druckschrift DE 100 20 412 A1 ist ein Verfahren zum Anbringen einer Metallfolie an einen Halbleiterwafer bekannt.
Die Druckschrift US 6 392 290 B1 beschäftigt sich mit Gehäusetechniken für Halbleiterchips auf Scheibenebene.
Die Druckschrift US 2003/0 092 215 A1 beschäftigt sich mit Gehäusetechniken, die ein Kupfer-basiertes Chipbefestigungsmaterial zur Verspannungsminderung in Lotverbindungen verwenden.
Die Druckschrift US 6 127 727 A beschäftigt sich mit der Montage von Halbleitersubstraten mit Ausrichtungs- und Entspannungsvorkehrungen.
Aus der Druckschrift US 5 476 810 A ist ein Herstellungsverfahren elektronischer Vorrichtungen mit Dünnfilmschaltungen unter Verwendung einer Metallfolie als vorübergehender Träger bekannt.
Die Druckschrift US 2003/0 235 937 A1 beschäftigt sich mit einem Verfahren zur Dünnung einer Halbleiterscheibe unter Verwendung einer Verstärkungsschicht auf der Bauelementseite.
Der vorliegenden Erfindung liegt die Aufgabe zu Grunde, ein Verfahren zur Bearbeitung von sehr dünnen Halbleitersubstraten bereit zu stellen, die einem Handling unterworfen werden können, bei dem die Verlustrate niedriger ist als bei den herkömmlichen Verfahren.
Das erfindungsgemäße Verfahren soll auch ermöglichen, die Wafer mit einer Dicke zu prozessieren, die geringer ist als nach dem jetzigen Stand der Technik Das Problem wird erfindungsgemäß durch ein Verfahren gemäß der Lehre des unabhängigen Anspruchs 1 gelöst. Weiterbildungen sind Gegenstand der abhängigen Ansprüche. Hierbei wird zur Bearbeitung eines weniger als 200 μm dicken Halbleitersubstrat mit einem oder mehreren darin enthaltenen Halbleiterelementen das Substrat auf einer Haltevorrichtung, im Nachfolgenden als „Chuck” bezeichnet, angeordnet, wobei die Vorderseite des Halbleitersubstrats dem Chuck zugewandt ist und auf die Rückseite des Substrats eine elektrisch leitende Folie aufgebracht wird, die vorzugsweise nicht mehr entfernt wird. Da das Substrat an dem Chuck haftet, können die weiteren Prozess-Schritte an dem Halbleitersubstrat durchgeführt werden, ohne dass die Gefahr von Wellen oder Verziehen des Substrats besteht.
In dem erfindungsgemäßen Verfahren wird auf die Rückseite des Substrats eine elektrisch leitende Folie aufgebracht, die als ein elektrischer Kontakt, eine Wärmesenke und als ein mechanischer Stabilisator dient. Die Trägerfolie kann beispielsweise aus Kupfer oder Aluminium bestehen, um all diesen Anforderungen zu genügen. Die Folie wird dann Bestandteil des Substrats und braucht nicht mehr entfernt zu werden.
In einer besonderen Ausführungsform der Erfindung ist das Chuck ein elektrostatisches Chuck, an dem das Substrat fest haftet.
In einer Alternativausführungsform wird ein magnetisches Chuck verwendet.
Die Halbleiterelemente, die im Halbleitersubstrat enthalten sind, können identisch oder verschieden sein und Hochleistungstransistoren, IGBTs und/oder Dioden sein.
In der besonderen Ausführungsform ist die Dicke der elektrisch leitenden Folie von 5 bis 200 μm. Die Stärke der Folie ermöglicht eine gute mechanische Stabilität und gleichzeitig kann sie als ein elektrischer Kontakt dienen.
Um die Haftung der Folie an dem Halbleitersubstrat zu erhöhen, ist erfindungsgemäß vorgesehen, dass zwischen der elektrisch leitenden Folie und der Rückseite des Substrats eine weitere Haftvermittlungs-Schicht angebracht wird. Diese Schicht dient dazu, die Haftung zwischen der Folie und dem Halbleitersubstrats zu erhöhen. Diese Haftvermittlerschicht muss auch elektrisch leitend sein, um zu ermöglichen, dass die Trägerfolie als ein elektrischer Kontakt dienen kann. In einer besonderen Ausführungsform der Erfindung wird die Haftvermittlungsschicht als eine Lotschicht gestaltet.
Die Haftvermittlungsschicht hat vorzugsweise eine Stärke von 5 bis 2000 nm. Das Aufbringen der Trägerfolie erfolgt vorzugsweise nach dem die Rückseite des Halbleitersubstrats metallisiert ist. In der besonderen Ausführungsform der Erfindung wird das Halbleitersubstrat dem Schritt des Dünnens des Halbleitersubstrats auf dem Chuck unterzogen. Es ist anzumerken, dass die Werte für die Stärke des Halbleitersubstrats und der jeweiligen Schichten lediglich Richtwerte sind und das eine Abweichung von diesen Werten möglich ist, um das Erfindungsproblem zu lösen, wenngleich dadurch nicht die optimalen Ergebnisse erzielt werden.
Die Erfindung wird im nachfolgenden auf Grund der Figuren näher erläutert. 1 zeigt ein Halbleitersubstrat mit darin enthaltenen Leistungstransistoren nach dem derzeitigen Stand der Technik. Die Leistungstransistoren sind beispielsweise abgebildet und können durch beliebige Halbleiterelemente ersetzt werden. Die in den Figuren abgebildeten Strukturen sind z. B. aus der Druckschrift DE 102 34 996 A1 bekannt. Die Substratdicke in der 1 liegt bei ungefähr 175 μm, so dass der Rdson bei 1,5 mOhm liegt. Die minimale Dicke nach dem derzeitigen Prozessstand liegt bei circa 150 μm.
2 zeigt ein Halbleitersubstrat, das auf einem Chuck angebracht wird und anschließend bearbeitet, so dass die Dicke des Substrats auf die gewünschte Stärke reduziert wird. Da auf der Vorderseite des Substrats, die vorzugsweise polarisiert ist, eine Metallschicht abgeschieden ist, kann ein elektrostatisches Chuck verwendet werden.
3 zeigt das Aufbringen der Trägerfolie, wobei an der Trägerfolie eine Haftvermittlungsschicht aufgebracht ist.
4 zeigt das fertig prozessierte Halbleitersubstrat mit den darin enthaltenen Halbleiterelementen.
5 und 6 zeigen eine Möglichkeit, wie die Elektroden strukturiert werden können. Auf die in der 5 dargestellte Struktur wird ein Isolator, beispielsweise CVD-Oxid oder TEOS-Oxid abgeschieden (8) und über eine Fototechnik und eine anisotrope Oxidplasmaätzung Stege erzeugt (8), die später die Isolierung zwischen den leitfähigen Gebieten darstellen. Nach Abscheidung eines Liners (13), dass auch als ein Metall, typischerweise Titan/Titannitrid und Kupfer oder Wolfram, das über Plating oder CVD abgeschieden wird, wird über chemisch-mechanische Planarisierung (CMP) des Metalls (14) zurückpoliert und auf den Oxidstegen gestoppt. Die weitere Prozessierung kann wie in den 2 bis 4 dargestellten Schritten weiter erfolgen. 7 bis 10 zeigen eine weitere Alternative zur Strukturierung von Elektroden; In der 7 ist eine Struktur gezeigt, die nach der Herstellung des Trench-Transistors nach bekanntem Prozess, nach der Abscheidung eines dicken Isolators (Zwischenoxid) und nach einer CMP-Planarisierung entsteht. Wie in der 8 gezeigt, werden nach der CMP über eine erste Fototechnik und einer anisotropen Oxidplasmaätzung (Fixzeitätzung) Wannen erzeugt, die später die leitfähigen Gebiete darstellen. Nach der ersten Strukturierung werden über eine zweite Fototechnik und einer anisotropen Oxidplasmaätzung, die bis zur Siliziumoberfläche geführt wird, Kontaktlöcher erzeugt und anschließend nach der Lackablösung mit Hilfe eines selektiven Siliziumätzens Gräben erzeugt. Die Struktur ist in der 9 gezeigt. Danach kann z. B. eine Linerabscheidung erfolgen. Das Liner ist vorzugsweise aus Titan/Titannitrid. Nach diesem Schritt wird eine weitere Schicht aus Kupfer oder Wolfram abgeschieden, entweder durch Plating oder CVD und diese Metallschicht wird durch eine Metall-CMP weiter prozessiert. Die chemisch-mechanische Planarisierung (CMP) wird bis zu Oxidstegen geführt.
11 bis 12 zeigen eine andere Möglichkeit, um die Elektroden zu strukturieren.
In der 11 ist eine Struktur abgebildet, die nach dem Prozess gemäß dem Stand der Technik zur Herstellung eines Trench-Transistors bis zur Abscheidung des Polyplugs geführt wird. Die Struktur entspricht im Wesentlichen der in der 7 dargestellten Struktur mit der Ausnahme, dass die Polysiliziumschicht wesentlich dicker abgeschieden wird. Auf dieser Polysiliziumschicht, die vorher mit CMP bearbeitet wird und bis zum Zwischenoxid geätzt, wird eine Aluminiumsiliziumkupfermetallschicht (AlSiCu) aufgesputtert. Danach kann man mit den in den 2 bis 4 dargestellten Schritten weiter verfahren.
2 bis 12 zeigen daher drei Varianten von möglichen Prozessabläufen für Leistungstransistoren, bei denen die Halbleitersubstrate bis auf weniger μm gedünnt und weiterprozessiert werden können, ohne das Handlingsschritte mit Dünnwafern gemacht werden müssen. Die Trägerfolie, die vorzugsweise aus Kupfer, Aluminium oder Silber besteht, dient dabei als elektrischer Kontakt, Wärmesenke und mechanischer Stabilisator. Wie schon oben beschrieben, muss diese Trägerfolie nicht unbedingt aus Metall bestehen, sondern es können auch andere Materialien verwendet werden, wenn die physikalischen Anforderungen an die elektrische Leitfähigkeit, Wärme und mechanische Stabilität erfüllt sind.
Es ist aber vorteilhaft, wenn die Trägerfolie aus einem Metall, wie zum Beispiel Kupfer, Aluminium oder Silber oder aus einer Kombination dieser Metalle besteht. Durch das Aufbringen des Halbleitersubstrats auf einem Chuck oder ein Trägersystem, das weitergehend auf das Substrat aufgebracht wird und noch Prozessschritt wieder entfernt wird, wobei die Vorderseite des Substrats dem Chuck zugewandt ist, kann eine optimale Bearbeitung von Halbleitersubstraten erfolgen, ohne kritische ausbeutemindernde Zwischenschritte durchführen zu müssen. Ein solcher Schritt ist zum Beispiel das Herunterdünnen des Halbleitersubstrats bis auf wenige μm. Während dieses Prozesses befindet sich das Substrat erfindungsgemäß auf einem zum Beispiel Elektrostatik-Chuck eines Clustertools. Für hochdotierte n-Substrate, bei denen der spezifische Widerstand kleiner als 1,5 mOhm ist (Red Phosphorous Substrate), ist der nächste Schritt bereits das Metallisieren mit zum Beispiel einer Kupferträgerfolie, wobei erfindungsgemäß das Substrat an diesem Clustertool haftet. Dadurch ist die Gefahr, dass das Substrat beschädigt wird, sehr gering. Anschließend kann das Substrat von dem Elektrostatik-Chuck entfernt werden und bis ins Back-End in nichtkritischen Schritten zum Fertigprodukt verarbeitet werden. Die Durchführung von kritischen Schritten an Dünnwafern entfällt somit vollständig.

Claims

Verfahren zur Bearbeitung eines weniger als 200 μm dicken Wafers (4, 5) mit einem oder mehreren darin im Bereich einer Vorderseite des Wafers (4, 5) enthaltenen Halbleiterbauelementen, umfassend die folgenden, in der angegebenen Reihenfolge auszuführenden Schritte: – Anordnen des Wafers auf einem Chuck (9), wobei die Vorderseite des Wafers (4, 5) dem Chuck (9) zugewandt ist; – Herunterdünnen des Wafers (4, 5); – Metallisieren der Rückseite des Wafers (4, 5); – Aufbringen einer elektrisch leitenden Haftvermittlungsschicht (11) auf eine elektrisch leitende Trägerfolie (12), – Aufbringen der mit der Haftvermittlungsschicht (11) versehenen Trägerfolie (12) auf die Rückseite des Wafers (4, 5), wobei die Haftvermittlungsschicht zwischen der Trägerfolie (12) und der Rückseite des Wafers (4, 5) angeordnet wird.
Verfahren nach Anspruch 1, bei dem das Chuck (9) ein elektrostatisches Chuck ist.
Verfahren nach Anspruch 1, bei dem das Chuck (9) ein magnetisches Chuck ist.
Verfahren nach einem der Ansprüche 1 bis 3, bei dem die Halbleiterbauelemente aus der Gruppe enthaltend Hochleistungstransistoren, IGBTS und/oder Dioden ausgewählt sind.
Verfahren nach einem der Ansprüche 1 bis 4, bei dem die Trägerfolie (12) metallhaltig ist.
Verfahren nach Anspruch 5, bei dem die metallhaltige Trägerfolie (12) ein Metall aus der Gruppe enthaltend Kupfer, Aluminium und/oder Silber aufweist.
Verfahren nach Anspruch 5 oder 6, bei dem die Trägerfolie (12) eine Dicke von 5 bis 200 μm aufweist.
Verfahren nach einem der Ansprüche 1 bis 7, bei dem die Haftvermittlungsschicht (11) eine Lotschicht ist.
Verfahren nach einem der Ansprüche 1 bis 8, bei dem die Haftvermittlungsschicht (11) eine Dicke von 5 bis 2000 nm aufweist.