JPS62243332A - 半導体ウエハの加工方法 - Google Patents
半導体ウエハの加工方法Info
- Publication number
- JPS62243332A JPS62243332A JP8660986A JP8660986A JPS62243332A JP S62243332 A JPS62243332 A JP S62243332A JP 8660986 A JP8660986 A JP 8660986A JP 8660986 A JP8660986 A JP 8660986A JP S62243332 A JPS62243332 A JP S62243332A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- mum
- chip
- semiconductor wafer
- grinding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 238000000227 grinding Methods 0.000 claims abstract description 32
- 238000000034 method Methods 0.000 claims abstract description 32
- 239000003082 abrasive agent Substances 0.000 claims description 5
- 238000005336 cracking Methods 0.000 abstract description 2
- 235000012431 wafers Nutrition 0.000 description 27
- 239000010410 layer Substances 0.000 description 17
- 238000005498 polishing Methods 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 6
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000005299 abrasion Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
この発明は半導体ウェハの裏面の研削方法を改良した半
導体ウェハの加工方法に関する。
導体ウェハの加工方法に関する。
（従来の技術）
トランジスタや集積回路などの半導体装置の製造に使用
される半導体ウェハ（以下、単にウェハと称する）は製
造工程の途中で割れ、反りなどの発生を防止するため、
始めは６００μｍ程度の厚みを′有している。このため
、半導体チップ毎に分割する際のダイシングを容易にす
る、前工程で裏面に拡散された不純物拡散層を除去する
、などの目的でウェハの裏面を研磨して最終的な厚みを
２００μｍ程度にしている。すなわち、第８図の断面図
に示すように６００μｍ程度の厚みを有するＰ型のシリ
コン半導体ウェハ１１の表面にＮ＋型の埋め込みｌ！１
２を選択的に形成した後、エピタキシャル成長法により
Ｎ型層１３を形成する。次に、このＮ型１１１３をＰ型
の分離拡散層１４で分離した後、各分離されたＮ型層１
３にバイポーラトランジスタのベース領域となるＰ型拡
散領域１５及びコレクタコンタクト領域となるＮ＋型拡
散領域１６を、また上記Ｐ型拡散領域１５内にバイポー
ラトランジスタのエミッタ領域となるＮ型拡散領域１７
をそれぞれを形成し、さらに表面保護膜１８を堆積し、
この保護膜１８にコンタクトホールを開口した後にエミ
ッタ、ベース、コレクタの各＠１ｉ１９を形成する。こ
のようにしてウェハの表面に能動素子、この場合にはＮ
ＰＮ型のバイポーラトランジスタを複数個形成した後、
Ｐ型ウェハ１１の裏面を所定の研磨材を用いて研磨し第
９図の断面図に示すように所望する厚み（例えば２００
μｍ）に調整する。第９図において２０は研磨面であり
、２１はこの研磨面に発生する破砕層である。そして、
この後、ダイシング工程を行ない各トランジスタチップ
毎に分割する。
される半導体ウェハ（以下、単にウェハと称する）は製
造工程の途中で割れ、反りなどの発生を防止するため、
始めは６００μｍ程度の厚みを′有している。このため
、半導体チップ毎に分割する際のダイシングを容易にす
る、前工程で裏面に拡散された不純物拡散層を除去する
、などの目的でウェハの裏面を研磨して最終的な厚みを
２００μｍ程度にしている。すなわち、第８図の断面図
に示すように６００μｍ程度の厚みを有するＰ型のシリ
コン半導体ウェハ１１の表面にＮ＋型の埋め込みｌ！１
２を選択的に形成した後、エピタキシャル成長法により
Ｎ型層１３を形成する。次に、このＮ型１１１３をＰ型
の分離拡散層１４で分離した後、各分離されたＮ型層１
３にバイポーラトランジスタのベース領域となるＰ型拡
散領域１５及びコレクタコンタクト領域となるＮ＋型拡
散領域１６を、また上記Ｐ型拡散領域１５内にバイポー
ラトランジスタのエミッタ領域となるＮ型拡散領域１７
をそれぞれを形成し、さらに表面保護膜１８を堆積し、
この保護膜１８にコンタクトホールを開口した後にエミ
ッタ、ベース、コレクタの各＠１ｉ１９を形成する。こ
のようにしてウェハの表面に能動素子、この場合にはＮ
ＰＮ型のバイポーラトランジスタを複数個形成した後、
Ｐ型ウェハ１１の裏面を所定の研磨材を用いて研磨し第
９図の断面図に示すように所望する厚み（例えば２００
μｍ）に調整する。第９図において２０は研磨面であり
、２１はこの研磨面に発生する破砕層である。そして、
この後、ダイシング工程を行ない各トランジスタチップ
毎に分割する。
ところで、上記のような裏面の研磨加工方法は加工時間
が長く、生産性が悪いという問題がある。
が長く、生産性が悪いという問題がある。
そこで、さらに従来では研磨加工の代わりに、研削砥石
を用いた研削加工方法が採用されている。
を用いた研削加工方法が採用されている。
この方法はウェハを研削するため、研磨方法に比べて加
工時間を大幅に短縮することができ、生産性の向上を図
ることができる。ところが、加工面を研磨加工の場合と
同程度の粗面にするには研削砥石を粗いメツシュ状にす
る必要がある。しかしながら、この場合には加工面に生
じる破砕層が大きなものとなり、この結果、ウェハの反
りが大きくなり、この後のダイシング工程が難しくなる
という問題が生じる。また、このように破砕層が大きな
半導体チップを組込んだ外囲器に熱ストレスを施すと、
チップにクラックなどが発生するという問題も発生する
。
工時間を大幅に短縮することができ、生産性の向上を図
ることができる。ところが、加工面を研磨加工の場合と
同程度の粗面にするには研削砥石を粗いメツシュ状にす
る必要がある。しかしながら、この場合には加工面に生
じる破砕層が大きなものとなり、この結果、ウェハの反
りが大きくなり、この後のダイシング工程が難しくなる
という問題が生じる。また、このように破砕層が大きな
半導体チップを組込んだ外囲器に熱ストレスを施すと、
チップにクラックなどが発生するという問題も発生する
。
このようなりラックの発生を防止する手段とし−で、研
削砥石に細かいメツシュを使用して研削を行なえば、加
工面は滑らかになり破砕層は小さくなる。しかし、この
ようなチップを外囲器に固着するいわゆるダイマウント
時に外囲器とチップとの接触面積が小さくなり、接触抵
抗が大きくなる、接着強度が弱くなる、などの問題が新
たに生じる。
削砥石に細かいメツシュを使用して研削を行なえば、加
工面は滑らかになり破砕層は小さくなる。しかし、この
ようなチップを外囲器に固着するいわゆるダイマウント
時に外囲器とチップとの接触面積が小さくなり、接触抵
抗が大きくなる、接着強度が弱くなる、などの問題が新
たに生じる。
接触抵抗が大きくなると、外囲器に封入した集積回路で
は、半導体基板を通じてベースからの寄生ＰＮＰトラン
ジスタなどによる濡れ電流により発生する電圧降下が大
きくなる。また漏れ電流の生じた部分における素子内部
の基板電位が不必要に高くなり、その近くの能動素子に
対して不要なバイアスが与えられ、これが誤動作の原因
となる。
は、半導体基板を通じてベースからの寄生ＰＮＰトラン
ジスタなどによる濡れ電流により発生する電圧降下が大
きくなる。また漏れ電流の生じた部分における素子内部
の基板電位が不必要に高くなり、その近くの能動素子に
対して不要なバイアスが与えられ、これが誤動作の原因
となる。
さらに、コレクタ電極を外囲器の固着部から取り出すよ
うな構造の半導体装置では、固着部における接触抵抗が
大きいことから消費電力が大きくなってしまうという問
題がある。
うな構造の半導体装置では、固着部における接触抵抗が
大きいことから消費電力が大きくなってしまうという問
題がある。
他方、従来では、ウェハの裏面を粗い研削砥石を用いて
研削した後、化学的エツチング処理を施して破砕層を除
去する加工方法もあるが、この方法では工程が多く、か
つ複雑になり、生産性の向上は難しい。
研削した後、化学的エツチング処理を施して破砕層を除
去する加工方法もあるが、この方法では工程が多く、か
つ複雑になり、生産性の向上は難しい。
（発明が解決しようとする問題点）
このように従来の研削方法そは、分割した後のチップの
クラックの発生防止と外囲器に固着する際の接触抵抗の
低減化とを同時に満足させることができないという問題
点がある。
クラックの発生防止と外囲器に固着する際の接触抵抗の
低減化とを同時に満足させることができないという問題
点がある。
この発明は上記のような事情を考慮してなされたもので
あり、その目的はチップのクラック発生を防止すること
ができ、しかも外囲器に固着する際の接触抵抗を充分に
小さくすることができる半導体ウェハの加工方法を提供
することにある。
あり、その目的はチップのクラック発生を防止すること
ができ、しかも外囲器に固着する際の接触抵抗を充分に
小さくすることができる半導体ウェハの加工方法を提供
することにある。
［発明の構成］
（問題点を解決するための手段）
上記目的を達成するため、この発明にあっては、半導体
ウェハの表面に素子を形成した後、このウエバの裏面に
３０μｍないし４０μｍ程度の径の研磨材を有する研削
砥石で研削加工を施してウェハの裏面に０．５μｍ以上
の深さの溝を形成するようにしている。
ウェハの表面に素子を形成した後、このウエバの裏面に
３０μｍないし４０μｍ程度の径の研磨材を有する研削
砥石で研削加工を施してウェハの裏面に０．５μｍ以上
の深さの溝を形成するようにしている。
（作用）
この発明の方法では、３０μｍないし４０μｍ程度の径
の研磨材を有する研削砥石で研削加工を施してウェハの
裏面に０．５μｍ以上の深さの溝を形成することにより
、従来の研磨方式と同程度の破砕層を形成し、これによ
りチップクラックの発生の防止と、外囲器に固着する際
の接触抵抗の低減化とを図るようにしている。
の研磨材を有する研削砥石で研削加工を施してウェハの
裏面に０．５μｍ以上の深さの溝を形成することにより
、従来の研磨方式と同程度の破砕層を形成し、これによ
りチップクラックの発生の防止と、外囲器に固着する際
の接触抵抗の低減化とを図るようにしている。
（実施例）
以下、図面を参照してこの発明の一実施例を説明する。
この発明の方法は、前記第８図のように厚みが約６００
μｍで、表面に能動素子が形成された半導体ウェハ１１
を、第１図に示すように、裏面を表にした状態で固定台
３１上に載置し、固定台３１をＸ方向に平行移動させる
。他方、研削砥石３２は回転させておく。これによりウ
ェハ１１の裏面を研削加工するものである。このとき、
砥石３２として３０μｍないし４０μｍの径の研磨材を
有するいわゆる＃４００ないし＃６００メツシュ程度の
ものを使用する。このように、研削砥石３２を回転させ
ながらウェハ１１の裏面を研削加工することによって、
第２図の断面図に示すようにウェハ１１を所望する厚み
（例えば２００ｕｍ）に調整する。ここで前記第７図の
場合と同様に、２０は研磨面であり、２１はこの研磨面
２１に発生する破砕層である。そしてこの研削加工によ
り、第３図の斜視図に拡大して示すように上記研磨面２
０に深さｔが０．５μｍ以上のＶ字状の溝を有する研削
加工面が形成される。
μｍで、表面に能動素子が形成された半導体ウェハ１１
を、第１図に示すように、裏面を表にした状態で固定台
３１上に載置し、固定台３１をＸ方向に平行移動させる
。他方、研削砥石３２は回転させておく。これによりウ
ェハ１１の裏面を研削加工するものである。このとき、
砥石３２として３０μｍないし４０μｍの径の研磨材を
有するいわゆる＃４００ないし＃６００メツシュ程度の
ものを使用する。このように、研削砥石３２を回転させ
ながらウェハ１１の裏面を研削加工することによって、
第２図の断面図に示すようにウェハ１１を所望する厚み
（例えば２００ｕｍ）に調整する。ここで前記第７図の
場合と同様に、２０は研磨面であり、２１はこの研磨面
２１に発生する破砕層である。そしてこの研削加工によ
り、第３図の斜視図に拡大して示すように上記研磨面２
０に深さｔが０．５μｍ以上のＶ字状の溝を有する研削
加工面が形成される。
ここで、＃４００メツシュの研削砥石を使用すると破砕
層２１が深くなり、この歪みのためにチップにクラック
が発生することが報告されている。
層２１が深くなり、この歪みのためにチップにクラック
が発生することが報告されている。
ところが、研削砥石の特長として砥石の摩耗効果がある
。第４図は横軸に研削枚数を、縦軸には表面層大組ざＲ
ｌａＸ（μｍ）をそれぞれとった特性図である。図から
明らかになように、研削開始直後からある研削数までは
急激に粗さＲｎ＋ａｘが減少し、それ以降は粗さがほぼ
一定した安定領域に入る。そしてこの安定領域を使用す
ることにより、＃６００メツシュの従来の研磨方式と同
等の研削面粗さを得ることができる。
。第４図は横軸に研削枚数を、縦軸には表面層大組ざＲ
ｌａＸ（μｍ）をそれぞれとった特性図である。図から
明らかになように、研削開始直後からある研削数までは
急激に粗さＲｎ＋ａｘが減少し、それ以降は粗さがほぼ
一定した安定領域に入る。そしてこの安定領域を使用す
ることにより、＃６００メツシュの従来の研磨方式と同
等の研削面粗さを得ることができる。
ざらに＃４００メツシュ以上の粗い砥石を用いると破砕
層が従来の研磨方式以上に形成され、この歪みのために
チップにクランクが生じてしまう。
層が従来の研磨方式以上に形成され、この歪みのために
チップにクランクが生じてしまう。
゛また、＃６００メツシュ以下の細かい砥石を用いると
研削面が清らかになり、外囲器に固着する際の接触抵抗
が大きくなる。
研削面が清らかになり、外囲器に固着する際の接触抵抗
が大きくなる。
ここで従来の研磨方式のよる場合と、種々の粒径を有す
る研削砥石で研削加工を行なった場合に、それぞれ発生
する破砕層の深さ、研削溝の深さ、接触抵抗の値、接触
抵抗の良否判定結果をまとめて示したものが第５図であ
る。図示するように、本願発明の３０μｍないし４０μ
ｍの径の研磨材を有する研削砥石を用いて研削を行なっ
た場合には従来の研磨方式とほぼ同程度の破砕層と接触
抵抗が達成されている。しかも、この発明の方法ではウ
ェハを研削するので、従来の研磨方式に比べて加工時間
を大幅に短縮することができる。
る研削砥石で研削加工を行なった場合に、それぞれ発生
する破砕層の深さ、研削溝の深さ、接触抵抗の値、接触
抵抗の良否判定結果をまとめて示したものが第５図であ
る。図示するように、本願発明の３０μｍないし４０μ
ｍの径の研磨材を有する研削砥石を用いて研削を行なっ
た場合には従来の研磨方式とほぼ同程度の破砕層と接触
抵抗が達成されている。しかも、この発明の方法ではウ
ェハを研削するので、従来の研磨方式に比べて加工時間
を大幅に短縮することができる。
このようにして得られた半導体チップで熱ストレスサイ
クル試験を３００サイクル繰り返して施してもクラック
の発生は認められなかった。また、接触抵抗の値の変化
も無く、極めて高い接着強度を有していることも試験に
より確認されている。
クル試験を３００サイクル繰り返して施してもクラック
の発生は認められなかった。また、接触抵抗の値の変化
も無く、極めて高い接着強度を有していることも試験に
より確認されている。
なお、この実施例の方法による加工面の形状は第６図に
示すような長方形状や、第７図に示すような網目状など
のなかから容易に選択が可能であり、さらに研削溝の形
状も上記したＶ字状の他にＵ字状、四角状など種々の形
状に調整できることはもちろんである。
示すような長方形状や、第７図に示すような網目状など
のなかから容易に選択が可能であり、さらに研削溝の形
状も上記したＶ字状の他にＵ字状、四角状など種々の形
状に調整できることはもちろんである。
［発明の効果］
以上説明したようにこの発明によれば、チップのクラッ
ク発生を防止することができ、しかも外囲器に固着する
際の接触抵抗を充分に小さくすることができる半導体ウ
ェハの加工方法を提供することができる。
ク発生を防止することができ、しかも外囲器に固着する
際の接触抵抗を充分に小さくすることができる半導体ウ
ェハの加工方法を提供することができる。
一〇−
第１図ぼこの発明の詳細な説明するための斜視図、第２
図は上記実施例の方法で加工されたウェハの断面図、第
３図は上記実施例の方法で加工されたウェハの研削面の
斜視図、第４図は上記実施例を説明するための特性図、
第５図は上記実施例の方法で加工されたウェハの各種特
性をまとめて示す図、第６図及び第７図はそれぞれ加工
されたウェハの研削面の形状を示す図、第８図は加工前
のウェハを示す断面図、第９図は従来の方法で加工され
たウェハの断面図である。 、１１・・・半導体ウェハ、２０・・・研削面、２１・
・・破砕層、３１・・・固定台、３２・・・研削砥石。
図は上記実施例の方法で加工されたウェハの断面図、第
３図は上記実施例の方法で加工されたウェハの研削面の
斜視図、第４図は上記実施例を説明するための特性図、
第５図は上記実施例の方法で加工されたウェハの各種特
性をまとめて示す図、第６図及び第７図はそれぞれ加工
されたウェハの研削面の形状を示す図、第８図は加工前
のウェハを示す断面図、第９図は従来の方法で加工され
たウェハの断面図である。 、１１・・・半導体ウェハ、２０・・・研削面、２１・
・・破砕層、３１・・・固定台、３２・・・研削砥石。
Claims (1)
- 半導体ウェハの表面に素子を形成した後、このウェハの
裏面に３０μｍないし４０μｍ程度の径の研磨材を有す
る研削砥石で研削加工を施してウェハの裏面に０．５μ
ｍ以上の深さの溝を形成するようにしたことを特徴とす
る半導体ウェハの加工方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8660986A JPS62243332A (ja) | 1986-04-15 | 1986-04-15 | 半導体ウエハの加工方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8660986A JPS62243332A (ja) | 1986-04-15 | 1986-04-15 | 半導体ウエハの加工方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62243332A true JPS62243332A (ja) | 1987-10-23 |
Family
ID=13891755
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8660986A Pending JPS62243332A (ja) | 1986-04-15 | 1986-04-15 | 半導体ウエハの加工方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62243332A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03236225A (ja) * | 1990-02-14 | 1991-10-22 | Nippondenso Co Ltd | 半導体装置の製造方法 |
| JPH04115528A (ja) * | 1990-09-05 | 1992-04-16 | Sumitomo Electric Ind Ltd | 半導体素子の製造方法 |
| US7170184B2 (en) * | 2001-11-07 | 2007-01-30 | Micron Technology, Inc. | Treatment of a ground semiconductor die to improve adhesive bonding to a substrate |
-
1986
- 1986-04-15 JP JP8660986A patent/JPS62243332A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03236225A (ja) * | 1990-02-14 | 1991-10-22 | Nippondenso Co Ltd | 半導体装置の製造方法 |
| US5663096A (en) * | 1990-02-14 | 1997-09-02 | Nippondenso Co., Ltd. | Method of manufacturing a vertical semiconductor device with ground surface providing a reduced ON resistance |
| US5689130A (en) * | 1990-02-14 | 1997-11-18 | Nippondenso Co., Ltd. | Vertical semiconductor device with ground surface providing a reduced ON resistance |
| US6498366B1 (en) | 1990-02-14 | 2002-12-24 | Denso Corporation | Semiconductor device that exhibits decreased contact resistance between substrate and drain electrode |
| US6649478B2 (en) | 1990-02-14 | 2003-11-18 | Denso Corporation | Semiconductor device and method of manufacturing same |
| US6903417B2 (en) | 1990-02-14 | 2005-06-07 | Denso Corporation | Power semiconductor device |
| US6949434B2 (en) | 1990-02-14 | 2005-09-27 | Denso Corporation | Method of manufacturing a vertical semiconductor device |
| US7064033B2 (en) | 1990-02-14 | 2006-06-20 | Denso Corporation | Semiconductor device and method of manufacturing same |
| JPH04115528A (ja) * | 1990-09-05 | 1992-04-16 | Sumitomo Electric Ind Ltd | 半導体素子の製造方法 |
| US7170184B2 (en) * | 2001-11-07 | 2007-01-30 | Micron Technology, Inc. | Treatment of a ground semiconductor die to improve adhesive bonding to a substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101126651B1 (ko) | 반도체 메모리 소자를 포함하는 반도체 디바이스 및 그제조방법 | |
| US5851924A (en) | Method for fabricating semiconductor wafers | |
| US6214704B1 (en) | Method of processing semiconductor wafers to build in back surface damage | |
| JP2003229384A (ja) | 半導体装置の製造方法 | |
| US20060261445A1 (en) | Integrated circuit device with treated perimeter edge | |
| JP3328193B2 (ja) | 半導体ウエーハの製造方法 | |
| JP2003229392A (ja) | シリコンウエーハの製造方法及びシリコンウエーハ並びにｓｏｉウエーハ | |
| CN110010458B (zh) | 控制半导体晶圆片表面形貌的方法和半导体晶片 | |
| JP5422907B2 (ja) | 半導体装置の製造方法 | |
| JP2017092135A (ja) | デバイスの製造方法 | |
| KR100642391B1 (ko) | 반도체소자 제조를 위한 화학적기계적연마 방법 | |
| US7498236B2 (en) | Silicon wafer thinning end point method | |
| JPS62243332A (ja) | 半導体ウエハの加工方法 | |
| JP2588326B2 (ja) | 半導体ウエーハの製造方法 | |
| US20220319835A1 (en) | Lamination wafers and method of producing bonded wafers using the same | |
| CN108262684A (zh) | 一种化学机械研磨方法 | |
| US20080233751A1 (en) | Ic chip uniform delayering methods | |
| JPH0837169A (ja) | 半導体基板の研削方法及び研削装置及び半導体装置の製造方法 | |
| JP2001071244A (ja) | 半導体ウェーハの精密面取り法 | |
| JPH02303050A (ja) | 半導体ウエーハの切断方法 | |
| CN103730358A (zh) | 用硅单晶薄片制造晶体管的方法 | |
| JPH0387012A (ja) | 接合ウエハおよびその製造方法 | |
| CN106409761A (zh) | 被加工物的加工方法 | |
| JP2000216119A (ja) | 高平坦度ウェ―ハの加工方法 | |
| JP2023101222A (ja) | 半導体ウェーハの製造方法 |