JP3288854B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3288854B2 JP3288854B2 JP11405694A JP11405694A JP3288854B2 JP 3288854 B2 JP3288854 B2 JP 3288854B2 JP 11405694 A JP11405694 A JP 11405694A JP 11405694 A JP11405694 A JP 11405694A JP 3288854 B2 JP3288854 B2 JP 3288854B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon substrate
- electrode
- grain size
- ground
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Description
【０００１】
【産業上の利用分野】半導体ウェハの大口径化に伴い半
導体ウェハは割れ易くなるので半導体ウェハの厚みは増
加する傾向があるが、それに伴い、半導体チップを薄く
加工する必要が生じている。本発明は、縦型の半導体チ
ップの加工に関するものである。
導体ウェハは割れ易くなるので半導体ウェハの厚みは増
加する傾向があるが、それに伴い、半導体チップを薄く
加工する必要が生じている。本発明は、縦型の半導体チ
ップの加工に関するものである。
【０００２】
【従来の技術】縦型の半導体チップを薄型のパッケージ
に実装する時は、シリコン基板表側に拡散構造を形成し
たのち、シリコン基板裏側を研削する。その理由は、シ
リコン基板裏側を研削してから、拡散工程を行うと拡散
工程は高温処理なので基板が割れやすくなってしまい歩
留りが悪くなってしまうからである。この後、シリコン
基板側にも電極を形成するため研削した面に金属を堆積
すると、シリコン基板の比抵抗が0.01Ωcmより高い場
合、研削した金属−半導体界面にショットキー障壁が形
成される。ところが、このショットキー障壁は電流を流
しにくくする性質があるため研削した面にオーム性電極
を作る必要があった。
に実装する時は、シリコン基板表側に拡散構造を形成し
たのち、シリコン基板裏側を研削する。その理由は、シ
リコン基板裏側を研削してから、拡散工程を行うと拡散
工程は高温処理なので基板が割れやすくなってしまい歩
留りが悪くなってしまうからである。この後、シリコン
基板側にも電極を形成するため研削した面に金属を堆積
すると、シリコン基板の比抵抗が0.01Ωcmより高い場
合、研削した金属−半導体界面にショットキー障壁が形
成される。ところが、このショットキー障壁は電流を流
しにくくする性質があるため研削した面にオーム性電極
を作る必要があった。
【０００３】オーム性電極を作る方法は主に次のような
ものがある。１ 熱拡散によって、表面の不純物濃度を
1×10２０cm−３以上にする方法。しかし、高温下で基
板表側のアルミニウムがシリコンに溶解し、接合が短絡
する恐れがあった。
ものがある。１ 熱拡散によって、表面の不純物濃度を
1×10２０cm−３以上にする方法。しかし、高温下で基
板表側のアルミニウムがシリコンに溶解し、接合が短絡
する恐れがあった。
【０００４】２ 金とシリコンの共晶を界面に作る方
法。数％の不純物を含んだ金を蒸着して共晶点（約370
℃) 以上の温度で熱処理すると、シリコンと金の界面に
共晶を形成する。このとき同時にシリコンの表面に高濃
度の不純物領域ができる。また合金化している箇所は結
晶欠陥が生じている。その結果電極がオーム性となる。
しかし、シリコン表面が酸化していると金がはがれやす
い。また、金は高価であるという問題点があった。
法。数％の不純物を含んだ金を蒸着して共晶点（約370
℃) 以上の温度で熱処理すると、シリコンと金の界面に
共晶を形成する。このとき同時にシリコンの表面に高濃
度の不純物領域ができる。また合金化している箇所は結
晶欠陥が生じている。その結果電極がオーム性となる。
しかし、シリコン表面が酸化していると金がはがれやす
い。また、金は高価であるという問題点があった。
【０００５】３ 砂の吹きつけ（サンドブラスト）ま
たは研摩（ラップ）によって表面に結晶欠陥をつくって
から金属を蒸着する方法。しかし、研削の後、余分な工
数がかかる事および研摩粒子の汚染をその後除去しなけ
ればならなかった。
たは研摩（ラップ）によって表面に結晶欠陥をつくって
から金属を蒸着する方法。しかし、研削の後、余分な工
数がかかる事および研摩粒子の汚染をその後除去しなけ
ればならなかった。
【０００６】４ 不純物をイオン打ち込みによって導
入する方法。シリコン基板を800-900 ℃で熱処理して、
金属−シリコンの界面に金属間化合物を形成すると、熱
処理により結晶欠陥が回復し、注入した原子が活性化す
る。しかし、高温によってアルミニウムがシリコンと反
応し、接合を破壊する恐れがあった。
入する方法。シリコン基板を800-900 ℃で熱処理して、
金属−シリコンの界面に金属間化合物を形成すると、熱
処理により結晶欠陥が回復し、注入した原子が活性化す
る。しかし、高温によってアルミニウムがシリコンと反
応し、接合を破壊する恐れがあった。
【０００７】以上研削加工によって薄型化した半導体チ
ップの基板の裏側にオーム性電極を形成する方法は以上
に示した様いろいろあるが、いずれの方法にも上記に示
した欠点があった。
ップの基板の裏側にオーム性電極を形成する方法は以上
に示した様いろいろあるが、いずれの方法にも上記に示
した欠点があった。
【０００８】
【発明が解決しようとする課題】半導体チップを薄く加
工成形する時に容易にオーム性電極を形成することを可
能とし、これにより、薄い筺体に半導体チップを実装す
る事が容易にできるようにしたものである。
工成形する時に容易にオーム性電極を形成することを可
能とし、これにより、薄い筺体に半導体チップを実装す
る事が容易にできるようにしたものである。
【０００９】
【課題を解決するための手段】まず、始めに比抵抗０．
０１Ωcm以上のシリコン基板を通常の拡散工程をへて電
極を形成する。次に裏面から粒度8 μm 以上の砥石によ
ってシリコン基板を研削する。研削により基板を削りな
がら結晶欠陥層を導入する。最後にその表面にチタニウ
ム−モネル−銀を順に堆積する事によって、オーム性電
極を形成する。
０１Ωcm以上のシリコン基板を通常の拡散工程をへて電
極を形成する。次に裏面から粒度8 μm 以上の砥石によ
ってシリコン基板を研削する。研削により基板を削りな
がら結晶欠陥層を導入する。最後にその表面にチタニウ
ム−モネル−銀を順に堆積する事によって、オーム性電
極を形成する。
【００１０】
【作用】欠陥が少ない鏡面の場合、空乏層に遮断され逆
方向電流（半導体から金属へと向かう電流）はほとんど
ない。しかし研削によって表面に結晶欠陥がある時は逆
方向電流が大となり、オーム性接触となり比接触抵抗が
低くなる。結晶欠陥は禁制帯内に生成−再結合中心を形
成する。空乏層では担体が不足するので、担体が生成−
再結合中心から放出され、逆方向電流として流れる。し
たがって、粒度の大きな砥石によって研削する事により
表面に結晶欠陥を故意に導入し、この表面に電極を形成
すると、オーム性電極となるわけである。
方向電流（半導体から金属へと向かう電流）はほとんど
ない。しかし研削によって表面に結晶欠陥がある時は逆
方向電流が大となり、オーム性接触となり比接触抵抗が
低くなる。結晶欠陥は禁制帯内に生成−再結合中心を形
成する。空乏層では担体が不足するので、担体が生成−
再結合中心から放出され、逆方向電流として流れる。し
たがって、粒度の大きな砥石によって研削する事により
表面に結晶欠陥を故意に導入し、この表面に電極を形成
すると、オーム性電極となるわけである。
【００１１】
【実施例】図１は、本発明によって製造した電界効果ト
ランジスタの一実施例である。まず始めに厚み５００〜
５５０μｍ、比抵抗０．０２Ωのｎ ＋ 型シリコン基板
にｎ型エピタキシャル層を形成し、その表面に不純物を
拡散し、ソース電極、ゲート電極、酸化膜、ソース拡散
領域、チャネル領域、を形成した。
ランジスタの一実施例である。まず始めに厚み５００〜
５５０μｍ、比抵抗０．０２Ωのｎ ＋ 型シリコン基板
にｎ型エピタキシャル層を形成し、その表面に不純物を
拡散し、ソース電極、ゲート電極、酸化膜、ソース拡散
領域、チャネル領域、を形成した。
【００１２】次にシリコン基板裏から砥石をあててシリ
コン基板を厚さ３５０μｍまで研削した。本実施例では
研削材は金属を用い、粒度８μｍ以上のダイヤモンド砥
粒を含有したものを使用した。そして、最後に孔を開け
た金属板を当て、その上からスパッタリング法によって
チタンを堆積させることにより電極を形成した。
コン基板を厚さ３５０μｍまで研削した。本実施例では
研削材は金属を用い、粒度８μｍ以上のダイヤモンド砥
粒を含有したものを使用した。そして、最後に孔を開け
た金属板を当て、その上からスパッタリング法によって
チタンを堆積させることにより電極を形成した。
【００１３】電極はチタンだけでも形成可能だがはんだ
の拡散のことを考慮するとチタン−ニッケル−銀やチタ
ン−モネル−銀などにしたほうが望ましい。次に、それ
ぞれの基板に縦に電圧を印加したときの電圧電流特性か
ら電極の比接触抵抗を計算した。ところで、このとき用
いる砥石の粒度はオーミック性電極ができるかどうかに
大きく影響する。図２はシリコン基板の表面仕上げの状
態、即ち、シリコン基板表面粗さと比接触抵抗の関係を
示した図であり、異なる粒度の砥石により（グラインド
仕上げ 粒度４μｍ、粒度８μｍ、粒度 ２１μｍ）、
及び鏡面仕上げ、ラップ仕上げの砥石によりそれぞれ研
削した。ここでラップ仕上げのものは従来の方法であ
る。
の拡散のことを考慮するとチタン−ニッケル−銀やチタ
ン−モネル−銀などにしたほうが望ましい。次に、それ
ぞれの基板に縦に電圧を印加したときの電圧電流特性か
ら電極の比接触抵抗を計算した。ところで、このとき用
いる砥石の粒度はオーミック性電極ができるかどうかに
大きく影響する。図２はシリコン基板の表面仕上げの状
態、即ち、シリコン基板表面粗さと比接触抵抗の関係を
示した図であり、異なる粒度の砥石により（グラインド
仕上げ 粒度４μｍ、粒度８μｍ、粒度 ２１μｍ）、
及び鏡面仕上げ、ラップ仕上げの砥石によりそれぞれ研
削した。ここでラップ仕上げのものは従来の方法であ
る。
【００１４】その後このシリコン基板の電圧−電流特性
から、電極の比接触抵抗を計算した。この結果、鏡面仕
上げでは空乏層に遮断され逆方向電流（半導体から金属
へ向かう電流）はほとんどないためオーミック性電極は
取れず、また砥石の粒度は少なくとも８μｍ以上でない
とオーミック性電極が取れないことが分かった。図３は
表面仕上げ方法と比接触抵抗との関係を示している。研
削砥石の粒度が小さいと（粒度４μｍ）一部の面は整流
性を示していた。粒度を８μｍ以上とするのは、研削砥
石の粒度が大きいほど比接触抵抗が低くなるためであ
る。従って、研削砥石粒度が小さすぎては良好なオーミ
ック性が取れない。
から、電極の比接触抵抗を計算した。この結果、鏡面仕
上げでは空乏層に遮断され逆方向電流（半導体から金属
へ向かう電流）はほとんどないためオーミック性電極は
取れず、また砥石の粒度は少なくとも８μｍ以上でない
とオーミック性電極が取れないことが分かった。図３は
表面仕上げ方法と比接触抵抗との関係を示している。研
削砥石の粒度が小さいと（粒度４μｍ）一部の面は整流
性を示していた。粒度を８μｍ以上とするのは、研削砥
石の粒度が大きいほど比接触抵抗が低くなるためであ
る。従って、研削砥石粒度が小さすぎては良好なオーミ
ック性が取れない。
【００１５】次に図４に、エッチング時間とＸ線の半値
幅との関係を示す。11は粒度4 μm の砥石によって研削
した面、12は粒度21μm の砥石によって研削した面、13
は研摩した面である。４枚ずつ３方法で加工処理した計
12枚の基板をフッ酸と硝酸の混合溶液に1 分3 分6 分 1
0 分それぞれ浸漬した後、Ｘ線回折法によってシリコン
の(400) 回折線の半値幅を求めた。半値幅とエッチング
時間との関係から、加工処理面の表面近傍の結晶状態が
わかる。その結果、粒度が大きな砥石による研削面ほど
結晶性が失われている。また、加工面の結晶性が失われ
ている面ほど比接触抵抗が低い。
幅との関係を示す。11は粒度4 μm の砥石によって研削
した面、12は粒度21μm の砥石によって研削した面、13
は研摩した面である。４枚ずつ３方法で加工処理した計
12枚の基板をフッ酸と硝酸の混合溶液に1 分3 分6 分 1
0 分それぞれ浸漬した後、Ｘ線回折法によってシリコン
の(400) 回折線の半値幅を求めた。半値幅とエッチング
時間との関係から、加工処理面の表面近傍の結晶状態が
わかる。その結果、粒度が大きな砥石による研削面ほど
結晶性が失われている。また、加工面の結晶性が失われ
ている面ほど比接触抵抗が低い。
【００１６】図５に、種々の方法で加工処理した面に電
極を堆積し形成した電界効果トランジスタの寄生ダイオ
ードの順方向特性を示す。順方向電圧の高い順に、粒度
4 μm の砥石により研削した面、粒度21μm の砥石によ
り研削した面、研摩した面となる。粒度4 μm の砥石に
よって研削した面に形成した電極は整流性となり、寄生
ダイオードの順方向電圧は1.4 V となる。粒度21μm の
砥石によって研削すると電極はオーム性となり、寄生ダ
イオードの順方向電圧は0.9Vとなる。
極を堆積し形成した電界効果トランジスタの寄生ダイオ
ードの順方向特性を示す。順方向電圧の高い順に、粒度
4 μm の砥石により研削した面、粒度21μm の砥石によ
り研削した面、研摩した面となる。粒度4 μm の砥石に
よって研削した面に形成した電極は整流性となり、寄生
ダイオードの順方向電圧は1.4 V となる。粒度21μm の
砥石によって研削すると電極はオーム性となり、寄生ダ
イオードの順方向電圧は0.9Vとなる。
【００１７】
【効果の説明】本発明により、高価な材料を使用する事
なく研摩のような手間のかかる方法によらず、容易にオ
ーム性電極を形成することができることによりシリコン
基板を薄く加工できるようにして半導体装置の小型化に
も貢献し産業上利用可能性大なるものである。
なく研摩のような手間のかかる方法によらず、容易にオ
ーム性電極を形成することができることによりシリコン
基板を薄く加工できるようにして半導体装置の小型化に
も貢献し産業上利用可能性大なるものである。
【図１】本発明方法によって製造した半導体チップの断
面図
面図
【図２】シリコン基板表面粗さと比接触抵抗との関係図
【図３】表面仕上げ方法と比接触抵抗との関係図
【図４】エッチング時間とＸ線回折の半値幅との関係図
【図５】表面仕上げ方法と寄生ダイオードの特性との関
係図
係図
１ ソース電極 ２ ゲート電極 ３ ゲート酸化膜 ４ ソース拡散領域 ５ チャネル拡散領域 ６ ｎ型エピタキシャル層 ７ ｎ ＋ 型シリコン基板 ８ 加工歪層 ９ ドレイン電極 10 粒度4 μm 砥石によって研削した面 11 粒度21μm 砥石によって研削した面 12 研摩した面 13 粒度8 μm 砥石によって研削した面 鏡面研摩した面
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−236225（ＪＰ，Ａ) 特開 昭56−142633（ＪＰ，Ａ) 特開 昭63−18695（ＪＰ，Ａ) 特開 平４−245652（ＪＰ，Ａ) 特開 平７−201564（ＪＰ，Ａ) 特開 平７−50477（ＪＰ，Ａ) 特開 平６−260751（ＪＰ，Ａ) 特開 平６−252091（ＪＰ，Ａ) 特開 平６−208959（ＪＰ，Ａ) 特開 昭62−43123（ＪＰ，Ａ) 特開 昭60−200966（ＪＰ，Ａ) 特開 昭59−220937（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/28 H01L 21/304 621
Claims (3)
- 【請求項１】比抵抗0.01Ωcm以上のシリコン基板表面に
エピタキシャル層を形成し、該エピタキシャル層の表面
に少なくとも不純物を拡散し電極を形成した後、前記シ
リコン基板裏面を粒度8 μm 以上の砥石によって研削
し、該シリコン基板裏面にチタニウムを堆積することに
よって、オーム性電極を形成する半導体チップの製造方
法。 - 【請求項２】比抵抗0.01Ωcm以上のシリコン基板表面に
エピタキシャル層を形成し、該エピタキシャル層の表面
に少なくとも不純物を拡散し電極を形成した後、前記シ
リコン基板裏面を粒度8 μm 以上の砥石によって研削
し、該シリコン基板裏面にチタニウム−ニッケル−銀を
順次堆積することによって、オーム性電極を形成する半
導体チップの製造方法。 - 【請求項３】前記シリコン基板及び前記エピタキシャル
層はｎ型であることを特徴とする請求項１又は請求項２
のいずれか１項記載の前記半導体チップの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11405694A JP3288854B2 (ja) | 1994-04-28 | 1994-04-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11405694A JP3288854B2 (ja) | 1994-04-28 | 1994-04-28 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07302769A JPH07302769A (ja) | 1995-11-14 |
| JP3288854B2 true JP3288854B2 (ja) | 2002-06-04 |
Family
ID=14627935
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11405694A Expired - Fee Related JP3288854B2 (ja) | 1994-04-28 | 1994-04-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3288854B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4885426B2 (ja) | 2004-03-12 | 2012-02-29 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置、半導体装置及びその製造方法 |
| JP2008300541A (ja) * | 2007-05-30 | 2008-12-11 | Sumitomo Electric Ind Ltd | 半導体発光素子及びそれに用いる素子形成用基板 |
| JP5460975B2 (ja) * | 2008-05-23 | 2014-04-02 | 株式会社デンソー | 半導体装置の製造方法 |
-
1994
- 1994-04-28 JP JP11405694A patent/JP3288854B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07302769A (ja) | 1995-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0719452B1 (en) | Bonded wafer process incorporating diamond insulator | |
| JP2513055B2 (ja) | 半導体装置の製造方法 | |
| US20090286354A1 (en) | Semiconductor chip having gettering layer, and method for manufacturing the same | |
| US9685333B2 (en) | Manufacturing method of silicon carbide semiconductor device | |
| US20110076840A1 (en) | Method of Manufacturing a Fast Recovery Rectifier | |
| US9954065B2 (en) | Method of forming a semiconductor device and semiconductor device | |
| US5897362A (en) | Bonding silicon wafers | |
| US5789308A (en) | Manufacturing method for wafer slice starting material to optimize extrinsic gettering during semiconductor fabrication | |
| US3445735A (en) | High speed controlled rectifiers with deep level dopants | |
| US4837177A (en) | Method of making bipolar semiconductor device having a conductive recombination layer | |
| US3488235A (en) | Triple-epitaxial layer high power,high speed transistor | |
| JP3288854B2 (ja) | 半導体装置の製造方法 | |
| JP2004128037A (ja) | 半導体装置の製造方法 | |
| JP3528880B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP3171322B2 (ja) | Ｓｏｉ基板およびその製造方法 | |
| JP3498672B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| CN112951708B (zh) | 一种复合衬底及其制备方法、复合薄膜 | |
| US5289031A (en) | Semiconductor device capable of blocking contaminants | |
| JPH05291186A (ja) | 半導体チップの表面上に金属コンタクトを形成する方法 | |
| JPH0212920A (ja) | 半導体装置の製造方法 | |
| JP2004103919A (ja) | 半導体ウェーハ及びその製造方法並びに半導体装置 | |
| US20230238442A1 (en) | Semiconductor device with metal nitride layer and a method of manufacturing thereof | |
| EP1174918B1 (en) | Method of copper transport prevention by a sputtered gettering layer on backside of wafer | |
| JPH02260428A (ja) | 半導体基板及び半導体装置 | |
| JPH07307306A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080315 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090315 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100315 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100315 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110315 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110315 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120315 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120315 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130315 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130315 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140315 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |