CN109768026B - 埋入式基板及其制作方法 - Google Patents

Abstract

本发明实施例提供了一种埋入式基板及其制作方法，涉及电子元件封装技术领域，用于解决现有的埋入式基板的厚度大以及制作成本高的问题。该埋入式基版包括承载层，所述承载层内设置有电子元件、至少两层连接柱和至少一层再分布走线层，每相邻的两层连接柱的端面之间通过一层再分布走线层信号连接；所述承载层外设置有两个线路层，其中一个线路层设置于承载层的第一表面，另一个线路层设置于承载层的第二表面；且设置于第一表面的线路层与至少两层连接柱中距离第一表面最近的一层连接柱信号连接；设置于第二表面的线路层分别与电子元件的引脚以及至少两层连接柱中距离第二表面最近的一层连接柱信号连接。

Description

埋入式基板及其制作方法

技术领域

本发明涉及电子元件封装技术领域，尤其涉及一种埋入式基板及其制作方法。

背景技术

随着电子产品朝着微型化、轻便化和多功能化方向发展，埋入式基板成为电子元件封装技术领域的研究热点。

如图1所示，现有的埋入式基板包括承载层10、多个铜柱20、线路层30、绝缘层40、防焊层50和芯片60，其中，芯片60埋设在在承载层10内，承载层10的底面和顶面均依次层叠设置有位于内层的线路层30和位于外层的线路层30，位于内层的线路层30和位于外层的线路层30之间设置有绝缘层40，且位于内层的线路层30和位于外层的线路层30之间通过设置在绝缘层40中的连接线31信号连接；多个铜柱20设置在承载层10内，且铜柱20的顶端面和底端面分别与位于内层的两个线路层30互连。

然而，随着芯片60的输入/输出(I/O)接口数的增多，设置在承载层10的顶面和底面的线路层30以及绝缘层40也会增多，导致埋入式基板的厚度较大；此外，在上述埋入式基板的制作过程中，芯片受损的几率也较高，抬升了埋入式基板的制作成本。

发明内容

为了解决上述问题，本发明实施例提供了一种埋入式基板及其制作方法，用于减小埋入式基板的厚度，以及降低埋入式基板的制作成本。

第一方面，本发明实施例提供了一种埋入式基板，该埋入式基板包括：

具有第一表面和第二表面的承载层，所述第一表面和所述第二表面相对；

设置于所述承载层内的电子元件、至少两层连接柱和至少一层再分布走线层，每层连接柱包括多个连接柱，且所述多个连接柱的长度方向指向所述第一表面和所述第二表面；每相邻的两层连接柱的端面之间通过一层所述再分布走线层信号连接；

设置于所述承载层外的两个线路层，所述两个线路层中的一个线路层设置于所述第一表面，另一个线路层设置于所述第二表面；且设置于所述第一表面的线路层与所述至少两层连接柱中距离所述第一表面最近的一层连接柱信号连接，设置于所述第二表面的线路层分别与所述电子元件的引脚以及所述至少两层连接柱中距离所述第二表面最近的一层连接柱信号连接。

与现有技术相比，本发明实施例提供的埋入式基板具有如下优点：

本发明实施例提供的埋入式基板中，由于承载层内的连接柱分层设置，且相邻的两层连接柱之间采用再分布走线层连接，采用这样的设计，提高了连接柱的利用率以及承载层内的空间利用率，并通过再分布走线层替代了现有技术中设置在承载层外的一部分线路层，使得承载层的第一表面和第二表面各仅需设置一个线路层，与现有技术中承载层的第一表面和第二表面各需要设置多层线路层相比，明显减小了埋入式基板的厚度。另外，由于本发明实施例中承载层的第一表面和第二表面各仅需设置一层线路层，因此在承载层外也就不需要设置用于隔离相邻的两层线路层的绝缘层，从而进一步地减小了埋入式基板的厚度。

结合第一方面，在第一方面的第一种可能的实现方式中，在相邻的两层连接柱中，位于上层的连接柱与位于下层的连接柱错位设置。

结合第一方面，在第一方面的第二种可能的实现方式中，在相邻的两层连接柱中，位于上层的连接柱与位于下层的连接柱至少部分堆叠设置。

结合第一方面，在第一方面的第三种可能的实现方式中，所述承载层包括层叠设置的至少两层承载单元，每层所述承载单元内设置有一层连接柱。

结合第一方面的第三种可能的实现方式，在第一方面的第四种可能的实现方式中，所述连接柱与所述再分布走线层信号连接的端面，露出该连接柱所在的承载单元的顶面或底面。

结合第一方面，在第一方面的第五种可能的实现方式中，所述第一表面为所述承载层的顶面，所述第二表面为所述承载层的底面。

结合第一方面的第五种可能的实现方式，在第一方面的第六种可能的实现方式中，所述至少两层连接柱中距离所述第一表面最近的一层连接柱为顶层连接柱，所述至少两层连接柱中距离所述第二表面最近的一层连接柱为底层连接柱。

结合第一方面，在第一方面的第七种可能的实现方式中，所述承载层的第一表面和第二表面均设置有一层覆盖对应所述线路层的防焊层，且每个所述防焊层设置有用于暴露部分所述线路层的开窗。

第二方面，本发明实施例提供一种埋入式基板的制作方法，所述制作方法包括：

提供一金属载板；

在所述金属载板上形成承载层，所述承载层具有相对的第一表面和第二表面，所述承载层内设置有至少两层连接柱和至少一层再分布走线层，每层连接柱包括多个连接柱，且所述多个连接柱的长度方向指向所述第一表面和所述第二表面；每相邻的两层连接柱的端面之间通过一层所述再分布走线层信号连接；

去除所述金属载板；

对所述第一表面和所述第二表面进行研磨，使所述至少两层连接柱中距离所述第一表面最近的一层连接柱的一端面露出所述第一表面，使所述至少两层连接柱中距离所述第二表面最近的一层连接柱的一端面露出所述第二表面；

对所述承载层的设定区域进行刻蚀，形成贯穿所述第一表面和所述第二表面的腔室；

在所述腔室内安装电子元件，并用封装材料填满所述腔室；

在所述第一表面和所述第二表面各形成一线路层，设置于所述第一表面的线路层与所述至少两层连接柱中距离所述第一表面最近的一层连接柱信号连接，设置于所述第二表面的线路层分别与所述电子元件的引脚以及所述至少两层连接柱中距离所述第二表面最近的一层连接柱信号连接。

与现有技术相比，本发明实施例提供的埋入式基板的制作方法具有如下优点：

采用本发明实施例提供的埋入式基板的制作方法，由于承载层内的连接柱分层设置，且相邻的两层连接柱之间采用再分布走线层连接，采用这样的设计，提高了连接柱的利用率以及承载层内的空间利用率，并通过再分布走线层替代了设置在承载层外的一部分线路层，使得承载层的第一表面和第二表面各仅需设置一个线路层，与现有技术中在第一表面和第二表面均需要制作多层线路层相比，本发明实施例中承载层外的线路层数量明显减少，因此与现有技术相比，本发明实施例中在承载层外重复制成线路层的次数明显减少，从而减少了在制作线路层时芯片受损的几率，降低了埋入式基板的制作成本。此外，由于再分布走线层位于承载层的内部，且再分布走线层的制作先于将电子元件埋入承载层内，因此，在制作再分布走线层时，由于此时电子元件还未装入承载层内，因此，电子元件不会在此过程中受到损伤，从而降低了电子元件受损的几率，进一步降低了埋入式基板的制作成本。

此外，采用本发明实施例提供的埋入式基板的制作方法制作的埋入式基板中，由于将承载层内的连接柱分层设置，且相邻的两层连接柱之间采用再分布走线层连接，采用这样的设计，提高了连接柱的利用率以及承载层内的空间利用率，并通过再分布走线层替代了现有技术中设置在承载层的第一表面和第二表面的一部分线路层，使得承载层的第一表面和第二表面各仅需设置一层线路层，与现有技术中承载层的第一表面和第二表面各需要设置多层线路层相比，明显减小了埋入式基板的厚度。此外，由于在承载层第一表面和第二表面各仅需设置一层线路层，因此，在承载层外也就不需要设置用于隔离相邻的两层线路层的绝缘层，从而进一步减小了埋入式基板的厚度。

结合第二方面，在第二方面的第一种可能的实现方式中，当所述承载层内设置有两层连接柱时，在所述金属载板上形成所述承载层的步骤包括：

在所述金属载板上形成底层连接柱；

在所述金属载板上形成覆盖底层连接柱的底层承载单元；

对底层承载单元的顶面进行研磨，使底层连接柱的顶端面露出所述底层承载单元的顶面；

在底层承载单元的顶面以及底层连接柱的顶端面形成一再分布走线层，所述再分布走线层与底层连接柱的顶端面信号连接；

在所述再分布走线层上形成顶层连接柱，所述顶层连接柱的底端面与再分布走线层信号连接；

在所述底层承载单元的顶面以及所述再分布走线层形成覆盖顶层连接柱的顶层承载单元；

对顶层承载单元的顶面进行研磨，使顶层连接柱的顶端面露出所述顶层承载单元的顶面。

结合第二方面的第一种可能的实现方式，在第二方面的第二种可能的实现方式中，当所述承载层内设置有三层或三层以上连接柱时，在所述金属载板上形成所述承载层的步骤还包括：

依次重复形成所述再分布走线层的步骤、形成所述顶层连接柱的步骤、形成所述顶层承载单元以及对所述顶层承载单元的顶面研磨的步骤，直至形成所需层数的连接柱和承载单元。

结合第二方面，在第二方面的第三种可能的实现方式中，在所述腔室内安装电子元件的步骤包括：

利用胶带将电子元件安装在所述腔室内，且所述电子元件的引脚朝向所述承载层的第二表面；

采用封装材料填满所述腔室；

去除所述胶带，所述电子元件的引脚露出所述承载层的第二表面。

除了上面所描述的本发明实施例解决的技术问题、构成技术方案的技术特征以及由这些技术方案的技术特征所带来的有益效果外，本发明实施例提供的埋入式基板及其制作方法所能解决的其他技术问题、技术方案中包含的其他技术特征以及这些技术特征带来的有益效果，将在具体实施方式中作出进一步详细的说明。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术中埋入式基板的示意图；

图2为本发明实施例中一种埋入式基板的示意图；

图3为本发明实施例中另一种埋入式基板的示意图；

图4为本发明实施例中另一种埋入式基板的示意图；

图5为图2中再分布走线层位于A区中的局部示意图；

图6为本发明实施例提供埋入式基板的制作流程图；

图7为图6中步骤S200的一种可能实现方式的流程图；

图8为图6中步骤S600的一种可能实现方式的流程图；

图9a为本发明实施例中金属载板的示意图；

图9b为本发明实施例中形成有底层铜柱的示意图；

图9c为本发明实施例中形成有底层承载单元的示意图；

图9d为本发明实施例中形成再分布走线层的示意图；

图9e为本发明实施例中形成顶层铜柱的示意图；

图9f为本发明实施例中形成顶层承载单元的示意图；

图9g为本发明实施例中去除金属载板后承载层的示意图；

图9h为本发明实施例中形成腔室的承载层的示意图；

图9i为本发明实施例中安装有芯片的承载层的示意图；

图9j为本发明实施例中去除胶带后承载层的示意图。

附图标记说明：

10-承载层， 11-底层承载单元，

12-顶层承载单元， 13-腔室，

14-封装结构， 20-铜柱，

30-线路层， 31-连接线，

40-绝缘层， 50-防焊层，

60-芯片， 61-引脚，

70-再分布走线层， 80-开窗，

90-金属载板， 91、92、93-掩膜版，

94-光阻干膜， 95-胶带。

具体实施方式

本申请的发明人在研究过程中发现，现有的埋入式基板厚度较大以及制作成本高的原因主要在于：随着芯片功能的增多，芯片的输入/输出(I/O)接口数也相应增多，使得设置在承载层外部，即设置在承载层的顶面和底面的线路层及绝缘层的数量也会增多，导致埋入式基板的厚度增大。另外，在现有的埋入式基板制作过程中，通常在芯片埋入承载层内后，再在承载层的顶面和底面分别形成各线路层，即现有技术中通常采用先埋入芯片后形成线路层的方式制作埋入式基板，采用这种制作流程，使得在承载层的顶面和底面分别形成各线路层时增加了芯片受损的几率，从而抬升了埋入式基板的制作成本。

针对上述缺陷，本发明实施例提供的埋入式基板中，将承载层内的连接柱分层设置，且相邻的两层连接柱之间采用再分布走线层连接，采用这样的设计，提高了连接柱的利用率以及承载层内的空间利用率，并通过再分布走线层替代了现有技术中设置在承载层的顶面和底面的一部分线路层，使得承载层的顶面和底面各仅需设置一层线路层，与现有技术中承载层的顶面和底面各需要设置多层线路层相比，明显减小了埋入式基板的厚度。另外，由于在承载层的顶面和底面各仅需设置一层线路层，因此，在承载层外也就不需要设置用于隔离相邻的两层线路层的绝缘层，从而进一步减小了埋入式基板的厚度。

此外，本发明实施例提供的埋入式基板的制作过程中，由于在承载层的第一表面和第二表面各仅需设置一个线路层，与现有技术中在第一表面和第二表面均需要制作多层线路层相比，本发明实施例中承载层外的线路层数量明显减少，因此与现有技术相比，本发明实施例中在承载层外重复制成线路层的次数减少，从而减少了在制作线路层时芯片受损的几率，降低了埋入式基板的制作成本。此外，由于再分布走线层位于承载层的内部，且再分布走线层的制作先于将电子元件埋入承载层内，因此，在制作再分布走线层时，由于此时电子元件还未装入承载层内，因此，电子元件不会在此过程中受到损伤，从而降低了电子元件受损的几率，进一步降低了埋入式基板的制作成本。

为了使本发明实施例的上述目的、特征和优点能够更加明显易懂，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其它实施例，均属于本发明保护的范围。

需要说明的是：本发明实施例中的连接柱为可传递信号的柱状体，如铜柱、金柱和银柱，为了节约制作成本，连接柱可选用铜柱；电子元件可以为有源电子元件，如芯片、二极管、晶体管，也可以为无源电子元件，如电阻器、电感器或电容器。下面实施例中将以连接柱为铜柱，电子元件为芯片为例进行描述，连接柱为其他柱状体时的设置方式与连接柱为铜柱的设置方式基本相同，电子元件为其他电子元件时的设置方式与电子元件为芯片时的设置方式基本相同，相互参见即可。

请参阅图2-图5，本发明实施例提供的埋入式基板包括承载层10、铜柱20、线路层30、芯片60和再分布走线层70，其中：

承载层10用于封装芯片60、铜柱20以及再分布走线层70，以及为芯片60、铜柱20以及再分布走线层70提供保护，此外承载层10还用于隔离多个铜柱20，使位于同一层中的多个铜柱20相互绝缘。承载层10可选用聚合物材料制作，如采用酚醛树脂、环氧树脂、聚亚酸胺树脂、环氧丙烯酸酯、含有玻璃纤维的环氧树脂或含有玻璃纤维的环氧丙烯酸酯等材料制作。

承载层10通常为平板状结构，承载层10具有第一表面和第二表面，第一表面和第二表面相对，承载层10的第一表面可以为承载层10的顶面，承载层10的第二表面为承载层10的底面；或者，承载层10的第一表面可以为承载层10的底面，承载层10的第二表面为承载层10的顶面。以图2所示的埋入式基板的摆放方位为例，第一表面为承载层10的顶面，第二表面为承载层10的底面。承载层10的第一表面和第二表面分别用于承载设置其上的线路层和防焊层。

承载层10内设置有至少两层铜柱，每层铜柱包括多个铜柱20，且同一层中的多个铜柱20之间由承载层10隔开。各层铜柱均位于承载层10的第一表面和第二表面之间，且各层铜柱均与承载层10的第一表面或第二表面平行；铜柱20的长度方向一般指向承载层10的第一表面和第二表面，在一种可能实现方式中，铜柱20的长度方向垂直指向承载层10的第一表面和第二表面，也就是说，铜柱20垂直与承载层10的第一表面和第二表面。

铜柱20的形状可选用圆柱形，也可选用顶面小、底面大的圆台形，本实施例中对铜柱20的形状不做限定。相邻的两层铜柱之间通过再分布走线层(Redistribution Layer，简称为RDL)70互连，例如图2所示，位于顶层的铜柱20和位于底层的铜柱20之间设置有再分布走线层70，例如图5所示，再分布走线层70为具有设定图案的电路层，再分布走线层70用于信号连接相邻的两层铜柱，使相邻的两层铜柱电性互连。再分布走线层70的层数通常比铜柱20的层数少一层，举例来说，承载层10内设置有n层铜柱，则再分布走线层70的层数通常为n-1层，n为大于或等于2的自然数。

示例性地，如图2所示，该实施例中承载层10内设置了两层铜柱和一层再分布走线层70，再分布走线层70位于上、下两层铜柱之间，其中位于上层的铜柱20的底端面(下端面)与位于下层的铜柱20的顶端面(上端面)之间通过再分布走线层70互连。又如，如图4所示，该实施例中承载层10内设置了三层铜柱和两层再分布走线层70，两层再分布走线层70分别位于上、中、下三层铜柱之间，其中，位于最上层的铜柱20的底端面(下端面)与位于中间层的铜柱20的顶端面(上端面)之间通过一再分布走线层70互连，位于中间层的铜柱20的底端面(下端面)与位于最底层的铜柱20的顶端面(上端面)之间通过另一再分布走线层70互连。

承载层10外设置有两个线路层30，其中一个线路层30设置于承载层10的第一表面，另一个线路层30设置于承载层10的第二表面，且设置于第一表面的线路层30与至少两层铜柱中距离第一表面最近的一层铜柱信号连接，设置于第二表面的线路层30与至少两层铜柱中距离第二表面最近的一层铜柱信号连接。举例来说，如图2所示，两层铜柱中距离承载层10的第一表面最近的一层铜柱为顶层铜柱，两层铜柱中距离承载层10的第二表面最近的一层铜柱为底层铜柱，位于承载层10的第一表面的线路层30与顶层铜柱的顶端面信号连接，位于承载层10的第二表面的线路层30与底层铜柱的底端面信号连接。

承载层10内还设置有芯片60，芯片60位于铜柱20旁。在一种可能的实现方式中，承载层10内设置有腔室，芯片60被封装在该腔室内，铜柱20位于腔室外。芯片60的数量不限于一个，也可以是两个或两个以上，本实施例中对此不做限定。芯片60的引脚61与两个线路层30中的一个线路层信号连接，使得芯片60、两个线路层30、至少两层铜柱以及位于每相邻的两层铜柱之间的再分布走线层70之间互连，从而实现相应的功能。

在本发明实施例中，由于承载层10内的铜柱20分层设置，且相邻的两层铜柱之间采用再分布走线层70连接，采用这样的设计，提高了铜柱20的利用率以及承载层10内的空间利用率，并通过再分布走线层70替代了现有技术中设置在承载层10外的一部分线路层，使得承载层10的第一表面和第二表面各仅需设置一个线路层30，与现有技术中承载层的第一表面和第二表面各需要设置多层线路层30相比，明显减小了埋入式基板的厚度。另外，由于本发明实施例中承载层10的第一表面和第二表面各仅需设置一层线路层30，因此在承载层10外也就不需要设置用于隔离相邻的两层线路层30的绝缘层，从而进一步地减小了埋入式基板的厚度。同时，本发明实施例中，通过在承载层10内设置再分布走线层70，可使铜柱20在承载层10内灵活设置，设计灵活性更大。

在上述实施例中，承载层10内设置有至少两层铜柱，各层铜柱的排布方式有多种，可以根据实际需要进行灵活设计。在一种可能的实现方式中，例如图3所示，在相邻的两层铜柱中，位于上层的铜柱20与位于下层的铜柱20错位设置，也就是说，位于上层的多个铜柱20的位置与位于下层的多个铜柱20的位置相互错开。在另一种可能的实现方式中，例如，请参阅图2，在相邻的两层铜柱中，位于上层的铜柱20与位于下层的铜柱20至少部分堆叠设置，也就是说，位于上层的多个铜柱20中有一个铜柱20堆叠设置在位于下层多个铜柱20中的一个铜柱20正上方，或者，位于上层的多个铜柱20分别堆叠形成在位于下层的多个铜柱20的正上方，即位于上层的每个铜柱20对应的堆叠在位于下层的每个铜柱20的正上方。

在上述实施例中，承载层10内各层铜柱的形成方式有多种，以承载层10内设置有两层铜柱为例，在一种可能的实现方式中，可先形成底层铜柱和包覆底层铜柱的底层承载单元，然后在底层承载单元的顶面形成再分布走线层70，之后在再分布走线层70上形成顶层铜柱和顶层承载单元，再分布走线层70与顶层铜柱的底端面接触。又如：可以先形成底层承载单元，然后在底层承载单元中形成多个贯穿该底层承载单元的顶面和底面的多个通孔，之后将多个铜柱20分别埋入不同通孔中，以形成底层铜柱，铜柱20埋入在底层承载单元中后，铜柱20的顶端面和底端面分别与该承载单元的底面和顶面平齐；之后在底层承载单元的顶面形成再分布走线层70，再分布走线层70与位于其下的铜柱的顶端面接触，然后以同样的方式，在再分布走线层70上形成顶层铜柱和顶层承载单元，再分布走线层70与顶层铜柱的底端面接触。

为了便于使相邻的两层铜柱与再分布走线层70互连，在一种可能的实现方式中，铜柱20与再分布走线层70信号连接的端面，露出该铜柱所在的承载单元的顶面或底面。以方便铜柱20与再分布走线层70信号连接。以图2所示埋入式基板为例，在形成底层铜柱和包覆底层铜柱的底层承载单元后，对底层承载单元的顶面进行研磨，使得底层铜柱中的各铜柱的顶端面露出底层承载单元的顶面，以便于底层铜柱中的各铜柱的顶端面与再分布走线层70信号连接。需要说明的是，本实施例中底层铜柱中的各铜柱的顶端面露出底层承载单元的顶面，通常是指底层铜柱中的各铜柱的顶端面与底层承载单元的顶面平齐，或略低于底层承载单元的顶面。

请参阅图2-图4，在一种可能的实现方式中，承载层10的第一表面和第二表面还均设置有覆盖对应线路层30的防焊层50，防焊层50设置有用于暴露部分线路层30的开窗80。防焊层50用于防止线路层30上不需要焊接的区域暴露在空气中，对于线路层30上需要焊接的区域进行开窗80，以方便焊接。

请参阅图6和图2，本发明实施例还提供了一种埋入式基板的制作方法，该制作方法包括：

步骤S100、提供一金属载板；

请参阅图9a，金属载板90为制作承载层10时使用的一个过程载板，当完成承载层10制作后需要将金属载板90从承载层10上去除。金属载板90的形状本实施例中不做限定，可以为矩形板、圆形板或其他多边形板，例如本实施例采用矩形板。金属载板90可以为铜板、铝板、不锈钢板或铝合金板等，例如本实施例中采用铜板作为金属载板90。

步骤S200、在金属载板90上形成承载层10，承载层10具有相对的第一表面和第二表面，承载层10内设置有至少两层连接柱和至少一层再分布走线层70，每层连接柱包括多个连接柱，且多个连接柱的长度方向指向承载层10的第一表面和第二表面；每相邻的两层连接柱之间通过再分布走线层70信号连接；

在步骤S200中，承载层10的第二表面与金属载板90接触，或，承载层10的第一表面与金属载板90接触，在本实施例中承载层10的第二表面与金属载板90接触。连接柱为可传递信号的柱状体，如铜柱、金柱和银柱，为了节约制作成本，本实施例中连接柱为铜柱，下面的步骤将以连接柱为铜柱为例进行描述。承载层10内铜柱20的层数可以为两层或两层以上，再分布走线层70的层数通常比铜柱20的层数少一层，例如，承载层10内设置有三层铜柱，则再分布走线层70的层数为二层。

以制作承载层10内设置有两层铜柱为例，请参阅图7，在一种可能的实现方式中，步骤S200包括：

步骤S201、在金属载板90上形成底层铜柱；

在金属载板90上形成底层铜柱(也可称为位于底层的铜柱)，一般可以采用如下两种可能实现方式。

请参阅图9b，其中一种可能实现方式包括：首先在金属载板90的上表面覆盖一层掩膜版91，掩膜版91中设置有多个开口；然后通过电镀、沉积、溅射或蒸镀等工艺向掩膜版91的各开口内沉积金属粉末，然后取下掩膜版91，从而在金属载板90的上表面形成位于底层的铜柱20。

另一种可能实现方式包括：首先通过电镀、沉积、溅射或蒸镀等工艺在金属载板的上表面形成一层铜膜，然后在铜膜的上表面贴上一层光阻干膜，接下来通过掩膜、曝光、显影等工艺形成位于底层的铜柱。采用此种实现方式，铜柱形成后，需要清洗去除光阻干膜。值得一提的是，光阻干膜通常选用负性光阻干膜，负性光阻干膜曝光的部分会形成不溶于弱碱(碳酸钠)的交联聚合物，未曝光的部分会被弱碱分解掉；显影一般采用弱碱碳酸钠显影，然后清洗掉负性光阻干膜，例如采用强碱氢氧化钠清洗去除负性光阻干膜。

步骤S202、在金属载板95上形成覆盖底层铜柱的底层承载单元；

请参阅图9c，可采用注塑、热压、压合或喷涂等方式向金属载板90的上表面以及位于底层的相邻铜柱20之间的空隙注入树脂材料，树脂材料可以为酚醛树脂、环氧树脂、聚亚酸胺树脂、环氧丙烯酸酯、含有玻璃纤维的环氧树脂或含有玻璃纤维的环氧丙烯酸酯等，树脂材料凝固后形成位于金属载板90上表面的底层承载单元11，底层承载单元11覆盖位于底层的铜柱20。

步骤S203、对底层承载单元11的顶面进行研磨，使底层铜柱的顶端面露出底层承载单元11的顶面；

在金属载板90的上表面形成底层承载单元11后，可采用研磨设备研磨底层承载单元11的上表面，或者采用化学刻蚀的方式去除底层承载单元11的上表面表层，使位于底层的铜柱20的顶端面(上端面)露出底层承载单元11的上表面，以便于位于底层的铜柱的顶端面与后续形成的再分布走线层70接触。需要说明的是，本实施例中底层铜柱中的各铜柱20的顶端面露出底层承载单元11的顶面，通常是指底层铜柱中的各铜柱20的顶端面与底层承载单元11的顶面平齐，或略低于底层承载单元11的顶面。

步骤S204、在底层承载单元11的顶面以及底层铜柱的顶端面形成一再分布走线层，再分布走线层与底层铜柱的顶端面信号连接；

请参阅图9d，可先在底层承载单元11的顶面以及位于底层的铜柱20的顶端面贴上一层掩膜版92，掩膜版92中具有图案化的开口；然后，通过电镀、沉积、溅射或蒸镀等工艺向掩膜版92的开口内沉积金属粉末，然后取下掩膜版92，从而在底层承载单元11的顶面以及位于底层的铜柱20的顶端面形成具有设定图案的再分布走线层70，再分布走线层70与露出底层承载单元11的顶面的底层铜柱20的顶端面接触。

步骤S205、在再分布走线层70上形成顶层铜柱，顶层铜柱的底端面与再分布走线层70信号连接；

请参阅图9e，可先在底层承载单元11以及再分布走线层70上贴上一层掩膜版93，掩膜版93中具有多个开口，每个开口与再分布走线层70相对，然后，通过电镀、沉积、溅射或蒸镀等工艺向掩膜版93的开口内沉积金属粉末，然后取下掩膜版93，从而在再分布走线层70上形成顶层铜柱(也成为位于顶层的铜柱)，顶层铜柱的底端面与再分布走线层70接触。

步骤S206、在底层承载单元11的顶面以及再分布走线层70形成覆盖顶层铜柱的顶层承载单元；

请参阅图9f，可采用注塑、热压、压合或喷涂等方式向底层承载单元11的顶面以及再分布走线层70的上表面以及位于顶层的铜柱20之间的空隙注入树脂材料，树脂材料可以为酚醛树脂、环氧树脂、聚亚酸胺树脂、环氧丙烯酸酯、含有玻璃纤维的环氧树脂或含有玻璃纤维的环氧丙烯酸酯等，树脂材料凝固后形成位于底层承载单元11的顶面以及再分布走线层70上的顶层承载单元12，顶层承载单元12覆盖位于顶层的铜柱20。

步骤S207、对顶层承载单元12的顶面进行研磨，使顶层铜柱的顶端面露出顶层承载单元12的顶面。

可采用研磨设备研磨顶层承载单元12的上表面，或者采用化学刻蚀的方式去除顶层承载单元12的上表面表层，使位于顶层的铜柱20的顶端面(上端面)露出顶层承载单元12的上表面。需要说明的是，本实施例中顶层铜柱中的各铜柱20的顶端面露出顶层承载单元12的顶面，通常是指顶层铜柱中的各铜柱20的顶端面与顶层承载单元12的顶面平齐，或略低于顶层承载单元12的顶面。

以上步骤S201-步骤207是承载层10内设置有两层铜柱时的一种可能实现方式，对于承载层10内设置有三层或三层以上铜柱时，可以重复步骤S204-步骤S207，即依次重复形成再分布走线层70的步骤、形成顶层铜柱20的步骤、形成顶层承载单元12以及对顶层承载单元12的顶面研磨的步骤，直至形成所需层数的铜柱。

步骤S300、去除金属载板95；

进行上述步骤S100-步骤S200后，形成的如图9f所示的承载层10，为了便于后续在承载层10的第一表面和第二表面分别形成一线路层30，当完成承载层10制作后需要将金属载板90从承载层10上去除，去除金属载板90后结构承载层如图9g所示。去除金属载板90的方式有多种，例如采用研磨设备研磨金属载板90，或采用刻蚀液刻蚀金属载板90，直至与金属载板90接触的承载层10的第一表面或第二表面；在一种较佳的实现方式中，可使用外力使金属载板90与承载层10分离，从而将金属载板90从承载层10上取下，分离后的金属载板90可以重复使用，以节约成本。

步骤S400、对承载层10的第一表面和第二表面进行研磨，使至少两层铜柱中距离第一表面最近的一层铜柱的一端面露出第一表面，使至少两层铜柱中距离第二表面最近的一层铜柱的一端面露出第二表面；

示例性地，可以采用研磨设备分别研磨承载层10的顶面和底面，或者采用刻蚀液刻蚀的方式分别去除承载层10的顶面或底面，使位于最顶层的铜柱20的顶端面露出承载层10的第一表面，位于最底层的铜柱20的底端面露出承载层10的第二表面，以便于铜柱20的顶端面或底端面与后续形成在承载层10的第一表面和第二表面的线路层信号连接。需要说明的是，本实施例中最底层的铜柱20的底端面露出承载层10的第二表面，通常是指最底层的铜柱20的底端面与承载层10的第二表面平齐，或者，略收于承载层10的第二表面内；同理，最顶层的铜柱20的顶端面露出承载层10的第一表面，通常是指最顶层的铜柱20的顶端面与承载层10的第一表面平齐，或者，略收于承载层10的第一表面内。

步骤S500、对承载层10的设定区域进行刻蚀，形成贯穿承载层10的第一表面和第二表面的腔室；

请参阅图9h，示例性地，可先在承载层10的顶面贴上光阻干膜94，通过掩膜、曝光、显影、刻蚀等工艺在承载层10内形成腔室13，形成有腔室13的承载层如图9h所示，腔室13贯穿承载层10的顶面和底面，以便后续向腔室13内安装芯片60；形成腔室13后，去除光阻干膜94。腔室13的数量不限于一个，也可以是两个或多个。

步骤S600、在腔室13内安装电子元件，并用封装材料填满腔室13；

在步骤S600中，电子元件可以为有源电子元件，如芯片、二极管、晶体管，也可以为无源电子元件，如电阻器、电感器或电容器，也可以为芯片、二极管、晶体管、电阻器、电感器和电容器中的至少两个混合，本实施例中电子元件为芯片。

请参阅图8，在一种可能的实现方式中，步骤S600包括：

步骤S601、利用胶带95将芯片60安装在腔室13内，且芯片60的引脚朝向承载层10的第二表面；

请参阅图9i，示例性地，采用胶带95来承托芯片60，胶带95粘贴在承载层10的底面，胶带95上的芯片60位于腔室13内，芯片60的引脚61位于腔室13的底部。

步骤S602、采用封装材料填满腔室13；

请参阅图9j，在将芯片60安装在腔室13内后，采用封装材料固定芯片60，具体可采用注塑、热压、压合或喷涂等方式向腔室13内注入封装材料，封装材料凝固后形成封装结构14，封装结构14填充在腔室内除了芯片60外的空间，从而将芯片60固定在腔室13内。封装材料优选采用与承载层10相同的材料，如酚醛树脂、环氧树脂、聚亚酸胺树脂、环氧丙烯酸酯、含有玻璃纤维的环氧树脂或含有玻璃纤维的环氧丙烯酸酯等。采用与承载层10相同的材料填充腔室13，使得形成的封装结构14与承载层10之间具有较佳的结合力，提高对芯片60的封装效果。

步骤S603、去除胶带95，芯片60的引脚露出承载层10的第二表面。

可采用外力将胶带95从承载层10的底面上撕除，撕除胶带95后的产品结构如图9j所示，芯片60的引脚露出承载层10的底面，以便与形成在承载层10的底面的线路层30信号连接。

步骤S700、在承载层10的第一表面和第二表面分别形成一线路层，设置于第一表面的线路层与至少两层铜柱中距离第一表面最近的一层铜柱信号连接，设置于第二表面的线路层分别与电子元件的引脚以及至少两层铜柱中距离第二表面最近的一层铜柱信号连接。

示例性地，请参阅图2，承载层10的第一表面为承载层10的顶面，承载层10的第二表面为承载层10的底面；承载层10内设置有两层铜柱：顶层铜柱和底层铜柱。在承载层10的顶面和底面分别印刷形成一线路层30，其中，位于承载层10的顶面的线路层30与顶层铜柱的顶端面信号连接，位于承载层10的底面的线路层30与底层铜柱的底端面信号连接。

在本发明实施例提供的埋入式基板的制作方法中，由于承载层内的铜柱分层设置，且相邻的两层铜柱之间采用再分布走线层连接，采用这样的设计，可以提高铜柱的利用率和承载层的利用率，并通过再分布走线层替代了现有技术中设置在承载层外的一部分线路层，使得承载层10的第一表面和第二表面各仅需设置一个线路层30，因此，与现有技术中在第一表面和第二表面均需要制作多层线路相比，本发明实施例中承载层外的线路层的层数明显减少，因此，与现有技术相比，本发明实施例在承载层10外重复制作线路层的次数明显减少，从而减少了在制作线路层时芯片受损的几率，降低了埋入式基板的制作成本。此外，由于再分布走线层位于承载层的内部，且先制作再分布走线层、后将电子元件埋入承载层10内，因此，在制作再分布走线层时，由于在制作再分布走线层时电子元件还未埋入承载层10中，因此，电子元件不会在此过程中受到损伤，从而降低了电子元件受损的几率，从而降低了埋入式基板的制作成本。

此外，采用上述方法制作出来的埋入式基板中，由于将承载层10内的铜柱20分层设置，且相邻的两层铜柱20之间采用再分布走线层70连接，采用这样的设计，可以提高铜柱20的利用率，并通过再分布走线层替代了现有技术中设置在承载层的第一表面和第二表面的一部分线路层，使得承载层的第一表面和第二表面各仅需设置一层线路层，与现有技术中承载层的第一表面和第二表面各需要设置多层线路层相比，明显减小了埋入式基板的厚度。此外，由于在承载层10第一表面和第二表面各仅需设置一层线路层，因此，在承载层10外也就不需要设置用于隔离相邻的两层线路层的绝缘层，从而进一步减小了埋入式基板的厚度。

上述埋入式基板中，不仅可以用于封装电子元件，还可以用于封装微处理器、存储器、专用集成电路(ASIC)、逻辑电路、模拟电路、RF电路、分立器件等需要高密度封装的产品。

本说明书中各实施例或实施方式采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分相互参见即可。

在本说明书的描述中，参考术语“一个实施方式”、“一些实施方式”、“示意性实施方式”、“示例”、“具体示例”、或“一些示例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施方式或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种埋入式基板，其特征在于，包括：

具有第一表面和第二表面的承载层，所述第一表面和所述第二表面相对；

设置于所述承载层内的腔室、电子元件、至少两层连接柱和至少一层再分布走线层，所述腔室贯穿所述承载层的第一表面和第二表面，所述电子元件设置于所述腔室后引脚自所述第二表面伸出；每层连接柱包括多个连接柱，且所述多个连接柱的长度方向指向所述第一表面和所述第二表面；每相邻的两层连接柱的端面之间通过一层所述再分布走线层信号连接；所述至少两层连接柱中距离所述第一表面最近的一层连接柱的一端面露出所述第一表面，所述至少两层连接柱中距离所述第二表面最近的一层连接柱的一端面露出所述第二表面；

设置于所述承载层外的两个线路层，所述两个线路层中的一个线路层设置于所述第一表面，另一个线路层设置于所述第二表面；且设置于所述第一表面的线路层与所述至少两层连接柱中距离所述第一表面最近的一层连接柱信号连接，设置于所述第二表面的线路层分别与所述电子元件的引脚以及所述至少两层连接柱中距离所述第二表面最近的一层连接柱信号连接；

在相邻的两层连接柱中，位于上层的连接柱与位于下层的连接柱错位设置。

2.根据权利要求1所述的埋入式基板，其特征在于，在相邻的两层连接柱中，位于上层的连接柱与位于下层的连接柱至少部分堆叠设置。

3.根据权利要求1或2所述的埋入式基板，其特征在于，所述承载层包括层叠设置的至少两层承载单元，每层所述承载单元内设置有一层连接柱。

4.根据权利要求3所述的埋入式基板，其特征在于，所述连接柱与所述再分布走线层信号连接的端面，露出该连接柱所在的承载单元的顶面或底面。

5.根据权利要求2或4所述的埋入式基板，其特征在于，所述第一表面为所述承载层的顶面，所述第二表面为所述承载层的底面。

6.根据权利要求5所述的埋入式基板，其特征在于，所述至少两层连接柱中距离所述第一表面最近的一层连接柱为顶层连接柱，所述至少两层连接柱中距离所述第二表面最近的一层连接柱为底层连接柱。

7.根据权利要求1、2、4、6任一项所述的埋入式基板，其特征在于，所述承载层的第一表面和第二表面均设置有一层覆盖对应所述线路层的防焊层，且每个所述防焊层设置有用于暴露部分所述线路层的开窗。

8.一种埋入式基板的制作方法，其特征在于，所述制作方法包括：

提供一金属载板；

在所述金属载板上形成承载层，所述承载层具有相对的第一表面和第二表面，所述承载层内设置有至少两层连接柱和至少一层再分布走线层，每层连接柱包括多个连接柱，且所述多个连接柱的长度方向指向所述第一表面和所述第二表面；每相邻的两层连接柱的端面之间通过一层所述再分布走线层信号连接；

去除所述金属载板；

对所述第一表面和所述第二表面进行研磨，使所述至少两层连接柱中距离所述第一表面最近的一层连接柱的一端面露出所述第一表面，使所述至少两层连接柱中距离所述第二表面最近的一层连接柱的一端面露出所述第二表面；

对所述承载层的设定区域进行刻蚀，形成贯穿所述第一表面和所述第二表面的腔室；

在所述腔室内安装电子元件，并用封装材料填满所述腔室；

在所述第一表面和所述第二表面各形成一线路层，设置于所述第一表面的线路层与所述至少两层连接柱中距离所述第一表面最近的一层连接柱信号连接，设置于所述第二表面的线路层分别与所述电子元件的引脚以及所述至少两层连接柱中距离所述第二表面最近的一层连接柱信号连接；

当所述承载层内设置有两层连接柱时，在所述金属载板上形成所述承载层的步骤包括：

在所述金属载板上形成底层连接柱；

在所述金属载板上形成覆盖底层连接柱的底层承载单元；

对底层承载单元的顶面进行研磨，使底层连接柱的顶端面露出所述底层承载单元的顶面；

在底层承载单元的顶面以及底层连接柱的顶端面形成一层再分布走线层，所述再分布走线层与底层连接柱的顶端面信号连接；

在所述再分布走线层上形成顶层连接柱，所述顶层连接柱的底端面与再分布走线层信号连接；

在所述底层承载单元的顶面以及所述再分布走线层形成覆盖顶层连接柱的顶层承载单元；

对顶层承载单元的顶面进行研磨，使顶层连接柱的顶端面露出所述顶层承载单元的顶面。

9.根据权利要求8所述的埋入式基板的制作方法，其特征在于，当所述承载层内设置有三层以上连接柱时，在所述金属载板上形成所述承载层的步骤还包括：

依次重复形成所述再分布走线层的步骤、形成所述顶层连接柱的步骤、形成所述顶层承载单元以及对所述顶层承载单元的顶面研磨的步骤，直至形成所需层数的连接柱和承载单元。

10.根据权利要求8或9所述的埋入式基板的制作方法，其特征在于，在所述腔室内安装电子元件的步骤包括：

利用胶带将电子元件安装在所述腔室内，且所述电子元件的引脚朝向所述承载层的第二表面；

采用封装材料填满所述腔室；

去除所述胶带，所述电子元件的引脚露出所述承载层的第二表面。

Images