KR20130033160A - 패키지 기판 및 그 제조방법 - Google Patents

패키지 기판 및 그 제조방법 Download PDF

Info

Publication number
KR20130033160A
KR20130033160A KR1020110097066A KR20110097066A KR20130033160A KR 20130033160 A KR20130033160 A KR 20130033160A KR 1020110097066 A KR1020110097066 A KR 1020110097066A KR 20110097066 A KR20110097066 A KR 20110097066A KR 20130033160 A KR20130033160 A KR 20130033160A
Authority
KR
South Korea
Prior art keywords
base substrate
forming
circuit pattern
manufacturing
package substrate
Prior art date
Application number
KR1020110097066A
Other languages
English (en)
Inventor
목지수
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020110097066A priority Critical patent/KR20130033160A/ko
Publication of KR20130033160A publication Critical patent/KR20130033160A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

본 발명은 패키지 기판 및 그 제조방법에 관한 것으로, 비아홀이 형성되며 상부 표면에 회로패턴이 형성된 베이스기판과, 상기 비아홀 내부에 충진되며 단부가 상기 베이스기판의 외부로 돌출되는 돌출부를 가지는 비아와, 상기 비아에 형성되는 솔더범프 및 상기 회로패턴을 보호하도록 베이스기판의 상하면에 형성된 솔더 레지스트층을 포함한다.
본 발명에 따르면, 비아홀의 내부와 베이스 기판의 상하면을 동도금하는 공정을 삭제함으로써, 패키지 기판의 제조시 소요되는 시간을 단축할 수 있고, 생산원가를 절감할 수 있으며, 비아홀의 충진시 발생하는 돌출부에 솔더범프를 형성함으로써, 접속면적을 증가시켜 접속 실뢰성을 향상시킬 수 있는 이점이 있다.

Description

패키지 기판 및 그 제조방법{PACKAGE SUBSTRATE and MANUFACTURING METHOD THEREOF}
본 발명은 패키지 기판 및 그 제조방법에 관한 것으로, 더욱 상세하게는 패키지 기판의 제조 공정 및 제조 원가를 절감할 수 있는 패키지 기판 및 그 제조방법에 관한 것이다.
최근에 전자제품 시장은 휴대용 정보통신기기의 수요가 급격히 늘고 있다. 따라서, 이들 제품에 내장되는 각종 반도체 및 전기전자 부품들도 보다 작고, 보다 가볍고, 보다 얇게 제조되는 추세에 있다.
상기와 같은 전자제품에 적용되는 전자소자 패키지를 제조하기 위해서는 일반적으로 전자부품들과 연결단자를 와이어 본딩에 의해 연결하고, 수지 패키징하여 전자소자 패키지를 제조하는 방법을 사용한다.
이 경우에는 패키징을 하기 위해서 전자소자 패키지 주변부에 단자를 일정 간격으로 배치해야 하므로, 전자부품의 입출력 단자 수 증가에 따라 기판이 대형화되고, 이에 따라 전자소자 패키지가 대형화되는 문제점이 있다.
또한, 집적회로(IC)의 고기능화 및 대용량화에 따라, 입출력 단자, 인쇄회로기판의 층수, 비아 등이 증가되어 패키지 기판의 생산 비용이 높아지고 있다. 이에 고기능을 구현하면서도 제조 원가가 낮은 패키지 기판과 전자소자 패키지가 요구되고 있다.
종래 기술에 따른 패키지 기판은 베이스기판에 복수개의 비아를 형성하고, 상기 베이스기판의 전면과 형성된 비아에 동도금층을 형성하여 층간 연결시킨다. 이후, 리소공정을 통하여 회로 패턴을 형성하고 후공정을 통하여 패키지 기판을 제조 한다. 이러한, 종래 제조방법에 따른 패키지 기판은 기판의 상면에 전자소자가 실장되고, 하면에 형성된 볼패드에 솔더범프가 결합되는 구조를 가진다.
그러나, 상기와 같은 종래 기술은 베이스 기판의 양면에 도금을 통한 층간 연결 등의 공정진행에 의해 제조비용이 증가되며, 두꺼운 회로 두께에 의해 미세회로의 형성이 어려운 문제가 있다.
KR 2004-0076164A
상기와 같은 문제점을 해결하기 위하여 제안된 본 발명은 제조 공정을 줄임으로써, 제조시 걸리는 시간을 단축할 수 있고, 생산원가를 절감할 수 있는 패키지 기판 및 그 제조방법을 제공하는데 그 목적이 있다.
본 발명의 다른 목적은 솔더범프의 접속 신뢰성을 높일 수 있는 패키지 기판 및 그 제조방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 패키지 기판은 비아홀이 형성되며 상부 표면에 회로패턴이 형성된 베이스기판과, 상기 비아홀 내부에 충진되며 단부가 상기 베이스기판의 외부로 돌출되는 돌출부를 가지는 비아와, 상기 비아에 형성되는 솔더범프 및 상기 회로패턴을 보호하도록 베이스기판의 상하면에 형성된 솔더 레지스트층을 포함한다.
이때, 상기 베이스기판은 동박적층판(Copper Clad Laminate, CCL)으로 형성될 수 있다.
또한, 상기 비아는 전도성 페이스트로 형성될 수 있다.
상기 목적을 달성하기 위한 본 발명의 패키지 기판의 제조방법은 동박이 형성된 베이스기판을 준비하는 단계와, 상기 동박에 회로패턴을 형성하고, 다수의 비아홀을 형성하는 단계와, 상기 비아홀 내부에 전도성 물질을 충진하여, 단부가 상기 베이스기판의 외부로 돌출되도록 비아를 형성하는 단계와, 상기 회로패턴을 커버하도록 베이스기판의 상하면에 솔더 레지스트층을 형성하는 단계 및 상기 비아에 솔더범프를 형성하는 단계를 포함한다.
여기서, 상기 베이스기판은 동박적층판(Copper Clad Laminate, CCL)으로 형성할 수 있다.
또한, 상기 비아를 형성하는 단계는 상기 비아홀의 내부에 전도성 페이스트를 충진하여 베이스기판의 하부로 돌출되는 돌출부가 형성될 수 있다.
그리고 상기 솔더범프를 형성하는 단계는 돌출되도록 형성된 비아에 솔더범프가 직접 연결되도록 형성될 수 있다.
상술한 바와 같이 본 발명의 실시예에 따른 패키지 기판 및 그 제조방법은 비아홀의 내부와 베이스 기판의 상하면을 동도금하는 공정을 삭제함으로써, 패키지 기판의 제조시 소요되는 시간을 단축할 수 있고, 생산원가를 절감할 수 있는 이점이 있다.
또한, 비아홀의 충진시 발생하는 돌출부에 솔더범프를 형성함으로써, 접속면적을 증가시켜 접속 실뢰성을 향상시킬 수 있는 이점이 있다.
도 1은 본 발명의 실시예에 따른 패키지 기판을 나타낸 단면도.
도 2 내지 도 6은 본 발명의 실시예에 따른 패키지 기판의 제조 방법에 따른 각 공정을 나타낸 단면도.
이하, 도면을 참조하여 본 발명의 구체적인 실시형태를 설명하기로 한다. 그러나 이는 예시에 불과하며 본 발명은 이에 제한되지 않는다.
본 발명을 설명함에 있어서, 본 발명과 관련된 공지기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략하기로 한다. 그리고, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
본 발명의 기술적 사상은 청구범위에 의해 결정되며, 이하의 실시예는 본 발명의 기술적 사상을 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 효율적으로 설명하기 위한 일 수단일 뿐이다.
도 1은 본 발명의 실시예에 따른 패키지 기판을 나타낸 단면도이고, 도 2 내지 도 6은 본 발명의 실시예에 따른 패키지 기판의 제조 과정을 나타낸 단면도이다.
패키지는 도 1에서 보는 바와 같이, 패키지 기판의 상부에 전자소자(300)가 실장되고, 와이어에 의해 회로패턴(110)에 전기적으로 연결되며, 비아(121)의 단부에 형성된 솔더범프(200)로 구성된다.
도 1 내지 도 6에서 보는 바와 같이, 본 발명의 실시예에 패키지 기판은 비아홀(120)이 형성되며 상부 표면에 회로패턴(110)이 형성된 베이스기판(100)과, 상기 비아홀(120) 내부에 충진되며, 단부가 상기 베이스기판(100)의 외부로 돌출되는 돌출부(122)를 가지는 비아(121)와, 상기 비아(121)에 형성되는 솔더범프(200)와, 상기 회로패턴(110)을 보호하도록 베이스기판(100)의 상하면에 형성된 솔더 레지스트층(130)을 포함한다.
여기서, 베이스기판(100)은 상하면에 동박(Copper foil)이 형성된 동박적층판(Copper Clad Laminate : CCL)으로 형성될 수 있다. 상기 베이스기판(100)은 다층으로 형성될 수 있는데, 에폭시로 된 기판에 도전성 접착제로서 동박이 일체로 접합되어 동박적층판을 형성하고, 적층하여 베이스기판(100)이 형성될 수 있다.
이때, 상기 베이스기판(100)의 상부 동박에는 동도금 없이 직접 회로패턴(110)이 형성될 수 있다.
즉, 베이스기판(100)의 동박에 추가로 동도금층을 형성하여 회로패턴(110)을 형성하는 것이 아닌 동박에 직접 회로패턴(110)을 형성하기 때문에 동도금층 형성시 사용되는 재료의 소모를 줄였기 때문에 제조비용을 절감할 수 있으며, 미세회로를 형성할 수 있는 이점이 있다.
또한, 상기 베이스기판(100)에는 층간 도통을 위하여 다수개의 비아(121)가 형성될 수 있다.
여기서, 상기 비아(121)는 비아홀(120)의 내부면에 동도금을 하지 않고 전도성 페이스트(Conductive paste)를 충진하여 형성할 수 있다.
이때, 상기 비아(121)는 Ag, Cu, Mo, Ni 및 Ag-Pd 중 적어도 어느 하나의 금속을 함유한 전도성 페이스트로 형성될 수 있다.
즉, 종래의 베이스기판(100)의 층간 도통을 위한 동도금층을 형성하는데, 본 발명에 따른 패키지 기판은 베이스기판(100)에 형성된 비아홀(120)의 내측에 동도금층을 형성하지 않고, 전도성 페이스트를 충진하여 베이스기판(100)의 층간을 연결하기 때문에 동도금시 사용되는 재료의 소모를 줄여 제조비용을 절감할 수 있는 이점이 있다.
또한, 상기 비아(121)는 비아홀(120)에 전도성 페이스트를 충진시 비아(121)의 단부가 베이스기판(100) 하면의 비아홀(120)을 통해 외부로 돌출된 돌출부(122)가 형성될 수 있다.
이때, 상기 돌출된 비아(121)의 돌출부(122)를 감싸도록 솔더범프(200)가 형성될 수 있다.
즉, 솔더범프가 접속되는 볼패드를 삭제하고, 비아(121)에 직접 솔더범프(200)를 형성하여 제조 비용을 절감할 수 있다.
또한, 상기 돌출부(122)를 감싸도록 솔더범프(200)가 형성됨으로써, 접촉 면적이 증대되기 때문에 접속 신뢰성이 향상되는 이점이 있다.
아울러, 상기 전자소자(300)와 연결되는 베이스기판(100) 상면의 일부 회로패턴(110)과 베이스기판(100) 하면의 비아(121) 주변 영역이 노출되도록 솔더 레지스트층(130)이 형성될 수 있다.
이하에서는 본 발명에 의한 패키지 기판의 제조방법에 대해 설명하기로 한다.
도 2 내지 도 6에서 보는 바와 같이, 본 발명의 실시예에 따른 패키지 기판의 제조방법은 동박이 형성된 베이스기판(100)을 준비하는 단계와, 상기 동박에 회로패턴(110)을 형성하고, 다수의 비아홀(120)을 형성하는 단계와, 상기 비아홀(120) 내부에 전도성 물질을 충진하여, 단부가 상기 베이스기판(100)의 외부로 돌출되도록 비아(121)를 형성하는 단계와, 상기 회로패턴(110)을 커버하도록 베이스기판(100)의 상하면에 솔더 레지스트층(130)을 형성하는 단계 및 상기 비아(121)에 솔더범프(200)를 형성하는 단계를 포함한다.
먼저, 도 2에서 보는 바와 같이, 상하면에 동박이 형성된 베이스기판(100)을 준비한다. 여기서, 상기 베이스기판(100)은 다층의 동박적층판(Copper Clad Laminate : CCL)으로 형성될 수 있다.
다음으로, 도 3에서 보는 바와 같이, 베이스기판(100)의 상면에 형성된 동박에 회로패턴(110)을 형성하고, 다수개의 비아홀(120)을 형성할 수 있다.
여기서, 상기 베이스기판(100)의 동박에 추가로 동도금층을 형성하지 않고 동박에 직접 회로패턴(110)을 형성함으로써, 패키지 기판의 제조비용을 절감할 수 있고, 미세회로를 형성할 수 있으며, 종래 패키지 기판에 비해 두께가 얇은 패키지 기판을 얻을 수 있는 이점이 있다.
또한, 상기 비아홀(120)은 기계적 드릴링을 사용할 수도 있으나, 정밀한 가공을 요하므로 YAG(Yttrium Aluminum Garnet)레이저나 CO2 레이저와 같은 레이저 드릴을 이용하는 것이 바람직하다.
이후, 상기 비아홀(120)에 베이스기판(100)의 층간 도통을 위하여 전도성 페이스트를 충진하여 비아(121)를 형성할 수 있다.
이때, 상기 비아(121)는 Ag, Cu, Mo, Ni 및 Ag-Pd 중 적어도 어느 하나의 금속을 함유한 전도성 페이스트로 형성될 수 있다.
여기서, 상기 비아홀(120)의 내부면에 동도금층을 형성하는 공정을 삭제하고, 직접 비아(121)를 형성하여 베이스기판(100)의 층간 도통함으로써, 생산 효율을 높이고, 동도금시 사용되는 재료의 소모를 줄여 패키지 기판의 제조비용을 절감할 수 있는 이점이 있다.
다음으로, 도 5에서 보는 바와 같이, 상기 베이스기판(100)의 상하면에 범프가 형성되지 않는 회로패턴(110)을 보호하기 위하여 솔더 레지스트층(130)을 형성할 수 있다.
여기서, 상기 솔더 레지스트층(130)은 전자소자(300)와 연결되는 베이스기판(100) 상면의 일부 회로패턴(110)과 베이스기판(100) 하면의 비아(121) 주변영역이 노출되도록 형성될 수 있다.
다음으로, 도 6에서 보는 바와 같이, 상기 비아(121)에 솔더범프(200)가 형성될 수 있다.
여기서, 상기 솔더범프(200)는 상기 비아(121)에 볼패드 없이 직접연결됨으로써, 패키지 기판의 제조 비용을 절감할 수 있다.
또한, 상기 솔더범프(200)는 상기 비아(121)의 돌출부(122)를 감싸도록 형성됨으로써, 솔더범프(200)와 비아(121)의 접촉 면적이 증대되므로 솔더범프(200)의 접속 신뢰성이 향상되는 이점이 있다.
이상에서 대표적인 실시예를 통하여 본 발명에 대하여 상세하게 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 상술한 실시예에 대하여 본 발명의 범주에서 벗어나지 않는 한도 내에서 다양한 변형이 가능함을 이해할 것이다.
그러므로 본 발명의 권리범위는 설명된 실시예에 국한되어 정해져서는 안되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
100 : 베이스기판 110 : 회로패턴
120 : 비아홀 121 : 비아
122 : 돌출부 130 : 솔더 레지스트층
200 : 솔더범프 300 : 전자소자

Claims (7)

  1. 비아홀이 형성되며 상부 표면에 회로패턴이 형성된 베이스기판;
    상기 비아홀 내부에 충진되며 단부가 상기 베이스기판의 외부로 돌출되는 돌출부를 가지는 비아;
    상기 비아에 형성되는 솔더범프; 및
    상기 회로패턴을 보호하도록 베이스기판의 상하면에 형성된 솔더 레지스트층;
    을 포함하는 패키지 기판
  2. 청구항 1에 있어서,
    상기 베이스기판은 동박적층판(Copper Clad Laminate, CCL)으로 형성되는 패키지 기판.
  3. 청구항 1에 있어서,
    상기 비아는 전도성 페이스트로 형성되는 패키지 기판.
  4. 동박이 형성된 베이스기판을 준비하는 단계;
    상기 동박에 회로패턴을 형성하고, 다수의 비아홀을 형성하는 단계;
    상기 비아홀 내부에 전도성 물질을 충진하여, 단부가 상기 베이스기판의 외부로 돌출되도록 비아를 형성하는 단계;
    상기 회로패턴을 커버하도록 베이스기판의 상하면에 솔더 레지스트층을 형성하는 단계; 및
    상기 비아에 솔더범프를 형성하는 단계;
    를 포함하는 패키지 기판의 제조 방법.
  5. 청구항 4에 있어서,
    상기 베이스기판은 동박적층판(Copper Clad Laminate, CCL)으로 형성하는 패키지 기판의 제조 방법.
  6. 청구항 4에 있어서,
    상기 비아를 형성하는 단계는 상기 비아홀의 내부에 전도성 페이스트를 충진하여 베이스기판의 하부로 돌출되는 돌출부가 형성되도록 하는 패키지 기판의 제조 방법.
  7. 청구항 4에 있어서,
    상기 솔더범프를 형성하는 단계는 돌출되도록 형성된 비아에 솔더범프가 직접 연결되도록 형성되는 패키지 기판의 제조 방법.
KR1020110097066A 2011-09-26 2011-09-26 패키지 기판 및 그 제조방법 KR20130033160A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110097066A KR20130033160A (ko) 2011-09-26 2011-09-26 패키지 기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110097066A KR20130033160A (ko) 2011-09-26 2011-09-26 패키지 기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20130033160A true KR20130033160A (ko) 2013-04-03

Family

ID=48435722

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110097066A KR20130033160A (ko) 2011-09-26 2011-09-26 패키지 기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20130033160A (ko)

Similar Documents

Publication Publication Date Title
JP3709882B2 (ja) 回路モジュールとその製造方法
JP5100081B2 (ja) 電子部品搭載多層配線基板及びその製造方法
KR102392414B1 (ko) 임베디드 반도체 디바이스 패키지를 위한 전기 상호접속 구조물 및 그 제조 방법
US20140247561A1 (en) Printed wiring board
JP5367523B2 (ja) 配線基板及び配線基板の製造方法
JPWO2007126090A1 (ja) 回路基板、電子デバイス装置及び回路基板の製造方法
JP2013030593A (ja) 半導体装置、該半導体装置を垂直に積層した半導体モジュール構造及びその製造方法
JP2017108019A (ja) 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法
KR101696705B1 (ko) 칩 내장형 pcb 및 그 제조 방법과, 그 적층 패키지
JP2016063130A (ja) プリント配線板および半導体パッケージ
JPWO2014162478A1 (ja) 部品内蔵基板及びその製造方法
JP2015225895A (ja) プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
WO2011030542A2 (ja) 電子部品モジュールおよびその製造方法
TWI506758B (zh) 層疊封裝結構及其製作方法
JP2009170941A (ja) キャパシタ実装配線基板
JP2009194079A (ja) 半導体装置用配線基板とその製造方法及びそれを用いた半導体装置
TWI672768B (zh) 封裝基板
JP2009135391A (ja) 電子装置およびその製造方法
JP5539453B2 (ja) 電子部品搭載多層配線基板及びその製造方法
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지
US9433108B2 (en) Method of fabricating a circuit board structure having an embedded electronic element
JP2020129637A (ja) 電子装置及び電子装置の製造方法
KR101092945B1 (ko) 패키지 기판, 이를 구비한 전자소자 패키지, 및 패키지 기판 제조 방법
JP2009246144A (ja) 電子部品内蔵基板及びその製造方法とこれを用いた半導体装置
JP2021174826A (ja) 配線基板、電子装置及び配線基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application