JP2007299900A - 半導体装置と半導体装置の絶縁破壊防止方法 - Google Patents

半導体装置と半導体装置の絶縁破壊防止方法 Download PDF

Info

Publication number
JP2007299900A
JP2007299900A JP2006126104A JP2006126104A JP2007299900A JP 2007299900 A JP2007299900 A JP 2007299900A JP 2006126104 A JP2006126104 A JP 2006126104A JP 2006126104 A JP2006126104 A JP 2006126104A JP 2007299900 A JP2007299900 A JP 2007299900A
Authority
JP
Japan
Prior art keywords
semiconductor device
internal circuit
pad
seal ring
dummy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006126104A
Other languages
English (en)
Other versions
JP4820683B2 (ja
JP2007299900A5 (ja
Inventor
Tsuneo Ochi
庸夫 越智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kawasaki Microelectronics Inc
Original Assignee
Kawasaki Microelectronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawasaki Microelectronics Inc filed Critical Kawasaki Microelectronics Inc
Priority to JP2006126104A priority Critical patent/JP4820683B2/ja
Priority to US11/790,035 priority patent/US7567484B2/en
Publication of JP2007299900A publication Critical patent/JP2007299900A/ja
Publication of JP2007299900A5 publication Critical patent/JP2007299900A5/ja
Application granted granted Critical
Publication of JP4820683B2 publication Critical patent/JP4820683B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13452Conductors connecting driver circuitry and terminals of panels
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136204Arrangements to prevent high voltage or static electricity failures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/023Redistribution layers [RDL] for bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19043Component type being a resistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30105Capacitance

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】保護回路を設けたりかつ集積回路に電気的ノイズをのせたりすること無く、ダミーパッドの帯電による絶縁破壊が発生しない半導体装置と半導体装置の絶縁破壊防止方法を提供する。
【解決手段】半導体基体200と該半導体基体上200に形成された内部回路4とを備えた半導体装置1において、前記内部回路4に接続されていないダミーパッド21が、前記半導体基体200に電気的に接続されたシールリング3に、電気的に接続されていることを特徴とする。
【選択図】図1

Description

本発明は、半導体装置において、製造プロセスにおける静電気やプラズマダメージ等によるダミーパッドの帯電が原因の絶縁破壊が引き起こす不良を防止する技術に関する。
半導体素子を利用したメモリ、ロジック、マイクロコンピュータおよび液晶ディスプレイ(以下、省略してLCDとも記す。)等の半導体装置の内部回路は、通常パッド(あるいは電極パッド)と呼ばれる接続用端子を介して、外部にある他装置(電源、液晶表示装置、他の半導体装置または各種制御信号発生装置等)と接続される。パッドには、ボンディングワイヤーを圧着するためのボンディングパッド、もしくは、チップ状態でChip On Film(以下、省略してCOFとも記す。)やChip on Glass(以下、省略してCOGとも記す。)に接続するためのバンプパッドがあり、通常、半導体装置の外周部に配置される。
上述したパッド(ボンディングパッドやバンプパッドを含む。)は、配置された全数が、当該内部回路と外部の他装置とを接続するために使用される訳ではない。即ち、半導体装置のレイアウト上の均一性を保つ為に、内部回路に電気的に接続されないままのパッド(以降、ダミーパッドと記す。)を設けることがある。特にバンプパッドの場合、上面視においてほぼ均等に配置しておかないと、COFやCOGに実装する際の圧着による接続工程において、半導体装置に対し加重が不均一にかかり、接続不良が発生しやすくなる原因となる。一方、ボンディングパッドの場合は、均等配置にする必要はないが、ウェハプロセスでの加工を均一にする目的でダミーパッドが配置されることが多い。これらダミーパッドは、内部回路に繋がる下地配線や他の信号線等へは接続されず、最上層および/またはその一層下の層のメタル層を利用して作成される。
通常、パッドと内部回路との間には、静電破壊等を防ぐ目的でESD等の保護回路が設けられているが、ダミーパッドの場合は、レイアウト上の余裕代が少ないため、保護回路が設けられていないことが多い。そこで特許文献1には、入力端子(パッド)の配列に近接させて、抵抗部を介して静電気吸収線に接続されたダミー端子(ダミーパッド)を設け、この抵抗部によって、静電気を減衰し静電破壊を防ぐ半導体装置に関する技術が開示されている。
特開平11−233777号公報
レイアウトや内部回路の規模によっては、ダミーパッドを多数配置する必要があり、結果として、ダミーパッド同士を連続して配置せざるを得なくなる。多数のダミーパッドが連続して配置されると、パッド形成後のウェハプロセス、バンプ加工プロセス、もしくは組み立てるためのダイシング等のプロセスにおいて、静電気やプラズマによる帯電が原因の絶縁破壊が発生しやすくなる。この為、ダミーパッド近傍の層間絶縁膜が破壊され、ダミーパッドが意図しない配線とショートしてしまう場合があった。特に、内部回路の微細化に伴い、内部回路部分で絶縁膜厚が薄くなるのに対し、パッド作成後の工程では、静電気発生やプラズマダメージへの対策が十分でないため、絶縁破壊の問題が顕著となる。
しかしながら、特許文献1のように、ダミーパッドを抵抗を介してGNDや電源等の共通端子および内部の内部回路に接続すると、電気的ノイズが発生しやすくなると共に浮遊容量が増えるため、好ましくない。ダミーパッドと内部回路に接続されているパッド(以下、このパッドを能動パッドと記す。)、もしくはダミーパッドと内部回路との接続は、避けることが望ましい。
本発明に係る半導体装置と半導体装置の絶縁破壊防止方法は、上記問題を解決し、保護回路を設け、又は、内部回路に電気的ノイズを伝達すること無く、ダミーパッドの帯電による絶縁破壊が発生しない半導体装置を提供することを目的とする。
(1)本発明に係る半導体装置は、半導体基板と該半導体基板上に形成された内部回路とを備えた半導体装置において、前記内部回路に接続されていないダミーパッドが、前記半導体基板に電気的に接続されたシールリングに、電気的に接続されていることを特徴とする。
(2)また、本発明に係る半導体装置の絶縁破壊防止方法は、半導体基板上に内部回路を配し、かつ該内部回路に接続されていないダミーパッドを、前記半導体基板に電気的に接続されたシールリングへ、電気的に接続することを特徴とする。
本発明によれば、ダミーパッドを半導体基板に電気的に接続されたシールリングと接続する為、プラズマや静電気によるダミーパッドの帯電を、シールリングを介して半導体基板に流すことができる。これにより、ウェハプロセス、バンプ工程、ダイシング工程又はボンディング工程で発生する帯電によって、半導体装置が絶縁破壊することを防止することができる。
本発明は、ダミーパッドの帯電による絶縁破壊を防止するため、ダミーパッドをシールリングに接続するようにしたものである。以下、図1に示した実施の形態の一例を用いて、本発明について、詳細に説明する。
図1は、ドライバ用の半導体装置1(チップ形状)1個を模式的に示した上面図である。Siウェハに同じ半導体装置1が複数作りこまれている中から、1個を拡大した様子を示している。半導体装置1には、外周から内周に向かって順に3のシールリング、2のパッド、および4の内部回路が配置されている。パッド2は、内部回路に接続している能動パッド22と、内部回路に接続していないダミーパッド21とに分けられる。
能動パッド22と内部回路4との電気的な接続は、配線5aによって行われる。なお、図1中のパッド2の数は、本発明を説明する一例として記載しており、通常は数百個配置される。また、半導体装置1同士が隣接する境には、6のスクライブラインが配置されており、ダイシング工程ではこのスクライブライン6を切断して独立したチップ状に加工する。
半導体素子で構成されている内部回路4は、半導体装置1のほぼ中心部に配置されている。内部回路4は、外部から能動パット22を介して電源、制御信号又は入力信号等を受け取り、必要な処理を行って、能動パッド22から外部へ出力する。
シールリング3は、半導体装置の外周部に設けられることの多い、リング状態の領域であり、ガードリングとも呼ばれている。図2にその構造の一例を断面図にて示す。構造としては、Si基板200を最下層として下から順に、拡散層201と絶縁膜202、第1層間絶縁膜203、第1メタル211、第2層間絶縁膜221、第2メタル212、第3層間絶縁膜222、第3メタル213、第4層間絶縁膜223、第4メタル214、第5層間絶縁膜224、第5メタル215およびパッシベーション膜225を、積み重ねて配置する。そして、第1メタル211と拡散層201、および各メタル層間は、メタルビア211a〜215aにて接続されており、結果として、第5メタル215からSi基板200までが、電気的に接続されている。
シールリング3は、スクライブライン6をダイシングする際の、防護壁の機能を有している。すなわち、ダイサーからの機械的応力によって、半導体装置1の端が欠けたりヒビが入っても、この部分で食い止め、パッド2や内部回路4の領域まで到達しないようにする機能を有する。この為、半導体装置1のデザインルールによらず、10μm程度の幅を持つことが多い。
本発明において、ダミーパッド21は、配線5bにて近接したシールリング3に接続されている。シールリング3は、Si基板200に接続されている為、GND電位となり、よってここに接続されたダミーパッド21もGND電位となる。
連続して配置されたダミーパッドは、特に帯電しやすく絶縁破壊を起こす確率が高くなるが、近接するシールリング3に接続しておけば、ダミーパッド21に貯まった電荷は、抵抗の低いシールリング3側へと流れ込み、さらにGND電位であるSi基板200へと抜けることになる。シールリング3は、通常10μm程度の幅を持っているため、十分な電荷容量を有している。この為、ダミーパッドが帯電しても、瞬間的にシールリング3へ電荷が蓄えられ、その後電荷はSi基板200に放出されるので、第1から第5層間絶縁膜(203、及び、221から224)が絶縁破壊を起こすことは無い。
シールリング3は、ダイシング加工の際の機械的損傷を食い止めるために配置されているので、内部回路4の動作には関係しない。この為、ダミーパッド21をシールリング3に接続しても、内部回路4の動作に問題が発生することは無い。また、シールリングそのものが十分な容量を持ち、かつSi基板に直接接続されている為、GND電位への影響は少なく、内部回路4へノイズが回り込む可能性は非常に低い。
配線5bの幅は、ダミーパッドの幅以下であれば特に制限は無く、数十μm程度が望ましい。またその材質も、電荷の移動を妨げない抵抗率を有する物なら何でも良い。半導体装置に一般的に用いられる導電性材料であれば、製造プロセス上望ましい。
ダミーパッド21をシールリング3に接続するには、既存品に対し、最上層またはその1層下のメタル層(図2中の第5メタル215の層または第4メタル214の層)のマスクを変更することで実現できる。通常、パッド2の下層には、層間絶縁膜を挟んで、電源用、GND用もしくは各種信号伝達用等の配線を配置している場合が多い。故に、パッド2は、最上層またはその1層下のメタル層で形成されていることが多い。図2には、第5メタル215の層にてダミーパッド21と配線5bを形成した例を示している。この図2の場合は、第5メタル215の層のマスクのみを変更することで、本実施の形態を実現できる。即ち、マスク1枚分のコストで実現できるため、非常に安価に行うことができる。
以上説明したように、ダミーパッド21を、内部回路4が形成されているSi基板200と電気的に接続されたシールリング3に接続することで、ダミーパッド21の帯電を、シールリング3を介してSi基板200に流し込むようにする。この構成により、パッド形成後のウェハプロセス、バンプ工程、ダイシング工程もしくはボンディング工程で発生する、プラズマや静電気によって、半導体装置1が絶縁破壊されることを防止することができる。なお、ダミーパッド21の帯電により、大きな絶縁破壊が発生するのは、ボンディング工程までであり、パッケージ後もしくは半導体装置を使用する環境では、通常、別途の対策がとられている為、発生することは無い。また、既存のダミーパッド21とシールリング3を利用することから、最上層もしくはその1層下のメタル層のマスクを変更することによって、本発明の構成が実現可能である。よって、製造プロセスの追加や素子領域の追加を必要とせず、ダミーパッド21がある層のマスク数枚分の変更で対応することができ、既存品に対して大きなコストを発生させること無く、本発明を適用することができる。
本発明に係る半導体装置の一例を模式的に示した上面図である。 本発明に係るシールリングの一例を模式的に示した断面図である。
符号の説明
1 半導体装置
2 パッド(電極パッド)
21 ダミーパッド
22 能動パッド
3 シールリング
4 内部回路
5a 配線(能動パッド22と内部回路4との接続用)
5b 配線(ダミーパッド21とシールリング3との接続用)
6 スクライブライン
200 Si基板
201 拡散層
202 絶縁膜
203 第1層間絶縁膜
211 第1メタル
212 第2メタル
213 第3メタル
214 第4メタル
215 第5メタル
211a、212a、213a、214a、215a メタルビア
221 第2層間絶縁膜
222 第3層間絶縁膜
223 第4層間絶縁膜
224 第5層間絶縁膜
225 パッシベーション膜

Claims (2)

  1. 半導体基板と該半導体基板上に形成された内部回路とを備えた半導体装置において、
    前記内部回路に接続されていないダミーパッドが、前記半導体基板に電気的に接続されたシールリングに、電気的に接続されていることを特徴とする半導体装置。
  2. 半導体基板上に内部回路を配し、
    かつ該内部回路に接続されていないダミーパッドを、前記半導体基板に電気的に接続されたシールリングへ、電気的に接続することを特徴とする半導体装置の絶縁破壊防止方法。
JP2006126104A 2006-04-28 2006-04-28 半導体装置と半導体装置の絶縁破壊防止方法 Active JP4820683B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006126104A JP4820683B2 (ja) 2006-04-28 2006-04-28 半導体装置と半導体装置の絶縁破壊防止方法
US11/790,035 US7567484B2 (en) 2006-04-28 2007-04-23 Method of preventing dielectric breakdown of semiconductor device and semiconductor device preventing dielectric breakdown

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006126104A JP4820683B2 (ja) 2006-04-28 2006-04-28 半導体装置と半導体装置の絶縁破壊防止方法

Publications (3)

Publication Number Publication Date
JP2007299900A true JP2007299900A (ja) 2007-11-15
JP2007299900A5 JP2007299900A5 (ja) 2009-03-26
JP4820683B2 JP4820683B2 (ja) 2011-11-24

Family

ID=38648157

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006126104A Active JP4820683B2 (ja) 2006-04-28 2006-04-28 半導体装置と半導体装置の絶縁破壊防止方法

Country Status (2)

Country Link
US (1) US7567484B2 (ja)
JP (1) JP4820683B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011222939A (ja) * 2010-03-24 2011-11-04 Fujitsu Semiconductor Ltd 半導体ウエハとその製造方法、及び半導体チップ
JP2015023159A (ja) * 2013-07-19 2015-02-02 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101470530B1 (ko) * 2008-10-24 2014-12-08 삼성전자주식회사 일체화된 가드 링 패턴과 공정 모니터링 패턴을 포함하는 반도체 웨이퍼 및 반도체 소자
JP5452290B2 (ja) * 2010-03-05 2014-03-26 ラピスセミコンダクタ株式会社 表示パネル
TWI447889B (zh) * 2011-08-05 2014-08-01 Chipmos Technologies Inc 晶片封裝結構
US9478505B2 (en) * 2012-04-12 2016-10-25 Taiwan Semiconductor Manufacturing Co., Ltd. Guard ring design structure for semiconductor devices
KR102071336B1 (ko) * 2013-09-30 2020-01-30 에스케이하이닉스 주식회사 반도체 메모리 장치
KR102352316B1 (ko) 2015-08-11 2022-01-18 삼성전자주식회사 인쇄 회로 기판
JP6783648B2 (ja) * 2016-12-26 2020-11-11 新光電気工業株式会社 配線基板、半導体装置
CN112992868B (zh) * 2018-03-01 2023-08-29 联华电子股份有限公司 具静电放电防护功能的半导体装置及静电放电的测试方法
CN113809051B (zh) * 2021-08-31 2022-02-18 深圳市时代速信科技有限公司 一种半导体器件结构及其制造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63141331A (ja) * 1986-12-03 1988-06-13 Nec Corp テ−プキヤリア半導体装置用リ−ドフレ−ム
JPH03104761A (ja) * 1989-09-18 1991-05-01 Akebono Brake Ind Co Ltd 4輪駆動車のアンチロック制御方法
JPH07147299A (ja) * 1993-11-26 1995-06-06 Nec Corp 半導体集積回路装置およびその実装方法
JPH10173101A (ja) * 1996-12-10 1998-06-26 Toshiba Corp 半導体装置
JPH11233777A (ja) * 1998-02-10 1999-08-27 Sanyo Electric Co Ltd 半導体装置及び表示装置
JP2001094053A (ja) * 1999-09-22 2001-04-06 Hitachi Ltd 半導体集積回路および液晶表示装置
JP2004063761A (ja) * 2002-07-29 2004-02-26 Nec Electronics Corp 半導体装置
JP2006005202A (ja) * 2004-06-18 2006-01-05 Nec Electronics Corp 半導体装置
JP2007184536A (ja) * 2005-12-08 2007-07-19 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2682227B2 (ja) 1990-10-26 1997-11-26 日本電気株式会社 半導体集積回路
JPH08111419A (ja) 1994-10-07 1996-04-30 Mitsubishi Electric Corp 半導体装置及びその製造方法
KR100244259B1 (ko) 1996-12-27 2000-03-02 김영환 반도체소자의 가드 링 형성방법
JP3542517B2 (ja) 1999-04-27 2004-07-14 Necエレクトロニクス株式会社 半導体装置
JP2001044277A (ja) 1999-08-02 2001-02-16 Nippon Telegr & Teleph Corp <Ntt> 半導体基板および半導体装置
JP2002343839A (ja) 2001-05-21 2002-11-29 Ricoh Co Ltd 半導体集積回路装置
JP3813562B2 (ja) 2002-03-15 2006-08-23 富士通株式会社 半導体装置及びその製造方法
JP2004153015A (ja) * 2002-10-30 2004-05-27 Fujitsu Ltd 半導体装置及びその製造方法
JP3961398B2 (ja) * 2002-10-30 2007-08-22 富士通株式会社 半導体装置
JP2004253555A (ja) 2003-02-19 2004-09-09 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2005251829A (ja) 2004-03-02 2005-09-15 Matsushita Electric Ind Co Ltd 半導体装置及びその検査方法
JP2006190839A (ja) * 2005-01-06 2006-07-20 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP4366328B2 (ja) 2005-03-18 2009-11-18 富士通株式会社 半導体装置およびその製造方法
JP4675159B2 (ja) 2005-05-26 2011-04-20 パナソニック株式会社 半導体装置
JP2006344862A (ja) 2005-06-10 2006-12-21 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63141331A (ja) * 1986-12-03 1988-06-13 Nec Corp テ−プキヤリア半導体装置用リ−ドフレ−ム
JPH03104761A (ja) * 1989-09-18 1991-05-01 Akebono Brake Ind Co Ltd 4輪駆動車のアンチロック制御方法
JPH07147299A (ja) * 1993-11-26 1995-06-06 Nec Corp 半導体集積回路装置およびその実装方法
JPH10173101A (ja) * 1996-12-10 1998-06-26 Toshiba Corp 半導体装置
JPH11233777A (ja) * 1998-02-10 1999-08-27 Sanyo Electric Co Ltd 半導体装置及び表示装置
JP2001094053A (ja) * 1999-09-22 2001-04-06 Hitachi Ltd 半導体集積回路および液晶表示装置
JP2004063761A (ja) * 2002-07-29 2004-02-26 Nec Electronics Corp 半導体装置
JP2006005202A (ja) * 2004-06-18 2006-01-05 Nec Electronics Corp 半導体装置
JP2007184536A (ja) * 2005-12-08 2007-07-19 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011222939A (ja) * 2010-03-24 2011-11-04 Fujitsu Semiconductor Ltd 半導体ウエハとその製造方法、及び半導体チップ
US8742547B2 (en) 2010-03-24 2014-06-03 Fujitsu Semiconductor Limited Semiconductor wafer and its manufacture method, and semiconductor chip
US9685416B2 (en) 2010-03-24 2017-06-20 Fujitsu Semiconductor Limited Semiconductor wafer and its manufacture method, and semiconductor chip
JP2015023159A (ja) * 2013-07-19 2015-02-02 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP4820683B2 (ja) 2011-11-24
US7567484B2 (en) 2009-07-28
US20070253276A1 (en) 2007-11-01

Similar Documents

Publication Publication Date Title
JP4820683B2 (ja) 半導体装置と半導体装置の絶縁破壊防止方法
JP5638205B2 (ja) 半導体装置
US10062655B2 (en) Semiconductor device
JP2005223245A (ja) 半導体装置
JP2010129958A (ja) 半導体装置及び半導体装置の製造方法
JP5301231B2 (ja) 半導体装置
JP2010135391A (ja) 半導体装置及び半導体装置の製造方法
JP2010050177A (ja) 半導体装置
JP2008244164A (ja) 半導体装置
JP2006202866A (ja) 半導体装置
JP4682622B2 (ja) 半導体装置
JP2008205375A (ja) 半導体装置及びその製造方法
JP2008078354A (ja) 半導体装置
JP5054370B2 (ja) 半導体チップ
JP2008205332A (ja) 半導体パッケージ
JP2017174971A (ja) 半導体集積回路チップ及び半導体集積回路ウェーハ
JP4258205B2 (ja) 半導体装置
JP2012039001A (ja) 半導体装置
JP2008218818A (ja) 半導体装置
JP2009147001A (ja) 半導体装置
US11107807B1 (en) IC package having a metal die for ESP protection
JP2009021282A (ja) 半導体装置
JP2014167987A (ja) 半導体装置
JP2017055033A (ja) 半導体装置、半導体チップ及び半導体装置の製造方法
JP5657264B2 (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080222

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20080222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090210

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110614

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110810

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110830

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110905

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140909

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4820683

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250