KR20000028366A - 반도체패키지의 제조 방법 - Google Patents
반도체패키지의 제조 방법 Download PDFInfo
- Publication number
- KR20000028366A KR20000028366A KR1019980046571A KR19980046571A KR20000028366A KR 20000028366 A KR20000028366 A KR 20000028366A KR 1019980046571 A KR1019980046571 A KR 1019980046571A KR 19980046571 A KR19980046571 A KR 19980046571A KR 20000028366 A KR20000028366 A KR 20000028366A
- Authority
- KR
- South Korea
- Prior art keywords
- circuit board
- board sheet
- semiconductor chip
- reinforcing agent
- adhesive
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 98
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 229910000679 solder Inorganic materials 0.000 claims abstract description 55
- 239000000853 adhesive Substances 0.000 claims abstract description 21
- 230000001070 adhesive effect Effects 0.000 claims abstract description 21
- 238000005538 encapsulation Methods 0.000 claims abstract description 4
- 239000012744 reinforcing agent Substances 0.000 claims description 31
- 239000008393 encapsulating agent Substances 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 11
- 239000004642 Polyimide Substances 0.000 claims description 6
- 229920001721 polyimide Polymers 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 5
- 238000000576 coating method Methods 0.000 claims description 5
- 230000004927 fusion Effects 0.000 claims description 5
- 239000010409 thin film Substances 0.000 claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 239000010949 copper Substances 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- 238000003466 welding Methods 0.000 claims description 3
- 239000012779 reinforcing material Substances 0.000 abstract 3
- 238000002844 melting Methods 0.000 abstract 1
- 230000008018 melting Effects 0.000 abstract 1
- 239000000463 material Substances 0.000 description 7
- 239000010410 layer Substances 0.000 description 6
- 230000002787 reinforcement Effects 0.000 description 5
- 239000010931 gold Substances 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 239000002390 adhesive tape Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007499 fusion processing Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Wire Bonding (AREA)
Abstract
본 발명은 반도체패키지의 제조 방법에 관한 것으로, 한번의 봉지 공정으로 도전성와이어의 물리적 손상을 방지함은 물론, 반도체칩과 보강제 사이의 소정 공간이 채워져 보강제가 회로기판시트 및 솔더볼을 강력하게 지지할 수 있도록 하기 위해, 폴리이미드층상에 구리박막을 입히는 원시 회로기판시트 제조 단계와; 상기 원시 회로기판시트 상에 통상의 포토마스킹 및 에칭 기술을 이용하여 본드핑거, 연결부, 솔더볼랜드 등의 회로패턴을 형성하고, 상기 본드핑거, 솔더볼랜드를 제외한 상면을 커버코오트로 코팅하며, 반도체칩이 위치될 부분의 내외주연에 소정의 공간부를 형성하는 회로기판시트 제조 단계와; 상기 회로기판시트의 저면에 접착제를 개재하여 대략 반도체칩의 공간보다 크게 소정의 공간부가 형성되어 있는 보강제를 접착하는 보강제 접착 단계와; 상기 보강제의 공간부 상면에 위치된 회로기판시트의 저면에 접착제를 개재하여 반도체칩의 상면을 접착하는 반도체칩 접착 단계와; 상기 반도체칩의 엣지패드와 회로기판시트의 본드핑거를 도전성와이어로 본딩하는 와이어 본딩 단계와; 상기 회로기판시트에 형성된 공간부에 봉지재를 봉지함으로써 도전성와이어 및 반도체칩과 보강제 사이에 형성된 소정의 공간부에 상기 봉지재가 봉지되도록 하는 봉지 단계와; 상기 회로기판시트를 소정의 반도체패키지 유닛 단위로 소잉하는 싱귤레이션 단계로 이루어진 반도체패키지 제조 방법.
Description
본 발명은 반도체패키지의 제조 방법에 관한 것으로, 보다 상세하게 설명하면 최종 입출력단자인 솔더볼이 반도체칩의 외주연상에 위치하는 팬아웃(Fan-out)형 반도체패키지의 제조 방법에 관한 것이다.
최근의 반도체패키지는 반도체칩의 경박단소화 추세에 따라 그 반도체칩을 마더보드(Mother board)상에 지지시켜 주는 동시에 입출력신호를 매개해주는 반도체패키지의 크기도 반도체칩의 크기와 유사한 칩싸이즈(Chip size) 반도체패키지의 형태로 전환되고 있다.
이러한 칩싸이즈 반도체패키지의 한 예를 도1에 도시하였으며, 이것의 구조를 간단히 설명하면 다음과 같다.
도1은 유연성 회로기판시트를 이용한 칩싸이즈반도체패키지(100')로서, 상면의 둘레에 다수의 입출력패드(41')가 구비된 반도체칩(40')과, 상기 반도체칩(40')의 입출력패드(41') 내측면에 접착된 접착제(21')와, 상기 접착제(21') 상면에 폴리이미드층(12')이 접착되고, 상기 폴리이미드층(12')상에는 본드핑거(13'), 연결부(14') 및 솔더볼랜드(15') 등의 도전성 회로패턴이 형성되어 있으며, 상기 본드핑거(13') 및 솔더볼랜드(15')를 제외한 상면에 코팅된 커버코오트(16')로 이루어진 회로기판시트(10')와, 상기 반도체칩(40')의 입출력패드(41')와 회로기판시트(10')의 본드핑거(13')를 연결하는 도전성와이어(50')와, 상기 회로기판시트(10')의 솔더볼랜드(15')에 융착되어 마더보드(도시되지 않음)에 실장되는 솔더볼(70')과, 상기 반도체칩(40')의 입출력패드(41')에 연결된 도전성와이어(50')를 외부의 환경으로부터 보호하기 위해 봉지한 봉지재(60')로 이루어져 있다.
이러한 칩싸이즈 반도체패키지(100')의 제조 방법은 웨이퍼 상태에서 회로기판시트를 웨이퍼 모양과 동일한 상태로 접착제를 개재하여 접착시키는 라미네이션(Lamination) 단계와, 상기 단계를 완료한 웨이퍼에 도전성와이어를 연결시켜 주는 와이어본딩 단계와, 와이어본딩된 부분을 보호하기 위해 봉지재로 봉지하는 봉지 단계와, 입출력패드를 외부로 연결시켜 주기 위하여 웨이퍼에 붙어 있는 회로기판시트의 상면에 솔더볼을 융착하는 솔더볼 융착 단계와, 낱개의 반도체패키지로 분리시켜주는 소잉 단계로 이루어져 있다.
그러나 최근에는 반도체칩의 집적 기술 발달로 반도체칩 상에 형성되는 입출력패드가 증가하는 추세에 있다. 따라서 반도체패키지에 형성되는 솔더볼의 갯수도 증가 추세에 있으나, 상기와 같은 칩싸이즈 반도체패키지의 회로기판시트에 형성 및 융착될 수 있는 솔더볼의 갯수에는 한계가 있다.
한편, 상기 반도체패키지의 회로기판시트 넓이를 반도체칩의 상면 넓이보다 크게 할 경우에는 상기 회로기판시트가 유연하기 때문에 그 외곽면이 쉽게 휘는 단점이 있으며, 또한 반도체칩의 외주연에 위치된 회로기판시트에 솔더볼이 융착될 경우 이 솔더볼을 회로기판시트가 확고하게 지지시켜 주지 못하는 문제점이 있다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 반도체칩 상면의 외주연까지 회로기판시트를 연장시켜 위치시키고, 그 상면에는 솔더볼을 융착하여 종래보다 많은 수의 솔더볼을 확보함과 동시에, 상기 회로기판시트의 저면에는 보강제를 장착하여 회로기판시트의 휨 현상을 방지하고, 또한 솔더볼을 확고하게 지지할 수 있는 반도체패키지의 제조 방법을 제공하는데 있다.
본 발명의 또다른 목적은 상기 반도체칩과 보강제 사이에 일정량의 봉지재를 충진하여 도전성와이어를 외부 환경으로부터 보호함은 물론 보강제가 상기 봉지재에 의해 강하게 접착될 수 있도록 하는 반도체패키지의 제조 방법을 제공하는데 있다.
도1은 종래의 반도체패키지를 도시한 부분 절개 사시도이다.
도2a 내지 도2h는 본 발명에 의한 반도체패키지의 제조 방법을 도시한 순차 설명도이다.
도3은 본 발명에 사용된 회로기판 시트를 도시한 평면도이다.
도4는 본 발명에 의해 제조된 반도체패키지를 도시한 부분 절개 사시도이다.
- 도면중 주요부호에 대한 설명 -
100 ; 본 발명에 의한 반도체패키지
100' ; 종래의 반도체패키지
10p ; 원시 회로기판시트(Circuit board sheet)
10 ; 회로기판시트 11 ; 구리박막
12 ; 폴리이미드층(Polyimide layer) 13 ; 본드핑거(Bond finger)
14 ; 연결부
15 ; 솔더볼랜드(Solder ball land) 16 ; 커버코오트(Cover coat)
17 ; 회로기판시트의 공간부 18 ; 장공
21,22 ; 접착제 30 ; 보강제
31 ; 보강제의 공간부 40 ; 반도체칩
41 ; 엣지패드(peripheral pad)
50 ; 도전성와이어(Conductive wire)
60 ; 봉지재 70 ; 솔더볼
80 ; 싱귤레이션툴(singulation tool)
상기한 목적을 달성하기 위하여, 본 발명에 의한 반도체패키지의 제조 방법은 폴리이미드층상에 구리박막을 입히는 원시 회로기판시트 제조 단계와; 상기 원시 회로기판시트 상에 통상의 포토마스킹 및 에칭 기술을 이용하여 본드핑거, 연결부, 솔더볼랜드 등의 회로패턴을 형성하고, 상기 본드핑거, 솔더볼랜드를 제외한 상면을 커버코오트로 코팅하며, 반도체칩이 위치될 부분의 내외주연 일정 영역에 공간부를 형성하는 회로기판시트 제조 단계와; 상기 회로기판시트의 저면에 접착제를 개재하여 소정의 공간부가 형성되어 있되, 상기 회로기판시트의 공간부와 연통되어 있는 보강제를 접착하고, 상기 회로기판시트의 저면에는 접착제를 개재하여 엣지패드를 갖는 반도체칩을 접착하는 보강제 및 반도체칩 접착 단계와; 상기 반도체칩의 엣지패드와 회로기판시트의 본드핑거를 도전성와이어로 본딩하는 와이어 본딩 단계와; 상기 회로기판시트의 공간부 또는 반도체칩과 보강제 사이에 형성된 소정의 공간부에 봉지재를 주입하여 봉지하는 봉지 단계와; 상기 회로기판시트에 구비된 솔더볼랜드상에 고온의 환경에서 솔더볼을 융착하는 솔더볼 융착 단계와; 상기 회로기판시트를 소정의 반도체패키지 유닛으로 소잉하는 싱귤레이션 단계를 포함하여 이루어진 것을 특징으로 한다.
여기서, 상기 보강제 및 반도체칩 접착 단계는 회로기판시트의 저면에 접착제를 접착한 후 보강제 및 반도체칩을 동시에 접착할 수도 있고, 또한 먼저 보강제 상면에 접착제를 접착하여 회로기판시트의 저면에 접착한 후, 반도체칩의 상면에 접착제를 접착하여 회로기판시트의 저면에 접착할 수도 있다.
이와 같이 하여 본 발명에 의한 반도체패키지 제조 방법에 의하면, 반도체칩의 상면 외주연까지 회로기판시트를 연장하여 위치시키고 그 상면에는 솔더볼을 융착함으로써 종래보다 많은 수의 솔더볼을 확보할 수 있게 된다.
또한 회로기판시트에 형성된 공간부 및 이 공간부에 연통되어 있는 반도체칩과 보강제 사이의 공간부에 봉지재를 동시에 봉지할 수 있음으로써 제조 공정이 간단해지며, 또한 봉지재가 회로기판시트 상호간, 반도체칩과 회로기판시트 사이 및 반도체칩과 보강제 사이에 위치함으로써, 각 재료들간의 결합력을 강화시키고, 보강제가 회로기판시트 및 솔더볼을 확고하게 지지해주게 된다.
이하 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도2a 내지 도2h는 본 발명에 의한 보강제(30)가 장착된 반도체패키지(100)의 제조 방법을 도시한 순차 설명도이다.
먼저 절연물질인 폴리이미드층(12)상에 스퍼터링(Sputtering, 가스화한 도전성 물질을 폴리이미드층(12)상에 피복하는 방법)이나 접착층을 개재하여 소정의 도전성 박막 바람직하기로는 구리박막(11)을 입힘으로써 판상의 원시 회로기판시트(10p)를 제조한다.(도2a)
이어서 상기 원시 회로기판시트(10p) 상에 통상의 포토마스킹(Photo masking) 및 에칭(Etching) 기술을 이용하여 선택적으로 구리박막을 제거함으로써 본드핑거(13), 연결부(14), 솔더볼랜드(15) 등의 회로패턴을 형성하고, 또한 상기 본드핑거(13), 솔더볼랜드(15)를 제외한 상면에는 절연성 물질인 커버코오트(16)를 코팅하며, 반도체칩(40)의 둘레 부분이 위치되는 내,외주연 영역에는 소정의 공간부(17)를 형성함으로써 회로기판시트(10)를 제조한다.(도2b) 이때 상기 본드핑거(13) 표면에는 은(Ag)을 도금하여 차후에 도전성와이어(50)가 양호하게 본딩될수 있도록 하고, 또한 상기 솔더볼랜드(15)의 상면에는 금(Au) 및 니켈(Ni)을 도금하여 차후에 솔더볼(70)이 확고히 융착되도록 한다.
여기서 상기 회로기판시트(10)의 구체적 이해를 돕기 위해 그 평면적인 양태를 도3에 도시하였다. 도시된 바와 같이 유닛 단위로 다수의 회로기판시트(10)가 연결형성되어 있고, 각각의 회로기판시트(10)에는 중앙에 솔더볼랜드(15)가 군집되어 형성되어 있으며, 그 외주연에는 대략 사각 모양으로 본드핑거(13)가 노출되어 있다. 상기 본드핑거(13)의 외주연에는 또한 다수의 솔더볼랜드(15)가 대략 사각 모양으로 형성되어 차후에 보강제(30)에 의해 지지될 수 있도록 되어 있으며, 상기 솔더볼랜드(15)의 외곽에는 대략 사각 모양으로 장공(18)이 형성되어 있다.
이어서 상기 회로기판시트(10)의 저면에는 접착제(22) 또는 양면접착테이프를 이용하여 대략 반도체칩(40)의 부피보다 크게 공간부(31)가 형성된 보강제(30)를 접착한다.(도2c)
여기서 상기 보강제(30)는 금속성물질을 사용하거나 또는 딱딱한 재질의 합성수지재를 사용할 수 있으며, 그 재질은 다양하게 변경 가능하다.
이어서 상기 보강제(30)의 공간부(31) 상면에 위치된 회로기판시트(10)의 저면에는 접착제(21) 또는 양면접착테이프를 개재하여 반도체칩(40)의 상면을 접착한다.(도2d)
여기서, 상기 반도체칩(40)의 상면에는 엣지패드(41)가 형성되어 있음으로써, 상기 회로기판시트(10)에 형성된 공간부(17) 저면에 상기 엣지패드(41)가 위치하게 된다.
한편, 상기 보강제(30) 및 반도체칩(40) 접착단계는 회로기판시트(10)의 저면에 접착제(21,22)를 접착한 후 보강제(30) 및 반도체칩(40)을 동시에 접착함으로써 그 공정을 단축시킬 수도 있고, 또는 상기와 같이 먼저 보강제(30) 상면에 접착제(22)를 개재하여 회로기판시트(10)의 저면에 접착한 후, 반도체칩(40)의 상면에 접착제(21)를 개재하여 회로기판시트(10)의 저면에 접착하는 순차적인 방법도 가능하다.
이어서 상기 반도체칩(40)의 엣지패드(41)와 회로기판시트(10)에 형성된 본드핑거(13)를 금(Au)이나 알루미늄(Al) 등의 도전성와이어(50)로 본딩한다.(도2e)
이어서, 상기 회로기판시트(10)에 형성된 공간부(17)에 봉지재(60)를 봉지함으로써, 상기 도전성와이어(50) 및 반도체칩(40)과 보강제(30) 사이에 형성된 소정의 공간부(31)에도 상기 봉지재(60)가 봉지되도록 한다.(도2f)
여기서 상기 봉지재(60)는 액상 봉지재 또는 트랜스퍼 몰드용 봉지재를 사용할 수 있으며, 그 종류를 제한하는 것은 아니다.
이어서, 상기 회로기판시트(10)에 구비된 다수의 솔더볼랜드(15)에 솔더볼(70)을 안착시킨 후 이를 고온의 퍼니스에 투입함으로써 상기 솔더볼랜드(15)에 솔더볼(70)이 융착되도록 한다.(도2g)
마지막으로 상기 회로기판시트(10)를 소정의 싱귤레이션툴(80)을 이용하여 각각의 반도체패키지(100) 유닛으로 싱귤레이션한다.(도2h)
이와 같이 하여 완성된 반도체패키지(100) 형태는 도4와 같으며, 이를 간단히 설명하면 다음과 같다.
엣지패드(41)가 형성되어 있는 반도체칩(40)과, 상기 반도체칩(40)의 상부에 그 반도체칩(40)의 넓이보다 더 넓게 접착제(21)로 접착된 회로기판시트(10)와, 상기 반도체칩(40)의 외주연에 일정거리 이격된 채 접착제(22)로 회로기판시트(10)의 저면에 접착된 보강제(30)와, 상기 회로기판시트(10)와 반도체칩(40)의 엣지패드(41)를 연결하는 도전성와이어(50)와, 상기 도전성와이어(50)등을 외부의 환경으로부터 보호하고, 반도체칩(40)과 보강제(30)를 접착시키기 위해 봉지된 봉지재(60)와, 상기 회로기판시트(10)의 상부에 융착됨으로써 차후에 마더보드에 실장되는 솔더볼(70)을 포함하여 이루어져 있다.
한편, 이와 같은 구조하에서 상기 반도체칩(40)의 엣지패드(41)를 통한 소정의 전기적 신호는 도전성와이어(50), 본드핑거(13), 연결부(14), 솔더볼랜드(15) 및 솔더볼(70)을 통하여 마더보드에 전달된다.
이와 같이 하여 본 발명에 의한 반도체패키지(100)의 제조 방법은 반도체칩(40)의 상면 외주연까지 회로기판시트(10)가 연장되어 있고, 그 상면에는 다수의 솔더볼(70)이 융착되어 있음으로 종래보다 많은 수의 솔더볼(70)을 확보할 수 있게 된다.
또한 반도체칩(40)의 외주연에서 상부의 회로기판시트(10)에까지 소정의 공간부(17,31)가 연통되어 있음으로써 봉지재(60)의 봉지 작업을 1회로 끝낼 수 있는 장점이 있다.
또한 상기 봉지재(60)는 회로기판시트(10)와 반도체칩(40) 및 반도체칩(40)과 보강제(30) 사이에 연결되어 있음으로써, 각 재료간의 결합력을 향상시키고, 반도체칩(40) 및 회로기판시트(10)에 보강제(30)가 광범위하게 접착 및 지지되어 있음으로써 보강제(30)상의 회로기판시트(10) 및 솔더볼(70)들의 지지력이 향상된다. 따라서 반도체패키지(100)의 마더보드에 대한 융착 공정이나, 보관 및 이송중에 반도체패키지(100)의 휨현상을 제거할 수 있는 잇점이 있다.
이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기에만 한정되지 않으며 본 발명의 범주와 사상을 벗어나지 않는 범위내에서 여러가지로 변형된 실시예도 가능할 것이다.
따라서 본 발명에 의한 반도체패키지의 제조 방법에 의하면, 종래보다 많은 수의 솔더볼을 확보할 수 있는 효과가 있고, 상기 반도체칩 상의 도전성와이어 및 반도체칩과 보강제 사이의 소정 공간부에 봉지재를 동시에 봉지할 수 있음으로써 제조 공정이 간단해지며, 또한 봉지재가 회로기판시트 상호간, 반도체칩과 회로기판시트 사이 및 반도체칩과 보강제 사이에 위치함으로써, 각 재료들간의 결합력을 강화시키고, 보강제가 회로기판시트 및 솔더볼을 확고하게 지지해주게 된다.
Claims (3)
- 폴리이미드층상에 구리박막을 입히는 원시 회로기판시트 제조 단계와;상기 원시 회로기판시트 상에 통상의 포토마스킹 및 에칭 기술을 이용하여 본드핑거, 연결부, 솔더볼랜드 등의 회로패턴을 형성하고, 상기 본드핑거, 솔더볼랜드를 제외한 상면을 커버코오트로 코팅하며, 반도체칩이 위치될 부분의 내외주연 일정 영역에 공간부를 형성하는 회로기판시트 제조 단계와;상기 회로기판시트의 저면에 접착제를 개재하여 소정의 공간부가 형성되어 있되, 상기 회로기판시트의 공간부와 연통되어 있는 보강제를 접착하고, 상기 회로기판시트의 저면에는 접착제를 개재하여 엣지패드를 갖는 반도체칩을 접착하는 보강제 및 반도체칩 접착 단계와;상기 반도체칩의 엣지패드와 회로기판시트의 본드핑거를 도전성와이어로 본딩하는 와이어 본딩 단계와;상기 회로기판시트의 공간부 또는 반도체칩과 보강제 사이에 형성된 소정의 공간부에 봉지재를 주입하여 봉지하는 봉지 단계와;상기 회로기판시트에 구비된 솔더볼랜드상에 고온의 환경에서 솔더볼을 융착하는 솔더볼 융착 단계와;상기 회로기판시트를 소정의 반도체패키지 유닛으로 소잉하는 싱귤레이션 단계를 포함하여 이루어진 반도체패키지의 제조 방법.
- 제1항에 있어서, 상기 보강제 및 반도체칩 접착 단계는 회로기판시트의 저면에 접착제를 접착한 후 보강제 및 반도체칩을 동시에 접착하는 것을 특징으로 하는 반도체패키지의 제조 방법.
- 제1항에 있어서, 상기 보강제 및 반도체칩 접착 단계는 먼저 보강제 상면에 접착제를 접착하여 회로기판시트의 저면에 접착한 후, 반도체칩의 상면에 접착제를 접착하여 회로기판시트의 저면에 접착하는 것을 특징으로 하는 반도체패키지의 제조 방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980046571A KR100337459B1 (ko) | 1998-10-31 | 1998-10-31 | 반도체패키지의 제조 방법 |
| JP11171708A JP2000138262A (ja) | 1998-10-31 | 1999-06-17 | チップスケ―ル半導体パッケ―ジ及びその製造方法 |
| US09/422,027 US6462274B1 (en) | 1998-10-31 | 1999-10-20 | Chip-scale semiconductor package of the fan-out type and method of manufacturing such packages |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980046571A KR100337459B1 (ko) | 1998-10-31 | 1998-10-31 | 반도체패키지의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000028366A true KR20000028366A (ko) | 2000-05-25 |
| KR100337459B1 KR100337459B1 (ko) | 2002-07-18 |
Family
ID=19556726
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980046571A KR100337459B1 (ko) | 1998-10-31 | 1998-10-31 | 반도체패키지의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100337459B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100386817B1 (ko) * | 2001-06-28 | 2003-06-09 | 동부전자 주식회사 | 칩 스케일형 반도체 패키지 제조 방법 |
-
1998
- 1998-10-31 KR KR1019980046571A patent/KR100337459B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100386817B1 (ko) * | 2001-06-28 | 2003-06-09 | 동부전자 주식회사 | 칩 스케일형 반도체 패키지 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100337459B1 (ko) | 2002-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6515356B1 (en) | Semiconductor package and method for fabricating the same | |
| US5241133A (en) | Leadless pad array chip carrier | |
| JP3578770B2 (ja) | 半導体装置 | |
| KR100319609B1 (ko) | 와이어 어래이드 칩 사이즈 패키지 및 그 제조방법 | |
| KR20010064907A (ko) | 와이어본딩 방법 및 이를 이용한 반도체패키지 | |
| KR20050022558A (ko) | Ｂｇａ 패키지, 그 제조방법 및 ｂｇａ 패키지 적층 구조 | |
| EP0563264B1 (en) | Leadless pad array chip carrier | |
| US20020003308A1 (en) | Semiconductor chip package and method for fabricating the same | |
| JP2000040676A (ja) | 半導体装置の製造方法 | |
| KR100337459B1 (ko) | 반도체패키지의 제조 방법 | |
| KR100337455B1 (ko) | 반도체패키지 | |
| KR100533761B1 (ko) | 반도체패키지 | |
| KR100357883B1 (ko) | 반도체장치및그제조방법 | |
| KR100379085B1 (ko) | 반도체장치의봉지방법 | |
| KR100337457B1 (ko) | 반도체패키지의 제조 방법 | |
| KR100379086B1 (ko) | 반도체패키지제조방법 | |
| KR100337461B1 (ko) | 반도체패키지 및 그 제조 방법 | |
| KR100394775B1 (ko) | 와이어본딩 방법 및 이를 이용한 반도체패키지 | |
| KR100473336B1 (ko) | 반도체패키지 | |
| KR100337456B1 (ko) | 반도체패키지용 프레임 및 이를 이용한 반도체패키지의 제조 방법 | |
| KR20010058579A (ko) | 반도체패키지 및 이를 위한 웨이퍼의 상호 접착방법 | |
| KR100542672B1 (ko) | 반도체패키지 | |
| KR100542671B1 (ko) | 반도체패키지 및 그 제조방법 | |
| KR100478208B1 (ko) | 반도체패키지 | |
| KR100426501B1 (ko) | 반도체패키지의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130507 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20140507 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20150507 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20160509 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20170502 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20180502 Year of fee payment: 17 |
|
| EXPY | Expiration of term |