CN107613666B - 一种qfn芯片pcb封装方法及pcb板 - Google Patents
一种qfn芯片pcb封装方法及pcb板 Download PDFInfo
- Publication number
- CN107613666B CN107613666B CN201710628841.0A CN201710628841A CN107613666B CN 107613666 B CN107613666 B CN 107613666B CN 201710628841 A CN201710628841 A CN 201710628841A CN 107613666 B CN107613666 B CN 107613666B
- Authority
- CN
- China
- Prior art keywords
- pad
- solder mask
- pin
- windowing
- edge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 49
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 17
- 229910000679 solder Inorganic materials 0.000 claims abstract description 160
- 238000003466 welding Methods 0.000 claims abstract description 39
- 238000004904 shortening Methods 0.000 claims description 6
- 238000005476 soldering Methods 0.000 abstract description 31
- 230000017525 heat dissipation Effects 0.000 abstract description 9
- 230000000694 effects Effects 0.000 abstract description 8
- 239000000463 material Substances 0.000 abstract description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 7
- 230000002411 adverse Effects 0.000 description 4
- 239000006071 cream Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000008092 positive effect Effects 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
本发明公开了一种QFN芯片PCB封装方法及PCB板，所述方法包括：确定需要与中间焊盘电连接的引脚焊盘，将该引脚焊盘与中间焊盘通过布线层电连接；调整与中间焊盘电连接的引脚焊盘的阻焊层尺寸或/和中间焊盘的阻焊层尺寸，使得该引脚焊盘的阻焊层与中间焊盘的阻焊层的间距≥设定距离。本发明的QFN芯片PCB封装方法及PCB板，解决了QFN芯片在回流焊过程的焊接不良问题，保证芯片自身性能不受影响，保证了芯片工作的稳定性和散热效果，提高了产品可靠性，降低市场不良率；且方法简单、便于实现、无需增加额外的材料成本、成本低。
Description
技术领域
本发明属于PCB封装技术领域，具体地说，是涉及一种QFN芯片PCB封装方法及PCB板。
背景技术
近几年来，由于QFN封装（QuadFlat No-lead package，方形扁平无引脚封装）具有良好的电和热性能、体积小、重量轻，其应用正在快速增长。
QFN元件底部具有与底面水平的焊端，在中央有一个大面积裸露焊端用来导热，围绕大焊端的外围四周有实现电气连接的I/O焊端（引脚），I/O焊端有两种类型：一种只裸露出元件底部的一面，其它部分被封装在元件内；另一种焊端有裸露在元件侧面的部分。
使用标准的QFN芯片封装进行PCB设计时，当QFN芯片的引脚（一般为电源或地）与底部中间裸露焊盘相连接时，由于裸露焊盘面积相对芯片引脚要大很多，所以在回流焊时，芯片引脚上的锡膏会被面积很大的中间裸露焊盘吸附过去，从而造成芯片引脚缺焊、虚焊、漏焊等不良现象。而且因为QFN芯片的自身特点，这种引脚的焊接不良，很难在生产过程中及时发现，往往将携带焊接不良的制成品流向终端客户，表现为市场失效。
目前针对这种焊接不良，几种常用的方法分别为：
一、减小底部裸露焊盘的面积。这种方法虽然可以解决芯片焊接不良问题，但是同时降低了芯片的散热效果，违背了QFN芯片设计的初衷。长时间运行，较差的散热性会影响芯片的性能并减少器件寿命。
二、减少锡膏的用量。这种方法在一定程度可能会降低焊接不良率，但是不能从根本上解决问题。一方面，锡膏在焊接过程中的状态不容易控制，无法保证芯片引脚上的锡膏不被大焊盘吸附；另一方面，减少锡膏用量本身，也会使引脚焊接不充分，造成虚焊。
三、不将芯片的电源或地引脚与裸露焊盘连接。这种方法不存在所述的焊接不良，但是由于底部裸露焊盘占据了芯片底部的整个面积，这样就没有足够的空间给芯片的电源或地进行铺铜，从而使芯片容易受到外部噪音的干扰，影响到正常工作的稳定性，电磁兼容的能力变差。
四、改变芯片自身的封装设计。专利CN201710114215中，同样指出了类似的焊接不良问题，但是该发明专利主要改善的是增加了散热面积和焊接强度，并没有具体解决外围导电焊盘上的锡覆盖面积不达标的问题。而且更改芯片自身的设计，难度和成本都相对较大，给后续生产的工艺控制带来不便。
发明内容
本发明提供了一种QFN芯片PCB封装方法，解决了现有技术中提到的焊接不良的问题。
为解决上述技术问题，本发明采用下述技术方案予以实现：
一种QFN芯片PCB封装方法，所述PCB布设有用于焊接QFN芯片的焊盘，所述焊盘包括中间焊盘以及位于所述中间焊盘四周的多个引脚焊盘；所述方法包括：
确定需要与中间焊盘电连接的引脚焊盘，将该引脚焊盘与中间焊盘通过布线层电连接；
调整与中间焊盘电连接的引脚焊盘的阻焊层开窗的尺寸或/和中间焊盘的阻焊层开窗的尺寸，使得该引脚焊盘的阻焊层开窗边缘与中间焊盘的阻焊层开窗边缘的间距≥设定距离。
进一步的，所述设定距离为0.4mm。
又进一步的，所述调整与中间焊盘电连接的引脚焊盘的阻焊层开窗的尺寸或/和中间焊盘的阻焊层开窗的尺寸，使得该引脚焊盘的阻焊层开窗边缘与中间焊盘的阻焊层开窗边缘的间距≥设定距离；具体包括：缩短该引脚焊盘靠近中间焊盘一侧的阻焊层开窗设定长度，使得该引脚焊盘的阻焊层开窗边缘与中间焊盘的阻焊层开窗边缘的间距≥设定距离。
更进一步的，所述设定长度取最大值时，该引脚焊盘靠近中间焊盘一侧的阻焊层开窗边缘与该引脚焊盘的锡膏层平齐。
再进一步的，所述调整与中间焊盘电连接的引脚焊盘的阻焊层开窗的尺寸或/和中间焊盘的阻焊层开窗的尺寸，使得该引脚焊盘的阻焊层开窗边缘与中间焊盘的阻焊层开窗边缘的间距≥设定距离；具体包括：在中间焊盘的阻焊层开窗靠近该引脚焊盘的一侧、正对该引脚焊盘处形成缺口，使得所述缺口与该引脚焊盘的阻焊层开窗边缘的间距≥设定距离。
优选的，所述缺口的长度≤该引脚焊盘长度的1/2。
进一步的，所述调整与中间焊盘电连接的引脚焊盘的阻焊层开窗的尺寸或/和中间焊盘的阻焊层开窗的尺寸，使得该引脚焊盘的阻焊层开窗边缘与中间焊盘的阻焊层开窗边缘的间距≥设定距离；具体包括：
缩短该引脚焊盘靠近中间焊盘一侧的阻焊层开窗设定长度；
若设定长度取最大值时，该引脚焊盘的阻焊层开窗边缘与中间焊盘的阻焊层开窗边缘的间距＜设定距离；则在中间焊盘的阻焊层开窗靠近该引脚焊盘的一侧、正对该引脚焊盘处形成缺口，使得所述缺口与该引脚焊盘的阻焊层开窗边缘的间距≥设定距离。
一种PCB，布设有用于焊接QFN芯片的焊盘，所述焊盘包括中间焊盘以及位于所述中间焊盘四周的多个引脚焊盘；与中间焊盘通过布线层电连接的引脚焊盘，其阻焊层开窗边缘与中间焊盘的阻焊层开窗边缘的间距≥设定距离。
进一步的，所述与中间焊盘电连接的引脚焊盘，其靠近中间焊盘一侧的阻焊层开窗长度小于远离中间焊盘一侧的阻焊层开窗长度。
又进一步的，所述中间焊盘的阻焊层开窗靠近该引脚焊盘的一侧、正对该引脚焊盘处形成有缺口，所述缺口与该引脚焊盘的阻焊层开窗边缘的间距≥设定距离。
与现有技术相比，本发明的优点和积极效果是：本发明的QFN芯片PCB封装方法，确定需要与中间焊盘电连接的引脚焊盘，将该引脚焊盘与中间焊盘通过布线层电连接；调整与中间焊盘电连接的引脚焊盘的阻焊层开窗的尺寸或/和中间焊盘的阻焊层开窗的尺寸，使得该引脚焊盘的阻焊层开窗边缘与中间焊盘的阻焊层开窗边缘的间距≥设定距离；保证了该引脚焊盘与中间焊盘之间具有足够大的距离，即保证了中间焊盘与对应连接的芯片引脚之间的距离，避免了在回流焊时中间焊盘将相连芯片引脚的焊锡盗走，解决了当芯片引脚与中间焊盘相连接时出现的缺焊、虚焊以及漏焊等不良现象；保证了芯片工作的稳定性和散热效果。因此，本发明的QFN芯片PCB封装方法及PCB板，解决了QFN芯片在回流焊过程的焊接不良问题，保证芯片自身性能不受影响，提高了产品可靠性，降低市场不良率；且方法简单、便于实现、无需增加额外的材料成本、成本低。
结合附图阅读本发明的具体实施方式后，本发明的其他特点和优点将变得更加清楚。
附图说明
图1是本发明所提出的QFN芯片PCB封装方法一个实施例的流程图；
图2是本发明所提出的PCB的一个实施例的结构示意图；
图3是本发明所提出的PCB的另一个实施例的结构示意图。
附图标记：
M、焊盘；
1、中间焊盘；2、中间焊盘的阻焊层开窗；
3、引脚焊盘；4、引脚焊盘；5、引脚焊盘；
6、引脚焊盘；7、引脚焊盘6的阻焊层开窗；8、布线层。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下将结合附图和实施例，对本发明作进一步详细说明。
本发明的QFN芯片PCB封装方法及根据此方法设计的PCB板，所述PCB布设有用于焊接QFN芯片的焊盘，所述焊盘包括中间焊盘以及位于所述中间焊盘四周的多个引脚焊盘。本发明既能彻底解决芯片的引脚与PCB中间焊盘进行连接时的焊接不良问题，又可以保证芯片自身的性能不受影响，从而提高产品的可靠性，降低市场不良率。
本实施例的QFN芯片PCB封装方法，具体包括下述步骤，参见图1所示。
步骤S1：确定需要与中间焊盘电连接的引脚焊盘，将该引脚焊盘与中间焊盘通过布线层电连接。
参见图2、图3所示的PCB板，用于焊接QFN芯片的焊盘M包括中间焊盘1以及位于中间焊盘四周的多个引脚焊盘。芯片底部中间的焊端与PCB板上的中间焊盘1焊接，芯片大焊端四周的I/O引脚与PCB板上的引脚焊盘一一对应焊接。
根据芯片的实际要求，确定出需要与中间焊盘1连接的芯片引脚，即确定出需要与中间焊盘连接的引脚焊盘，将该引脚焊盘与中间焊盘通过布线层电连接。一般是芯片的电源引脚或地引脚与中间焊盘1连接。例如：芯片具有三个电源引脚，对应与引脚焊盘4、引脚焊盘5、引脚焊盘6焊接，因此将引脚焊盘4、引脚焊盘5、引脚焊盘6通过布线层与中间焊盘1电连接，参见图2、图3所示，引脚焊盘3等其他引脚焊盘与芯片的普通引脚连接，无需与中间焊盘通过布线层连接。
步骤S2：调整与中间焊盘电连接的引脚焊盘的阻焊层开窗的尺寸或/和中间焊盘的阻焊层开窗的尺寸，使得该引脚焊盘的阻焊层开窗边缘与中间焊盘的阻焊层开窗边缘的间距≥设定距离。
与中间焊盘电连接的引脚焊盘的阻焊层开窗边缘与中间焊盘1的阻焊层开窗2边缘的间距≥设定距离，从而保证该引脚焊盘与中间焊盘之间具有足够大的距离，即保证中间焊盘与对应连接的芯片引脚之间的距离，避免了在回流焊时中间焊盘将相连芯片引脚的焊锡盗走，彻底解决了当芯片引脚与中间焊盘相连接时出现的缺焊、虚焊以及漏焊等不良现象；保证了芯片的电性能和热性能，保证了芯片工作的稳定性和散热效果。
例如，引脚焊盘6与中间焊盘1通过布线层8电连接，引脚焊盘6的阻焊层开窗7边缘与中间焊盘的阻焊层开窗2边缘的间距d≥设定距离。
在本实施例中，与中间焊盘电连接的引脚焊盘为与芯片的电源引脚或地引脚对应焊接的引脚焊盘，保证了芯片的电源引脚或地引脚与中间焊盘稳定可靠地连接，避免芯片受到外部噪音的干扰，保证芯片正常工作的稳定性以及电磁兼容能力。例如，引脚焊盘4、引脚焊盘5、引脚焊盘6与芯片的对应电源引脚连接；或者引脚焊盘4、引脚焊盘5、引脚焊盘6与芯片的对应地引脚连接。
当然，也可以是芯片的其他引脚对应的引脚焊盘与中间焊盘连接，可以根据实际需要进行设计，以提高芯片工作的稳定性，并不限于上述举例。
本实施例的QFN芯片PCB封装方法，确定需要与中间焊盘电连接的引脚焊盘，将该引脚焊盘与中间焊盘通过布线层电连接；调整与中间焊盘电连接的引脚焊盘的阻焊层开窗的尺寸或/和中间焊盘的阻焊层开窗的尺寸，使得该引脚焊盘的阻焊层开窗边缘与中间焊盘的阻焊层开窗边缘的间距≥设定距离；保证了该引脚焊盘与中间焊盘之间具有足够大的距离，即保证了中间焊盘与对应连接的芯片引脚之间的距离，避免了在回流焊时中间焊盘将相连芯片引脚的焊锡盗走，解决了当芯片引脚与中间焊盘相连接时出现的缺焊、虚焊以及漏焊等不良现象；保证了芯片工作的稳定性和散热效果。因此，本实施例的方法，解决了QFN芯片在回流焊过程的焊接不良问题，保证芯片自身性能不受影响，提高了产品可靠性，降低市场不良率；且方法简单、便于实现、无需增加额外的材料成本、成本低；而且，可以根据实际需求选择需要与中间焊盘电连接的引脚焊盘，实现PCB封装的定制化，根据不同的产品应用实现最优化的匹配，满足用户不同需求。
在本实施例中，设定距离为0.4mm。即与中间焊盘电连接的引脚焊盘的阻焊层开窗边缘与中间焊盘的阻焊层开窗边缘的间距≥0.4mm。在该间距范围内，可以保证该引脚焊盘与中间焊盘之间具有足够大的距离，即保证了中间焊盘与对应连接的芯片引脚之间的距离，避免了在回流焊时中间焊盘将相连芯片引脚的焊锡盗走。
S21：在本实施例中，所述调整与中间焊盘电连接的引脚焊盘的阻焊层开窗的尺寸或/和中间焊盘的阻焊层开窗的尺寸，使得该引脚焊盘的阻焊层开窗边缘与中间焊盘的阻焊层开窗边缘的间距≥设定距离；具体包括：
缩短该引脚焊盘靠近中间焊盘一侧的阻焊层开窗设定长度，使得该引脚焊盘的阻焊层开窗边缘与中间焊盘的阻焊层开窗边缘的间距≥设定距离。通过只缩短引脚焊盘的阻焊层开窗长度，实现该引脚焊盘的阻焊层开窗边缘与中间焊盘的阻焊层开窗边缘的间距≥设定距离，操作简单、便于实现，保证该引脚焊盘与中间焊盘之间具有足够大的距离。
也就是说，与中间焊盘电连接的引脚焊盘，其靠近中间焊盘一侧的阻焊层开窗长度小于远离中间焊盘一侧的阻焊层开窗长度。
所述设定长度取最大值时，该引脚焊盘靠近中间焊盘一侧的阻焊层开窗边缘与该引脚焊盘的锡膏层平齐，即设定长度的取值不能使得阻焊层开窗边缘短于锡膏层，避免使得芯片引脚的焊接面积减小，避免引起焊接不良，保证芯片引脚的焊接面积，保证芯片的正常工作。
S22：作为本实施例的另一种优选设计方案，所述调整与中间焊盘电连接的引脚焊盘的阻焊层开窗的尺寸或/和中间焊盘的阻焊层开窗的尺寸，使得该引脚焊盘的阻焊层开窗边缘与中间焊盘的阻焊层开窗边缘的间距≥设定距离；具体包括：
在中间焊盘的阻焊层开窗靠近该引脚焊盘的一侧、正对该引脚焊盘处形成缺口，使得所述缺口与该引脚焊盘的阻焊层开窗边缘的间距≥设定距离。通过只在中间焊盘的阻焊层开窗上形成缺口，实现缺口与该引脚焊盘的阻焊层开窗边缘的间距≥设定距离，操作简单、便于实现，保证该引脚焊盘与中间焊盘之间具有足够大的距离。
缺口的长度≤该引脚焊盘长度的1/2，避免中间焊盘缺口过大导致芯片焊接面积减小，进而避免影响芯片的焊接牢固度和散热效果。
缺口的形状可以为任意形状，如可以为矩形（如图2所示）、半圆形（如图3所示）、椭圆形、梯形等，其大小需满足和引脚焊盘的阻焊层开窗边缘的间距≥0.4mm。
S23：为了避免设定长度取最大值时，该引脚焊盘的阻焊层开窗边缘与中间焊盘的阻焊层开窗边缘的间距仍小于设定距离；所述调整与中间焊盘电连接的引脚焊盘的阻焊层开窗的尺寸或/和中间焊盘的阻焊层开窗的尺寸，使得该引脚焊盘的阻焊层开窗边缘与中间焊盘的阻焊层开窗边缘的间距≥设定距离；具体包括：
首先，缩短该引脚焊盘靠近中间焊盘一侧的阻焊层开窗设定长度；
若设定长度取最大值时，该引脚焊盘的阻焊层开窗边缘与中间焊盘的阻焊层开窗边缘的间距＜设定距离；则在中间焊盘的阻焊层开窗靠近该引脚焊盘的一侧、正对该引脚焊盘处形成缺口，使得所述缺口与该引脚焊盘的阻焊层开窗边缘的间距≥设定距离。
通过既缩短该引脚焊盘靠近中间焊盘一侧的阻焊层开窗长度，又在中间焊盘的阻焊层开窗上形成缺口，使得缺口与该引脚焊盘的阻焊层开窗边缘的间距≥设定距离，既保证了缺口与该引脚焊盘的阻焊层开窗边缘的间距≥设定距离，又避免芯片引脚的焊接面积减小，避免焊接不良。
S24：为了避免缺口的长度等于该引脚焊盘长度的1/2时，缺口与该引脚焊盘的阻焊层开窗边缘的间距仍小于设定距离；所述调整与中间焊盘电连接的引脚焊盘的阻焊层开窗的尺寸或/和中间焊盘的阻焊层开窗的尺寸，使得该引脚焊盘的阻焊层开窗边缘与中间焊盘的阻焊层开窗边缘的间距≥设定距离；具体包括：
首先，在中间焊盘的阻焊层开窗靠近该引脚焊盘的一侧、正对该引脚焊盘处形成缺口；
若缺口的长度等于该引脚焊盘长度的1/2时，缺口与该引脚焊盘的阻焊层开窗边缘的间距＜设定距离；则缩短该引脚焊盘靠近中间焊盘一侧的阻焊层开窗设定长度；使得所述缺口与该引脚焊盘的阻焊层开窗边缘的间距≥设定距离。
通过既在中间焊盘的阻焊层开窗上形成缺口，又缩短该引脚焊盘靠近中间焊盘一侧的阻焊层开窗长度，使得缺口与该引脚焊盘的阻焊层开窗边缘的间距≥设定距离，既保证了缺口与该引脚焊盘的阻焊层开窗边缘的间距≥设定距离，又避免中间焊盘缺口过大导致芯片焊接面积减小，进而避免影响芯片的焊接牢固度和散热效果。
基于上述QFN芯片PCB封装方法，本实施例还提出了一种根据上述方法设计的PCB板，参见图2、图3所示，PCB板上布设有用于焊接QFN芯片的焊盘M，所述焊盘M包括中间焊盘1以及位于所述中间焊盘四周的多个引脚焊盘；与中间焊盘1通过布线层电连接的引脚焊盘，其阻焊层开窗边缘与中间焊盘的阻焊层开窗边缘的间距≥设定距离。与中间焊盘电连接的引脚焊盘，其靠近中间焊盘一侧的阻焊层开窗长度小于远离中间焊盘一侧的阻焊层开窗长度。中间焊盘的阻焊层开窗靠近该引脚焊盘的一侧、正对该引脚焊盘处形成有缺口，缺口与该引脚焊盘的阻焊层开窗边缘的间距≥设定距离。所述PCB板的具体结构可参照上述方法中的说明，此处不再赘述。
本实施例的PCB板，与中间焊盘1通过布线层电连接的引脚焊盘，其阻焊层开窗边缘与中间焊盘的阻焊层开窗边缘的间距≥设定距离，保证了该引脚焊盘与中间焊盘之间具有足够大的距离，即保证了中间焊盘与对应连接的芯片引脚之间的距离，避免了在回流焊时中间焊盘将相连芯片引脚的焊锡盗走，解决了当芯片引脚与中间焊盘相连接时出现的缺焊、虚焊以及漏焊等不良现象；保证了芯片工作的稳定性和散热效果。因此，本实施例的PCB板，解决了QFN芯片在回流焊过程的焊接不良问题，保证芯片自身性能不受影响，提高了产品可靠性，降低市场不良率；且结构简单、便于实现、无需增加额外的材料成本、成本低。
以上实施例仅用以说明本发明的技术方案，而非对其进行限制；尽管参照前述实施例对本发明进行了详细的说明，对于本领域的普通技术人员来说，依然可以对前述实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或替换，并不使相应技术方案的本质脱离本发明所要求保护的技术方案的精神和范围。
Claims (7)
1.一种QFN芯片PCB封装方法，所述PCB布设有用于焊接QFN芯片的焊盘，所述焊盘包括中间焊盘以及位于所述中间焊盘四周的多个引脚焊盘；其特征在于：所述方法包括：
确定需要与中间焊盘电连接的引脚焊盘，将该引脚焊盘与中间焊盘通过布线层电连接；
调整与中间焊盘电连接的引脚焊盘的阻焊层开窗的尺寸或/和中间焊盘的阻焊层开窗的尺寸，使得该引脚焊盘的阻焊层开窗边缘与中间焊盘的阻焊层开窗边缘的间距≥设定距离；
所述调整与中间焊盘电连接的引脚焊盘的阻焊层开窗的尺寸，使得该引脚焊盘的阻焊层开窗边缘与中间焊盘的阻焊层开窗边缘的间距≥设定距离；具体包括：
缩短该引脚焊盘靠近中间焊盘一侧的阻焊层开窗设定长度，使得该引脚焊盘的阻焊层开窗边缘与中间焊盘的阻焊层开窗边缘的间距≥设定距离；
所述调整中间焊盘的阻焊层开窗的尺寸，使得该引脚焊盘的阻焊层开窗边缘与中间焊盘的阻焊层开窗边缘的间距≥设定距离；具体包括：
在中间焊盘的阻焊层开窗靠近该引脚焊盘的一侧、正对该引脚焊盘处形成缺口，使得所述缺口与该引脚焊盘的阻焊层开窗边缘的间距≥设定距离。
2.根据权利要求1所述的方法，其特征在于：所述设定距离为0.4mm。
3.根据权利要求1所述的方法，其特征在于：所述设定长度取最大值时，该引脚焊盘靠近中间焊盘一侧的阻焊层开窗边缘与该引脚焊盘的锡膏层平齐。
4.根据权利要求1所述的方法，其特征在于：所述缺口的长度≤该引脚焊盘长度的1/2。
5.根据权利要求1所述的方法，其特征在于：所述调整与中间焊盘电连接的引脚焊盘的阻焊层开窗的尺寸和中间焊盘的阻焊层开窗的尺寸，使得该引脚焊盘的阻焊层开窗边缘与中间焊盘的阻焊层开窗边缘的间距≥设定距离；具体包括：
缩短该引脚焊盘靠近中间焊盘一侧的阻焊层开窗设定长度；
若设定长度取最大值时，该引脚焊盘的阻焊层开窗边缘与中间焊盘的阻焊层开窗边缘的间距＜设定距离；则在中间焊盘的阻焊层开窗靠近该引脚焊盘的一侧、正对该引脚焊盘处形成缺口，使得所述缺口与该引脚焊盘的阻焊层开窗边缘的间距≥设定距离。
6.一种PCB板，布设有用于焊接QFN芯片的焊盘，所述焊盘包括中间焊盘以及位于所述中间焊盘四周的多个引脚焊盘；其特征在于：与中间焊盘通过布线层电连接的引脚焊盘，其阻焊层开窗边缘与中间焊盘的阻焊层开窗边缘的间距≥设定距离；
所述引脚焊盘靠近中间焊盘一侧的阻焊层开窗缩短设定长度，使得该引脚焊盘的阻焊层开窗边缘与中间焊盘的阻焊层开窗边缘的间距≥设定距离；
或/和，
所述中间焊盘的阻焊层开窗靠近该引脚焊盘的一侧、正对该引脚焊盘处形成有缺口，所述缺口与该引脚焊盘的阻焊层开窗边缘的间距≥设定距离。
7.根据权利要求6所述的PCB板，其特征在于：所述与中间焊盘电连接的引脚焊盘，其靠近中间焊盘一侧的阻焊层开窗边缘与引脚焊盘的间距，小于引脚焊盘远离中间焊盘一侧的阻焊层开窗边缘与引脚焊盘的间距。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710628841.0A CN107613666B (zh) | 2017-07-28 | 2017-07-28 | 一种qfn芯片pcb封装方法及pcb板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710628841.0A CN107613666B (zh) | 2017-07-28 | 2017-07-28 | 一种qfn芯片pcb封装方法及pcb板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107613666A CN107613666A (zh) | 2018-01-19 |
| CN107613666B true CN107613666B (zh) | 2021-06-22 |
Family
ID=61059976
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710628841.0A Active CN107613666B (zh) | 2017-07-28 | 2017-07-28 | 一种qfn芯片pcb封装方法及pcb板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107613666B (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5668699A (en) * | 1994-07-05 | 1997-09-16 | Dell Usa L.P. | System and method for providing uniform solder jiunt height for printed circuit boards and their assemblies |
| JPH11126795A (ja) * | 1997-10-23 | 1999-05-11 | Matsushita Electric Ind Co Ltd | 実装基板およびその製造方法ならびに電子部品の実装方法 |
| CN2538067Y (zh) * | 2002-04-24 | 2003-02-26 | 威盛电子股份有限公司 | 覆晶封装基板 |
| CN1723557A (zh) * | 2002-12-10 | 2006-01-18 | 皇家飞利浦电子股份有限公司 | 高密度封装的互连电源和地线条及其方法 |
| CN102543765A (zh) * | 2012-01-13 | 2012-07-04 | 迈普通信技术股份有限公司 | 一种贴片元器件焊盘设计方法、焊盘结构及印刷电路板 |
| CN205566808U (zh) * | 2016-03-28 | 2016-09-07 | 深圳市一博科技有限公司 | 一种dfn和sot焊盘封装结构 |
| CN205726645U (zh) * | 2016-04-15 | 2016-11-23 | 上海斐讯数据通信技术有限公司 | 一种焊接结构 |
| CN205946344U (zh) * | 2016-08-23 | 2017-02-08 | 合肥鑫晟光电科技有限公司 | 一种测试点结构及pcb板 |
| CN206302633U (zh) * | 2016-12-21 | 2017-07-04 | 深圳市一博电路有限公司 | 一种连接表贴型连接器管脚的pcb板结构 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI241702B (en) * | 2003-07-28 | 2005-10-11 | Siliconware Precision Industries Co Ltd | Ground pad structure for preventing solder extrusion and semiconductor package having the ground pad structure |
| US7696594B2 (en) * | 2005-12-22 | 2010-04-13 | International Business Machines Corporation | Attachment of a QFN to a PCB |
-
2017
- 2017-07-28 CN CN201710628841.0A patent/CN107613666B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5668699A (en) * | 1994-07-05 | 1997-09-16 | Dell Usa L.P. | System and method for providing uniform solder jiunt height for printed circuit boards and their assemblies |
| JPH11126795A (ja) * | 1997-10-23 | 1999-05-11 | Matsushita Electric Ind Co Ltd | 実装基板およびその製造方法ならびに電子部品の実装方法 |
| CN2538067Y (zh) * | 2002-04-24 | 2003-02-26 | 威盛电子股份有限公司 | 覆晶封装基板 |
| CN1723557A (zh) * | 2002-12-10 | 2006-01-18 | 皇家飞利浦电子股份有限公司 | 高密度封装的互连电源和地线条及其方法 |
| CN102543765A (zh) * | 2012-01-13 | 2012-07-04 | 迈普通信技术股份有限公司 | 一种贴片元器件焊盘设计方法、焊盘结构及印刷电路板 |
| CN205566808U (zh) * | 2016-03-28 | 2016-09-07 | 深圳市一博科技有限公司 | 一种dfn和sot焊盘封装结构 |
| CN205726645U (zh) * | 2016-04-15 | 2016-11-23 | 上海斐讯数据通信技术有限公司 | 一种焊接结构 |
| CN205946344U (zh) * | 2016-08-23 | 2017-02-08 | 合肥鑫晟光电科技有限公司 | 一种测试点结构及pcb板 |
| CN206302633U (zh) * | 2016-12-21 | 2017-07-04 | 深圳市一博电路有限公司 | 一种连接表贴型连接器管脚的pcb板结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107613666A (zh) | 2018-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101336042B (zh) | 焊盘、具有该焊盘的电路板和电子装置 | |
| US8836093B2 (en) | Lead frame and flip chip package device thereof | |
| CN101295754A (zh) | 发光二极管的芯片倒装焊封装结构与方法 | |
| CN101404274B (zh) | 三引脚电子器件封装用引线框架、封装结构及其封装方法 | |
| KR100874925B1 (ko) | 반도체 패키지, 그 제조 방법, 이를 포함하는 카드 및 이를포함하는 시스템 | |
| CN107613666B (zh) | 一种qfn芯片pcb封装方法及pcb板 | |
| CN105374788A (zh) | 堆叠式倒装芯片封装结构及其制造方法 | |
| CN101266955B (zh) | 半导体装置及其制造方法 | |
| US6414246B1 (en) | Printed circuit board (PCB) | |
| CN201898130U (zh) | 半导体芯片封装结构 | |
| US20060138613A1 (en) | Integrated circuit package with inner ground layer | |
| CN104465583A (zh) | 球栅阵列封装件及将其安装在基板上的方法 | |
| CN108364920A (zh) | 倒装芯片组件、倒装芯片封装结构及制备方法 | |
| CN101231982B (zh) | 一种半导体器件封装结构 | |
| CN104363698A (zh) | 线路板的列引脚封装结构及封装设计方法和线路板 | |
| CN104684250A (zh) | 印制电路板的集成电路芯片封装结构及封装设计方法 | |
| CN110600455A (zh) | 一种内置电容的ic芯片及封装方法 | |
| CN105789389A (zh) | Led芯片的模组化封装方法 | |
| CN221304683U (zh) | 一种csp模块结构及射频智能卡 | |
| TWI833565B (zh) | 嵌入式雙列直插式記憶體模組 | |
| TWI678039B (zh) | 雷射二極體之封裝結構 | |
| CN210225926U (zh) | 防止模块芯片二次回流焊贴片飞起的pcb板 | |
| US20150155451A1 (en) | Light emitting diode package structure | |
| CN204090289U (zh) | 线路板的列引脚封装结构和线路板 | |
| CN209045533U (zh) | 嵌入式封装组件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20210519 Address after: 266101 Haier Road, Laoshan District, Qingdao, Qingdao, Shandong Province, No. 1 Applicant after: QINGDAO HAIER SMART TECHNOLOGY R&D Co.,Ltd. Applicant after: Haier Smart Home Co., Ltd. Address before: 266101 Haier Road, Laoshan District, Qingdao, Qingdao, Shandong Province, No. 1 Applicant before: QINGDAO HAIER SMART TECHNOLOGY R&D Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |