TWI678039B - 雷射二極體之封裝結構 - Google Patents

雷射二極體之封裝結構 Download PDF

Info

Publication number
TWI678039B
TWI678039B TW107105814A TW107105814A TWI678039B TW I678039 B TWI678039 B TW I678039B TW 107105814 A TW107105814 A TW 107105814A TW 107105814 A TW107105814 A TW 107105814A TW I678039 B TWI678039 B TW I678039B
Authority
TW
Taiwan
Prior art keywords
electrode
electrically connected
laser diode
carrier
carrier board
Prior art date
Application number
TW107105814A
Other languages
English (en)
Other versions
TW201935790A (zh
Inventor
陳冠銘
Kuan-Ming Chen
吳世楨
Shi-Jen Wu
呂引棟
Yin-Dong Lu
Original Assignee
奇景光電股份有限公司
Himax Technologies Limited
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 奇景光電股份有限公司, Himax Technologies Limited filed Critical 奇景光電股份有限公司
Publication of TW201935790A publication Critical patent/TW201935790A/zh
Application granted granted Critical
Publication of TWI678039B publication Critical patent/TWI678039B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/02345—Wire-bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02355—Fixing laser chips on mounts
    • H01S5/0237—Fixing laser chips on mounts by soldering

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Lasers (AREA)

Abstract

本發明提出一種雷射二極體之封裝結構，包含雷射晶片、第一載板以及第二載板。第一載板的第一表面具有第一電極及第二電極，雷射晶片設置於第一載板的第一表面上，以及第二載板的第二表面具有第三電極及第四電極。第一電極及第二電極藉由非打線製程分別電性連接至第三電極及第四電極。

Description

雷射二極體之封裝結構
本發明是有關於一種雷射二極體之封裝結構，特別是有關於一種不須打線製程的雷射二極體之封裝結構。
隨著光電產業的發展，雷射二極體已是常見的產品，而由於雷射二極體具有高功率、快傳輸以及頻寬較窄的優點，因此被廣泛地應用。
第1圖為先前技術之雷射二極體之封裝結構。如第1圖所示，習知的雷射二極體是透過打線50(bonding wire)的方式電性連接至外部，因為打線結構較佔空間，例如，打線結構的單一電極寬度便佔了100微米，而使得習知的雷射二極體在空間上難以縮減。另外，在高功率雷射二極體封裝中，其針對單一電極的打線數目動輒百條以上，而連接線的數量太多會使得檢測時無法確認每一條線之電性是否皆能夠相通，這樣則會使良率無法保證，且使用時間一長可能會因為有更多的連接線無法持續導通，而無法繼續承受大電流負載，導致雷射二極體損毀之情況。
故如何改善打線製程對雷射二極體封裝的影響，仍有待解決。
有鑑於上述習知技術之問題，本發明之其中之一目的在於提供一種雷射二極體之封裝結構，以期透過非打線的方式與封裝載板連接，不具有斷線疑慮，有效地提升了元件可靠度。
緣是，為達上述目的，本發明係提供一種雷射二極體之封裝結構，包含雷射晶片、第一載板以及第二載板。第一載板的第一表面具有第一電極及第二電極，雷射晶片設置於第一載板的第一表面上，以及第二載板的第二表面具有第三電極及第四電極。第一電極及第二電極藉由非打線製程分別電性連接至第三電極及第四電極。
較佳地，第一電極及第二電極可藉由銀膠分別電性連接至第三電極及第四電極。
較佳地，第一電極及第二電極可藉由焊錫分別電性連接至第三電極及第四電極。
較佳地，可進一步包含第三載板，第三載板的第三表面具有第五電極及第六電極，及第三載板的第四表面具有第七電極及第八電極，第五電極及第六電極分別電性連接至第七電極及第八電極，其中第一載板的第五表面具有第九電極及第十電極，第一電極及第二電極分別藉由穿孔電性連接至第九電極及第十電極，第九電極及第十電極藉由銀膠或焊錫分別電性連接至第五電極及第六電極，以及第七電極及第八電極藉由銀膠或焊錫分別電性連接至第三電極及第四電極。
較佳地，各穿孔內可分別填充有導電材料。
較佳地，第五電極及第七電極可為一體成形的L形電極，及第六電極及第八電極可為一體成形的L形電極。
較佳地，第一表面與第五表面可相對。
較佳地，可進一步包含第三載板，設置於第一載板的第五表面上，以支撐第一載板，其中第一表面與第五表面相對。
較佳地，可進一步包含第三載板，第三載板的第三表面具有第五電極及第六電極，及第三載板的第四表面具有第七電極及第八電極，第五電極 及第六電極分別電性連接至第七電極及第八電極，其中第一載板的第一電極及第二電極藉由銀膠或焊錫分別電性連接至第五電極及第六電極，以及第七電極及第八電極藉由銀膠或焊錫分別電性連接至第三電極及第四電極。
較佳地，第五電極及第七電極可為一體成形的L形電極，及第六電極及第八電極可為一體成形的L形電極。
承上所述，依據本發明其可具有一或多個下述優點：
1.電極之間藉由銀膠電性連接，使第一載板的第一表面的第一電極及第二電極藉由非打線製程分別電性連接至第二載板的第二表面的第三電極及第四電極，不具有斷線疑慮，有效地提升了元件可靠度且縮減封裝空間。
2.電極之間藉由焊錫電性連接，使第一載板的第一表面的第一電極及第二電極藉由非打線製程分別電性連接至第二載板的第二表面的第三電極及第四電極，不具有斷線疑慮，有效地提升了元件可靠度且縮減封裝空間。
3.藉由穿孔的方式，使電極之間藉由非打線製程電性連接，不具有斷線疑慮，有效地提升了元件可靠度且縮減封裝空間。
4.藉由第三載板以支撐第一載板。
1‧‧‧第一載板
2‧‧‧第二載板
3‧‧‧第三載板
4‧‧‧雷射晶片
5‧‧‧銀膠
6‧‧‧穿孔
11‧‧‧第一電極
12‧‧‧第二電極
13‧‧‧第三電極
14‧‧‧第四電極
15‧‧‧第五電極
16‧‧‧第六電極
17‧‧‧第七電極
18‧‧‧第八電極
19‧‧‧第九電極
20‧‧‧第十電極
21‧‧‧第一表面
22‧‧‧第二表面
23‧‧‧第三表面
24‧‧‧第四表面
25‧‧‧第五表面
第1圖為先前技術之雷射二極體之封裝結構圖。
第2圖為本發明一實施方式之雷射二極體之封裝結構圖。
第3圖為本發明另一實施方式之雷射二極體之封裝結構圖。
第4圖為本發明另一實施方式之雷射二極體之封裝結構圖。
第5圖為本發明另一實施方式之雷射二極體之封裝結構圖。
第6圖為本發明另一實施方式之第一載板結構圖。
本發明之優點、特徵以及達到之技術方法將參照例示性實施例及所附圖式進行更詳細地描述而更容易理解，且本發明可以不同形式來實現，故不應被理解僅限於此處所陳述的實施例，相反地，對所屬技術領域具有通常知識者而言，所提供的實施例將使本揭露更加透徹與全面且完整地傳達本發明的範疇，且本發明將僅為所附加的申請專利範圍所定義。
本發明下述一或多個實施方式係揭露一種雷射二極體之封裝結構。藉由下述實施方式所揭露之一種雷射二極體之封裝結構，可透過非打線的方式與電極連接，不具有斷線疑慮，有效地提升了元件可靠度。
請參閱第2圖，第2圖為本發明一實施方式之雷射二極體之封裝結構圖。一種雷射二極體之封裝結構，包含雷射晶片4、第一載板1以及第二載板2。雷射晶片4，可為雷射二極體的發光元件。第一載板1的第一表面21具有第一電極11及第二電極12，而雷射晶片4設置於第一載板1的第一表面21上，雷射晶片4可藉由銀膠、焊錫或唯一一次的打線與第一載板1的第二電極12電性連接。另外第二載板2的第二表面22具有第三電極13及第四電極14，而第一載板1是設置於第二載板2的第二表面22上。第一電極11及第二電極12藉由非打線製程分別電性連接至第三電極13及第四電極14，例如：第一電極11及第二電極12可直接藉由銀膠5分別電性連接至第三電極13及第四電極14，或第一電極11及第二電極12可直接藉由焊錫分別電性連接至第三電極13及第四電極14。具體而言，本發明之電極可由銅、鎳、金、銀或其合金等導電金屬性材質製成，本發明之載板可用樹脂、玻璃或陶瓷等具有絕緣性之材料形成。
以上，電極之間藉由銀膠5或焊錫電性連接，使第一載板1的第一表面21的第一電極11及第二電極12藉由非打線製程分別電性連接至第二載板2的第二表面22的第三電極13及第四電極14，不具有斷線疑慮，有效地提升了元件可靠度且縮減封裝空間。
請參閱第3圖，第3圖為本發明另一實施方式之雷射二極體之封裝結構圖。一種雷射二極體之封裝結構，包含雷射晶片4、第一載板1、第二載板2以及第三載板3。雷射晶片4，可為雷射二極體的發光元件。第一載板1的第一表面21具有第一電極11及第二電極12，而雷射晶片4設置於第一載板1的第一表面21上，雷射晶片4可藉由銀膠、焊錫或唯一一次的打線與第一載板1的第二電極12電性連接。另外，第二載板2的第二表面22具有第三電極13及第四電極14，而第一載板1是設置於第二載板2的第二表面22上。此外，第三載板3設置於第一載板1的第五表面25上，以支撐第一載板1。具體而言，第一表面21與第五表面25彼此相對。第一電極11及第二電極12藉由非打線製程分別電性連接至第三電極13及第四電極14，例如：第一電極11及第二電極12可直接藉由銀膠5分別電性連接至第三電極13及第四電極14，或第一電極11及第二電極12可直接藉由焊錫分別電性連接至第三電極13及第四電極14。具體而言，本發明之電極可由銅、鎳、金、銀或其合金等導電金屬性材質製成，本發明之載板可用樹脂、玻璃或陶瓷等具有絕緣性之材料形成。
以上，電極之間藉由銀膠5或焊錫電性連接，使第一載板1的第一表面21的第一電極11及第二電極12藉由非打線製程分別電性連接至第二載板2的第二表面22的第三電極13及第四電極14，不具有斷線疑慮，有效地提升了元件可靠度且縮減封裝空間。
請參閱第4圖，第4圖為本發明另一實施方式之雷射二極體之封裝結構圖。一種雷射二極體之封裝結構，包含雷射晶片4、第一載板1、第二載 板2以及第三載板3。雷射晶片4，可為雷射二極體的發光元件。第一載板1的第一表面21具有第一電極11及第二電極12，而雷射晶片4設置於第一載板1的第一表面21上，雷射晶片4可藉由銀膠、焊錫或唯一一次的打線與第一載板1的第二電極12電性連接。另外，第二載板2的第二表面22具有第三電極13及第四電極14，而第一載板1是設置於第二載板2的第二表面22上。此外，第三載板3的第三表面23具有第五電極15及第六電極16，以及第三載板3的第四表面24具有第七電極17及第八電極18，第五電極15及第六電極16分別電性連接至第七電極17及第八電極18，例如：第五電極15及第七電極17為一體成形的L形電極，及第六電極16及第八電極18為一體成形的L形電極，但不限於此。第一載板1的第一電極11及第二電極12直接藉由銀膠5或焊錫分別電性連接至第五電極15及第六電極16，以及第七電極17及第八電極18直接藉由銀膠5或焊錫分別電性連接至第三電極13及第四電極14。因此，第一載板1的第一電極11及第二電極12藉由非打線製程分別電性連接至第二載板2的第三電極13及第四電極14。具體而言，本發明之電極可由銅、鎳、金、銀或其合金等導電金屬性材質製成，本發明之載板可用樹脂、玻璃或陶瓷等具有絕緣性之材料形成。
以上，電極之間藉由銀膠5或焊錫電性連接，使第一載板1的第一表面21的第一電極11及第二電極12藉由非打線製程分別電性連接至第二載板2的第二表面22的第三電極13及第四電極14，不具有斷線疑慮，有效地提升了元件可靠度且縮減封裝空間。
請參閱第5圖及第6圖，第5圖為本發明另一實施方式之雷射二極體之封裝結構圖，第6圖為本發明另一實施方式之第一載板結構圖。一種雷射二極體之封裝結構，包含雷射晶片4、第一載板1、第二載板2以及第三載板3。雷射晶片4，可為雷射二極體的發光元件。第一載板1的第一表面21具有第一電極11及第二電極12，而雷射晶片4設置於第一載板1的第一表面21上，雷射晶片4 可藉由銀膠、焊錫或唯一一次的打線與第一載板1的第二電極12電性連接。另外，第二載板2的第二表面22具有第三電極13及第四電極14，而第一載板1是設置於第二載板2的第二表面22上。第三載板3的第三表面23具有第五電極15及第六電極16，以及第三載板3的第四表面24具有第七電極17及第八電極18，第五電極15及第六電極16分別電性連接至第七電極17及第八電極18，例如：第五電極15及第七電極17為一體成形的L形電極，及第六電極16及第八電極18為一體成形的L形電極，但不限於此。另外，第一載板1的第五表面25具有第九電極19及第十電極20，而第一表面21與第五表面25彼此相對。第一電極11及第二電極12直接藉由穿孔6分別電性連接至第九電極19及第十電極20，各穿孔6內分別填充有導電材料。第一載板1的第九電極19及第十電極20直接藉由銀膠5或焊錫分別電性連接至第三載板3的第五電極15及第六電極16，以及第三載板3的第七電極17及第八電極18直接藉由銀膠5或焊錫分別電性連接至第二載板2的第三電極13及第四電極14。因此，第一載板1的第一電極11及第二電極12藉由非打線製程分別電性連接至第二載板2的第三電極13及第四電極14。具體而言，本發明之電極可由銅、鎳、金、銀或其合金等導電金屬性材質製成，本發明之載板可用樹脂、玻璃或陶瓷等具有絕緣性之材料形成。
綜上所述，本發明的電極之間藉由銀膠5或焊錫及穿孔6電性連接，使第一載板1的第一表面21的第一電極11及第二電極12藉由非打線製程分別電性連接至第二載板2的第二表面22的第三電極13及第四電極14，不具有斷線疑慮，有效地提升了元件可靠度且縮減封裝空間。
以上所述之實施例僅係為說明本發明之技術思想及特點，其目的在使熟習此項技藝之人士能夠瞭解本發明之內容並據以實施，當不能以之限定本發明之專利範圍，即大凡依本發明所揭示之精神所作之均等變化或修飾，仍應涵蓋在本發明之專利範圍內。

Claims (9)

  1. 一種雷射二極體之封裝結構，包含：一雷射晶片；一第一載板，該第一載板的一第一表面具有一第一電極及一第二電極，該雷射晶片設置於該第一載板的該第一表面上；一第二載板，該第二載板的一第二表面具有一第三電極及一第四電極；以及一第三載板，該第三載板的一第三表面具有一第五電極及一第六電極，及該第三載板的一第四表面具有一第七電極及一第八電極，該第五電極及該第六電極分別電性連接至該第七電極及該第八電極，其中該第一電極及該第二電極藉由非打線製程分別電性連接至該第三電極及該第四電極、該第一電極及該第二電極藉由銀膠或焊錫分別電性連接至該第五電極及該第六電極，以及該第七電極及該第八電極藉由銀膠或焊錫分別電性連接至該第三電極及該第四電極。
  2. 如申請專利範圍第1項所述之雷射二極體之封裝結構，其中該第一電極及該第二電極藉由銀膠分別電性連接至該第三電極及該第四電極。
  3. 如申請專利範圍第1項所述之雷射二極體之封裝結構，其中該第一電極及該第二電極藉由焊錫分別電性連接至該第三電極及該第四電極。
  4. 如申請專利範圍第1項所述之雷射二極體之封裝結構，其中該第一載板的一第五表面進一步具有一第九電極及一第十電極，該第一電極及該第二電極分別藉由一穿孔電性連接至該第九電極及該第十電極，該第九電極及該第十電極藉由銀膠或焊錫分別電性連接至該第五電極及該第六電極。
  5. 如申請專利範圍第4項所述之雷射二極體之封裝結構，其中各該穿孔內分別填充有導電材料。
  6. 如申請專利範圍第4項所述之雷射二極體之封裝結構，其中該第五電極及該第七電極為一體成形的L形電極，及該第六電極及該第八電極為一體成形的L形電極。
  7. 如申請專利範圍第4項所述之雷射二極體之封裝結構，其中該第一表面與該第五表面相對。
  8. 如申請專利範圍第1項所述之雷射二極體之封裝結構，其中該第三載板，設置於該第一載板的一第五表面上，以支撐該第一載板，其中該第一表面與該第五表面相對。
  9. 如申請專利範圍第1項所述之雷射二極體之封裝結構，其中該第五電極及該第七電極為一體成形的L形電極，及該第六電極及該第八電極為一體成形的L形電極。
TW107105814A 2018-02-12 2018-02-21 雷射二極體之封裝結構 TWI678039B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/894,896 2018-02-12
US15/894,896 US10270219B1 (en) 2018-02-12 2018-02-12 Packaging structure of laser diode

Publications (2)

Publication Number Publication Date
TW201935790A TW201935790A (zh) 2019-09-01
TWI678039B true TWI678039B (zh) 2019-11-21

Family

ID=66175057

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107105814A TWI678039B (zh) 2018-02-12 2018-02-21 雷射二極體之封裝結構

Country Status (2)

Country Link
US (1) US10270219B1 (zh)
TW (1) TWI678039B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102023100478A1 (de) * 2023-01-11 2024-07-11 Ams-Osram International Gmbh Halbleiterlaservorrichtung

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020014673A1 (en) * 1992-04-08 2002-02-07 Elm Technology Corporation Method of making membrane integrated circuits
US20020097962A1 (en) * 1998-10-09 2002-07-25 Tetsuzo Yoshimura Single and multilayer waveguides and fabrication process
US20050224946A1 (en) * 2004-02-27 2005-10-13 Banpil Photonics, Inc. Stackable optoelectronics chip-to-chip interconnects and method of manufacturing
TW200952135A (en) * 2008-06-02 2009-12-16 Mutual Pak Technology Co Ltd Integrated circuit package module and method of the same
TW201508954A (zh) * 2013-08-29 2015-03-01 Unistars Corp 光電半導體元件及其製作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7655953B2 (en) * 2004-08-31 2010-02-02 Sanyo Electric Co., Ltd. Semiconductor laser apparatus
JP4200389B2 (ja) * 2007-02-22 2008-12-24 セイコーエプソン株式会社 光素子

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020014673A1 (en) * 1992-04-08 2002-02-07 Elm Technology Corporation Method of making membrane integrated circuits
US20020097962A1 (en) * 1998-10-09 2002-07-25 Tetsuzo Yoshimura Single and multilayer waveguides and fabrication process
US20050224946A1 (en) * 2004-02-27 2005-10-13 Banpil Photonics, Inc. Stackable optoelectronics chip-to-chip interconnects and method of manufacturing
TW200952135A (en) * 2008-06-02 2009-12-16 Mutual Pak Technology Co Ltd Integrated circuit package module and method of the same
TW201508954A (zh) * 2013-08-29 2015-03-01 Unistars Corp 光電半導體元件及其製作方法

Also Published As

Publication number Publication date
TW201935790A (zh) 2019-09-01
US10270219B1 (en) 2019-04-23

Similar Documents

Publication Publication Date Title
TWI692122B (zh) 發光二極體封裝結構及其製作方法
US8324722B2 (en) Packaging device for matrix-arrayed semiconductor light-emitting elements of high power and high directivity
WO2021020480A1 (ja) 電子素子搭載用パッケージ及び電子装置
JP2008130701A (ja) 配線基板とそれを用いた半導体装置及び半導体装置の製造方法
US9000571B2 (en) Surface-mounting light emitting diode device and method for manufacturing the same
US9837592B2 (en) Ceramic substrate and semiconductor package having the same
JP2015056638A (ja) 半導体装置およびその製造方法
US20120306064A1 (en) Chip package
TWI678039B (zh) 雷射二極體之封裝結構
TWI697058B (zh) 具堅實導電及導熱性銅質線路之電路元件封裝方法及其封裝體
US9655265B2 (en) Electronic module
US20160218263A1 (en) Package structure and method for manufacturing the same
CN104851865A (zh) 覆晶式封装基板、覆晶式封装件及其制法
KR101448165B1 (ko) 금속 본딩 회로 패턴을 독립적으로 구성하고，어레이가 형성되어 직병렬 연결 구조가 가능하게 한 ｃｏｂ 또는 ｃｏｍ 형태의 ｌｅｄ 모듈
TW201201354A (en) LED chip package structure
CN203690289U (zh) 芯片构件与芯片封装体
TWI474522B (zh) 半導體封裝件及其製法
TWI583282B (zh) 高效能封裝體及其封裝方法
TWI812504B (zh) 半導體封裝以及製造半導體封裝的方法
TWI658609B (zh) 表面黏著型雷射二極體及其製程
TWI513052B (zh) 發光模組
CN101527292B (zh) 芯片封装结构
CN107613666B (zh) 一种qfn芯片pcb封装方法及pcb板
TW201635456A (zh) 電子封裝件及其製法
TW201545378A (zh) 封裝結構及其製法