WO2021020480A1 - 電子素子搭載用パッケージ及び電子装置 - Google Patents

電子素子搭載用パッケージ及び電子装置 Download PDF

Info

Publication number
WO2021020480A1
WO2021020480A1 PCT/JP2020/029162 JP2020029162W WO2021020480A1 WO 2021020480 A1 WO2021020480 A1 WO 2021020480A1 JP 2020029162 W JP2020029162 W JP 2020029162W WO 2021020480 A1 WO2021020480 A1 WO 2021020480A1
Authority
WO
WIPO (PCT)
Prior art keywords
insulating member
wiring board
bonding material
gap
conductive bonding
Prior art date
Application number
PCT/JP2020/029162
Other languages
English (en)
French (fr)
Inventor
友治 恩田
Original Assignee
京セラ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京セラ株式会社 filed Critical 京セラ株式会社
Publication of WO2021020480A1 publication Critical patent/WO2021020480A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings

Definitions

  • This disclosure relates to a package for mounting an electronic device and an electronic device.
  • a package for mounting an element having a wiring pattern joined to an electronic element and a signal line joined to the wiring pattern there is a package for mounting an element having a wiring pattern joined to an electronic element and a signal line joined to the wiring pattern.
  • a coaxial line structure including a signal line and a wiring pattern such as a microstrip line structure are joined by a conductive bonding material (for example, Japanese Patent Application Laid-Open No. 2000-353846).
  • a through hole may be provided in a metal substrate, and a signal line may be arranged so as to penetrate an insulating member located inside the through hole.
  • a wiring board having a first surface and a wiring pattern located on the first surface, A substrate having a second surface and a through hole opened in the second surface, A first insulating member located in the through hole and having a first end portion located on the second surface side. A signal line that penetrates the first insulating member and has a second end located on the second surface side. A conductive joining material that joins the wiring pattern and the second end of the signal line.
  • the wiring board is arranged with a gap between the first insulating member and the first end portion thereof.
  • the conductive bonding material has a first region located at least a part of the gap. It is a package for mounting electronic elements.
  • Another aspect of the present disclosure is with the above package for mounting electronic devices An electronic element to be joined to the wiring pattern and It is an electronic device provided with.
  • the electronic device 1 includes a package 100 for mounting an electronic element and an electronic element 200.
  • the electronic element mounting package 100 includes a substrate 11, a signal line 12, a wiring board 14, an insulating member 15 (first insulating member), and a conductive bonding material 16.
  • the substrate 11 is a conductive metal and functions as a ground plane. In addition to this, a substrate 11 having high thermal conductivity (heat dissipation) may be used.
  • the substrate 11 has a base 111 and a protrusion 112.
  • the base 111 has, for example, a disk shape having a diameter of 3 to 10 mm and a thickness of 0.5 to 2 mm, but is not limited thereto.
  • the surface of the base portion 111 on which the protruding portion 112 protrudes is hereinafter referred to as a second surface 11a.
  • the base 111 and the protrusion 112 may be integral with each other.
  • a through hole 111a having an opening 111b on the second surface 11a is located on the base 111.
  • the base 111 has a through hole 111a that is open to the second surface 11a.
  • the through hole 111a may have a shape in which the cross section parallel to the second surface 11a of the inner wall surface is circular, but the shape is not limited to this, and the cross section of the inner wall surface may be a shape other than circular.
  • the insulating member 15 is located in the through hole 111a.
  • the insulating member 15 has a first end portion 15a (see FIG. 3) located on the opening 111b side, that is, on the second surface 11a side. In FIG. 1, the inside of the through hole 111a is occupied by the insulating member 15.
  • the material of the insulating member 15 and the size of the through hole 111a may be determined according to a desired characteristic impedance.
  • the insulating member 15 for example, glass having a predetermined relative permittivity can be used.
  • the signal line 12 is a rod-shaped conductor.
  • the signal line 12 penetrates the insulating member 15 in the through hole 111a of the base portion 111, and has a second end portion 12a located on the opening 111b side, that is, on the second surface 11a side. Further, the signal line 12 is exposed from the opening 111b of the through hole 111a on the second surface 11a. In other words, the signal line 12 is exposed from the first end 15a of the opening 111b.
  • the diameter of the signal line 12 can be, for example, about 0.1 to 1.0 mm. At least one of the signal lines 12 is a ground terminal of the substrate 11 and is directly bonded to the base 111.
  • the other signal line 12 projects on the side of the base 111 opposite to the second surface 11a, is electrically connected to an external wiring or the like, and is used as a lead electrode.
  • 1 and 2 show a state in which two signal lines 12 are joined to the wiring pattern 141 via the conductive bonding material 16 on the side of the second surface 11a.
  • the signal line 12 may have a circular cross section parallel to the second surface 11a, but the signal line 12 is not limited to this, and a signal line 12 having a shape other than the circular cross section may be used.
  • the tip (second end 12a) of the signal line 12 is exposed from the first end 15a at approximately the center of the circular opening 111b of the through hole 111a on the second surface 11a of the base 111. Further, as shown in FIG. 3, the tip of the signal line 12 is exposed without protruding from the first end portion 15a. Therefore, the tip end (second end portion 12a) of the signal line 12 forms the same plane as the second surface 11a and the first end portion 15a of the base portion 111. In other words, in the cross section of FIG. 3 which passes through the signal line 12 (for example, the center of the signal line 12) and is perpendicular to the second surface 11a, the second surface 11a, the second end portion 12a, and the first end portion 15a are straight lines.
  • the signal line 12 is separated from the outer base portion 111 by the insulating member 15 inside the insulating member 15.
  • the coaxial line L1 is formed by the base portion 111 (through hole 111a) having such a configuration, the insulating member 15, and the signal line 12. Within the base 111, a signal is transmitted by the coaxial line L1.
  • the protrusion 112 of the base 11 has a plane extending vertically from the second surface 11a of the base 111, and the wiring board 14 is located on the plane.
  • the wiring board 14 has a first surface 14a.
  • the first surface 14a is a surface opposite to the connecting surface with the protrusion 112.
  • the wiring board 14 has a wiring pattern 141 located on the first surface 14a, and has a ground layer 142 (see FIG. 3) located on the surface opposite to the first surface 14a (the surface on the protrusion 112 side).
  • the grounding layer 142 and the protrusion 112 are joined by a grounding conductive member 17 (see FIG. 3).
  • the wiring board 14 is used, for example, as a high-frequency line board.
  • the wiring board 14 is an insulating substrate, for example, a resin.
  • the thickness and material (relative permittivity) of the wiring board 14 may be appropriately determined according to the desired characteristic impedance.
  • the wiring board 14 is arranged at a position where a gap G is formed between the base portion 111 and the second surface 11a. Therefore, the wiring board 14 is arranged between the wiring board 14 and the insulating member 15 via a gap G.
  • one side surface 143 (see FIG. 3) of the plurality of side surfaces intersecting the first surface 14a of the wiring board 14 has a gap between the second surface 11a and the insulating member 15 exposed from the opening 111b.
  • the second surface 11a and the exposed portion of the insulating member 15 face each other in the positional relationship in which G is formed.
  • the side surface 143 is adjacent to the first surface 14a.
  • the wiring pattern 141 formed on the wiring board 14 is electrically connected to the electronic element 200 to supply electric power and a signal to the electronic element 200.
  • the ends (here, two places) of the wiring pattern 141 are joined to the signal line 12 via the conductive bonding material 16.
  • the shape, length, and position of the wiring pattern 141 can be appropriately determined according to the size and terminal position of the connected electronic element 200.
  • the grounding layer 142 is formed on the surface of the wiring board 14 on the protruding portion 112 side, and is joined to the grounding conductive member 17 to obtain a grounding potential.
  • the ground layer 142 may be formed on the front surface of the wiring board 14 on the protrusion 112 side.
  • the wiring pattern 141 and the ground layer 142 can be a conductor metal film having low resistance, for example, a gold (Au) thin film.
  • the wiring portion of the wiring pattern 141 connected to the signal line 12 extends on the wiring board 14 substantially perpendicular to the second surface 11a and close to the exposed surface of the insulating member 15. ..
  • the wiring pattern 141 is separated from the ground layer 142 by the wiring board 14.
  • a microstrip line L2 is formed on the wiring board 14 by the wiring pattern 141 and the ground layer 142 having such a configuration, and a signal is transmitted by the microstrip line L2.
  • the conductive bonding material 16 is located between the signal line 12 and the second surface 11a and the wiring pattern 141 and the first surface 14a. As a result, the conductive bonding material 16 electrically joins the signal line 12 exposed on the second surface 11a and the wiring pattern 141 on the first surface 14a. Further, as shown in FIG. 3, a part of the conductive bonding material 16 has a first region 161 located at least a part of the above-mentioned gap G. Conductive bonding is performed between the first region 161 of the conductive bonding material 16 that is filled in the gap G and the edge portion 111c (the portion that forms the edge of the opening 111b) of the substrate 11 (base portion 111). A space is secured so as not to cause a short circuit between the material 16 and the base 111.
  • a silver sintered paste or a copper sintered paste can be used as the conductive bonding material 16.
  • the sintering paste is prepared by applying a fluid member in which particles of a conductor metal such as silver or copper are dispersed in a substrate such as a resin or a solvent to a desired joint, and then heating the paste to a temperature of, for example, 200 ° C to 250 ° C. It is a conductive member obtained by the above. By heating the fluid member, the conductor metal particles are sintered and fixed to each other, and are in a state of having stable electrical conductivity with each other.
  • the base material contained in the fluid member may be removed by heating, or may partially remain after heating.
  • the particle size of the conductor metal contained in the sintering paste can be, for example, less than 1 ⁇ m. In addition to such particles (nanoparticles) having a particle size on the order of nanometers, particles (microparticles) of a conductor metal such as silver or copper having a particle size exceeding 1 ⁇ m may be mixed.
  • the material of the grounding conductive member 17 is not particularly limited, but silver sintering paste or copper sintering paste can be used as in the conductive bonding material 16. As shown in FIG. 3, the grounding conductive member 17 is located in a range excluding a predetermined range on the base 111 side in the forming range of the grounding layer 142. In the electronic element mounting package 100 having such a configuration, it is reduced that the grounding conductive member 17 goes around the gap G and short-circuits with the conductive bonding material 16 and the wiring pattern 141, so that the occurrence of defects is small. It becomes a thing.
  • the electronic element 200 shown by the broken line in FIG. 1 is located on the first surface 14a and is electrically connected to the wiring pattern 141 directly and / or by wire bonding or the like.
  • the electronic element 200 may be a semiconductor element.
  • the electronic element 200 is, for example, a laser diode.
  • various elements such as a photodiode, an LED (Light Emitting Diode) or a Peltier element, and various sensor elements may be used.
  • the heat generated by the operation of the electronic element 200 is discharged through the substrate 11.
  • the protrusion 112, the wiring board 14 (wiring pattern 141, ground layer 142) and the electronic element 200 may be covered with a cover member (lid body) (not shown) and isolated from the outside.
  • the cover member may have a window portion made of a material that transmits the wavelength of the emitted light.
  • the comparative example of FIG. 4 is a configuration of the present embodiment shown in FIG. 3 at a point where the wiring board 14 is in contact with the second surface 11a of the base 111 and the insulating member 15 (that is, a point where the gap G is not formed). Different from. Further, in FIG. 4, the characteristic impedance at each position of the coaxial line L1 and the microstrip line L2 is shown in the lower graph.
  • the coaxial line L1 and the microstrip line L2 are matched with the characteristic impedance so that the characteristic impedance becomes a predetermined reference value, but the impedance is locally generated in the vicinity of the boundary position between the coaxial line L1 and the microstrip line L2. Changes, especially prone to rise.
  • One of the factors is a region of the coaxial line L1 in the vicinity of the boundary with the microstrip line L2 (a region schematically shown by a broken line ellipse in FIG. 4; hereinafter, "boundary region R". This is because the electric field coupling between the signal line 12 and the base 111 becomes weak, and the electric field E generated between the signal line 12 and the base 111 becomes weak. That is, as the electric field E in the boundary region R becomes weaker, the capacitance C in the boundary region R decreases, and as a result, the characteristic impedance increases.
  • the capacitance C per unit length of the coaxial line L1 is such that the relative permittivity of the insulating member 15 on the coaxial line L1 is ⁇ , the electrode area is S, and the potential difference between electrodes is V.
  • C ⁇ SE / V ... (1)
  • the capacitance C becomes smaller as the electric field E in the equation (1) becomes smaller.
  • the gap G between the wiring board 14 and the insulating member 15 is filled with the first region 161 of the conductive bonding material 16. Therefore, the end surface 16a (the surface shown by the thick line in FIG. 5) of the conductive bonding material 16 in contact with the insulating member 15 also functions as an electrode forming the capacitance C in the boundary region R. That is, in the example of FIG. 5, the area of the electrode forming the capacitance C is larger than that of the comparative example of FIG. Therefore, the capacitance C increases as the electrode area S in the equation (1) increases. Therefore, as a result of increasing the capacitance C in the equation (2), the characteristic impedance Z 0 becomes smaller.
  • the above-mentioned characteristic impedance increases (arrow A) in the vicinity of the boundary between the coaxial line L1 and the microstrip line L2.
  • the characteristic impedance is reduced (arrow B) by filling the gap G with the conductive bonding material 16 to increase the capacitance C.
  • the formation range of the grounding conductive member 17 is narrowed, and the stability of the grounding potential in the vicinity of the boundary of the microstrip line L2 is slightly lowered. Even so, the characteristic impedance can be sufficiently matched. That is, if the grounding conductive member 17 is formed only in the range excluding the space 17a on the base 111 side of the formation range of the grounding layer 142, the stability of the grounding potential in the vicinity of the space 17a is lowered and the wiring pattern 141 is contacted. The electric field with the formation 142 becomes weak.
  • the degree of freedom in the formation range of the grounding conductive member 17 can be increased without causing the mismatch of the characteristic impedance, so that the short circuit of the grounding conductive member 17 can be further reduced.
  • FIGS. 6A and 6B the results of simulation of reflection loss and insertion loss in the electronic device mounting package 100 of the embodiment of FIG. 5 and the electronic device mounting package of the comparative example of FIG. 4 will be described.
  • the simulation results of the examples are shown by solid lines, and the simulation results of the comparative examples are shown by broken lines.
  • the reflection loss of the example (the closer to 0, the larger the reflection with respect to the incident) can be reduced as compared with the reflection loss of the comparative example.
  • the result was.
  • the insertion loss of the example (the loss becomes larger as the absolute value of the value is larger) can be reduced as compared with the insertion loss of the comparative example in the high frequency band around 40 GHz and 50 GHz indicated by the arrow. The result was.
  • FIG. 7B shows a comparative example in which the first end portion 15a is recessed toward the side opposite to the wiring board 14 side.
  • FIG. 7B shows an embodiment in which the first end portion 15a is recessed toward the side opposite to the wiring board 14 side. That is, in both the comparative example of FIG. 7A and the embodiment of FIG. 7B, the first end portion 15a has a recess D that is recessed toward the inside of the through hole 111a.
  • a space due to the depression D is formed in the vicinity of the opening 111b in the internal region of the through hole 111a. Since this space (air) has a smaller relative permittivity than the insulating member 15 (for example, glass), it leads to a decrease in the capacitance C of the equation (1) and an increase in the characteristic impedance Z 0 of the equation (2). Therefore, in the comparative example of FIG. 7A, the mismatch of the characteristic impedance becomes more remarkable.
  • the conductive bonding material 16 is located in at least a part of the recess D in addition to the gap G. Specifically, the first region 161 of the conductive bonding material 16 is located in the gap G, and the second region 162 of the conductive bonding material 16 is located in the recess D. This is because when the gap G is filled with the conductive bonding material 16, the conductive bonding material 16 also flows into the recess D. According to this configuration, it is possible to reduce the mismatch of the characteristic impedance caused by the space generated in the recess D as shown in FIG. 7A.
  • the conductive bonding material 16 is filled along the unevenness (curved surface) of the surface of the recess D, the area of the end surface 16a of the conductive bonding material 16 in contact with the insulating member 15 can be further increased. Therefore, the capacitance C of the equation (1) can be made larger, and the characteristic impedance Z 0 of the equation (2) can be reduced. Therefore, the electronic element mounting package 100 having such a configuration tends to have a matching desired characteristic impedance.
  • the first end portion 15a has a convex shape toward the wiring board 14 side.
  • the first end 15a has a recess D inside the through hole 111a. It will be in the state of having.
  • the recess D since at least a part of the recess D is filled with the conductive bonding material 16, it is possible to reduce the mismatch of the characteristic impedance caused by the space created in the recess D.
  • FIG. 9B the embodiment shown in FIG. 9B will be described in comparison with the comparative example shown in FIG. 9A.
  • the heat generated by the operation of the electronic element 200 is transmitted through the wiring pattern 141.
  • heat is not easily transferred from the wiring pattern 141 to the base 111 because the distance between the wiring pattern 141 and the base 111 is large. In the comparative example, this reduces the efficiency of heat dissipation via the base 111.
  • the electronic element mounting package 100 having such a configuration is superior in heat dissipation efficiency as compared with the comparative example.
  • FIG. 10A is a diagram showing a cross section of the electronic device mounting package of the comparative example perpendicular to the second surface 11a at a position not passing through the signal line 12.
  • FIG. 10B is a diagram showing a cross section of the electronic device mounting package 100 of the embodiment perpendicular to the second surface 11a at a position not passing through the signal line 12.
  • F drag force
  • Deformation of the base 111 may occur during or after the manufacturing process of the electronic device 1 due to an external force being applied to the base 111 or the base 111 expanding due to a temperature change.
  • Examples of the external force applied to the base 111 during the manufacturing process include a force received from the jig when the base 111 is held by the jig in order to weld the cover member described above to the electronic element mounting package 100. Be done.
  • the wiring board 14 since the gap G is formed between the wiring board 14 and the base 111, the wiring board 14 does not come into contact with the wiring board 14 even if the base 111 is deformed. It does not receive drag F.
  • the drag force F received by the wiring board 14 can be made smaller than that in the comparative example. Therefore, the electronic element mounting package 100 having such a configuration is less likely to cause various problems due to deformation or misalignment of the wiring board 14.
  • the portion (first region 161) of the conductive bonding material 16 filled in the gap G and the edge portion 111c (opening 111b) of the base 11 (base 111) are provided.
  • An insulating member 18 (second insulating member) located between the portion forming the edge) is provided.
  • the material of the insulating member 18 is not particularly limited, but for example, glass may be used as in the insulating member 15, or various resins may be used.
  • the side surface 143 of the wiring board 14 has a first portion 143a and a second portion 143b.
  • the side surface 143 is a side surface adjacent to the first surface 14a and facing the second surface 11a.
  • the first portion 143a faces the first end portion 15a via the gap G.
  • the second portion 143b protrudes from the first portion 143a toward the first end portion 15a of the insulating member 15.
  • the second portion 143b is connected to the protrusion 112 side (lower side in FIG.
  • the side surface 143 has a step due to a part (second portion 143b) protruding toward the insulating member 15, and the protruding portion (second portion 143b) formed by the step is in contact with the insulating member 15.
  • the remaining portion (first portion 143a) forms a gap G with the insulating member 15.
  • the first region 161 of the conductive bonding material 16 flowing into the gap G flows downward between the first portion 143a and the insulating member 15, and is blocked by the second portion 143b. Can be stopped. Therefore, the electronic element mounting package 100 having such a configuration is less likely to cause a defect due to a short circuit between the first region 161 of the conductive bonding material 16 in the gap G and the base 111 due to contact.
  • the modified example 2 may be combined with the modified example 1. That is, the insulating member 18 may be further located below the second portion 143b of the wiring board 14.
  • the electronic element mounting package 100 having such a configuration is less likely to cause a defect due to a short circuit between the first region 161 of the conductive bonding material 16 filled in the gap G and the base 111 due to contact.
  • the second portion 143b of the side surface 143 does not necessarily have to be in contact with the insulating member 15. This is because the second portion 143b can block the conductive bonding material 16 even if the second portion 143b and the insulating member 15 are slightly separated from each other.
  • the electronic device mounting package 100 of the present embodiment includes the wiring board 14, the base 11, the insulating member 15, the signal line 12, and the conductive bonding material 16.
  • the wiring board 14 has a first surface 14a and a wiring pattern 141 located on the first surface 14a.
  • the substrate 11 has a second surface 11a and a through hole 111a having an opening 111b in the second surface 11a.
  • the insulating member 15 has a first end portion 15a located on the second surface 11a side as well as located in the through hole 111a.
  • the signal line 12 penetrates the insulating member 15 and has a second end portion 12a located on the second surface 11a side.
  • the conductive bonding material 16 joins the wiring pattern 141 and the second end portion 12a of the signal line 12.
  • the wiring board 14 is arranged between the insulating member 15 and the first end portion 15a via a gap G.
  • the conductive bonding material 16 has a first region 161 located at least a part of the gap G.
  • the end face 16a of the conductive bonding material 16 in contact with the insulating member 15 is formed.
  • the coaxial line L1 functions as an electrode forming a capacitance C in the vicinity of the boundary with the microstrip line L2. As a result, the capacitance C in the vicinity of the boundary can be increased and the characteristic impedance can be reduced.
  • the change in the characteristic impedance can be reduced by offsetting the increase in the characteristic impedance due to the decrease in the electric field in the vicinity of the boundary and the decrease in the characteristic impedance due to the increase in the electrode area S of the capacitance C.
  • the mismatch of the characteristic impedance in the transmission mode conversion unit between the coaxial line L1 and the microstrip line L2 can be reduced.
  • the electronic element mounting package 100 having such a configuration has particularly low power loss of high frequency signals and is excellent in transmission characteristics.
  • the second surface 11a, the second end portion 12a which is the end surface of the signal line 12 on the opening 111b side, and the end surface of the insulating member 15 on the opening 111b side.
  • a first end portion 15a is located on a straight line.
  • the electronic element mounting package 100 having such a configuration can be matched to a desired characteristic impedance because the characteristic impedance in the vicinity of the boundary is unlikely to increase.
  • the conductive bonding material 16 is located at least a part of the recess D. It further has a region 162. According to this, it is possible to reduce the mismatch of the characteristic impedance caused by the hollow D creating a space inside the through hole 111a and reducing the capacitance C. Further, since the second region 162 of the conductive bonding material 16 is filled along the unevenness of the recess D, the area of the end surface 16a of the conductive bonding material 16 in contact with the insulating member 15 can be further increased. Therefore, the electronic element mounting package 100 having such a configuration can be matched to a desired characteristic impedance.
  • the first region 161 which is a portion of the conductive bonding material 16 which is filled in the gap G and the portion of the substrate 11 which forms an edge of the opening 111b.
  • An insulating member 18 located between the edge portion 111c and the edge portion 111c is provided.
  • the wiring board 14 according to the modified example 2 has a side surface 143 that intersects the first surface 14a and faces the second surface 11a of the substrate 11.
  • the side surface 143 has a first portion 143a facing the first end portion 15a via the gap G, and a second portion 143b protruding from the first portion 143a toward the first end portion 15a. doing.
  • the gap G is separated from the edge portion 111c, which is a portion of the substrate 11 that forms the edge of the opening 111b, by the second portion 143b. According to this, the first region 161 of the conductive bonding material 16 inside the gap G is blocked by the second portion 143b. Therefore, the electronic element mounting package 100 having such a configuration is less likely to cause a defect due to contact between the first region 161 of the conductive bonding material 16 in the gap G and the substrate 11 and causing a short circuit.
  • the electronic device mounting package 100 having such a configuration is less likely to cause a defect due to contact between the first region 161 of the conductive bonding material 16 in the gap G and the substrate 11 and causing a short circuit.
  • the conductive bonding material 16 is a conductive paste such as a silver sintered paste or a copper sintered paste. Since the conductive paste has fluidity when filled in the gap G, the conductive bonding material 16 can be densely filled so that no gap is generated in the gap G. Therefore, the electrode area S of the capacitance C can be increased, and the characteristic impedance can be matched more appropriately.
  • the electronic device 1 of the present embodiment includes the above-mentioned electronic element mounting package 100 and an electronic element 200 to be joined to the wiring pattern 141. According to such an electronic device 1, since the characteristic impedance matching is performed more appropriately, the power loss of the signal is small, and the electronic element 200 can be effectively operated without wasting the power consumption.
  • the side surface 143 of the wiring board 14 facing each other so as to form the gap G and the first end portion 15a are parallel to each other, but the purpose is limited to such a configuration. is not it.
  • the side surface 143 of the wiring board 14 may be tapered so that the distance between the side surface 143 and the first end portion 15a becomes smaller toward the lower side of the gap G. According to this, the conductive bonding material 16 can be more easily filled in the gap G to a desired position.
  • the positional relationship between the first surface 14a and the second surface 11a does not have to be orthogonal, and the shape of each surface and the like may be appropriately determined according to the electronic element 200 and the like. Further, the wiring portion of the wiring pattern to be joined to the signal line 12 does not have to extend in the direction orthogonal to the second surface 11a.
  • the ground layer 142 may be omitted.
  • the silver sintering paste or the copper sintering paste is used as the conductive bonding material 16, but if the conductive bonding material is bonded to the wiring board 14, for example, an epoxy resin or the like can be used.
  • a material in which conductive metal particles are dispersed may be used.
  • the second end portion 12a may protrude from the second surface 11a toward the wiring board 14, or may be recessed from the second surface 11a toward the base 111 side. Even in these cases, the signal line 12 and the wiring pattern 141 can be connected by bringing the second end portion 12a into contact with the conductive bonding material 16.
  • This disclosure can be used for electronic device mounting packages and electronic devices.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Optics & Photonics (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Semiconductor Lasers (AREA)
  • Light Receiving Elements (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

電子素子搭載用パッケージは、第１面と、該第１面上に位置する配線パターンと、を有する配線基板と、第２面と、該第２面に開口している貫通孔と、を有する基体と、貫通孔に位置するとともに、第２面側に位置する第１端部を有する第１の絶縁部材と、第１の絶縁部材を貫通しているとともに、第２面側に位置する第２端部を有する信号線と、配線パターンと、信号線の第２端部とを接合している導電性接合材と、を備え、配線基板は、第１の絶縁部材の第１端部との間に隙間を介して配置されており、導電性接合材は、隙間の少なくとも一部に位置する第１領域を有している。

Description

電子素子搭載用パッケージ及び電子装置
　本開示は、電子素子搭載用パッケージ及び電子装置に関する。
　従来、電子素子と接合される配線パターンと、当該配線パターンに接合される信号線とを有する素子搭載用のパッケージがある。このようなパッケージには、信号線を含む同軸線路構造と、マイクロストリップ線路構造等の配線パターンとを、導電性接合材により接合させたものがある（例えば、特開２０００－３５３８４６号公報）。上記の同軸線路構造は、金属の基体に貫通孔を設け、当該貫通孔の内部に位置する絶縁部材を貫通するように信号線を配置したものとすることができる。
　本開示の一態様は、
　第１面と、該第１面上に位置する配線パターンと、を有する配線基板と、
　第２面と、該第２面に開口している貫通孔と、を有する基体と、
　前記貫通孔に位置するとともに、前記第２面側に位置する第１端部を有する第１の絶縁部材と、
　該第１の絶縁部材を貫通しているとともに、前記第２面側に位置する第２端部を有する信号線と、
　前記配線パターンと、前記信号線の前記第２端部とを接合している導電性接合材と、
　を備え、
　前記配線基板は、前記第１の絶縁部材の前記第１端部との間に隙間を介して配置されており、
　前記導電性接合材は、前記隙間の少なくとも一部に位置する第１領域を有している、
　電子素子搭載用パッケージである。
　また、本開示の他の一の態様は、
　上記の電子素子搭載用パッケージと、
　前記配線パターンと接合する電子素子と、
　を備える、電子装置である。
一実施形態に係る電子装置の全体斜視図である。 導電性接合材による接合位置付近を拡大して示した図である。 信号線を通る位置での電子素子搭載用パッケージの断面を示す図である。 比較例における特性インピーダンスの不整合に係る問題を説明する図である。 実施例における特性インピーダンス整合を説明する図である。 図５の実施例の電子素子搭載用パッケージ、及び図４の比較例の電子素子搭載用パッケージにおける反射損失を、信号の周波数に対して計算したシミュレーションの結果を示す図である。 図５の実施例の電子素子搭載用パッケージ、及び図４の比較例の電子素子搭載用パッケージにおける挿入損失を、信号の周波数に対して計算したシミュレーションの結果を示す図である。 絶縁部材の窪みに起因する特性インピーダンス不整合を説明するための比較例の図である。 絶縁部材の窪みに起因する特性インピーダンス不整合の低減効果を説明するための実施例の図である。 絶縁部材が窪みを有している他の実施例を示す図である。 比較例において放熱効率が低くなることを説明する図である。 実施例における放熱効果を説明する図である。 比較例における配線基板に対する荷重の影響を説明する図である。 実施例における配線基板に対する荷重の影響の低減効果を説明する図である。 一実施形態に係る電子素子搭載用パッケージの変形例１を示す断面図である。 一実施形態に係る電子素子搭載用パッケージの変形例２を示す断面図である。
　以下、実施の形態を図面に基づいて説明する。但し、以下で参照する各図は、説明の便宜上、実施形態を説明する上で必要な主要部材のみを簡略化して示したものである。したがって、本開示の電子装置及び電子素子搭載用パッケージは、参照する各図に示されていない任意の構成部材を備え得る。また、各図中の部材の寸法は、実際の構成部材の寸法及び寸法比率などを忠実に表したものではない。
　（電子装置及び電子素子搭載用パッケージの構成）
　まず、図１～図３を参照して一実施形態に係る電子装置１及び電子素子搭載用パッケージ１００の構成を説明する。
　電子装置１は、電子素子搭載用パッケージ１００と、電子素子２００とを備える。
　電子素子搭載用パッケージ１００は、基体１１と、信号線１２と、配線基板１４と、絶縁部材１５（第１の絶縁部材）と、導電性接合材１６と、を備える。
　基体１１は、導電性の金属であり、接地面として機能する。これに加えて、基体１１には、熱伝導性（放熱性）の高いものが用いられてよい。基体１１は、基部１１１と、突起部１１２とを有する。基部１１１は、ここでは、例えば、直径が３～１０ｍｍ、厚さが０．５～２ｍｍの円板状形状を有するが、これには限られない。基部１１１のうち突起部１１２が突出している面を、以下では第２面１１ａと記す。基部１１１と突起部１１２とは一体的であってよい。
　基部１１１には、第２面１１ａに開口１１１ｂを有する貫通孔１１１ａが位置している。言い換えれば、基部１１１は、第２面１１ａに開口している貫通孔１１１ａを有する。貫通孔１１１ａは、内壁面の第２面１１ａに平行な断面が円形となる形状とすることができるが、これに限られず、内壁面の断面が円形以外となる形状であってもよい。貫通孔１１１ａ内には、絶縁部材１５が位置している。絶縁部材１５は、開口１１１ｂ側、すなわち第２面１１ａ側に位置する第１端部１５ａ（図３参照）を有している。図１では、貫通孔１１１ａの内部は絶縁部材１５により占められている。絶縁部材１５の材質及び貫通孔１１１ａの大きさは、所望の特性インピーダンスに応じて定められればよい。絶縁部材１５としては、例えば所定の比誘電率を有するガラスを用いることができる。
　信号線１２は、棒状の導体である。信号線１２は、基部１１１の貫通孔１１１ａ内の絶縁部材１５を貫通しており、開口１１１ｂ側、すなわち第２面１１ａ側に位置する第２端部１２ａを有している。また、信号線１２は、第２面１１ａにおける貫通孔１１１ａの開口１１１ｂから露出している。換言すれば、信号線１２は、開口１１１ｂにおける第１端部１５ａから露出している。信号線１２の直径は、例えば、０．１～１．０ｍｍ程度とすることができる。信号線１２のうち少なくとも１本は、基体１１の接地端子であり、基部１１１に直接接合している。その他の信号線１２は、基部１１１の第２面１１ａとは反対の面の側で突出しており、外部配線などと電気的に接続されて、リード電極として用いられる。図１及び図２では、第２面１１ａの側において、２本の信号線１２が導電性接合材１６を介して配線パターン１４１と接合している状態が示されている。信号線１２は、第２面１１ａに平行な断面が円形であるものを用いることができるが、これに限られず、断面が円形以外の形状であるものを用いてもよい。
　信号線１２の先端（第２端部１２ａ）は、基部１１１の第２面１１ａにおいて、貫通孔１１１ａの円形の開口１１１ｂにおけるほぼ中央で、第１端部１５ａから露出している。また、図３に示すように、信号線１２の先端は、第１端部１５ａから突出しない状態で露出している。したがって、信号線１２の先端（第２端部１２ａ）は、基部１１１の第２面１１ａ、及び第１端部１５ａと同一平面を成している。換言すれば、信号線１２（例えば、信号線１２の中心）を通り第２面１１ａに垂直な図３の断面において、第２面１１ａ、第２端部１２ａ、及び第１端部１５ａが直線上に位置している。信号線１２は、絶縁部材１５の内部では、当該絶縁部材１５により外側の基部１１１と隔てられている。このような構成の基部１１１（貫通孔１１１ａ）、絶縁部材１５及び信号線１２により、同軸線路Ｌ１が形成されている。基部１１１内では、この同軸線路Ｌ１により信号が伝送される。
　基体１１のうち突起部１１２は、基部１１１の第２面１１ａから垂直に延びる平面を有しており、当該平面上に配線基板１４が位置している。配線基板１４は、第１面１４ａを有する。この第１面１４ａは、突起部１１２との接続面と反対の面である。配線基板１４は、第１面１４ａ上に位置する配線パターン１４１を有し、また、第１面１４ａと反対の面（突起部１１２側の面）に位置する接地層１４２（図３参照）を有する。接地層１４２と突起部１１２とは、接地用導電部材１７（図３参照）により接合されている。ここでは、配線基板１４は、例えば、高周波線路基板として用いられる。配線基板１４は、絶縁基板であり、例えば、樹脂である。配線基板１４の厚さ及び材質（比誘電率）は、所望の特性インピーダンスに応じて適宜決定されればよい。
　配線基板１４は、基部１１１の第２面１１ａとの間に隙間Ｇが形成される位置に配置されている。したがって、配線基板１４は、絶縁部材１５との間に隙間Ｇを介して配置されている。詳しくは、配線基板１４の第１面１４ａに交わる複数の側面のうち一つの側面１４３（図３参照）が、第２面１１ａ、及び開口１１１ｂから露出している絶縁部材１５との間に隙間Ｇが形成される位置関係で、第２面１１ａ及び絶縁部材１５の露出部分と対向している。なお、図３において、側面１４３は第１面１４ａと隣接している。
　配線基板１４上に形成された配線パターン１４１は、電子素子２００と電気的に接続されて、当該電子素子２００に電力及び信号を供給する。配線パターン１４１は、端部（ここでは２箇所）が導電性接合材１６を介して信号線１２と接合している。配線パターン１４１の形状、長さ及び位置は、接続される電子素子２００のサイズ及び端子位置に応じて適宜定めることができる。また、接地層１４２は、配線基板１４の突起部１１２側の面に形成されており、接地用導電部材１７と接合して接地電位とされる。接地層１４２は、配線基板１４の突起部１１２側の前面に形成されていてもよい。配線パターン１４１及び接地層１４２は、抵抗の小さい導体金属膜、例えば、金（Ａｕ）薄膜とすることができる。
　図２に示すように、配線パターン１４１のうち信号線１２と接続される配線部分は、配線基板１４上を第２面１１ａに対してほぼ垂直に、絶縁部材１５の露出面直近まで伸びている。配線パターン１４１は、配線基板１４により接地層１４２と隔てられている。このような構成の配線パターン１４１及び接地層１４２により、配線基板１４ではマイクロストリップ線路Ｌ２が形成されており、このマイクロストリップ線路Ｌ２により信号が伝送される。
　導電性接合材１６は、信号線１２及び第２面１１ａと、配線パターン１４１及び第１面１４ａとの間に亘って位置している。これにより、導電性接合材１６は、第２面１１ａで露出している信号線１２と、第１面１４ａの配線パターン１４１とを電気的に接合する。また、図３に示すように、導電性接合材１６の一部は、上述した隙間Ｇの少なくとも一部に位置する第１領域１６１を有している。導電性接合材１６のうち隙間Ｇに充填されている第１領域１６１と、基体１１（基部１１１）のうち縁部１１１ｃ（開口１１１ｂの縁を形成する部分）との間には、導電性接合材１６と基部１１１との間の短絡が生じないような間隔が確保されている。
　導電性接合材１６としては、例えば銀シンタリングペースト又は銅シンタリングペースト（導電性ペースト）を用いることができる。シンタリングペーストは、銀又は銅といった導体金属の粒子が樹脂又は溶剤などの基材中に分散された流動性部材を所望の接合箇所に塗布した後に、例えば２００℃～２５０℃の温度に加熱することで得られる導電性部材である。上記流動性部材を加熱することで、導体金属粒子同士が焼結して固着し、相互に安定した電気伝導性を有した状態となる。流動性部材に含まれる基材は、加熱により除去されてもよいし、加熱後に一部残存していてもよい。基材（樹脂成分等）が残存する導電性接合材１６では、残存する基材が絶縁面とも接合するため、信号線１２及び配線パターン１４１だけではなく、絶縁部材１５及び配線基板１４の絶縁面とも接合する。シンタリングペーストに含まれる導体金属の粒子径は、例えば１μｍ未満とすることができる。このような、粒子径がナノメートルオーダーである粒子（ナノ粒子）に加えて、粒子径が１μｍを超える銀又は銅といった導体金属の粒子（マイクロ粒子）を混在させてもよい。
　接地用導電部材１７の材質は、特には限られないが、導電性接合材１６と同様、銀シンタリングペースト又は銅シンタリングペーストを用いることができる。接地用導電部材１７は、図３に示すように、接地層１４２の形成範囲のうち、基部１１１側の所定範囲を除いた範囲に位置している。このような構成を備える電子素子搭載用パッケージ１００は、接地用導電部材１７が隙間Ｇを回り込んで導電性接合材１６及び配線パターン１４１と短絡することが低減されるので、不具合の発生が少ないものとなる。
　図１において破線で示されている電子素子２００は、第１面１４ａ上に位置しており、直接及び／又はワイヤボンディングなどにより配線パターン１４１と電気的に接続されている。電子素子２００は、半導体素子であってよい。電子素子２００は、例えば、レーザーダイオードである。あるいは、電子素子２００としては、フォトダイオード、ＬＥＤ（Light Emitting Diode）又はペルチェ素子、各種センサ素子など種々のものが用いられてよい。電子素子２００の動作に伴って生じた熱は、基体１１を介して排出される。
　突起部１１２、配線基板１４（配線パターン１４１、接地層１４２）及び電子素子２００は、図示略のカバー部材（蓋体）によって覆われて外部と隔離されてもよい。電子素子２００が外部に光を出射したりする場合には、カバー部材が当該出射光の波長を透過させる材質の窓部を有していてもよい。
　（同軸線路Ｌ１とマイクロストリップ線路Ｌ２との特性インピーダンス整合）
　次に、本実施形態の構成による、同軸線路Ｌ１とマイクロストリップ線路Ｌ２との特性インピーダンス整合について、比較例と対比しつつ説明する。
　まず、図４を参照して、比較例における特性インピーダンスの不整合について説明する。図４の比較例は、配線基板１４が基部１１１の第２面１１ａ及び絶縁部材１５に接している点（すなわち隙間Ｇが形成されていない点）で、図３に示した本実施形態の構成と異なる。また、図４では、同軸線路Ｌ１及びマイクロストリップ線路Ｌ２の各位置における特性インピーダンスが、下部のグラフに示されている。
　同軸線路Ｌ１とマイクロストリップ線路Ｌ２は、特性インピーダンスが所定の基準値となるように特性インピーダンス整合が図られるが、同軸線路Ｌ１とマイクロストリップ線路Ｌ２との境界位置の近傍では、局所的にインピーダンスが変化、特に上昇しやすい。その要因の一つは、同軸線路Ｌ１のうち、マイクロストリップ線路Ｌ２との境界からの近傍領域（図４において破線の楕円で模式的に示されている領域。以下では、「境界領域Ｒ」と記す）において、信号線１２と基部１１１との電界結合が弱くなり、信号線１２と基部１１１との間に生じる電界Ｅが弱くなるためである。すなわち、境界領域Ｒの電界Ｅが弱くなることで、境界領域Ｒにおける容量Ｃが低下するため、その結果、特性インピーダンスの増大につながる。
　より詳しくは、同軸線路Ｌ１の単位長さ当たりの容量Ｃは、同軸線路Ｌ１における絶縁部材１５の比誘電率をε、電極面積をＳ、電極間電位差をＶとして、
　　Ｃ＝εＳＥ／Ｖ　…（１）
で表されるところ、マイクロストリップ線路Ｌ２との境界領域Ｒでは、式（１）における電界Ｅが小さくなることで、容量Ｃが小さくなる。
　同軸線路Ｌ１の特性インピーダンスＺ0は、単位長さ当たりのインダクタンスをＬとして
　　Ｚ0＝（Ｌ／Ｃ）1/2　…（２）
で表されるため、マイクロストリップ線路Ｌ２との境界領域Ｒでは、上記のように式（１）の容量Ｃが小さくなることで、式（２）の特性インピーダンスＺ0が増大する。この結果、図４の下部のグラフにおいて矢印Ａで示されているように、同軸線路Ｌ１のうちマイクロストリップ線路Ｌ２との境界近傍において、局所的に特性インピーダンスが基準値から増大する。これにより、同軸線路Ｌ１とマイクロストリップ線路Ｌ２との間で特性インピーダンスの不整合が生じる。
　これに対し、本実施形態の構成では、図５の実施例に示すように、配線基板１４及び絶縁部材１５の隙間Ｇに導電性接合材１６の第１領域１６１が充填されている。そのため、導電性接合材１６のうち絶縁部材１５に接触している端面１６ａ（図５中において太線で示した面）も、境界領域Ｒにおける容量Ｃを形成する電極として機能する。すなわち、図５の実施例では、図４の比較例に対して容量Ｃを形成する電極の面積が大きくなっている。よって、式（１）における電極面積Ｓが大きくなることで容量Ｃが増大する。したがって、式（２）における容量Ｃが増大する結果、特性インピーダンスＺ0が小さくなる。これにより、図５の下部のグラフに示されているように、同軸線路Ｌ１のうちマイクロストリップ線路Ｌ２との境界近傍では、上述した特性インピーダンスが増大（矢印Ａ）する。そして、隙間Ｇに導電性接合材１６を充填させて容量Ｃを大きくしたことにより特性インピーダンスが減少（矢印Ｂ）する。これらが相殺されて、特性インピーダンスの変化が低減される。この結果、同軸線路Ｌ１とマイクロストリップ線路Ｌ２との間での特性インピーダンスの不整合が低減される。このような構成を備える電子素子搭載用パッケージ１００は、特に高周波数の信号の電力損失が少なく、伝送特性に優れる。
　また、実施例では、上記のように特性インピーダンスの不整合が低減されるため、接地用導電部材１７の形成範囲を狭めてマイクロストリップ線路Ｌ２のうち境界近傍での接地電位の安定性が若干低下しても、十分に特性インピーダンスを整合させることできる。すなわち、接地層１４２の形成範囲のうち、基部１１１側の空間１７ａを除いた範囲にのみ接地用導電部材１７を形成すると、空間１７ａ近傍の接地電位の安定性が低下して配線パターン１４１と接地層１４２との間の電界が弱くなる。この結果、容量の低下、及び特性インピーダンスの増大に繋がるものの、隙間Ｇに導電性接合材１６を充填したことによる特性インピーダンスの低減により十分にカバーすることができる。よって、特性インピーダンスの不整合を生じさせることなく接地用導電部材１７の形成範囲の自由度を高めることができるため、より接地用導電部材１７の短絡を低減することができる。
　図６Ａ及び図６Ｂを参照して、図５の実施例の電子素子搭載用パッケージ１００、及び図４の比較例の電子素子搭載用パッケージにおける反射損失及び挿入損失のシミュレーションの結果について説明する。図６Ａ及び図６Ｂでは、実施例のシミュレーション結果を実線で、比較例のシミュレーション結果を破線で、それぞれ示している。
　図６Ａに示すように、矢印で示した４０ＧＨｚ付近及び５０ＧＨｚ付近の高周波帯域において、実施例の反射損失（０に近いほど入射に対して反射が大きくなる）は、比較例の反射損失より低減できる結果となった。また、図６Ｂに示すように、矢印で示した４０ＧＨｚ付近及び５０ＧＨｚ付近の高周波帯域において、実施例の挿入損失（損失は値の絶対値が大きいほど大きい）は、比較例の挿入損失より低減できる結果となった。
　また、実施例の構成について以下に説明する。
　まず、図７Ｂに示す実施例を、図７Ａに示す比較例と比較して説明する。
　図３～５では、第１端部１５ａが平面である例を用いて説明したが、第１端部１５ａは、凹凸を有している場合がある。図７Ａは、第１端部１５ａが配線基板１４側とは反対側に向かって窪んでいる比較例を示している。また、図７Ｂは、第１端部１５ａが配線基板１４側とは反対側に向かって窪んでいる実施例を示している。すなわち、図７Ａの比較例、及び図７Ｂの実施例では、いずれも第１端部１５ａが、貫通孔１１１ａの内部にかけて窪んでいる窪みＤを有している。
　図７Ａの比較例では、貫通孔１１１ａの内部領域のうち開口１１１ｂの近傍に、窪みＤによる空間が生じる。この空間（空気）は、絶縁部材１５（例えばガラス）より比誘電率が小さいため、式（１）の容量Ｃの減少、及び式（２）の特性インピーダンスＺ0の増大に繋がる。よって、図７Ａの比較例では、特性インピーダンスの不整合がさらに顕著となる。
　これに対し、図７Ｂに示す実施例では、隙間Ｇに加えて窪みＤの少なくとも一部に導電性接合材１６が位置している。詳しくは、隙間Ｇに導電性接合材１６の第１領域１６１が位置しているとともに、窪みＤに導電性接合材１６の第２領域１６２が位置している。これは、隙間Ｇに導電性接合材１６が充填されるときに窪みＤにも導電性接合材１６が流入するためである。この構成によれば、図７Ａのように窪みＤに空間が生じることに起因する特性インピーダンスの不整合を低減することができる。
　また、窪みＤの表面の凹凸（曲面）に沿って導電性接合材１６が充填されるため、導電性接合材１６のうち絶縁部材１５に接する端面１６ａの面積をより大きくすることができる。よって、式（１）の容量Ｃをより大きくすることができ、式（２）の特性インピーダンスＺ0を低減させることができる。よって、このような構成を備える電子素子搭載用パッケージ１００は、所望の特性インピーダンスが整合されたものになりやすい。
　図８に示す構成は、第１端部１５ａが、配線基板１４側に向かって凸状となっている。このような構成では、凸状の第１端部１５ａの周縁部が配線基板１４側とは反対側に向かって窪んでいるため、第１端部１５ａが、貫通孔１１１ａの内部において窪みＤを有した状態となる。図８の実施例では、この窪みＤの少なくとも一部が導電性接合材１６により埋められているため、窪みＤに空間が生じることに起因する特性インピーダンスの不整合を低減することができる。
　次に、図９Ｂに示す実施例を、図９Ａに示す比較例と比較して説明する。
　図９Ａに示す比較例では、電子素子２００の動作に伴って生じた熱は、配線パターン１４１を伝わっていく。しかし、信号線１２を通る図９Ａの断面の位置では、配線パターン１４１と基部１１１との距離が大きいため配線パターン１４１から基部１１１へ熱が伝わりにくい。比較例では、これにより、基部１１１を介した放熱の効率が低下する。
　これに対し、図９Ｂに示す実施例では、隙間Ｇに導電性接合材１６が充填されていることで、配線パターン１４１に伝わった熱が、隙間Ｇ内の導電性接合材１６（例えば銀シンタリングペーストにおける焼結した銀）を介して基部１１１に伝わりやすくなっている。このため、このような構成を備える電子素子搭載用パッケージ１００は、比較例よりも放熱効率に優れる。
　次に、図１０Ｂに示す実施例を、図１０Ａに示す比較例と比較して説明する。図１０Ａは、比較例の電子素子搭載用パッケージの、信号線１２を通らない位置での第２面１１ａに垂直な断面を示す図である。また、図１０Ｂは、実施例の電子素子搭載用パッケージ１００の、信号線１２を通らない位置での第２面１１ａに垂直な断面を示す図である。
　図１０Ａに示すように、比較例では、配線基板１４が基部１１１に直接接触するため、配線基板１４は、基部１１１が図中左方向に変形したときに基部１１１から左向きの抗力Ｆ（荷重）を受ける。この抗力Ｆにより、配線基板１４の変形あるいは位置ずれ等に起因する各種の不具合が生じ得る。基部１１１の変形は、電子装置１の製造工程中、又は完成後に基部１１１に外力が加わったり、基部１１１が温度変化により膨張したりすることにより生じ得る。製造工程中に基部１１１に加わる外力としては、例えば、電子素子搭載用パッケージ１００に上述したカバー部材を溶接するために基部１１１を治具により保持するときに、当該治具から受ける力などが挙げられる。
　これに対し、図１０Ｂに示す実施例では、配線基板１４と基部１１１との間に隙間Ｇが形成されているため、基部１１１が変形しても配線基板１４に接触しないため、配線基板１４が抗力Ｆを受けることがない。あるいは、基部１１１の変形により基部１１１が配線基板１４に接触したとしても、配線基板１４が受ける抗力Ｆを比較例よりも小さくすることができる。よって、このような構成を備える電子素子搭載用パッケージ１００は、配線基板１４の変形あるいは位置ずれ等に起因する各種の不具合の発生が少ない。
　（変形例１）
　次に、上記実施形態の変形例１について、図１１を参照して説明する。
　変形例１の電子素子搭載用パッケージ１００は、導電性接合材１６のうち隙間Ｇに充填されている部分（第１領域１６１）と、基体１１（基部１１１）のうち縁部１１１ｃ（開口１１１ｂの縁を形成する部分）との間に位置する絶縁部材１８（第２の絶縁部材）を備える。絶縁部材１８の材質は、特には限られないが、例えば絶縁部材１５と同様にガラスとしてもよいし、各種樹脂などが用いられてもよい。この絶縁部材１８を備えることにより、電子素子搭載用パッケージ１００は、隙間Ｇに充填されている導電性接合材１６と、基部１１１と短絡に起因する不具合の発生が少ない。
　（変形例２）
　次に、上記実施形態の変形例２について、図１２を参照して説明する。
　変形例２の電子素子搭載用パッケージ１００では、配線基板１４の側面１４３は、第１部分１４３ａ及び第２部分１４３ｂを有する。図１２において、側面１４３は、第１面１４ａに隣接しているとともに第２面１１ａと対向している側面である。第１部分１４３ａは、隙間Ｇを介して第１端部１５ａと対向している。第２部分１４３ｂは、第１部分１４３ａよりも絶縁部材１５の第１端部１５ａに向かって突出している。第２部分１４３ｂは、第１部分１４３ａの突起部１１２側（図１２における下側）に繋がっており、隙間Ｇと、基体１１（基部１１１）のうち縁部１１１ｃ（開口１１１ｂの縁を形成する部分）とを隔てるように絶縁部材１５に向かって突出し、かつ絶縁部材１５に接触している。
　換言すれば、側面１４３は、一部（第２部分１４３ｂ）が絶縁部材１５側に突出することで段差を有し、段差により形成された突出部（第２部分１４３ｂ）が絶縁部材１５に接しており、残りの部分（第１部分１４３ａ）が絶縁部材１５との間で隙間Ｇを形成している。
　このような構成によれば、隙間Ｇに流入する導電性接合材１６の第１領域１６１は、第１部分１４３ａと絶縁部材１５との間を下方に向かって流動し、第２部分１４３ｂにより堰き止められる。よって、このような構成を備える電子素子搭載用パッケージ１００は、隙間Ｇ内の導電性接合材１６の第１領域１６１と、基部１１１とが接触によって短絡することによる不具合の発生が少ない。
　なお、変形例２は、変形例１と組み合わされてもよい。すなわち、配線基板１４の第２部分１４３ｂの下方にさらに絶縁部材１８が位置していてもよい。このような構成を備える電子素子搭載用パッケージ１００は、隙間Ｇに充填されている導電性接合材１６の第１領域１６１と、基部１１１とが接触によって短絡することによる不具合の発生がより少ない。
　また、側面１４３のうち第２部分１４３ｂは、必ずしも絶縁部材１５に接触していなくてもよい。これは、第２部分１４３ｂと絶縁部材１５との間が若干離れていても、第２部分１４３ｂが導電性接合材１６を堰き止めることができるためである。
　以上のように、本実施形態の電子素子搭載用パッケージ１００は、配線基板１４と、基体１１と、絶縁部材１５と、信号線１２と、導電性接合材１６と、を備える。配線基板１４は、第１面１４ａと、該第１面１４ａ上に位置する配線パターン１４１と、を有する。基体１１は、第２面１１ａと、該第２面１１ａに開口１１１ｂしている貫通孔１１１ａと、を有する。絶縁部材１５は、貫通孔１１１ａに位置するとともに、第２面１１ａ側に位置する第１端部１５ａを有している。信号線１２は、絶縁部材１５を貫通しているとともに、第２面１１ａ側に位置する第２端部１２ａを有している。導電性接合材１６は、配線パターン１４１と、信号線１２の第２端部１２ａとを接合している。配線基板１４は、絶縁部材１５の第１端部１５ａとの間に隙間Ｇを介して配置されている。導電性接合材１６は、隙間Ｇの少なくとも一部に位置する第１領域１６１を有している。
　このように配線基板１４及び絶縁部材１５の隙間Ｇに導電性接合材１６の第１領域１６１が位置していることで、導電性接合材１６のうち絶縁部材１５に接触している端面１６ａが、同軸線路Ｌ１のうちマイクロストリップ線路Ｌ２との境界近傍における容量Ｃを形成する電極として機能する。これにより、当該境界近傍における容量Ｃを増大させ、特性インピーダンスを小さくすることができる。よって、上記境界近傍において電界が小さくなることによる特性インピーダンスの増大と、容量Ｃの電極面積Ｓを大きくしたことによる特性インピーダンスの減少とを相殺させて、特性インピーダンスの変化を低減することができる。この結果、同軸線路Ｌ１とマイクロストリップ線路Ｌ２との間の伝送モード変換部における特性インピーダンスの不整合を低減することができる。このような構成を備える電子素子搭載用パッケージ１００は、特に高周波数の信号の電力損失が少なく、伝送特性に優れる。
　また、信号線１２を通り第２面１１ａに垂直な断面において、第２面１１ａ、信号線１２の開口１１１ｂ側の端面である第２端部１２ａ、及び絶縁部材１５の開口１１１ｂ側の端面である第１端部１５ａが直線上に位置している。信号線１２を開口１１１ｂから突出させないことによって、開口１１１ｂから信号線１２が突出して配線パターン１４１と並行に位置する場合に生じるノイズを低減することができる。また、突出した信号線１２と配線パターン１４１との間に容量が形成されて特性インピーダンスが所望の値からずれ、特性インピーダンスの不整合が生じるのを低減することができる。また、第１端部１５ａを第２面１１ａ及び第２端部１２ａと揃えることで、同軸線路Ｌ１のマイクロストリップ線路Ｌ２との境界近傍における容量Ｃを大きくすることができる。よって、このような構成を備える電子素子搭載用パッケージ１００は、境界近傍における特性インピーダンスが増大しにくくなるため、所望の特性インピーダンスに整合させたものにできる。
　また、絶縁部材１５の第１端部１５ａが、貫通孔１１１ａの内部にかけて窪んでいる窪みＤを有している場合に、導電性接合材１６は、窪みＤの少なくとも一部に位置する第２領域１６２をさらに有している。これによれば、窪みＤにより貫通孔１１１ａの内部に空間が生じて容量Ｃが低下することに起因する特性インピーダンスの不整合を低減することができる。また、窪みＤの凹凸に沿って導電性接合材１６の第２領域１６２が充填されるため、導電性接合材１６のうち絶縁部材１５に接する端面１６ａの面積をより大きくすることができる。よって、このような構成を備える電子素子搭載用パッケージ１００は、所望の特性インピーダンスに整合させたものにできる。
　また、変形例１に係る電子素子搭載用パッケージ１００は、導電性接合材１６のうち隙間Ｇに充填されている部分である第１領域１６１と、基体１１のうち開口１１１ｂの縁を形成する部分である縁部１１１ｃとの間に位置する絶縁部材１８を備える。このような電子素子搭載用パッケージ１００は、隙間Ｇに充填されている導電性接合材１６の第１領域１６１と、基体１１とが接触して短絡することによる不具合の発生が少ない。
　また、変形例２に係る配線基板１４は、第１面１４ａに交わっているとともに、基体１１の第２面１１ａと対向している側面１４３を有している。側面１４３は、隙間Ｇを介して第１端部１５ａと対向している第１部分１４３ａと、第１部分１４３ａよりも第１端部１５ａに向かって突出している第２部分１４３ｂと、を有している。隙間Ｇは、第２部分１４３ｂによって、基体１１のうち開口１１１ｂの縁を形成する部分である縁部１１１ｃと隔てられている。これによれば、隙間Ｇの内部の導電性接合材１６の第１領域１６１は、第２部分１４３ｂにより堰き止められる。よってこのような構成を備える電子素子搭載用パッケージ１００は、隙間Ｇ内の導電性接合材１６の第１領域１６１と、基体１１とが接触して短絡することによる不具合の発生が少ない。
　また、上記第２部分１４３ｂが絶縁部材１５に接している。これのような構成を備える電子素子搭載用パッケージ１００は、隙間Ｇ内の導電性接合材１６の第１領域１６１と、基体１１とが接触して短絡することによる不具合の発生がより少ない。
　また、導電性接合材１６は、銀シンタリングペースト又は銅シンタリングペーストなどの導電性ペーストである。導電性ペーストは、隙間Ｇに充填する際には流動性を有しているため、隙間Ｇ内において空隙が生じないように導電性接合材１６を密に充填させることができる。よって、容量Ｃの電極面積Ｓを増大させることができ、より適切に特性インピーダンスを整合させることができる。
　また、本実施形態の電子装置１は、上述の電子素子搭載用パッケージ１００と、配線パターン１４１と接合する電子素子２００と、を備える。このような電子装置１によれば、より適切に特性インピーダンス整合が行われるため、信号の電力損失が少なく、消費電力を無駄にせずに電子素子２００を有効に動作させることができる。
　なお、上記実施の形態は例示であり、様々な変更が可能である。
　例えば、上記実施形態の各図では、隙間Ｇを形成するように対向している配線基板１４の側面１４３と第１端部１５ａとが平行となっているが、このような構成に限定する趣旨ではない。例えば、配線基板１４の側面１４３にテーパーを持たせて、隙間Ｇの下方ほど、側面１４３と第１端部１５ａとの距離が小さくなるようにしてもよい。これによれば、より容易に隙間Ｇ内で所望の位置まで導電性接合材１６を充填させることができる。
　また、第１面１４ａと第２面１１ａとの位置関係は、直交していなくてもよく、各面の形状などは電子素子２００などに応じて適宜定められてよい。また、信号線１２と接合する配線パターンの配線部分は、第２面１１ａに直交する向きに伸びていなくてもよい。
　また、配線基板１４の第１面１４ａの配線パターン１４１、及び金属の突起部１１２によってマイクロストリップ線路Ｌ２が構成できる場合には、接地層１４２は省略してもよい。
　また、上記実施形態では、導電性接合材１６として銀シンタリングペースト又は銅シンタリングペーストを用いることとして説明したが、配線基板１４に接合する導電性の接合材であれば、例えばエポキシ樹脂等に導電性金属粒子を分散させたものを用いてもよい。
　また、上記実施形態の図３では、第２端部１２ａが第２面１１ａ及び第１端部１５ａと同一面内にある例を説明した。これに限らず、第２端部１２ａは、第２面１１ａより配線基板１４側に突出していてもよいし、第２面１１ａより基部１１１側に窪んだ位置にあってもよい。これらの場合においても、第２端部１２ａを導電性接合材１６に接触させることで、信号線１２と配線パターン１４１とを接続することができる。
　その他、上記実施の形態で示した構成、構造、位置関係及び形状などの具体的な細部は、本開示の趣旨を逸脱しない範囲において適宜変更可能である。また、本開示の趣旨を逸脱しない範囲において、上記実施の形態で示した構成、構造、位置関係及び形状を適宜組み合わせ可能である。
　本開示は、電子素子搭載用パッケージ及び電子装置に利用することができる。
１　電子装置
１１　基体
１１ａ　第２面
１１１　基部
１１１ａ　貫通孔
１１１ｂ　開口
１１１ｃ　縁部
１１２　突起部
１２　信号線
１２ａ　第２端部
１４　配線基板
１４ａ　第１面
１４１　配線パターン
１４２　接地層
１４３　側面
１４３ａ　第１部分
１４３ｂ　第２部分
１５　絶縁部材（第１の絶縁部材）
１５ａ　第１端部
１６　導電性接合材
１６ａ　端面
１６１　第１領域
１６２　第２領域
１７　接地用導電部材
１８　絶縁部材（第２の絶縁部材）
１００　電子素子搭載用パッケージ
２００　電子素子
Ｄ　窪み
Ｇ　隙間
Ｌ１　同軸線路
Ｌ２　マイクロストリップ線路

Claims (8)

  1. 　第１面と、該第１面上に位置する配線パターンと、を有する配線基板と、
    　第２面と、該第２面に開口している貫通孔と、を有する基体と、
    　前記貫通孔に位置するとともに、前記第２面側に位置する第１端部を有する第１の絶縁部材と、
    　該第１の絶縁部材を貫通しているとともに、前記第２面側に位置する第２端部を有する信号線と、
    　前記配線パターンと、前記信号線の前記第２端部とを接合している導電性接合材と、
    　を備え、
    　前記配線基板は、前記第１の絶縁部材の前記第１端部との間に隙間を介して配置されており、
    　前記導電性接合材は、前記隙間の少なくとも一部に位置する第１領域を有している、
    　電子素子搭載用パッケージ。
  2. 　前記信号線を通り前記第２面に垂直な断面において、前記第２面、前記第２端部、及び前記第１端部は直線上に位置している、請求項１に記載の電子素子搭載用パッケージ。
  3. 　前記第１の絶縁部材の前記第１端部は、前記貫通孔の内部にかけて窪んでいる窪みを有し、
    　前記導電性接合材は、前記窪みの少なくとも一部に位置する第２領域をさらに有している、請求項１又は２に記載の電子素子搭載用パッケージ。
  4. 　前記導電性接合材の前記第１領域と、前記基体のうち前記開口の縁を形成する部分と、の間に位置する第２の絶縁部材を備える、請求項１～３のいずれか一項に記載の電子素子搭載用パッケージ。
  5. 　前記配線基板は、前記第１面に交わっているとともに、前記基体の前記第２面と対向している側面を有し、
    　前記側面は、
    　前記隙間を介して前記第１端部と対向している第１部分と、
    　前記第１部分よりも前記第１端部に向かって突出している第２部分と、を有し、
    　前記隙間は、前記第２部分によって、前記基体のうち前記開口の縁を形成する部分と隔てられている、請求項１～３のいずれか一項に記載の電子素子搭載用パッケージ。
  6. 　前記第２部分が前記第１の絶縁部材に接している、請求項５に記載の電子素子搭載用パッケージ。
  7. 　前記導電性接合材は導電性ペーストである、請求項１～６のいずれか一項に記載の電子素子搭載用パッケージ。
  8. 　請求項１～７のいずれか一項に記載の電子素子搭載用パッケージと、
    　前記配線パターンと接合する電子素子と、
    　を備える、電子装置。
PCT/JP2020/029162 2019-07-31 2020-07-29 電子素子搭載用パッケージ及び電子装置 WO2021020480A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019141288A JP2022130757A (ja) 2019-07-31 2019-07-31 電子素子搭載用パッケージ及び電子装置
JP2019-141288 2019-07-31

Publications (1)

Publication Number Publication Date
WO2021020480A1 true WO2021020480A1 (ja) 2021-02-04

Family

ID=74229985

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/029162 WO2021020480A1 (ja) 2019-07-31 2020-07-29 電子素子搭載用パッケージ及び電子装置

Country Status (2)

Country Link
JP (1) JP2022130757A (ja)
WO (1) WO2021020480A1 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11205803B2 (en) 2017-11-15 2021-12-21 Enovix Corporation Constrained electrode assembly
US11211639B2 (en) 2018-08-06 2021-12-28 Enovix Corporation Electrode assembly manufacture and device
US11239488B2 (en) 2015-05-14 2022-02-01 Enovix Corporation Longitudinal constraints for energy storage devices
US11264680B2 (en) 2017-11-15 2022-03-01 Enovix Corporation Electrode assembly and secondary battery
US11355816B2 (en) 2013-03-15 2022-06-07 Enovix Operations Inc. Separators for three-dimensional batteries
US11411253B2 (en) 2020-12-09 2022-08-09 Enovix Operations Inc. Apparatus, systems and methods for the production of electrodes, electrode stacks and batteries
US11444310B2 (en) 2016-05-13 2022-09-13 Enovix Operations Inc. Dimensional constraints for three-dimensional batteries
US11495784B2 (en) 2020-09-18 2022-11-08 Enovix Operations Inc. Apparatus, systems and methods for the production of electrodes for use in batteries
US11600848B2 (en) 2012-08-16 2023-03-07 Enovix Corporation Electrode structures for three-dimensional batteries
US11901514B2 (en) 2016-11-16 2024-02-13 Enovix Corporation Three-dimensional batteries with compressible cathodes
US12009473B2 (en) 2023-02-01 2024-06-11 Enovix Corporation Electrode structures for three-dimensional batteries

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091461A (ja) * 1998-09-16 2000-03-31 Shinko Electric Ind Co Ltd 気密ガラス端子の製造方法
JP2004127963A (ja) * 2002-09-30 2004-04-22 Shinko Electric Ind Co Ltd ガラス端子
JP2009170865A (ja) * 2007-12-17 2009-07-30 Kyocera Corp 信号端子と信号線路導体との接続構造および電子部品搭載用パッケージならびに電子装置
WO2019082602A1 (ja) * 2017-10-26 2019-05-02 京セラ株式会社 接合構造体、半導体パッケージおよび半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091461A (ja) * 1998-09-16 2000-03-31 Shinko Electric Ind Co Ltd 気密ガラス端子の製造方法
JP2004127963A (ja) * 2002-09-30 2004-04-22 Shinko Electric Ind Co Ltd ガラス端子
JP2009170865A (ja) * 2007-12-17 2009-07-30 Kyocera Corp 信号端子と信号線路導体との接続構造および電子部品搭載用パッケージならびに電子装置
WO2019082602A1 (ja) * 2017-10-26 2019-05-02 京セラ株式会社 接合構造体、半導体パッケージおよび半導体装置

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11600848B2 (en) 2012-08-16 2023-03-07 Enovix Corporation Electrode structures for three-dimensional batteries
US11355816B2 (en) 2013-03-15 2022-06-07 Enovix Operations Inc. Separators for three-dimensional batteries
US11894512B2 (en) 2015-05-14 2024-02-06 Enovix Corporation Longitudinal constraints for energy storage devices
US11239488B2 (en) 2015-05-14 2022-02-01 Enovix Corporation Longitudinal constraints for energy storage devices
US11444310B2 (en) 2016-05-13 2022-09-13 Enovix Operations Inc. Dimensional constraints for three-dimensional batteries
US11961952B2 (en) 2016-05-13 2024-04-16 Enovix Corporation Dimensional constraints for three-dimensional batteries
US11901514B2 (en) 2016-11-16 2024-02-13 Enovix Corporation Three-dimensional batteries with compressible cathodes
US11205803B2 (en) 2017-11-15 2021-12-21 Enovix Corporation Constrained electrode assembly
US11600864B2 (en) 2017-11-15 2023-03-07 Enovix Corporation Constrained electrode assembly
US11264680B2 (en) 2017-11-15 2022-03-01 Enovix Corporation Electrode assembly and secondary battery
US11211639B2 (en) 2018-08-06 2021-12-28 Enovix Corporation Electrode assembly manufacture and device
US11495784B2 (en) 2020-09-18 2022-11-08 Enovix Operations Inc. Apparatus, systems and methods for the production of electrodes for use in batteries
US11811047B2 (en) 2020-09-18 2023-11-07 Enovix Corporation Apparatus, systems and methods for the production of electrodes for use in batteries
US11411253B2 (en) 2020-12-09 2022-08-09 Enovix Operations Inc. Apparatus, systems and methods for the production of electrodes, electrode stacks and batteries
US12009473B2 (en) 2023-02-01 2024-06-11 Enovix Corporation Electrode structures for three-dimensional batteries

Also Published As

Publication number Publication date
JP2022130757A (ja) 2022-09-07

Similar Documents

Publication Publication Date Title
WO2021020480A1 (ja) 電子素子搭載用パッケージ及び電子装置
JP6614811B2 (ja) 半導体装置用ステム及び半導体装置
JP5981660B2 (ja) 電子部品収納用パッケージおよび電子装置
US10777493B2 (en) Semiconductor device mounting board and semiconductor package
JP7170832B2 (ja) 電子素子搭載用パッケージ及び電子装置
US20180061751A1 (en) Electronic component mounting substrate, electronic device, and electronic module
TW201436667A (zh) 電路板
WO2020262636A1 (ja) 電子素子搭載用パッケージ及び電子装置
WO2021020530A1 (ja) 電子素子搭載用パッケージ及び電子装置
WO2020158928A1 (ja) 電子部品搭載用パッケージ及び電子装置
JP7036646B2 (ja) 半導体素子用パッケージおよび半導体装置
JP7475176B2 (ja) 電子素子搭載用パッケージ及び電子装置
JP2020188115A (ja) 電子部品搭載用パッケージ及び電子装置
JP2020167255A (ja) 電子部品搭載用パッケージ及び電子装置
WO2013042627A1 (ja) 電子部品載置用基板、電子部品収納用パッケージおよび電子装置
WO2020218608A1 (ja) 配線基板、電子部品用パッケージおよび電子装置
TWI840545B (zh) 半導體裝置用管座和半導體裝置
WO2021039969A1 (ja) 電子部品搭載用パッケージ及び電子装置
WO2020138196A1 (ja) 電子部品搭載用パッケージ及び電子装置
WO2020158944A1 (ja) 電子部品搭載用パッケージ、電子装置及び電子部品搭載用パッケージの基体
JP4139165B2 (ja) 半導体素子収納用パッケージ用入出力端子および半導体素子収納用パッケージならびに半導体装置
JP6140432B2 (ja) 半導体素子検査装置
WO2020175619A1 (ja) 電子部品搭載用パッケージ、電子装置及び発光装置
TW202040773A (zh) 半導體裝置用管座和半導體裝置
JP2002043452A (ja) 半導体素子モジュールおよび半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20846665

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20846665

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP