CN1992239A - 球栅阵列封装结构 - Google Patents

球栅阵列封装结构 Download PDF

Info

Publication number
CN1992239A
CN1992239A CN 200510003596 CN200510003596A CN1992239A CN 1992239 A CN1992239 A CN 1992239A CN 200510003596 CN200510003596 CN 200510003596 CN 200510003596 A CN200510003596 A CN 200510003596A CN 1992239 A CN1992239 A CN 1992239A
Authority
CN
China
Prior art keywords
grid array
ball grid
substrate
structure according
package structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 200510003596
Other languages
English (en)
Inventor
罗启彰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Powertech Technology Inc
Original Assignee
Powertech Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powertech Technology Inc filed Critical Powertech Technology Inc
Priority to CN 200510003596 priority Critical patent/CN1992239A/zh
Publication of CN1992239A publication Critical patent/CN1992239A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Connecting Device With Holders (AREA)

Abstract

一种球栅阵列封装结构，其系在一球栅阵列(ball grid array，BGA)的基板设置多个凸块，使进行表面黏着(surface mount technology，SMT)时，更具有一支撑作用，避免此封装结构因受外力压迫而产生崩裂，并且也可令使用者在使用此半导体封装模组时，封装结构可避免因受外力压迫受到损坏。

Description

球栅阵列封装结构
【技术领域】
本发明系有关一种半导体封装结构，特别是提供一种以多个凸块作为支撑的球栅阵列封装结构。
【背景技术】
按，半导体封装结构系一种承载有如半导体芯片等的主动元件的电子装置，现有的半导体封装结构如球栅阵列封装结构，如图1所示，图1为其剖面示意图，此封装结构系在一基板100的一表面上设置芯片110，而后进行打线(wire bonding)制程，使芯片110与基板100形成电性连接，再利用一封装胶体130包覆芯片110及焊线120，并在基板100另一表面以阵列排列方式植设多个锡球140，此锡球140作为输入/输出(input/output，I/O)端，藉之使载设于封装结构中的芯片110得与外界装置如印刷电路板150(printedcircuit board，PCB)成电性连接关系。然而此BGA封装结构在进行表面黏着技术(SMT)构装至外界装置时易受外来力量160挤压而造成封装结构角落周缘崩裂及内部芯片受损。现有改善的方法为在封装结构与印刷电路板之间之间隙填入底胶(underfill)以增加封装胶体的支撑力，但是使用填入底胶方法，会加增底胶本身的额外成本，或加入额外锡球(dummy ball)，但需PCB板配合设计额外植球区，亦有额外锡球成本为其美中不足的处。因此如何克服此问题是目前业界所急迫需要的。
【发明内容】
有鉴于此，本发明系针对上述的困扰，提出一种以多个凸块作为支撑的球栅阵列封装结构，以改善上述的问题。
本发明的目的之一，系在提供一种球栅阵列封装结构，通过在基板的对称位置设置复数凸块，使此半导体封装结构在进行表面黏着技术构装于外界装置时，更具有一支撑作用，避免封装结构因受外力而崩裂。
本发明的又一目的，系在提供一种球栅阵列封装结构，通过所增加的凸块，可令使用者在使用此半导体封装模组时，封装结构可避免因受外力(例如使用者的手施力过大)压迫受到损坏。
本发明的再一目的，系在提供一种球栅阵列封装结构，利用封装胶体在塑封芯片时一起形成的凸块，不需额外成本的花费，可以降低生产成本。
根据本发明的一实施例提供一种球栅阵列封装结构，其系包括具有一上表面及一相对于上表面的一下表面的一基板，其中，下表面设有多个电性接点，而在基板的上表面设置一芯片，且芯片电性连接多个电性接点，接着有多个通孔贯穿基板，并且对称设置于芯片的周缘，再通过一封装胶体包覆芯片并填满通孔，并于基板的下表面形成复数凸块，多个导电球多个电性接点再将多个导电球分别设置于多个电性接点上。
底下通过具体实施例配合所附的图式详加说明，当更容易了解本发明的目的、技术内容、特点及其所达成的功效。
【附图说明】
图1为先前技术的球栅阵列封装结构的剖面示意图。
图2A为本发明的一实施例的球栅阵列封装结构的剖面示意图。
图2B为本发明的图2A的下视示意图。
图2C为本发明的一实施例的芯片黏设在基板时的剖面示意图。
图2D为本发明的一实施例的基板及芯片进行灌模时的剖面示意图。
图3为本发明的又一实施例的电子构装结构剖面示意图。
图4A、图4B、图4C及图4D为依据本发明的不同实施例说明球栅阵列封装结构的下视示意图。
【具体实施方式】
底下系以一较佳实施例来说明本发明的一实施例的球栅阵列的封装结构。
首先，请先参阅图2A及图2B，图2A系本发明的一实施例的球栅阵列封装结构的剖面示意图，图2B为该实施例的下视示意图。如图所示，于此实施例中，此球栅阵列封装结构500包含一基板200，例如由聚亚醯胺(polyimide)、玻璃、氧化铝、氧化铍或弹性物(elastomer)材质所构成，此基板200系具有一上表面202及相对于上表面202的一下表面204，其中，下表面204设有多个电性接点206，而在基板200的上表面202设置有一芯片210，且芯片210电性连接上述的多个电性连接点206，于一实施例中，电性连接系利用复数条引线220，例如金(Au)材质所构成，以打线(wirebonding)方式完成。另外，多个通孔208贯穿基板200，且对称地设置于相对芯片210位置的周缘支撑力较不足的地方，再由一封装胶体230，例如由环氧树脂(epoxy)所构成，包覆芯片210、多个引线220，并填满该些通孔208并于基板200的下表面204形成多个凸出基板200的凸块232，这些凸块232系用以增加整个球栅阵列封装结构500的支撑力，避免因外力造成的崩裂或是内部芯片损坏的情况发生。接着，再将多个导电球240，例如由锡(Sn)金属所构成，设置于基板200下表面204的多个电性接点206上，此多个电性接点206可供作为与外界装置，例如一印刷电路板，连接界面的用，如作为输入/输出(input/output，I/O)端等。此封装胶体230所构成的凸块232系用来增加支撑球栅阵列封装结构500的支持力，且不限定于此实施例中所显示的球栅阵列封装结构500，更适用于所有利用导电球240为电性连接的封装结构，例如细间距球栅阵列封装(fine pitch ball grid array，FBGA)、超细间距球栅阵列封装(very fine pitch ball grid array，FBGA)、(micro ball grid array，uBGA)、或开窗形球栅阵列封装(window ball grid array，WBGA)等。相对参考图2B，为此实施例的一下视示意图。于此实施例中，凸块232形成至相对于基板200的四角落，此处为此封装结构较脆弱之处，易受到外力压迫而崩裂，凸块232设置此处能提供一较佳的支撑力，但仅为本发明的一实施例，凸块232的形状、位置及数量并不限定于此实施例中所示。
于一实施例中，此半导体封装结构的制作程序，请同时参阅图2C及图2D所示，图2C及图2D分别为本发明的一实施例的芯片黏设在基板时的剖面示意图及其基板及芯片进行灌模时的剖面示意图。如图中所示，首先将芯片210设置在基板200的上表面202，并且使芯片210、基板200相互电性连接，例如使用多个引线220，再将基板200及芯片210放置入一模穴300中进行灌模步骤，将封装胶体230，例如由环氧树脂所构成，注入此模穴300中，使此封装胶体230将芯片210、基板200及引线220包覆并露出基板200下表面204的电性接点206，且此封装胶体230穿过每一通孔208注满在此模穴300中，接着进行硬化(curing)步骤使此封装胶体230硬化，硬化后将其取出，此时穿设在通孔208的封装胶体230分别形成凸块232，最后将多个导电球240(如图2A所示)，例如锡金属材质，分别电连接至每一电性接点206上，如此即完成此半导体封装结构的制程。
接下来，图3为本发明的又一实施例的电子构装结构，其系包含上一实施例的球栅阵列封装结构500及一印电路板400，其中，印刷电路板400上具有一导电连接区402(conductive connection region)，通过此导电连接区402，印刷电路板400可与基板200，例如由聚亚醯胺(polyimide)、玻璃、氧化铝、氧化铍或弹性物(elastomer)材质所构成，上的导电球240形成电性连接。当一实施例的球栅阵列封装结构500置放于印刷电路板400上并与印刷电路板400形成电性连接时，球栅阵列封装结构500的凸块232，例如由环氧树脂的封装胶体灌模所构成，其高度系不大于球栅阵列封装结构500与印电路板400之间的间隙，使得凸块232可以刚好接触印刷电路板400或是受外力时可以碰触印刷电路板400，用以提供一支撑力，使球栅阵列封装结构500不致因外力压迫而崩裂损毁。于一实施例中，凸块232的形状可以为长条柱、三角柱、球状、椭圆条状，亦或是多边形状、条状或多面体状以提供更强的支撑力量。
图4A、图4B、图4C及图4D为依据本发明的不同实施例说明球栅阵列封装结构500’的下视示意图。请参见图式，依据通孔(图中未示)的位置及形状，凸块232’所形成的位置可设计分布于球栅阵列封装结构500’的相对于芯片210(如图2A所示)的周缘以提供较佳的支撑力。通孔(图中未示)可设计成方形、三角形、圆形、椭圆形、多边形、条状或具多弧度的面积形，灌模后封装胶体形成的凸块232’的形状亦可为块状(如图2A所示)、球状(如图4A及图4B)、椭圆条状、多边形(如图4C)、三角柱状(如图4D)、条状或多面体状。
综合上述，本发明的一实施例系通过在基板的对称位置设置凸块，使此半导体封装结构在进行表面黏着时，更具有一支撑作用，避免此封装结构因受外力压迫而产生崩裂，并且也可令使用者在使用此半导体封装模组时，封装结构可避免因受外力(例如使用者的手施力过大)压迫受到损坏，进而使此封装结构的良率及使用寿命大幅提高，增加其经济效益。更甚者，因为此封装结构的凸块系由灌模时的封装胶体形成，可在既有封装制程中同时完成，无须增加制程或是额外的成本花费，在提高良率的外亦可降低生产成本。
以上所述系通过实施例说明本发明的特点，其目的在使熟习该技术者能暸解本发明的内容并据以实施，而非限定本发明的专利范围，故，凡其他未脱离本发明所揭示的精神所完成的等效修饰或修改，仍应包含在以下所述的申请专利范围中。

Claims (14)

1.一种球栅阵列(ball grid array，BGA)半导体封装结构，包含：
一基板，系具有一上表面及一相对于该上表面的一下表面，其中，该下表面设有多个电性接点；
一芯片，其系设置于该基板的该上表面，且电性连接所述多个电性接点；
多个通孔贯穿该基板，系对称设置于该芯片的周缘；
一封装胶体，其系包覆该芯片并填满该些通孔并于该基板的该下表面形成多个凸块；及
多个导电球，其系分别设置于所述多个电性接点上。
2.根据权利要求1所述的球栅阵列封装结构，其特征在于，该基板系为聚亚醯胺(polyimide)、玻璃、氧化铝、氧化铍或弹性物(elastomer)。
3.根据权利要求1所述的球栅阵列封装结构，其特征在于，该芯片系利用多个引线与该些电性接点做电性连接。
4.根据权利要求3所述的球栅阵列封装结构，其特征在于，其中所述多个引线系为金(Au)金属材质所构成。
5.根据权利要求1所述的球栅阵列封装结构，其特征在于，该封装胶体系由环氧树脂(epoxy)所构成。
6.根据权利要求1所述的球栅阵列封装结构，其特征在于，所述多个导电球系由锡(Sn)金属所构成。
7.根据权利要求1所述的球栅阵列封装结构，其特征在于，所述多个通孔系呈圆形、椭圆形、多边形、条形或具多弧度的形。
8.根据权利要求1所述的球栅阵列封装结构，其特征在于，所述多个凸块系呈球状、椭圆条状、多边形状、条状或多面体状。
9.一种电子构装结构，包含：
一基板，系具有一上表面及一相对于该上表面的一下表面，其特征在于，该下表面设有多个电性接点；
一芯片，其系设置于该基板的该上表面，且电性连接所述多个电性接点；
多个通孔贯穿该基板，系对称设置于该芯片的周缘；
一封装胶体，其系包覆该芯片并填满该些通孔并于该基板的该下表面形成多个凸块；
多个导电球，其系分别设置于所述多个电性接点上；及
一印刷电路板(printed circuit board，PCB)，其系具有一导电连接区，并通过该导电连接区与所述多个导电球形成电性连接。
10.根据权利要求9所述的电子构装结构，其特征在于，该基板系由聚亚醯胺(polyimide)、玻璃、氧化铝、氧化铍或弹性物(elastomer)所构成。
11.根据权利要求9所述的电子构装结构，其特征在于，该封装胶体系由环氧树脂(epoxy)所构成。
12.根据权利要求9所述的电子构装结构，其特征在于，所述多个凸块高度系不大于该基板与该印刷电路板间的高度。
13.根据权利要求9所述的球栅阵列封装结构，其特征在于，所述多个通孔系呈圆形、椭圆形、多边形、条状或具多弧度的形。
14.根据权利要求9所述的球栅阵列封装结构，其特征在于，所述多个凸块系呈球状、椭圆条状、多边形状、条状或多面体状。
CN 200510003596 2005-12-26 2005-12-26 球栅阵列封装结构 Pending CN1992239A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200510003596 CN1992239A (zh) 2005-12-26 2005-12-26 球栅阵列封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200510003596 CN1992239A (zh) 2005-12-26 2005-12-26 球栅阵列封装结构

Publications (1)

Publication Number Publication Date
CN1992239A true CN1992239A (zh) 2007-07-04

Family

ID=38214359

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200510003596 Pending CN1992239A (zh) 2005-12-26 2005-12-26 球栅阵列封装结构

Country Status (1)

Country Link
CN (1) CN1992239A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102205485A (zh) * 2010-03-31 2011-10-05 富准精密工业(深圳)有限公司 平板式热管及其制造方法
CN103050449A (zh) * 2011-10-13 2013-04-17 矽品精密工业股份有限公司 封装件及其制法
CN109698168A (zh) * 2017-10-20 2019-04-30 矽品精密工业股份有限公司 电子封装件及其制法
CN110729254A (zh) * 2018-07-16 2020-01-24 台湾积体电路制造股份有限公司 封装体的接着结构及其制造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102205485A (zh) * 2010-03-31 2011-10-05 富准精密工业(深圳)有限公司 平板式热管及其制造方法
CN103050449A (zh) * 2011-10-13 2013-04-17 矽品精密工业股份有限公司 封装件及其制法
CN109698168A (zh) * 2017-10-20 2019-04-30 矽品精密工业股份有限公司 电子封装件及其制法
CN110729254A (zh) * 2018-07-16 2020-01-24 台湾积体电路制造股份有限公司 封装体的接着结构及其制造方法
US10867881B2 (en) 2018-07-16 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Package and printed circuit board attachment
US11610827B2 (en) 2018-07-16 2023-03-21 Taiwan Semiconductor Manufacturing Co., Ltd. Package and printed circuit board attachment

Similar Documents

Publication Publication Date Title
CN101506975B (zh) 堆叠管芯封装
CN100390990C (zh) 堆叠多芯片封装和制造堆叠多芯片封装的方法
US7285855B2 (en) Packaged device and method of forming same
CN1065662C (zh) 半导体芯片封装及其制造方法
KR100343432B1 (ko) 반도체 패키지 및 그 패키지 방법
US20060278970A1 (en) Semiconductor device, stacked semiconductor device, and manufacturing method for semiconductor device
US20050236702A1 (en) Semiconductor package for a large die
US20090032926A1 (en) Integrated Support Structure for Stacked Semiconductors With Overhang
CN101232004A (zh) 芯片堆叠封装结构
US8355262B2 (en) Electronic component built-in substrate and method of manufacturing electronic component built-in substrate
CN101043009A (zh) 封装半导体管芯的方法
US20090039509A1 (en) Semiconductor device and method of manufacturing the same
CN1992239A (zh) 球栅阵列封装结构
US20090261461A1 (en) Semiconductor package with lead intrusions
KR100874925B1 (ko) 반도체 패키지, 그 제조 방법, 이를 포함하는 카드 및 이를포함하는 시스템
US20070246814A1 (en) Ball Grid array package structure
CN1949496A (zh) 用于封装的柔性基板
CN115995440A (zh) 半导体封装结构及其制造方法
KR20090052716A (ko) 반도체 패키지 및 이를 구비한 전자 기기
US8018075B2 (en) Semiconductor package, method for enhancing the bond of a bonding wire, and method for manufacturing a semiconductor package
US20070158841A1 (en) Structure of Ball Grid Array package
WO2003061003A1 (en) Reverse wire bonding techniques
CN213878077U (zh) 一种用于倒装芯片的环氧塑封结构
CN214542219U (zh) 覆晶封装结构
CN215451386U (zh) 一种半导体封装

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication