CN1949496A - 用于封装的柔性基板 - Google Patents
用于封装的柔性基板 Download PDFInfo
- Publication number
- CN1949496A CN1949496A CN 200510108620 CN200510108620A CN1949496A CN 1949496 A CN1949496 A CN 1949496A CN 200510108620 CN200510108620 CN 200510108620 CN 200510108620 A CN200510108620 A CN 200510108620A CN 1949496 A CN1949496 A CN 1949496A
- Authority
- CN
- China
- Prior art keywords
- pin
- insulating film
- tube core
- board
- flexible insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title abstract description 10
- 238000004806 packaging method and process Methods 0.000 title abstract description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000005538 encapsulation Methods 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Measuring Leads Or Probes (AREA)
Abstract
本发明的柔性基板供管芯封装用。柔性基板包含柔性绝缘膜、第一导电插塞、第二导电插塞、第一上引脚、下引脚以及第二上引脚。柔性绝缘膜具有上表面以及下表面。第一上引脚形成于柔性绝缘膜的上表面上并且与第一导电插塞接合。下引脚形成于柔性绝缘膜的下表面上,并且分别与第一导电插塞以及第二插塞接合。第二上引脚形成于柔性绝缘膜的上表面上并且与第二导电插塞接合。当管芯进行封装时,第一上引脚通过一凸块与管芯做连接,且第二上引脚提供与一外部器件的电连接。
Description
技术领域
本发明涉及一种用于封装的柔性基板(Flexible substrate),特别是涉及一种供一管芯(Die)封装用的柔性基板。
背景技术
请参阅图1,图1为公知芯片封装结构10的示意图。公知芯片封装结构10包含基板12以及芯片14。基板12具有上表面120以及形成于上表面120上的引线层122。芯片14具有有源面140。至少一个凸块142形成于芯片14的有源面140上。当芯片14被固定至基板12时,这些凸块142与基板12的引线层122形成电连接。当凸块142的数目增加时,引线层内的每一引线的分布将会随之更加紧密。此外,随着集成电路往微小化的发展,半导体芯片的尺寸也渐趋微小化。若引线层的布线设计只能在基板的上表面进行,将会使得引线在基板上的布线设计更加不易。
因此,本发明的主要目的在于提供一种用于封装的柔性基板,以解决上述问题。
发明内容
本发明的目的在于提供一种供管芯封装用的柔性基板,该柔性基板利用多个导电插塞(Conductive plug),以将引脚(Lead)经由柔性基板的下表面,绕道电性连接该管芯与外部器件(External device)。
根据一个优选具体实施例,本发明的柔性基板供管芯封装用。该管芯具有一有源面,并且包含形成于该有源面上的焊垫(Bonding pad)。该柔性基板包含一柔性绝缘膜(Flexible insulating film)、多个第一导电插塞、多个第二导电插塞、多个第一上引脚、多个下引脚以及多个第二上引脚。柔性绝缘膜具有上表面、下表面、多个穿透的第一孔以及多个穿透的第二孔。将每一个第一导电插塞分别形成致使填塞这些第一孔的其中之一,且将每一第二导电插塞分别形成致使填塞这些第二孔的其中之一。每一个第一上引脚分别形成于柔性绝缘膜的上表面上并且与这些第一导电插塞的其中之一接合。每一下引脚分别形成在柔性绝缘膜的下表面上,并且分别与这些第一导电插塞的其中之一以及这些第二插塞的其中之一接合。每一个第二上引脚分别形成于柔性绝缘膜的上表面上,并且与这些第二导电插塞的其中之一接合。当将该管芯进行封装时,第一上引脚通过一凸块(Bump)与该管芯上的该焊垫做电性连接,且第二上引脚提供与外部器件的电性连接。
因此,通过本发明的柔性基板,引脚可经由柔性基板的下表面,绕道电连接管芯与外部器件,进而适用于微小化芯片的引脚布线设计。
关于本发明的优点与精神可以通过以下的发明详述及附图得到进一步的了解。
附图说明
图1为公知芯片封装结构的示意图。
图2为根据本发明第一优选具体实施例的封装结构的示意图。
图3为图2中封装结构的顶视图。
图4为根据本发明第二优选具体实施例的封装结构的示意图。
图5为根据本发明第三优选具体实施例的封装结构的示意图。
附图标记说明
10:芯片封装结构 12:基板
120、3400:上表面 122:引线层
14:芯片 140、320:有源面
142、36a、36b、66a:凸块 30、50、60:封装结构
32、52、62:管芯 34:柔性基板
340:柔性绝缘膜 3402:下表面
3404a:第一孔 3404b:第二孔
342a、642a:第一导电插塞 342b:第二导电插塞
344:第一引线层 344a、644a:第一上引脚
344b:下引脚 344c:第二上引脚
346:第二引线层
具体实施方式
请参阅图2以及图3,图2为根据本发明第一优选具体实施例的封装结构30的示意图。图3为图2中封装结构30的顶视图。封装结构(Packagestructure)30包含管芯32以及柔性基板34。柔性基板34供管芯32封装用。管芯32具有有源面320,并且包含至少一个形成于有源面320上的焊垫(未显示于图中)。柔性基板34包含柔性绝缘膜340、多个第一导电插塞342a、多个第二导电插塞342b以及第一引线层344。第一引线层344进一步包含多个第一上引脚344a、多个下引脚344b以及多个第二上引脚344c。柔性绝缘膜340具有上表面3400、下表面3402、多个穿透的第一孔3404a以及多个穿透的第二孔3404b。将每一个第一导电插塞342a分别形成致使填塞这些第一孔3404a的其中之一,且将每一个第二导电插塞342b分别形成致使填塞这些第二孔3404b的其中之一。每一个第一上引脚344a分别形成于柔性绝缘膜340的上表面3400上并且与这些第一导电插塞342a的其中之一接合。每一下引脚344b分别形成于柔性绝缘膜340的下表面3402上,并且分别与这些第一导电插塞342a的其中之一以及这些第二导电插塞342b的其中之一接合。每一个第二上引脚344c分别形成于柔性绝缘膜340的上表面3400上,并且与这些第二导电插塞342b的其中之一接合。当管芯32进行封装时,每一个第一上引脚344a分别通过凸块36a与管芯32上的焊垫(未显示于图中)的其中之一做电性连接,且每一个第二上引脚344c分别提供与至少一个外部器件(未显示于图中)的电性连接。藉此,第一引线层344的引脚便可经由柔性基板34的下表面3402,绕道电性连接管芯32与外部器件(未显示于图中),进而适用于微小化芯片的引脚布线设计。
如图2以及图3所示,柔性基板34另包含第二引线层346,第二引线层346形成于柔性绝缘膜340的上表面3400上。第二引线层346通过至少一个凸块36b与管芯32上的焊垫(未显示于图中)做电性连接,并且提供与至少一外部器件(未显示于图中)的电性连接。藉此,将使得微小化芯片的引脚布线设计更为多样化。
在上述的第一优选具体实施例中,管芯32以柔性基板34通过膜上芯片封装(Chip-on-film package,COF)工艺进行封装,或者也可以通过具有器件孔的带载封装工艺(Tape carrier package)进行封装。此外,将管芯32进行封装时,凸块36a安置于第一导电插塞342a之上,如图2所示。
请参阅图4,图4为根据本发明第二优选具体实施例的封装结构50的顶视图。封装结构50与封装结构30主要不同之处在于,封装结构50的管芯52具有三排输出端,藉此,封装结构可具有不同的设计。图4中的封装结构50的原理与图3中的封装结构30相同,在此不再赘述。
请参阅图5,图5为根据本发明第三优选具体实施例的封装结构60的示意图。封装结构60与封装结构30主要不同之处在于,当管芯62进行封装时,凸块66a安置于第一上引脚644a偏离第一导电插塞642a的位置上。藉此,封装结构可具有不同的设计。图5中的封装结构60的原理与图2中的封装结构30相同,在此不再赘述。
与现有技术相比,通过本发明的柔性基板,引脚不仅可直接形成于柔性基板的上表面以电连接管芯与外部器件,也可经由柔性基板的下表面,绕道电连接管芯与外部器件,进而适用于微小化芯片的引脚布线设计。
通过以上优选具体实施例的详述,希望能更加清楚描述本发明的特征与精神,而并非以上述所公开的优选具体实施例来对本发明的范畴加以限制。相反地,其目的是希望能涵盖各种改变及具等同性的安排于本发明的权利要求书的范畴内。
Claims (5)
1、一种供管芯封装用的柔性基板,包含:
柔性绝缘膜,所述柔性绝缘膜具有上表面、下表面、多个穿透的第一孔以及多个穿透的第二孔;
多个第一导电插塞,将每一个所述第一导电插塞分别形成致使填塞所述第一孔的其中之一;
多个第二导电插塞,将每一所述第二导电插塞分别形成致使填塞所述第二孔的其中之一;
多个第一上引脚,每一个所述第一上引脚分别形成于所述柔性绝缘膜的上表面上并且与所述第一导电插塞的其中之一接合;
多个下引脚,每一个所述下引脚分别形成于所述柔性绝缘膜的下表面上,每一所述下引脚并且分别与所述第一导电插塞的其中之一以及所述第二导电插塞的其中之一接合;以及
多个第二上引脚,每一个所述第二上引脚分别形成于所述柔性绝缘膜的上表面上并且与所述第二导电插塞的其中之一接合;
其中,当所述管芯进行封装时,所述管芯与所述柔性基板通过所述第一上引脚而形成电性连接。
2、如权利要求1所述的柔性基板,其中,所述管芯具有一有源面,并且包含至少一个形成于所述有源面上的焊垫,当所述管芯进行封装时,每一个所述第一上引脚分别通过一凸块与所述至少一个焊垫的其中之一做电性连接,每一个所述第二上引脚分别提供与至少一个外部器件的电性连接。
3、如权利要求1所述的柔性基板,其中,所述柔性绝缘膜包含器件孔。
4、如权利要求2所述的柔性基板,其中,当所述管芯进行封装时,所述凸块安置于所述第一导电插塞之上。
5、如权利要求2所述的柔性基板,其中,当所述管芯进行封装时,所述凸块安置于所述第一上引脚偏离所述第一导电插塞的位置上。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2005101086208A CN100466246C (zh) | 2005-10-10 | 2005-10-10 | 用于封装的柔性基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2005101086208A CN100466246C (zh) | 2005-10-10 | 2005-10-10 | 用于封装的柔性基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1949496A true CN1949496A (zh) | 2007-04-18 |
CN100466246C CN100466246C (zh) | 2009-03-04 |
Family
ID=38018949
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005101086208A Expired - Fee Related CN100466246C (zh) | 2005-10-10 | 2005-10-10 | 用于封装的柔性基板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100466246C (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101937891B (zh) * | 2010-05-12 | 2012-05-23 | 谢国华 | 一种具有双层引脚的芯片 |
CN110391192A (zh) * | 2018-04-19 | 2019-10-29 | 南茂科技股份有限公司 | 薄膜覆晶封装结构 |
CN110391207A (zh) * | 2018-04-19 | 2019-10-29 | 南茂科技股份有限公司 | 薄膜覆晶封装结构 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11322427B2 (en) * | 2018-07-20 | 2022-05-03 | Novatek Microelectronics Corp. | Chip on film package |
TWI736093B (zh) | 2019-12-31 | 2021-08-11 | 財團法人工業技術研究院 | 封裝結構 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5029325A (en) * | 1990-08-31 | 1991-07-02 | Motorola, Inc. | TAB tape translator for use with semiconductor devices |
US6008534A (en) * | 1998-01-14 | 1999-12-28 | Lsi Logic Corporation | Integrated circuit package having signal traces interposed between power and ground conductors in order to form stripline transmission lines |
JP2003051565A (ja) * | 2001-08-08 | 2003-02-21 | Hitachi Ltd | Lsiパッケージ |
JP2003174111A (ja) * | 2001-12-06 | 2003-06-20 | Sanyo Electric Co Ltd | 半導体装置 |
-
2005
- 2005-10-10 CN CNB2005101086208A patent/CN100466246C/zh not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101937891B (zh) * | 2010-05-12 | 2012-05-23 | 谢国华 | 一种具有双层引脚的芯片 |
CN110391192A (zh) * | 2018-04-19 | 2019-10-29 | 南茂科技股份有限公司 | 薄膜覆晶封装结构 |
CN110391207A (zh) * | 2018-04-19 | 2019-10-29 | 南茂科技股份有限公司 | 薄膜覆晶封装结构 |
CN110391207B (zh) * | 2018-04-19 | 2021-02-19 | 南茂科技股份有限公司 | 薄膜覆晶封装结构 |
Also Published As
Publication number | Publication date |
---|---|
CN100466246C (zh) | 2009-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI455281B (zh) | Ic封裝體、堆疊式ic封裝器件及製造方法 | |
CN104520987B (zh) | 具有引线键合互连且基板少的堆叠封装 | |
CN102867800B (zh) | 将功能芯片连接至封装件以形成层叠封装件 | |
CN1193424C (zh) | 半导体装置 | |
TWI697086B (zh) | 晶片封裝結構及其製造方法 | |
KR101623880B1 (ko) | 반도체 패키지 | |
CN105742262B (zh) | 半导体封装及其制造方法 | |
US20090032926A1 (en) | Integrated Support Structure for Stacked Semiconductors With Overhang | |
KR20040089685A (ko) | 스택 다이 반도체 장치 | |
JP2002208656A (ja) | 半導体装置 | |
KR20090066210A (ko) | 패키지가 집적된 집적회로 패키지 시스템 | |
KR20050037430A (ko) | 반도체 패키지 디바이스와 그의 형성 및 테스트 방법 | |
CN106298699A (zh) | 封装结构以及封装方法 | |
KR20140130922A (ko) | 반도체 패키지 및 그 제조 방법 | |
US20120306064A1 (en) | Chip package | |
CN1949496A (zh) | 用于封装的柔性基板 | |
CN201655787U (zh) | 半导体封装结构 | |
CN115995440A (zh) | 半导体封装结构及其制造方法 | |
WO2022246603A1 (zh) | 一种芯片封装结构、其制作方法及电子设备 | |
CN104916599A (zh) | 芯片封装方法和芯片封装结构 | |
CN1992239A (zh) | 球栅阵列封装结构 | |
KR102621753B1 (ko) | 본딩 와이어, 이를 포함하는 반도체 패키지, 및 와이어 본딩 방법 | |
CN113496901A (zh) | 芯片嵌入式基板结构与芯片封装结构及其制造方法 | |
US20230209842A1 (en) | Memory system packaging structure, and method for forming the same | |
CN214542219U (zh) | 覆晶封装结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090304 Termination date: 20201010 |