KR101156175B1 - 돌기 형상의 젖음층을 이용한 웨이퍼 솔더범프 형성방법, 이를 이용하여 생산된 솔더범프가 형성된 웨이퍼 및 이를 이용한 플립 칩 접합방법 - Google Patents

돌기 형상의 젖음층을 이용한 웨이퍼 솔더범프 형성방법, 이를 이용하여 생산된 솔더범프가 형성된 웨이퍼 및 이를 이용한 플립 칩 접합방법 Download PDF

Info

Publication number
KR101156175B1
KR101156175B1 KR1020100057301A KR20100057301A KR101156175B1 KR 101156175 B1 KR101156175 B1 KR 101156175B1 KR 1020100057301 A KR1020100057301 A KR 1020100057301A KR 20100057301 A KR20100057301 A KR 20100057301A KR 101156175 B1 KR101156175 B1 KR 101156175B1
Authority
KR
South Korea
Prior art keywords
wafer
wet layer
solder
solder bump
forming
Prior art date
Application number
KR1020100057301A
Other languages
English (en)
Other versions
KR20110137207A (ko
Inventor
유세훈
이창우
Original Assignee
한국생산기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국생산기술연구원 filed Critical 한국생산기술연구원
Priority to KR1020100057301A priority Critical patent/KR101156175B1/ko
Publication of KR20110137207A publication Critical patent/KR20110137207A/ko
Application granted granted Critical
Publication of KR101156175B1 publication Critical patent/KR101156175B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector

Landscapes

  • Wire Bonding (AREA)

Abstract

본 발명의 웨이퍼 솔더범프 형성방법은, 웨이퍼에 형성된 복수 개의 전극 상에 돌기 형상의 젖음층을 형성하는 젖음층 형성단계 및 용융솔더가 상부로 유출되는 웨이브솔더링장치에 상기 웨이퍼를 위치시키고, 상기 웨이퍼를 상기 유출되는 용융솔더에 접촉시켜 상기 돌기 형상의 젖음층을 둘러싸는 솔더범프를 형성하는 솔더범프 형성단계를 포함한다.
그리고, 본 발명의 솔더범프가 형성된 웨이퍼는, 전도성을 가지는 복수 개의 전극, 상기 전극 상에 돌기 형상으로 형성되는 젖음층 및 웨이브솔더링장치에서 유출되는 용융솔더가 상기 젖음층에 접촉되면서 돌기 형상의 젖음층을 둘러싸도록 형성되는 솔더범프를 포함한다.
또한, 본 발명의 플립 칩 접합방법은, 상기 웨이퍼를 이용하여 생산한 칩의 솔더범프 및 기판의 전도성 패드를 압착하는 접합단계 및 상기 칩 및 기판 사이의 공간을 수지로 언더필하는 언더필단계를 포함한다.

Description

돌기 형상의 젖음층을 이용한 웨이퍼 솔더범프 형성방법, 이를 이용하여 생산된 솔더범프가 형성된 웨이퍼 및 이를 이용한 플립 칩 접합방법{Forming Method of Wafer Solder Bump Using Bump-shaped Wetting Layer, Wafer Having Solder Bump Manufactured Using the Same and Joining Method of Flip Chip Using the Same}
본 발명은 돌기 형상의 젖음층을 이용하여 웨이퍼의 일면에 솔더범프를 형성하는 방법, 상기 방법에 의해 생산된 솔더범프가 형성된 웨이퍼 및 이를 이용한 플립 칩 접합방법에 관한 것으로서, 보다 구체적으로는 젖음층이 돌출됨으로 인해 웨이브솔더링 시 용융솔더가 상기 젖음층 주위에 표면장력에 의해 응집되는 방식에 의한 솔더범프 형성방법, 상기 방법에 의해 생산된 솔더범프가 형성된 웨이퍼 및 이를 이용한 플립 칩 접합방법에 관한 것이다.
솔더범프는 실리콘 칩을 기판에 접합하기 위한 목적으로 칩 패드 위에 형성되며, 상기 솔더범프는 칩과 기판을 전기적, 기계적으로 연결하게 된다.
그리고, 이와 같은 솔더범프는 스크린프린팅(Screen Printing), 증발법(Evaporation), 그리고 전해도금(Electrodepositon)과 같은 방법들을 실행함으로써 형성할 수 있다. 특히, 최근 칩의 미세화에 따라 미세 피치 대응이 가능한 전해도금법의 응용이 크게 증가하고 있다.
하지만, 종래의 전해도금법을 이용한 솔더범프 형성방법은, 칩의 패드 상에 솔더범프를 형성하는 과정이 복잡하여 생산 소요시간이 증가되고, 생산단가가 높아지게 되는 문제가 있었으며, 이에 대해서는 이하 도면을 참조하여 설명하도록 한다.
도 1은 칩에 솔더범프를 형성하는 종래의 과정을 나타낸 단면도이다.
도시된 바와 같이, 종래의 솔더범프 형성방법은 여러 단계에 걸친 일련의 공정을 거치게 되는 것을 알 수 있다.
즉, 감광제 마스킹 과정, 공극을 형성하는 과정, 스푸터링(Sputtering) 등 다양한 공정이 각각 수 회에 걸쳐 이루어지며, 특히 도시된 종래의 솔더범프 형성방법은 14단계의 공정을 순차적으로 거치게 된다. 그리고, 솔더를 리플로우(Reflow)하는 과정을 거쳐 최종적으로 칩의 패드 상에 솔더범프가 형성된다.
이와 같이, 종래의 솔더범프 형성방법의 경우 생산효율이 떨어지며, 생산 소요시간 및 생산공정이 길어짐에 따라 생산단가가 상승할 수 있다는 문제가 있었다.
따라서, 이와 같은 문제를 해결할 방법이 요구된다.
본 발명의 목적은 상기한 종래의 문제점을 해결하기 위한 것으로서, 웨이퍼에 돌출된 젖음층을 형성하고, 웨이브솔더링을 사용하여 솔더범프를 형성하는 방법을 제공함에 있다.
또한, 상기 방법에 의해 일면에 솔더범프가 형성된 웨이퍼를 제공함에 있다.
그리고, 상기 방법에 의해 일면에 솔더범프가 형성된 웨이퍼에서 분리된 칩을 사용한 플립 칩 접합방법을 제공함에 있다.
본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기한 과정을 해결하기 위한 본 발명의 돌기 형상의 젖음층을 이용한 웨이퍼 솔더범프 형성방법은, 웨이퍼에 형성된 복수 개의 전극 상에 돌기 형상의 젖음층을 형성하는 젖음층 형성단계 및 용융솔더가 상부로 유출되는 웨이브솔더링장치에 상기 웨이퍼를 위치시키고, 상기 웨이퍼를 상기 유출되는 용융솔더에 접촉시켜 상기 돌기 형상의 젖음층을 둘러싸는 솔더범프를 형성하는 솔더범프 형성단계를 포함한다.
그리고, 상기 젖음층 형성단계는, 캐필러리를 사용하여 스터드범프 형상의 젖음층을 형성할 수 있다.
또한, 상기 젖음층 형성단계는, 상기 젖음층의 높이를 균일화하는 코이닝과정을 더 포함할 수 있다.
그리고, 상기 젖음층 형성단계는, 상기 웨이퍼의 일면에 감광제를 도포하는 감광제 도포과정, 생성될 젖음층의 단면의 면적을 제외한 부분에 마스크를 부착하는 마스킹과정, 상기 감광제를 노광 및 현상하여 상기 마스크가 부착되지 않은 부분을 식각하여 공극을 형성하는 공극형성과정, 웨이퍼의 표면에 젖음층을 형성하기 위해 상기 공극을 금속으로 채우는 도금과정 및 상기 마스크 및 감광제를 제거하여 공극 형상의 젖음층을 형성하는 젖음층 형성과정을 포함할 수 있다.
또한, 이를 이용하여 생산된 솔더범프가 형성된 웨이퍼는, 전도성을 가지는 복수 개의 전극, 상기 전극 상에 돌기 형상으로 형성되는 젖음층 및 웨이브솔더링장치에서 유출되는 용융솔더가 상기 젖음층에 접촉되면서 돌기 형상의 젖음층을 둘러싸도록 형성되는 솔더범프를 포함한다.
그리고. 상기 젖음층은 캐필러리에 의해서 스터드범프 형상으로 형성될 수 있다.
또한, 이를 이용한 플립 칩 접합방법은, 상기 방법으로 제조된 웨이퍼를 이용하여 생산한 칩의 솔더범프 및 기판의 전도성 패드를 압착하는 접합단계 및 상기 칩 및 기판 사이의 공간을 수지로 언더필하는 언더필단계를 포함할 수 있다.
상기한 과제를 해결하기 위한 본 발명의 돌기 형상의 젖음층을 이용한 웨이퍼 솔더범프 형성방법, 이를 이용하여 생산된 솔더범프가 형성된 웨이퍼 및 이를 이용한 플립 칩 접합방법은 다음과 같은 효과가 있다.
첫째, 젖음층이 돌기 형상으로 형성됨으로 인해, 용융솔더가 상기 젖음층 주위에 표면장력에 의해 응집될 수 있으므로, 솔더범프의 모양이 균일하게 형성될 수 있으며, 인접한 솔더범프에 의해 간섭되지 않는다는 장점이 있다. 따라서 미세 피치에 대응하여 효과적인 패키징을 할 수 있다는 장점이 있다.
둘째, 상기 젖음층이 솔더볼의 내부에 위치하여 칩 및 기판을 접합 시에 솔더범프가 외력에 의해 비틀려 파손되는 것을 방지할 수 있다는 장점이 있다.
셋째, 전체 공정이 효율적으로 단축될 수 있으므로, 생산 소요시간이 감소되고, 전체적인 생산성이 증가하여 제품 단가를 낮출 수 있다는 장점이 있다.
본 발명의 효과들은 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 청구범위의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 칩에 솔더범프를 형성하는 종래의 과정을 나타낸 단면도;
도 2는 본 발명의 일실시예에 따른 웨이퍼 솔더범프 형성방법에 의해 젖음층을 형성하는 과정을 나타낸 도면;
도 3은 본 발명의 일실시예에 따른 웨이퍼 솔더범프 형성방법에 의해 젖음층이 전극 상에 형성된 모습을 나타내는 단면도;
도 4는 본 발명의 일실시예에 따른 웨이퍼 솔더범프 형성방법에 의해 웨이퍼에 용융솔더를 접촉시키는 과정을 나타내는 단면도;
도 5는 본 발명의 일실시예에 따른 웨이퍼 솔더범프 형성방법에 의해 젖음층 상에 솔더범프가 형성된 모습을 나타내는 단면도; 및
도 6은 본 발명의 일실시예에 따른 웨이퍼 솔더범프 형성방법에 의해 솔더범프가 구비된 칩을 기판에 접합시키는 과정을 나타내는 단면도이다.
이하 본 발명의 목적이 구체적으로 실현될 수 있는 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 본 실시예를 설명함에 있어서, 동일 구성에 대해서는 동일 명칭 및 동일 부호가 사용되며 이에 따른 부가적인 설명은 생략하기로 한다.
상기 배경기술에서 설명한 바와 같이, 종래의 플립 칩 접합방법은 칩의 패드 상에 솔더범프를 형성하는 과정이 복잡하다는 문제가 있다. 따라서 본 발명에서는 칩의 일면에 솔더범프를 형성하여 기판의 패드와 상기 솔더범프를 직접 접합시킬 수 있는 방법을 제공하며, 이하에서는 플립 칩 패키지를 형성하기 위해 본 발명이 거치는 과정을 차례로 설명하도록 한다.
먼저, 칩을 제조하기 위한 웨이퍼가 생산된다. 일반적으로, 칩을 제조하기 위해서는 원판 모양의 웨이퍼를 제조 후 상기 웨이퍼를 다분할하는 과정을 거치며, 이에 따라 개별 칩을 얻을 수 있다.
본 발명에서는 칩에 솔더범프를 형성하기 위하여, 상기 웨이퍼에 웨이브솔더링 과정을 수행시키게 된다. 상기 웨이퍼는, 일면에 전극이 형성되며, 상기 전극 상에 웨이브솔더링을 위한 돌출된 젖음층이 형성된다. 상기 젖음층은 웨이브솔더링 시 웨이퍼를 용융솔더에 노출시켰을 때 상기 용융솔더가 응집될 수 있도록 하는 목적을 가진다.
도 2는 본 발명의 일실시예에 따른 웨이퍼 솔더범프 형성방법에 의해 젖음층(30)을 형성하는 과정을 나타낸 도면이다.
도 2를 참조하면, 캐필러리(C)를 사용하여 젖음층(30)을 형성하는 과정이 차례로 도시된다.
도시된 바와 같이, 본 발명의 젖음층(30)은 캐필러리(C)를 사용하여 형성할 수 있다. 일반적으로 젖음층(30)을 형성하기 위한 재료는 금, 구리, 알루미늄, 은 및 이들의 합금 등으로 이루어질 수 있으며, 이를 액체 상태로 용융시켜 캐필러리(C)를 사용하여 전극(20) 상에 주입하게 된다.
본 과정에서, 캐필러리(C)의 팁(Tip) 부분을 이용하여 용융된 젖음층 페이스트(L)를 전극(20) 상에 접근시킨다. 이후, 상기 젖음층 페이스트(L)는 전극(20) 및 캐필러리(C)의 팁에 의해 압착되고, 납작하고 넓적하게 눌린 모양을 갖게 된다. 그리고, 캐필러리(C)를 떼어냄에 따라 전극(20)에 부착된 젖음층 페이스트(L)의 중심 부분은 캐필러리(C)의 팁에 의해 돌출된다.
이후 젖음층 페이스트(L)가 경화되어 젖음층(30)을 형성하게 되며, 이는 중앙부가 돌출된 스터드범프(Stud Bump) 형상을 가진다.
한편, 이와 같은 작업에 의해 형성된 스터드범프 형상의 젖음층(30)은 그 높이가 일정치 못할 가능성이 있다. 따라서, 이와 같은 경우 젖음층(30)의 높이를 동일하게 형성하는 코이닝(Coining) 과정이 더 수행될 수 있다. 본 과정에서, 평탄면을 가지는 부재를 사용하여, 복수의 젖음층(30)의 상단에 압력을 가해 일정 높이 눌러 줌으로써 젖음층(30)의 높이를 모두 동일하게 형성하게 된다.
도 3은 본 발명의 일실시예에 따른 웨이퍼 솔더범프 형성방법에 의해 젖음층(30)이 전극(20) 상에 형성된 모습을 나타내는 단면도이다.
도 3을 참조하면, 젖음층(30)이 형성된 웨이퍼(10)의 단면이 도시된다.
상기와 같은 과정을 거쳐, 웨이퍼(10)의 일면에 형성된 전극(20) 상에는, 스터드범프 형상의 젖음층(30)이 형성되며, 이와 같은 형상으로 제조된 웨이퍼(10)는 이후 웨이브솔더링 과정을 거친다. 이에 대해서는 후술한다.
한편, 젖음층(30)은 본 실시예의 스터드범프 형상 외에도, 다양한 돌기 형상으로 형성될 수 있으며, 그 형성 방법도 다양하게 이루어질 수 있다.
예를 들어, 웨이퍼의 일면에 감광제를 도포하고, 생성될 젖음층의 단면의 면적을 제외한 부분에 마스크를 부착하여 상기 감광제를 노광 및 현상하여 상기 마스크가 부착되지 않은 부분을 식각하는 방법이 사용될 수 있다.
즉, 웨이퍼 전체 면적에 도포된 감광제 상에 젖음층이 형성될 부분을 제외하고 마스크를 부착함으로써, 상기 감광제를 빛에 노출시켜 식각과정을 거치는 경우 타 부분은 마스크에 의해 보호되고, 젖음층이 형성될 부분에만 식각이 일어나도록 할 수 있다.
이에 따라 도포된 감광제에는 생성될 젖음층의 수만큼 공극이 형성되며, 이어서 상기 공극에 구리, 니켈등 금속을 도금으로 채워 넣는 과정이 이루어질 수 있다.
이후, 상기 과정들을 마친 웨이퍼에서, 상기 마스크 및 상기 감광제를 제거하는 과정을 거친다. 결국, 상기 공극에 채워져 경화된 젖음층 페이스트가 웨이퍼 상에 남게 되며, 이는 돌기 형상의 젖음층을 형성한다.
이와 같이, 젖음층은 다양한 방법을 통해 다양한 모양의 돌기 형상을 갖도록 웨이퍼 상에 돌출되어 형성될 수 있다.
도 4는 본 발명의 일실시예에 따른 웨이퍼 솔더범프 형성방법에 의해 웨이퍼(10)에 용융솔더(230)를 접촉시키는 과정을 나타내는 단면도이다.
도 4를 참조하면, 웨이브솔더링장치(200)에는 젖음층(30)이 형성된 웨이퍼(10)가 거치되며, 하부챔버(220)에는 용융솔더(230)가 구비된다.
상기한 젖음층(30) 형성단계를 거친 후, 돌기 형상의 젖음층(30)이 형성된 웨이퍼(10)에 솔더범프를 형성시키기 위해 웨이브솔더링장치(200)를 이용하여 웨이브솔더링 과정을 거치게 된다. 이하에서는 본 발명의 일실시예에 따른 웨이브솔더링 과정에 대해 자세히 설명하도록 한다.
웨이브솔더링장치(200)의 하부챔버(220)에는 용융솔더(230)가 채워지고, 하부챔버(220) 상에 웨이퍼(10)가 고정된다. 이때, 웨이퍼(10)는 젖음층(30)이 형성된 면이 하부챔버(220) 방향을 향하도록 위치되며, 이는 젖음층(30)이 용융솔더(230)에 노출될 수 있도록 하기 위해서이다.
구체적으로, 하부챔버(220)에는 용융솔더(230)를 상부로 유출시키기 위한 팬(210)이 구비된다. 팬(210)은 용융솔더(230)를 상향시키는 방향을 바라보도록 구비되며, 이에 따라 용융솔더(230)는 하부챔버(220)의 위쪽으로 유출된다. 즉, 용융솔더(230)는 하부챔버(220) 상부의 외부에 노출되도록 유출되며 하부챔버(220)를 순환하도록 유지된다.
그리고, 상기와 같은 구조를 가지는 웨이브솔더링장치(200)에서, 거치대 등에 고정된 웨이퍼(10)를 하부챔버 상부를 통해 노출되는 용융솔더에 접촉시키게 된다.
상기 거치대는 웨이퍼(10)를 하부챔버(220) 방향으로 이송시킬 수 있는 구조를 가지며, 상기 거치대에 웨이퍼(10)가 고정된 후 거치대가 하향되어 웨이퍼(10)의 하면은 전체적으로 용융솔더(230)에 접촉되는 것이다. 본 과정에 따라, 용융솔더(230) 방향을 향하도록 위치되는 젖음층(30) 역시 용융솔더(230)에 직접 접촉된다.
그리고, 일정 시간이 지난 후 웨이퍼(10)를 용융솔더(230)로부터 빼낼 경우, 용융솔더(230)는 젖음층(30)의 주위를 둘러싸도록 방울 형태로 응집된다. 즉, 용융솔더(230)는 표면장력에 의해 젖음층(30)의 표면에 응집되는 것이다. 이후, 용융솔더(230)가 경화됨에 따라, 각 젖음층(30) 위치에는 솔더범프가 형성된다.
본 발명에서, 젖음층(30)은 돌기 형상으로 형성되므로, 이와 같은 작업이 더욱 용이하게 진행될 수 있다. 젖음층(30)이 평탄면으로 형성될 경우에는, 용융솔더(230)가 접촉될 경우 액체 상태의 용융솔더(230)가 평탄면을 따라 넓게 퍼질 가능성이 높다.
즉, 젖음층(30)이 평탄면으로 형성될 경우에는 솔더범프가 납작하고 넓게 형성될 수 있다는 문제가 있다. 또한, 최근에는 칩이 고직접화됨에 따라 전극 간의 피치가 크게 줄어드는 추세이며, 따라서 이와 같은 경우 전극 상에 형성된 솔더범프가 인접한 타 전극의 솔더범프에 접촉되어 간섭될 가능성이 높은 것이다.
반면, 젖음층(30)이 돌기 형상으로 형성될 경우에는, 돌출된 젖음층(30)의 표면을 따라 표면장력이 작용하기 때문에, 용융솔더(230)가 젖음층(30) 주위를 둘러싸도록 응집되어, 원형에 가까운 방울 형상의 솔더범프를 형성할 수 있다. 이에 따라 균일하고 높은 품질을 갖는 칩을 제조할 수 있다.
도 6은 본 발명의 일실시예에 따른 웨이퍼 솔더범프 형성방법에 의해 젖음층(30) 상에 솔더범프(30)이 형성된 모습을 나타내는 단면도이다.
도 6을 참조하면, 돌출된 젖음층(30) 주위를 둘러싸도록 솔더범프(40)가 형성된 모습이 도시된다.
이와 같이 상기한 과정을 거쳐, 일면에 솔더범프(40)가 형성된 웨이퍼(10)가 생산되며, 솔더범프(40)는 젖음층(30) 상에 안정적으로 응집된다.
본 실시예에서는. 도시된 바와 같이, 솔더범프(40)가 젖음층(30)의 주위를 따라 원형에 가깝도록 형성된다, 특히, 본 발명의 일실시예에 따른 젖음층(30)은 이중의 돌기 구조를 가지므로, 솔더범프(40)는 접합에 적합한 모양 및 크기를 갖는다.
이하에서는, 이와 같은 방법으로 제조된 칩을 기판에 접합하는 과정에 대해 설명하도록 한다.
도 7은 본 발명의 일실시예에 따른 웨이퍼 솔더범프 형성방법에 의해 솔더범프(40)가 구비된 칩(11)을 기판(50)에 접합시키는 과정을 나타내는 단면도이다.
도 7을 참조하면, 일면에 솔더범프(40)가 형성된 칩(11)이 기판(50)에 접합되는 모습이 도시된다.
상기한 웨이브솔더링을 수행한 뒤, 일면에 솔더범프(40)가 형성된 웨이퍼(10)가 생산되며, 이를 다분할하여 원하는 크기의 칩(11)을 얻을 수 있다. 즉, 칩(11)은 웨이퍼(10)를 일정 크기로 분할한 것으로, 웨이퍼(10)와 마찬가지로 전극(20), 젖음층(30) 및 솔더범프(40)을 가진다.
먼저, 솔더범프(40)를 기판(50)의 패드(60)에 맞추어 칩(11)을 위치시키고, 기판(50)에 압착시킨다. 이에 따라 칩(11) 및 기판(50) 사이에 눌린 솔더범프(40)가 변형되며 칩(11) 및 기판(50)을 서로 전기적으로 연결시킨다.
한편, 일반적으로 본 과정을 수행 시 압력에 의해 솔더범프(40)에 크랙(Crack) 등이 발생할 가능성이 있으며, 이와 같은 현상은 솔더범프(40)의 모양이 균일하게 형성되지 않거나, 가해지는 압력의 방향이 수직 방향에서 비틀릴 경우 일어날 수 있다.
하지만, 본 발명으로 제조된 칩(11)은 솔더범프(40) 내측에 젖음층(30)이 존재하기 때문에 이와 같은 현상을 방지할 수 있다. 즉, 젖음층(30)은 솔더범프(40) 내측에서 뼈대와 같은 역할을 해 솔더범프(40)가 비틀리는 것을 방지할 수 있는 것이다. 이와 같이 젖음층(30)은 솔더범프(40) 형성과정뿐 아니라 플립 칩 접합과정에 있어서도 안정적인 접합을 이룰 수 있도록 하는 장점이 있다.
다음으로, 솔더범프(40)에 의해 서로 전기적으로 연결된 칩(11) 및 기판(50) 사이의 공간에는 접착성 수지(70)가 언더필(Underfill)되며, 이후 상기 접착성 수지(70)가 경화됨에 따라 플립 칩 패키지가 완성된다.
이상으로, 본 발명에 따른 돌기 형상의 젖음층을 이용한 웨이퍼 솔더범프 형성방법, 이를 이용하여 생산된 솔더범프가 형성된 웨이퍼 및 이를 이용한 플립 칩 접합방법에 대하여 설명하였다.
본 발명에 의하면, 웨이브솔더링을 수행하여 일 회의 작업만으로 웨이퍼에 솔더범프를 형성할 수 있으며, 특히 이 과정에서 돌기 형상의 젖음층에 의해 균일하고 우수한 품질의 솔더범프가 형성된다. 또한, 이와 같은 방법으로 제조된 칩 및 기판을 서로 접합하는 과정이 크게 단축되고, 접합의 신뢰성이 증가함에 따라 공정의 생산성을 증가시킬 수 있다는 장점이 있다.
이상과 같이 본 발명에 따른 바람직한 실시예를 살펴보았으며, 앞서 설명된 실시예 이외에도 본 발명이 그 취지나 범주에서 벗어남이 없이 다른 특정 형태로 구체화 될 수 있다는 사실은 해당 기술에 통상의 지식을 가진 이들에게는 자명한 것이다. 그러므로, 상술된 실시예는 제한적인 것이 아니라 예시적인 것으로 여겨져야 하고, 이에 따라 본 발명은 상술한 설명에 한정되지 않고 첨부된 청구항의 범주 및 그 동등 범위 내에서 변경될 수도 있다.
10: 웨이퍼
11: 칩
20: 전극
30: 젖음층
40: 솔더범프
50: 기판
60: 패드
70: 접착성 수지

Claims (7)

  1. 웨이퍼에 형성된 복수 개의 전극 상에 돌기 형상의 젖음층을 형성하는 젖음층 형성단계; 및
    용융솔더가 상부로 유출되는 웨이브솔더링장치에 상기 웨이퍼를 위치시키고, 상기 웨이퍼를 상기 유출되는 용융솔더에 접촉시킴에 따라 상기 돌기 형상의 젖음층에 상기 용융솔더가 표면장력에 의해 응집되도록 하여 상기 젖음층을 둘러싸는 솔더범프를 형성하는 솔더범프 형성단계;
    를 포함하는 웨이퍼 솔더범프 형성방법.
  2. 제1항에 있어서,
    상기 젖음층 형성단계는,
    캐필러리를 사용하여 스터드범프 형상의 젖음층을 형성하는 웨이퍼 솔더범프 형성방법.
  3. 제2항에 있어서,
    상기 젖음층 형성단계는,
    상기 젖음층의 높이를 균일화하는 코이닝과정을 더 포함하는 웨이퍼 솔더범프 형성방법.
  4. 제1항에 있어서,
    상기 젖음층 형성단계는,
    상기 웨이퍼의 일면에 감광제를 도포하는 감광제 도포과정;
    생성될 젖음층의 단면의 면적을 제외한 부분에 마스크를 부착하는 마스킹과정;
    상기 감광제를 노광 및 현상하여 상기 마스크가 부착되지 않은 부분을 식각하여 공극을 형성하는 공극형성과정;
    웨이퍼의 표면에 젖음층을 형성하기 위해 상기 공극을 금속으로 채우는 도금과정; 및
    상기 마스크 및 감광제를 제거하여 공극 형상의 젖음층을 형성하는 젖음층 형성과정;
    을 포함하는 웨이퍼 솔더범프 형성방법.
  5. 삭제
  6. 삭제
  7. 제1항 내지 제4항 중 어느 한 항에 의해 제조된 웨이퍼를 이용하여 생산한 칩의 솔더범프 및 기판의 전도성 패드를 압착하는 접합단계; 및
    상기 칩 및 기판 사이의 공간을 수지로 언더필하는 언더필단계;
    를 포함하는 플립 칩 접합방법.
KR1020100057301A 2010-06-16 2010-06-16 돌기 형상의 젖음층을 이용한 웨이퍼 솔더범프 형성방법, 이를 이용하여 생산된 솔더범프가 형성된 웨이퍼 및 이를 이용한 플립 칩 접합방법 KR101156175B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100057301A KR101156175B1 (ko) 2010-06-16 2010-06-16 돌기 형상의 젖음층을 이용한 웨이퍼 솔더범프 형성방법, 이를 이용하여 생산된 솔더범프가 형성된 웨이퍼 및 이를 이용한 플립 칩 접합방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100057301A KR101156175B1 (ko) 2010-06-16 2010-06-16 돌기 형상의 젖음층을 이용한 웨이퍼 솔더범프 형성방법, 이를 이용하여 생산된 솔더범프가 형성된 웨이퍼 및 이를 이용한 플립 칩 접합방법

Publications (2)

Publication Number Publication Date
KR20110137207A KR20110137207A (ko) 2011-12-22
KR101156175B1 true KR101156175B1 (ko) 2012-06-18

Family

ID=45503607

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100057301A KR101156175B1 (ko) 2010-06-16 2010-06-16 돌기 형상의 젖음층을 이용한 웨이퍼 솔더범프 형성방법, 이를 이용하여 생산된 솔더범프가 형성된 웨이퍼 및 이를 이용한 플립 칩 접합방법

Country Status (1)

Country Link
KR (1) KR101156175B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102328922B1 (ko) * 2019-05-27 2021-11-22 주식회사 아이디피 솔더볼을 이용한 캡 웨이퍼의 웨이퍼레벨 패키징 방법 및 캡 웨이퍼

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070080894A (ko) * 2006-02-09 2007-08-14 삼성전자주식회사 금 범프를 이용한 웨이퍼 레벨 패키지 제조 방법
KR100762909B1 (ko) 2006-08-31 2007-10-08 주식회사 하이닉스반도체 플립 칩 패키지의 제조 방법
KR20090101441A (ko) * 2006-12-26 2009-09-28 인터내셔널 비지네스 머신즈 코포레이션 회로 기판 상에의 반도체 부품의 탑재 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070080894A (ko) * 2006-02-09 2007-08-14 삼성전자주식회사 금 범프를 이용한 웨이퍼 레벨 패키지 제조 방법
KR100762909B1 (ko) 2006-08-31 2007-10-08 주식회사 하이닉스반도체 플립 칩 패키지의 제조 방법
KR20090101441A (ko) * 2006-12-26 2009-09-28 인터내셔널 비지네스 머신즈 코포레이션 회로 기판 상에의 반도체 부품의 탑재 방법

Also Published As

Publication number Publication date
KR20110137207A (ko) 2011-12-22

Similar Documents

Publication Publication Date Title
TWI508241B (zh) 封裝基板、封裝基板製程、半導體元件之封裝結構及其製程
JP5645592B2 (ja) 半導体装置の製造方法
JP4729963B2 (ja) 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法
US8237273B2 (en) Metal post chip connecting device and method free to use soldering material
JP4415717B2 (ja) 半導体装置及びその製造方法
US9508594B2 (en) Fabricating pillar solder bump
JP5018155B2 (ja) 配線基板、電子部品の実装構造、及び半導体装置
US8431478B2 (en) Solder cap bump in semiconductor package and method of manufacturing the same
JP2006202991A (ja) 回路基板及びその製造方法、並びに半導体パッケージ及びその製造方法
US11181704B2 (en) Fabrication method of high aspect ratio solder bumping with stud bump and injection molded solder, and flip chip joining with the solder bump
JP2006128662A (ja) 半導体装置およびその実装体
US7956472B2 (en) Packaging substrate having electrical connection structure and method for fabricating the same
JPH11274241A (ja) 半導体装置の製造方法
TWI502666B (zh) Electronic parts mounting body, electronic parts, substrate
JP2008517475A (ja) 電気接点を有する基板及びその製造方法
KR101156175B1 (ko) 돌기 형상의 젖음층을 이용한 웨이퍼 솔더범프 형성방법, 이를 이용하여 생산된 솔더범프가 형성된 웨이퍼 및 이를 이용한 플립 칩 접합방법
TWI546922B (zh) 半導體裝置及其製造方法
JP2007059638A (ja) 半導体装置およびその製造方法
JPH09246319A (ja) フリップチップ実装方法
JP5685807B2 (ja) 電子装置
JP2007335652A (ja) 半導体装置、回路基板及びそれらの製造方法
KR101198540B1 (ko) 반도체 디바이스 및 그 제조 방법
KR20120007651A (ko) 레이저를 이용한 웨이퍼 솔더범프 형성방법 및 이를 이용한 플립 칩 접합방법
JP2010129694A (ja) 電子装置の製造方法
JP2006012950A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160328

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 19