JP2015122457A - 接合構造およびこれを用いた実装構造体 - Google Patents

接合構造およびこれを用いた実装構造体 Download PDF

Info

Publication number
JP2015122457A
JP2015122457A JP2013266484A JP2013266484A JP2015122457A JP 2015122457 A JP2015122457 A JP 2015122457A JP 2013266484 A JP2013266484 A JP 2013266484A JP 2013266484 A JP2013266484 A JP 2013266484A JP 2015122457 A JP2015122457 A JP 2015122457A
Authority
JP
Japan
Prior art keywords
electrode pad
curved portion
lsi chip
center
stress
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013266484A
Other languages
English (en)
Other versions
JP5757323B2 (ja
Inventor
研二 福田
Kenji Fukuda
研二 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2013266484A priority Critical patent/JP5757323B2/ja
Publication of JP2015122457A publication Critical patent/JP2015122457A/ja
Application granted granted Critical
Publication of JP5757323B2 publication Critical patent/JP5757323B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】半導体チップを基板に実装する際の熱サイクルなどでの、はんだバンプと電極パッドとの接合部への応力集中を緩和する。【解決手段】第1の構造体に接合する第1の電極パッドと、第2の構造体に接合する第2の電極パッドと、前記第1の電極パッドと前記第2の電極パッドと接合するバンプとを有し、前記第1の電極パッドと前記第2の電極パッドの少なくともひとつの外周は、第1の曲線部と第2の曲線部の少なくとも2つの曲線部を有し、前記第1の曲線部は前記第2の曲線部よりも曲率が小さく、前記第1の曲線部の中央部の接線は、前記第1の構造体の中心へ向かう直線に対して所定の角度を有する、接合構造である。【選択図】 図1

Description

本発明は、半導体装置を基板上に実装する際の接合構造に関し、特に、接合構造に加わる応力を緩和する接合構造およびこれを用いた実装構造体に関する。
大規模集積回路(Large Scale Integrated Circuit、以下、LSIと記す)に代表される半導体装置は、通常、プリント基板などに実装されて使用される。図2Aは、一般的な半導体装置の実装構造体200の構造を示す。半導体装置であるLSIチップ1は、図2Bに示すように、複数のLSIチップ電極パッド8を有する。また、基板2は、図2Cに示すように、複数の基板電極パッド9を有する。
LSIチップ電極パッド8と基板電極パッド9とは、一般的には円形であり、はんだバンプ7で接合され、接合構造20を形成する。図3に一般的な接合構造20の斜視図を示す。はんだバンプ7は、樽型の形状を呈するのが一般的である。なお、LSIチップ1はシリコンからなり、基板2は樹脂やセラミックスからなる。
ここで、実装構造体200自体が発熱したり、実装構造体200が組み込まれている装置が発熱したりすると、LSIチップ1と基板2との線膨張係数の違いによって、はんだバンプ7には応力が加わる。応力は、LSIチップ電極パッド8とはんだバンプ7との接合部や、基板電極パッド9とはんだバンプ7との接合部の円周上に集中する。また、最も大きな応力は、LSIチップ1の中心(LSIチップ中心21)に向かう直線、特にLSIチップ1の角から中心に向かう対角線26に沿って発生する。
電極パッドとバンプとの接合部の応力を緩和する技術が、特許文献1に開示されている。一般的な樽型のはんだバンプでは、LSIチップと基板との線膨張係数の差によって、熱サイクル動作時に、LSIチップや基板の電極パッドとはんだバンプとの接合部に応力が集中する。特許文献1では、はんだバンプの溶融時に、基板に対してLSIチップを引き上げることによりはんだバンプを引き伸ばし、バンプ形状を樽型ではなく鼓型の形状にしている。鼓型のはんだバンプは、樽型のはんだバンプに比べて、電極パッドとの接合部の接触角が小さいため、接合部の応力を緩和することができるとしている。
また、特許文献2には、熱サイクル動作時の応力の解放を促進させる電極パッド形状を開示している。特許文献2では、電極パッド形状がデバイスのエッジに垂直な方向に細長い形状を持つことを特徴とする。
特開平10−223693号公報 特開平11−219968号公報
しかしながら、特許文献1および特許文献2の技術には以下の課題があった。
特許文献1では、所望の鼓型のはんだバンプを形成するためには、LSIチップと基板との間隔を精密に制御する必要がある。そのために、サイズの大きいダミーバンプを設置することや、LSIチップや基板を精密に保持する機構を有する特別な実装装置が必要となるという課題があった。
また、特許文献2では、電極パッド形状をデバイスのエッジに垂直な方向に細長い形状とした。しかしながら、この場合、熱サイクル時に最も大きい応力となる、LSIチップの中心に向かう直線に沿って発生する応力に対して、対策がなされていない。
本発明は、上記の課題を鑑みて成されたものであり、その目的は、LSIチップなどの第1の構造体を基板などの第2の構造体に実装する際の通常の実装装置で、バンプと電極パッドとの接合部への応力、特に、最も大きな応力が生じる第1の構造体の中心方向に沿った応力を緩和する接合構造、および、これを用いた実装構造体を提供することである。
本発明の接合構造は、第1の構造体に接合する第1の電極パッドと、第2の構造体に接合する第2の電極パッドと、前記第1の電極パッドと前記第2の電極パッドと接合するバンプとを有し、前記第1の電極パッドと前記第2の電極パッドの少なくともひとつの外周は、第1の曲線部と第2の曲線部の少なくとも2つの曲線部を有し、前記第1の曲線部は前記第2の曲線部よりも曲率が小さく、前記第1の曲線部の中央部の接線は、前記第1の構造体の中心へ向かう直線に対して所定の角度を有する。
本発明の実装構造体は、第1の構造体と第2の構造体と接合構造体とを有し、前記接合構造体は、前記第1の構造体に接合する第1の電極パッドと、前記第2の構造体に接合する第2の電極パッドと、前記第1の電極パッドと前記第2の電極パッドと接合するバンプとを有し、前記第1の電極パッドと前記第2の電極パッドの少なくともひとつの外周は、第1の曲線部と第2の曲線部の少なくとも2つの曲線部を有し、前記第1の曲線部は前記第2の曲線部よりも曲率が小さく、前記第1の曲線部の中央部の接線は、前記第1の構造体の中心へ向かう直線に対して所定の角度を有する。
本発明によれば、LSIチップなどの第1の構造体を基板などの第2の構造体に実装する際の通常の実装装置で、バンプと電極パッドとの接合部への応力、特に、最も大きな応力が生じる第1の構造体の中心方向に沿った応力を緩和する接合構造、および、これを用いた実装構造体が実現する。
本発明の第1の実施形態の接合構造の構成を示す斜視図である。 既存の実装構造体の断面構成を示す図である。 既存の実装構造体のLSIチップ構成を示す図である。 既存の実装構造体の基板構成を示す図である。 既存の接合構造の構成を示す斜視図である。 本発明の第2の実施形態の実装構造体の断面構成を示す図である。 本発明の第2の実施形態の実装構造体のLSIチップ構成を示す図である。 本発明の第2の実施形態の実装構造体の基板構成を示す図である。 本発明の第2の実施形態の接合構造の構成を示す上面図である。 本発明の第2の実施形態の接合構造の構成を示す斜視図である。 応力分布シミュレーションを行う接合構造の配置を示す図である。 本発明の第2の実施形態の接合構造のLSIチップ電極パッドの応力分布シミュレーションの結果を示す図である。 本発明の第2の実施形態の接合構造の基板電極パッドの応力分布シミュレーションの結果を示す図である。 既存の接合構造のLSIチップ電極パッドの応力分布シミュレーションの結果を示す図である。 既存の接合構造の基板電極パッドの応力分布シミュレーションの結果を示す図である。 本発明の第2の実施形態の接合構造の構成を示す上面図である。 本発明の第2の実施形態の接合構造の構成を示す上面図である。
以下、図面を参照して、本発明の実施形態を詳細に説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい限定がされているが、発明の範囲を以下に限定するものではない。
(第1の実施形態)
本発明の第1の実施形態の接合構造を、図1を用いて説明する。図1は、本発明の第1の実施形態の接合構造100の構成を示す斜視図である。本実施形態の接合構造100は、第1の構造体に接合する第1の電極パッド101と、第2の構造体に接合する第2の電極パッド102と、第1の電極パッド101と第2の電極パッド102と接合するバンプ103とを有する。さらに、第1の電極パッド101と第2の電極パッド102の少なくともひとつの外周は、第1の曲線部104、105と第2の曲線部106、107の少なくとも2つの曲線部を有する。さらに、前記第1の曲線部104、105は前記第2の曲線部106、107よりも曲率が小さい。さらに、第1の曲線部104、105の中央部の接線108、109は、前記第1の構造体の中心へ向かう直線110に対して所定の角度111、112を有する。
本実施形態によれば、LSIチップなどの第1の構造体を基板などの第2の構造体に実装する際の通常の実装装置で、バンプと電極パッドとの接合部への応力、特に、最も大きな応力が生じる第1の構造体の中心方向に沿った応力を緩和する接合構造、および、これを用いた実装構造体が実現する。
(第2の実施形態)
図4Aは、本発明の第2の実施形態の実装構造体300の断面構成を示す。本実施形態の実装構造体300は、LSIチップ1と基板2と接合構造10と接合構造11とを有する。LSIチップ1は、図4Bに示すように、LSIチップ電極パッド3、5を有する。また、基板2は、図4Cに示すように、基板電極パッド4、6を有する。LSIチップ電極パッド3、5と基板電極パッド4、6とはバンプ12で接合している。
本実施形態では、LSIチップ電極パッド3と基板電極パッド4とは、パッドの外周が曲線を有しパッドの外周の一部分が他の部分よりも曲率の小さい曲線を有する。曲率の小さい曲線は、曲線の曲率半径を大きくすることなどで得ることができる。
一方、LSIチップ電極パッド5と基板電極パッド6とは円形とすることができる。または、パッドの外周が曲線を有しパッドの外周の一部分が他の部分よりも曲率の小さい曲線を有する形状とすることもできる。
LSIチップ電極パッド3と基板電極パッド4とはバンプ12で接合され、本実施形態の接合構造10を形成する。また、LSIチップ電極パッド5と基板電極パッド6とはバンプ12で接合され、接合構造11を形成する。図4Cには、実装後の基板2におけるLSIチップ1の位置関係を、LSIチップの外周27として示す。
LSIチップ電極パッド3、5と基板電極パッド4、6とは、例えば銅などの導電性に優れた金属からなり、その表面にはんだ濡れ性に優れた例えば金やはんだ合金の皮膜が形成されている。バンプ12は、はんだや鉛フリーはんだからなる。LSIチップ1は主にシリコンからなる。基板2は樹脂やセラミックスからなる。
本実施形態の製造方法としては、一般的なLSIチップの基板への実装方法が可能である。すなわち、電極パッドの形成においては、電極となる銅膜をめっき法などで形成した後、フォトリソグラフィーとエッチングにより電極パッドを形成する方法が可能である。また、フォトレジストで電極部のフレームを形成した後にめっき法などで電極部に銅を埋め込み、フォトレジストをリフトオフする方法も可能である。さらに、電極パッドにはんだバンプを形成した後、LSIチップと基板とを目合わせし、さらに温度制御をすることで、はんだバンプを介してLSIチップの電極と基板の電極とを接合させる。以上の工程により、LSIチップを基板へ実装することができる。
本実施形態の接合構造10を図5Aおよび図5Bを用いて説明する。図5Aは、本実施形態の接合構造10の構成を示す上面図である。図5Bは、本実施形態の接合構造10の構成を示す斜視図である。
図5Aと図5Bにおいて、LSIチップ中心方向25に向かう直線は、例えば、図4Bに示す4角形のLSIチップでは、その対角線26に沿う場合も含まれる。LSIチップ電極パッド3の、曲率の小さい曲線部23の中央部の接線28は、前記LSIチップ中心方向25に向かう直線に対して所定の角度30を有し、好ましくは略垂直である。さらに、当該の曲率の小さい曲線部23は、LSIチップ電極パッド3の外周を形成する他の曲線部に対しては、LSIチップ中心21の側に配置される。
一方、基板電極パッド4の、曲率の小さい曲線部24の中央部の接線29は、LSIチップ中心方向25に向かう直線に対して所定の角度31を有し、好ましくは略垂直である。さらに、当該の曲率の小さい曲線部24は、基板電極パッド4を形成する他の曲線部に対しては、LSIチップ中心21の反対側である外周側に配置される。
以上で略垂直とは、垂直としたことの効果、すなわち、後述する応力の分散の効果を得られる範囲であり、例えば、製造上のばらつきの範囲などが含まれる。
LSIチップ電極パッド3と基板電極パッド4とは、バンプ12で接合され、接合構造10を形成する。すなわち、LSIチップ電極パッド3の曲率の小さい曲線部23と基板電極パッド4の曲率の小さい曲線部24とは、LSIチップ電極パッド3と基板電極パッド4の間の空間を埋めるバンプのバンプ中心22に対して反対側、すなわち、点対称の位置にある。または、LSIチップ電極パッド3と基板電極パッド4の間の空間の中心に対して、反対側に位置する、すなわち、点対称の位置にあるとすることもできる。
実装構造体300自体が発熱したり、実装構造体300が組み込まれている装置が発熱したりすると、LSIチップ1と基板2との線膨張係数の違いによって、接合構造10には応力が加わる。応力は、LSIチップ電極パッド3とバンプ12との接合部や、基板電極パッド4とバンプ12との接合部に集中する。また、最も大きな応力は、LSIチップ1の中心に向かう直線、特にLSIチップ1の角から中心に向かう対角線26に沿って発生する。
この接合部で発生する応力の分布を、シミュレーションにより計算した。応力としては、多方向から複合的に荷重が加わるような応力場において、1軸の引張り又は圧縮応力へ投影した応力値を表すミーゼス応力を用いた。図6に、シミュレーションで用いた接合構造13の配置を示す。接合構造13は、図5Bに示す本実施形態の接合構造10、あるいは、図3に示す一般的な接合構造20であり、LSIチップと基板とを接合している。
接合構造13の配置は図6に示すとおりであり、12個×12個の144個とした。配置の対象性を考慮し、図6中に黒塗りした6個×6個の36個の接合構造13について応力分布の計算を行った。また、図6中の最も大きな応力を生じる破線Aで囲んだ接合を、本実施形態の図5Bに示す接合構造10、あるいは、比較例として図3に示す接合構造20とした。さらに、破線Aで囲んだ接合以外は、図3に示す通常の接合構造20とした。これは、計算を簡単にし、かつ、一般的な接合構造20に対して本実施形態の接合構造10の効果を顕著に確認できるためである。
主な計算条件としては、LSIチップの線膨張係数は3ppm/℃、サイズは26mm×26mm相当、厚みは1mm、基板の線膨張係数は32ppm/℃、サイズは56mm×50mm相当、厚みは1.6mmである。さらに、電極パッドは円形の場合で直径は0.5mm、バンプの高さは0.5mm、温度条件は25℃から150℃などである。最も大きな応力を生じる、図6の右端の破線Aで囲んだ接合構造の応力分布を、以下に示す。
本実施形態の接合構造10について、図7AにLSIチップ電極パッド3の応力分布を、図7Bに基板電極パッド4の応力分布を、各々示す。図7A、図7Bにおいて、パッドの角が丸くなっているが、これは実際にパッドを作製する際には、製造プロセスに起因して角が丸くなることに対応させたためである。また、比較として、一般的な円形の電極パッドを用いた接合構造20について、図8AにLSIチップ電極パッド8の応力分布を、図8Bに基板電極パッド9の応力分布を、各々示す。
図7Aと図7Bから、本実施形態のLSIチップ電極パッド3および電極パッド4の応力分布は、LSIチップ中心方向25に向かう直線に沿ったパッドの外周部に最大の応力が生じる分布となることが分かる。最大応力は、LSIチップ電極パッド3では、LSI中心側で1748MPa、LSI中心側の反対側(以下、外周側)で951MPaであった。基板電極パッド4では、LSI中心側で1596MPa、外周側で1117MPaであった。
一方、図8Aと図8Bから、円形のLSIチップ電極パッド8および電極パッド8の応力分布においても、同様に、LSIチップ中心方向25に向かう直線に沿ったパッドの外周部に最大の応力が生じる分布となることが分かる。最大応力は、LSIチップ電極パッド8では、LSI中心側で2300MPa、外周側で2045MPaであった。基板電極パッド9では、LSI中心側で1790MPa、外周側で2208MPaであった。
以上の応力分布のシミュレーション結果から最大応力値で比較すると、本実施形態のパッドは円形パッドに対して、LSIチップ電極パッドの中心側で24%減少し、外周側で53%減少した。また、基板電極パッドの中心側で11%減少し、外周側で49%減少した。以上のように、電極パッド構造を円形から本実施形態の形状とし、かつ、図5Aや図5Bに示す接合構造10とすることで、接合構造内部の応力を低減できることが明らかになった。
円形パッドに対して、本実施形態の形状のパッドで最大応力が低減した原因として、最大応力が生じる部分が他の部分よりも曲率の小さい曲線であることで、応力が分散したことが挙げられる。すなわち、本実施形態では、曲率の小さい曲線部の中心部の接線が、LSIチップの中心方向に沿う方向と垂直となるように配置されている。LSIチップの中心方向に沿う方向で最大の応力が発生するが、この応力が曲率の小さい曲線部によって分散され、一点に集中することはない。その結果、応力を低減することができる。一方、円形パッドでは、円周の曲線に沿ってLSIチップの中心方向に応力が集中するため、応力が増大する。
本実施形態のパッドにおいて、曲率の小さい曲線部をLSIチップの中心側に配置すべきか外周側に配置すべきかは、LSIチップと基板の厚みや大きさなどに依存する。LSIチップに比べて基板の厚みが大きい、寸法が大きい、ヤング率が大きいなどで、基板の剛性がLSIチップよりも高い場合、LSIチップ電極パッド3において、LSIチップ1中心側の応力が大きくなる。このような場合は、図5Aや図5Bのように、LSIチップ電極パッド3の曲率の小さい曲線部23を中心側に配置する。
逆に、基板電極パッド4では、LSIチップ電極3に対応して外周側の応力が大きくなるため、図5Aや図5Bのように、基板電極パッド4の曲率の小さい曲線部24を外周側に配置する。以上の構成の接合構造10とすることで、応力の大きい側では曲率の小さい曲線部による応力分散が効果的になされる。その結果、図7Aや図7Bに示したように、本実施形態のパッドにより円形パッドに比べて最大応力の小さい応力分布が実現する。
本実施形態の接合構造10のLSIチップ電極パッド3と基板電極パッド4の配置は、LSIチップの剛性が基板よりも高い場合、図5Aおよび図5Bに示した配置とは逆にする。すなわち、LSIチップ電極パッド3の曲率の小さい曲線部23の中央部の接線28はLSIチップ中心方向に向かう直線に対して略垂直で、かつ、曲率の小さい曲線部23はLSIチップ外周側に配置される。一方、基板電極パッド4の曲率の小さい曲線部24の中央部の接線29はLSIチップ中心方向に向かう直線に対して略垂直で、かつ、曲率の小さい曲線部24はLSIチップ中心側に配置される。
本実施形態のLSIチップ電極パッド3と基板電極パッド4とはんだバンプ12からなる接合構造10は、LSIチップ1が図4Bのように四角形の場合、少なくとも、LSIチップ1の中心から最も距離が遠い、対角線26上の最外周に位置する4個の内の少なくとも1個を占め、その他の接合構造は一般的な接合構造20とすることができる。最も大きな応力はLSIチップ1の角から中心に向かう対角線26に沿って発生し、その外周ほど応力は大きくなることから、外周部の接合構造を本実施形態の接合構造10とすることが、より効果的である。しかしながら、外周部に限らず、接合構造の全てを本実施形態の接合構造10とすることも、また、任意の位置での接合構造を本実施形態の接合構造10とすることも、効果がある。
本実施形態は、図9に示す、LSIチップ電極パッド40と基板電極パッド41の形状とし、バンプ42で接合した接合構造14のようにすることもできる。この場合も、曲率の小さい曲線部50および曲率の小さい曲線部51によって、応力を分散させて最大応力を低減することができる。
また、LSIチップ電極パッドと基板電極パッドとは、必ずしも同じ形状や寸法、同じ多辺形である必要はない。すなわち、LSIチップ電極パッドと基板電極パッドとの形状が異なり、バンプとを組み合わせた構造とすることができる。例えば、図10に示すように、LSIチップ電極パッド43と基板電極パッド44とを組み合わせバンプ45で接合した接合構造15のようにすることもできる。また、LSIチップ電極パッド43と基板電極パッド44の形状を逆にすることもできる。これらの場合も、曲率の小さい曲線部52および曲率の小さい曲線部53によって、応力を分散させて最大応力を低減することができる。
また、本実施形態の形状の電極パッドを一方の電極パッドとし、他方の電極バッドの形状を、円形や、三角形や四角形や五角形や八角形などの任意の多辺形とすることもできる。この場合も、本実施形態の電極パッドにおいては、応力を分散させて最大応力を低減することができる。また、他方の電極が多辺形の直線の1辺が、LSIチップの中心方向に沿う方向と略垂直方向に配置され、かつ、前記直線の1辺の長さをできるだけ長くすることで、前記直線部での応力の分散の効果を高めることができる。
また、図5Aでは、LSIチップ電極パッド3と基板電極パッド4のそれぞれの曲率の小さい曲線部23、24は、バンプの中心22に対して点対称に配置されたが、これには限定されない。すなわち、応力の分布状態によってLSIチップ側と基板側のどちらかの応力が他方に比べて低い場合などでは、応力の低い側の電極パッドでの応力分散の必要性は低いので、電極パッドの向きは任意としてもよい。
また、本実施形態の電極パッドの外周は、曲率が曲率半径で規定される真円の円弧の集合とすることができるが、楕円の曲線を有することもできる。
LSIチップの形状は、本実施形態では四角形を挙げたが、四角形に限る必要はなく、任意の多角形、円形、楕円形が可能である。このとき、本実施形態の接合構造の電極の配置としては、電極パッドを形成する曲率の小さい曲線部の中央部の接線は、LSIチップの中心に向かう直線に対して所定の角度を有すること、好ましくは略垂直方向に配置されることで、接合構造内部の応力の緩和が可能である。
以上のように、本実施形態により、LSIチップなどの第1の構造体を基板などの第2の構造体に実装する際の通常の実装装置で、バンプと電極パッドとの接合部への応力、特に、最も大きな応力が生じる第1の構造体の中心方向に沿った応力を緩和する接合構造、および、これを用いた実装構造体が実現する。
また、上記の実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。
付記
(付記1)
第1の構造体に接合する第1の電極パッドと、第2の構造体に接合する第2の電極パッドと、前記第1の電極パッドと前記第2の電極パッドと接合するバンプとを有し、
前記第1の電極パッドと前記第2の電極パッドの少なくともひとつの外周は、第1の曲線部と第2の曲線部の少なくとも2つの曲線部を有し、
前記第1の曲線部は前記第2の曲線部よりも曲率が小さく、
前記第1の曲線部の中央部の接線は、前記第1の構造体の中心へ向かう直線に対して所定の角度を有する、接合構造。
(付記2)
前記所定の角度は垂直である、付記1記載の接合構造。
(付記3)
前記第1の電極パッドの前記第1の曲線部が前記第2の曲線部よりも前記第1の構造体の中心側にある場合は、前記第2の電極パッドの前記第1の曲線部は前記第2の曲線部よりも前記第1の構造体の外周側にあり、
前記第1の電極パッドの前記第1の曲線部が前記第2の曲線部よりも前記第1の構造体の外周側にある場合は、前記第2の電極パッドの前記第1の曲線部は前記第2の曲線部よりも前記第1の構造体の中心側にある、付記1または2記載の接合構造。
(付記4)
前記第1の電極パッドの前記第1の曲線部と前記第2の電極パッドの前記第1の曲線部とは、前記バンプの中心点に対して点対称である、付記1または2記載の接合構造。
(付記5)
前記第1の電極パッドの前記第1の曲線部と前記第2の電極パッドの前記第1の曲線部とは、前記第1の電極パッドと前記第2の電極パッドの間の空間の中心点に対して点対称である、付記1または2記載の接合構造。
(付記6)
前記第1の構造体は半導体チップである、付記1から5の内の1項記載の接合構造。
(付記7)
前記第2の構造体は基板である、付記1から6の内の1項記載の接合構造。
(付記8)
前記第1の電極パッドと前記第2の電極パッドとは、銅、または、金、または、はんだを有する、付記1から7の内の1項記載の接合構造。
(付記9)
前記バンプははんだを有する、付記1から8の内の1項記載の接合構造。
(付記10)
第1の構造体と第2の構造体と接合構造体とを有し、
前記接合構造体は、前記第1の構造体に接合する第1の電極パッドと、前記第2の構造体に接合する第2の電極パッドと、前記第1の電極パッドと前記第2の電極パッドと接合するバンプとを有し、
前記第1の電極パッドと前記第2の電極パッドの少なくともひとつの外周は、第1の曲線部と第2の曲線部の少なくとも2つの曲線部を有し、
前記第1の曲線部は前記第2の曲線部よりも曲率が小さく、
前記第1の曲線部の中央部の接線は、前記第1の構造体の中心へ向かう直線に対して所定の角度を有する、接合構造体である、実装構造体。
(付記11)
前記所定の角度は垂直である、付記10記載の実装構造体。
(付記12)
前記第1の電極パッドの前記第1の曲線部が前記第2の曲線部よりも前記第1の構造体の中心側にある場合は、前記第2の電極パッドの前記第1の曲線部は前記第2の曲線部よりも前記第1の構造体の外周側にあり、
前記第1の電極パッドの前記第1の曲線部が前第2の曲線部よりも前記第1の構造体の外周側にある場合は、前記第2の電極パッドの前記第1の曲線部は前記第2の曲線部よりも前記第1の構造体の中心側にある、
付記10または11記載の実装構造体。
(付記13)
前記第1の電極パッドの前記第1の曲線部と前記第2の電極パッドの前記第1の曲線部とは、前記バンプの中心点に対して点対称である、付記10または11記載の実装構造体。
(付記14)
前記第1の電極パッドの前記第1の曲線部と前記第2の電極パッドの前記第1の曲線部とは、前記第1の電極パッドと前記第2の電極パッドの間の空間の中心点に対して点対称である、付記10または11記載の実装構造体。
(付記15)
前記第1の構造体は半導体チップである、付記10から14の内の1項記載の実装構造体。
(付記16)
前記第2の構造体は基板である、付記10から15の内の1項記載の実装構造体。
(付記17)
前記第1の電極パッドと前記第2の電極パッドとは、銅、または、金、または、はんだを有する、付記10から16の内の1項記載の実装構造体。
(付記18)
前記バンプははんだを有する、付記10から17の内の1項記載の実装構造体。
(付記19)
前記接合構造体を、少なくとも一つ配置した、付記10から18の内の1項記載の実装構造体。
(付記20)
前記接合構造体を、前記第1の構造体の外周部に少なくとも一つ配置した、付記10から19の内の1項記載の実装構造体。
(付記21)
前記第1の構造体が四角形であって、前記接合構造体を前記四角形の対角線上の外周部に少なくとも一つ配置した、付記10から20の内の1項記載の実装構造体。
100 接合構造
101 第1の電極パッド
102 第2の電極パッド
103 バンプ
104、105 第1の曲線部
106、107 第2の曲線部
108、109 接線
110 中心へ向かう直線
111、112 所定の角度
1 LSIチップ
2 基板
3、5、8、40、43 LSIチップ電極パッド
4、6、9、41、44 基板電極パッド
7、12、42、45 バンプ
10、11、13、14、15、20 接合構造
21 LSIチップ中心
22 バンプの中心
23、24、50、51、52、53 曲率の小さい曲線部
25 LSIチップ中心方向
26 対角線
27 LSIチップの外周
28、29 接線
30、31 所定の角度
200 実装構造体
300 実装構造体

Claims (10)

  1. 第1の構造体に接合する第1の電極パッドと、第2の構造体に接合する第2の電極パッドと、前記第1の電極パッドと前記第2の電極パッドと接合するバンプとを有し、
    前記第1の電極パッドと前記第2の電極パッドの少なくともひとつの外周は、第1の曲線部と第2の曲線部の少なくとも2つの曲線部を有し、
    前記第1の曲線部は前記第2の曲線部よりも曲率が小さく、
    前記第1の曲線部の中央部の接線は、前記第1の構造体の中心へ向かう直線に対して所定の角度を有する、接合構造。
  2. 前記所定の角度は垂直である、請求項1記載の接合構造。
  3. 前記第1の電極パッドの前記第1の曲線部が前記第2の曲線部よりも前記第1の構造体の中心側にある場合は、前記第2の電極パッドの前記第1の曲線部は前記第2の曲線部よりも前記第1の構造体の外周側にあり、
    前記第1の電極パッドの前記第1の曲線部が前記第2の曲線部よりも前記第1の構造体の外周側にある場合は、前記第2の電極パッドの前記第1の曲線部は前記第2の曲線部よりも前記第1の構造体の中心側にある、請求項1または2記載の接合構造。
  4. 前記第1の電極パッドの前記第1の曲線部と前記第2の電極パッドの前記第1の曲線部とは、前記バンプの中心点に対して点対称である、請求項1または2記載の接合構造。
  5. 前記第1の電極パッドの前記第1の曲線部と前記第2の電極パッドの前記第1の曲線部とは、前記第1の電極パッドと前記第2の電極パッドの間の空間の中心点に対して点対称である、請求項1または2記載の接合構造。
  6. 第1の構造体と第2の構造体と接合構造体とを有し、
    前記接合構造体は、前記第1の構造体に接合する第1の電極パッドと、前記第2の構造体に接合する第2の電極パッドと、前記第1の電極パッドと前記第2の電極パッドと接合するバンプとを有し、
    前記第1の電極パッドと前記第2の電極パッドの少なくともひとつの外周は、第1の曲線部と第2の曲線部の少なくとも2つの曲線部を有し、
    前記第1の曲線部は前記第2の曲線部よりも曲率が小さく、
    前記第1の曲線部の中央部の接線は、前記第1の構造体の中心へ向かう直線に対して所定の角度を有する、接合構造体である、実装構造体。
  7. 前記所定の角度は垂直である、請求項6記載の実装構造体。
  8. 前記第1の電極パッドの前記第1の曲線部が前記第2の曲線部よりも前記第1の構造体の中心側にある場合は、前記第2の電極パッドの前記第1の曲線部は前記第2の曲線部よりも前記第1の構造体の外周側にあり、
    前記第1の電極パッドの前記第1の曲線部が前記第2の曲線部よりも前記第1の構造体の外周側にある場合は、前記第2の電極パッドの前記第1の曲線部は前記第2の曲線部よりも前記第1の構造体の中心側にある、
    請求項6または7記載の実装構造体。
  9. 前記接合構造体を、前記第1の構造体の外周部に少なくとも一つ配置した、請求項6から8の内の1項記載の実装構造体。
  10. 前記第1の構造体が四角形であって、前記接合構造体を前記四角形の対角線上の外周部に少なくとも一つ配置した、請求項6から9の内の1項記載の実装構造体。
JP2013266484A 2013-12-25 2013-12-25 接合構造およびこれを用いた実装構造体 Active JP5757323B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013266484A JP5757323B2 (ja) 2013-12-25 2013-12-25 接合構造およびこれを用いた実装構造体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013266484A JP5757323B2 (ja) 2013-12-25 2013-12-25 接合構造およびこれを用いた実装構造体

Publications (2)

Publication Number Publication Date
JP2015122457A true JP2015122457A (ja) 2015-07-02
JP5757323B2 JP5757323B2 (ja) 2015-07-29

Family

ID=53533824

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013266484A Active JP5757323B2 (ja) 2013-12-25 2013-12-25 接合構造およびこれを用いた実装構造体

Country Status (1)

Country Link
JP (1) JP5757323B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110610917A (zh) * 2019-10-23 2019-12-24 普冉半导体(上海)有限公司 一种晶圆级晶片尺寸封装的芯片结构
CN111137850A (zh) * 2019-11-28 2020-05-12 北京自动化控制设备研究所 实现低应力敏感结构贴片工艺的方法
JP7000693B2 (ja) 2017-03-30 2022-01-19 日本電気株式会社 半導体装置の接合構造および実装構造体並びに接合方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7115861B2 (ja) * 2018-02-06 2022-08-09 Necプラットフォームズ株式会社 接合構造及び構造体

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10233398A (ja) * 1997-02-20 1998-09-02 Ricoh Co Ltd 半導体装置
JP2001068594A (ja) * 1999-06-22 2001-03-16 Mitsubishi Electric Corp 電子回路パッケージ、実装ボード及び実装体
JP2004207368A (ja) * 2002-12-24 2004-07-22 Fujikura Ltd 半導体装置とその製造方法及び電子装置
JP2007242782A (ja) * 2006-03-07 2007-09-20 Fujikura Ltd 半導体装置及び電子装置
JP2011129726A (ja) * 2009-12-18 2011-06-30 Daishinku Corp 電子部品用パッケージのベース、電子部品用パッケージ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10233398A (ja) * 1997-02-20 1998-09-02 Ricoh Co Ltd 半導体装置
JP2001068594A (ja) * 1999-06-22 2001-03-16 Mitsubishi Electric Corp 電子回路パッケージ、実装ボード及び実装体
JP2004207368A (ja) * 2002-12-24 2004-07-22 Fujikura Ltd 半導体装置とその製造方法及び電子装置
JP2007242782A (ja) * 2006-03-07 2007-09-20 Fujikura Ltd 半導体装置及び電子装置
JP2011129726A (ja) * 2009-12-18 2011-06-30 Daishinku Corp 電子部品用パッケージのベース、電子部品用パッケージ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7000693B2 (ja) 2017-03-30 2022-01-19 日本電気株式会社 半導体装置の接合構造および実装構造体並びに接合方法
CN110610917A (zh) * 2019-10-23 2019-12-24 普冉半导体(上海)有限公司 一种晶圆级晶片尺寸封装的芯片结构
CN111137850A (zh) * 2019-11-28 2020-05-12 北京自动化控制设备研究所 实现低应力敏感结构贴片工艺的方法
CN111137850B (zh) * 2019-11-28 2023-07-14 北京自动化控制设备研究所 实现低应力敏感结构贴片工艺的方法

Also Published As

Publication number Publication date
JP5757323B2 (ja) 2015-07-29

Similar Documents

Publication Publication Date Title
JP5757323B2 (ja) 接合構造およびこれを用いた実装構造体
TWI609467B (zh) 封裝結構及成形封裝結構之方法
US9960137B1 (en) Semiconductor device package and method for forming the same
JP5040746B2 (ja) 電子部品及びその製造方法
JP2008085340A (ja) 反り防止のための回路基板及びその製造方法
JP5393986B2 (ja) 半導体装置の配線基板、半導体装置、電子装置及びマザーボード
JP5573897B2 (ja) 接合構造およびこれを用いた実装構造体
JP2011029374A (ja) 半導体パッケージおよび半導体パッケージモジュール
JP2009200289A (ja) 半導体装置、電子装置、半導体装置の製造方法および配線基板
JP2008258445A (ja) 半導体装置
JP7000693B2 (ja) 半導体装置の接合構造および実装構造体並びに接合方法
WO2018211683A1 (ja) 電子モジュール、接続体の製造方法及び電子モジュールの製造方法
JP2014165491A (ja) 基板ストリップ
WO2011043102A1 (ja) 回路基板
JP2010177258A (ja) 半導体チップ、電子基板及び半導体チップの製造方法
JP2011176036A (ja) 半導体装置用基板、及び半導体装置
JP2009212205A (ja) 半導体モジュール
JP5088488B2 (ja) 半導体モジュール及びその製造方法
KR20180130620A (ko) 반도체 다이의 형상 변화를 이용하여 응력을 감소시킨 유연전자소자 및 그 제조방법
KR101216850B1 (ko) 카메라 모듈용 인쇄회로기판
JP2006041413A (ja) 半導体装置
TW201611205A (zh) 電子裝置、零件安裝基板及電子機器
JP2010283050A (ja) 半導体素子の実装構造体
JP5673181B2 (ja) 半導体装置
JP2012113650A (ja) チップユニット及びモジュール基板

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150520

R150 Certificate of patent or registration of utility model

Ref document number: 5757323

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150