DE102020129148A1 - Verfahren zum herstellen eines chippackages, verfahren zum herstellen einer halbleiteranordnung, chippackage und halbleiteranordnung - Google Patents

Verfahren zum herstellen eines chippackages, verfahren zum herstellen einer halbleiteranordnung, chippackage und halbleiteranordnung Download PDF

Info

Publication number
DE102020129148A1
DE102020129148A1 DE102020129148.5A DE102020129148A DE102020129148A1 DE 102020129148 A1 DE102020129148 A1 DE 102020129148A1 DE 102020129148 A DE102020129148 A DE 102020129148A DE 102020129148 A1 DE102020129148 A1 DE 102020129148A1
Authority
DE
Germany
Prior art keywords
thermal interface
interface material
chip
until
chip package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020129148.5A
Other languages
English (en)
Inventor
Chee Yang Ng
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102020129148.5A priority Critical patent/DE102020129148A1/de
Priority to CN202111305039.0A priority patent/CN114446827A/zh
Priority to US17/519,805 priority patent/US20220139798A1/en
Publication of DE102020129148A1 publication Critical patent/DE102020129148A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/26—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device including materials for absorbing or reacting with moisture or other undesired substances, e.g. getters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L2224/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Dispersion Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Ein Verfahren zum Herstellen eines Chippackages wird bereitgestellt. Das Verfahren kann ein Anordnen eines elastischen Wärmeleitmaterials über einem Halbleiterchip aufweisen, wobei das elastische Wärmeleitmaterial eingerichtet sein kann, Wärme von dem Chip nach außen zu übertragen, das Anordnen einer Form um das Wärmeleitmaterial und zumindest teilweise um den Halbleiterchip, wodurch das elastische Wärmeleitmaterial mittels der Form komprimiert wird, und das Füllen der Form mit einem Verpackungsmaterial.

Description

  • Technisches Gebiet
  • Verschiedene Ausführungsformen betreffen allgemein ein Verfahren zum Herstellen eines Chippackages, ein Verfahren zum Herstellen einer Halbleiteranordnung, ein Chippackage und eine Halbleiteranordnung.
  • Hintergrund
  • Chips in Chippackages erzeugen in der Regel eine so hohe Wärmemenge, dass eine Kühlstruktur erforderlich sein kann, um die Wärme aus dem Package abzuführen und eine Beschädigung des Packages zu vermeiden. Ein Anbringen einer Kühlstruktur auf einer Seite des Packages wird seit vielen Jahren in der Technik praktiziert.
  • Ein Beispiel für ein Chippackage 200 gemäß dem Stand der Technik ist in 2 dargestellt. Der Chip 220 kann mittels eines Befestigungsmaterials 222 an einem Leadframe 224 und mittels eines anderen Befestigungsmaterials 226 an einem Clip 228 befestigt sein. Ein Verpackungsmaterial 230 kann so geformt sein, dass es den Chip 220, den Leiterrahmen 224 und teilweise den Clip 228 umschließt. Eine Hauptfläche des Clips 228 kann durch das Verpackungsmaterial 230 freigelegt sein.
  • Auf der freiliegenden Oberfläche des Clips 228 kann ein Wärmeleitmaterial 234 gebildet sein, und eine Kühlstruktur 236 kann an dem Wärmeleitmaterial befestigt sein.
  • Bei dieser Anordnung kann die Wärme hauptsächlich über das Befestigungsmaterial 226, den Clip 228, das Wärmeleitmaterial 234 und die Kühlstruktur 236 (siehe Pfeil in 2) vom Chip 220 abgeleitet werden. Typischerweise kann die Kühlstruktur 236 an einer freiliegenden wärmeübertragenden Oberfläche angebracht werden, z. B. kundenseitig an dem freiliegenden Clip 228 (in 2 an der Oberseite des Packages 200).
  • In jüngster Zeit hat sich die so genannte doppelseitige Kühlung (Dual Side Cooling, DSC), bei der beide Hauptoberflächen eines Chippackages 200 zur Kühlung genutzt werden, immer mehr durchgesetzt, um die Wärmeableitung des Packages zu verbessern.
  • Die Ermöglichung von DSC kann jedoch zu erhöhten Herstellungskosten für das Chippackage führen, mindestens aus den unten beschriebenen Gründen. Auch wenn die nachstehenden Überlegungen routinemäßig für Chippackages mit doppelseitiger Kühlung gelten, kann eine ähnliche Argumentation generell gelten (z. B. auch für Packages 200 mit einseitiger Kühlung), wenn eine Kühlfläche (z. B. ein Clip 228) einerseits teilweise vom Verpackungsmaterial 230 umschlossen, andererseits aber auch freigelegt sein soll.
  • Ein solches Chippackage 200 kann im Allgemeinen mit einem von zwei Verfahren hergestellt werden.
  • Bei einem ersten Verfahren, das auch als Film Assist Molding (FAM) bezeichnet wird, kann eine sogenannte Molding-Folie verwendet werden. Die Oberfläche, die im fertigen Chippackage 200 freigelegt sein soll, z. B. eine Hauptoberfläche des Clips 228 oder eine Oberfläche des Chips 220 selbst, kann vor dem Formprozess an der Molding-Folie befestigt werden. Nach dem Anordnen und Aushärten des Verpackungsmaterials 230 kann die Molding-Folie entfernt werden.
  • Höhere Kosten können durch eine spezielle Verkapselungsmaschine, die für das Film Assist Molding geeignet ist, und durch die Folie verursacht werden.
  • Darüber hinaus kann das Packagingergebnis suboptimal sein, weil Verpackungsmaterial 230 zwischen die Folie und die zu belichtende Oberfläche kriecht (so genannte „Mold Flashes“). Sie können entweder an Ort und Stelle belassen werden, wo sie die Wärmeableitung beeinträchtigen, oder sie können entfernt werden, was zusätzliche Kosten verursacht.
  • Ein Grund für das Verpackungsmaterial 230 auf der freiliegenden Oberfläche können Nivellierungsschwierigkeiten sein, die für den Clip 228 mit seinen zusätzlichen Freiheitsgraden (im Vergleich zur Oberfläche eines Chips 220) eine größere Herausforderung darstellen können.
  • Andererseits birgt die Belichtung des Chips 220 mit der Folie ein zusätzliches Risiko der mechanischen Beschädigung des Chips 220.
  • Ein zweites Verfahren zum Freilegen des Clips 230 oder des Chips 220 kann das Schleifen des Packages 200 aufweisen.
  • Ein Vorteil gegenüber der FAM kann sein, dass eine normale Verkapselungsmaschine verwendet werden kann.
  • Das Schleifen von Packages ist jedoch bekanntlich ein teures Verfahren, bei dem die Abnutzung der Schleifscheibe den größten Teil der Kosten verursacht.
  • Ein zusätzliches Risiko für den Chip 220 (oder für die Struktur des Packages 200 im Allgemeinen) kann jedoch durch mechanische Belastung entstehen.
  • Kurzbeschreibung
  • Ein Verfahren zum Herstellen eines Chippackages wird bereitgestellt. Das Verfahren kann ein Anordnen eines elastischen Wärmeleitmaterials über einem Halbleiterchip aufweisen, wobei das elastische Wärmeleitmaterial eingerichtet sein kann, Wärme von dem Chip nach außen zu übertragen, ein Anordnen einer Form um das Wärmeleitmaterial und zumindest teilweise um den Halbleiterchip, wodurch das elastische Wärmeleitmaterial mittels der Form komprimiert wird, und ein Füllen der Form mit einem Verpackungsmaterial.
  • Das Wärmeleitmaterial kann an der Form anliegen, um eine Dichtung zu bilden, die verhindert, dass das Verpackungsmaterial durch oder in eine Grenzfläche zwischen dem Wärmeleitmaterial und der Form sickert.
  • Figurenliste
  • In den Zeichnungen beziehen sich gleiche Bezugszeichen im Allgemeinen auf dieselben Teile in den verschiedenen Ansichten. Die Zeichnungen sind nicht notwendigerweise maßstabsgetreu, wobei der Schwerpunkt im Allgemeinen auf der Veranschaulichung der Prinzipien der Erfindung liegt. In der folgenden Beschreibung werden verschiedene Ausführungsformen der Erfindung unter Bezugnahme auf die folgenden Zeichnungen beschrieben, in denen:
    • 1 ein Flussdiagramm eines Verfahrens zum Herstellen eines Chippackages gemäß verschiedenen Ausführungsformen zeigt;
    • 2 eine schematische Querschnittsansicht einer Halbleiteranordnung gemäß dem Stand der Technik zeigt;
    • 3A bis 3F eine Abfolge von schematischen Querschnittsansichten eines Verfahrens zum Herstellen eines Chippackages gemäß verschiedenen Ausführungsformen zeigen;
    • 4A bis 4H eine Abfolge von schematischen Querschnittsansichten eines Verfahrens zum Herstellen eines Chippackages gemäß verschiedenen Ausführungsformen zeigen;
    • 5A bis 5D im Detail, als eine Abfolge von schematischen Querschnittsansichten, mehrere Prozesse eines Verfahrens zum Herstellen eines Chippackages gemäß verschiedenen Ausführungsformen zeigen;
    • 6A bis 6E jeweils eine schematische Querschnittsansicht eines Chippackages gemäß verschiedenen Ausführungsformen zeigen;
    • 7A und 7B jeweils eine schematische Querschnittsansicht einer Halbleiteranordnung gemäß verschiedenen Ausführungsformen zeigen;
    • 8 ein Flussdiagramm eines Verfahrens zum Herstellen einer Halbleiteranordnung zeigt;
    • 9 zeigt ein Diagramm der Kompression gegenüber dem Elastizitätsmodul für Wärmeleitmaterialien gemäß verschiedenen Ausführungsformen;
    • 10A bis 10E (einschließlich des in 10S gezeigten Nebenprozesses) als Folge schematischer Querschnittsansichten ein Verfahren zum Herstellen eines Chippackages gemäß verschiedenen Ausführungsformen veranschaulichen.
  • Beschreibung
  • Die folgende detaillierte Beschreibung bezieht sich auf die beigefügten Zeichnungen, die zur Veranschaulichung spezifische Details und Ausführungsformen der Erfindung zeigen.
  • Das Wort „beispielhaft“ wird hier im Sinne von „als Beispiel, Instanz oder Illustration dienend“ verwendet. Jede hier als „beispielhaft“ beschriebene Ausführungsform oder Gestaltung ist nicht unbedingt als bevorzugt oder vorteilhaft gegenüber anderen Ausführungsformen oder Gestaltungen zu verstehen.
  • Das Wort „über“ in Bezug auf ein abgeschiedenes Material, das „über“ einer Seite oder Oberfläche gebildet wird, kann hier verwendet werden, um zu bedeuten, dass das abgeschiedene Material „direkt auf“, z. B. in direktem Kontakt mit der angedeuteten Seite oder Oberfläche, gebildet werden kann. Das Wort „über“ in Bezug auf ein abgeschiedenes Material, das „über“ einer Seite oder Oberfläche gebildet wird, kann hier verwendet werden, um zu bedeuten, dass das abgeschiedene Material „indirekt auf“ der angedeuteten Seite oder Oberfläche gebildet werden kann, wobei eine oder mehrere zusätzliche Schichten zwischen der angedeuteten Seite oder Oberfläche und dem abgeschiedenen Material angeordnet sind.
  • Verschiedene Aspekte der Offenbarung betreffen Geräte, und verschiedene Aspekte der Offenlegung betreffen Verfahren. Es versteht sich, dass grundlegende Eigenschaften der Vorrichtungen auch für die Verfahren gelten und umgekehrt. Aus Gründen der Kürze kann daher auf eine doppelte Beschreibung solcher Eigenschaften verzichtet worden sein.
  • In verschiedenen Ausführungsformen kann ein Package bereitgestellt werden, das das Wärmeleitmaterial als Teil des Packages enthalten kann. Das Wärmeleitmaterial kann in direktem Kontakt mit einem im Chippackage enthaltenen Chip sein und an einer Oberfläche, z. B. einer Hauptoberfläche, des Packages freigelegt sein.
  • Alternativ kann das Wärmeleitmaterial den Chip indirekt kontaktieren, indem es beispielsweise auf einem Clip gebildet wird, der in direktem oder zumindest thermischem Kontakt mit dem Chip sein kann.
  • In verschiedenen Ausführungsformen kann eine Kühlstruktur am Wärmeleitmaterial angebracht werden, z. B. durch einen Kunden.
  • Das Wärmeleitmaterial kann komprimierbar, z. B. elastisch sein. Das Wärmeleitmaterial kann zum Beispiel weiche/schwammige physikalische Eigenschaften haben, zumindest bei einer Verarbeitungstemperatur, wenn ein Verpackungsmaterial um den Chip herum angeordnet wird.
  • In verschiedenen Ausführungsformen kann vor dem Aufbringen des Verpackungsmaterials eine Form um die mit dem Verpackungsmaterial zu verkapselnde Chip-Anordnung herum so angeordnet werden, dass das komprimierbare Wärmeleitmaterial zusammengedrückt wird. Das Wärmeleitmaterial kann als Stopper für das Verpackungsmaterial dienen.
  • Mit anderen Worten: Das Wärmeleitmaterial, das komprimierbar ist und gegen die Form (z. B. eine Innenfläche der Form) gepresst wird, wenn das flüssige Verpackungsmaterial in der Form angeordnet wird, kann verhindern, dass das Verpackungsmaterial in einen Raum zwischen dem Wärmeleitmaterial und der Form fließt. Dadurch kann verhindert werden, dass sich das Verpackungsmaterial auf dem Wärmeleitmaterial absetzt, wodurch die thermische Leistung erhöht wird.
  • Indem man mit den oben beschriebenen Verfahren sicherstellt, dass das Wärmeleitmaterial an einer Außenfläche des Packages freiliegt, wenn die Form entfernt wird, kann das Package mit dem freiliegenden Wärmeleitmaterial in verschiedenen Ausführungsformen ohne Schleifen und ohne die Verwendung einer Folie hergestellt werden.
  • Darüber hinaus kann das Wärmeleitmaterial, das über die Oberfläche des Verpackungsmaterials hinausragt, in verschiedenen Ausführungsformen eine einfache Befestigung eines externen Kühlkörpers erleichtern.
  • Das Wärmeleitmaterial kann sich nach dem Entfernen der Form wieder ausdehnen.
  • Das Wärmeleitmaterial, das Teil des Chippackages ist, kann eine Konformität von Package und Kühlstruktur (auch als Wärmesenke bezeichnet) weiter verbessern.
  • In verschiedenen Ausführungsformen kann ein Kunde ein dünneres (weiteres) Wärmeleitmaterial für eine Montage der Kühlstruktur verwenden, wodurch die Wärmeleit-Leistungsfähigkeit verbessert werden kann.
  • Darüber hinaus kann der Chip in verschiedenen Ausführungsformen vor mechanischer Beschädigung während des Packagings geschützt werden, da das Wärmeleitmaterial, das auf den Chip gepresst werden kann, komprimierbar/elastisch sein kann.
  • 3A bis 3F, 4A bis 4H und 10A bis 10E (mit dem in 10S gezeigten Seitenprozess) illustrieren jeweils als Abfolge von schematischen Querschnittsansichten ein Verfahren zum Herstellen eines Chippackages 300 gemäß verschiedenen Ausführungsformen. 5A bis 5D illustrieren im Detail, als eine Abfolge von schematischen Querschnittsansichten, mehrere Prozesse eines Verfahrens zur Bildung eines Chippackages 300 gemäß verschiedenen Ausführungsformen. Und jede der 6A bis 6E zeigt eine schematische Querschnittsansicht eines Chippackages 300 gemäß verschiedenen Ausführungsformen.
  • In verschiedenen Ausführungsformen werden ein Verfahren zum Herstellen einer Chippackage und ein resultierendes Chippackage 300 bereitgestellt.
  • Das Verfahren kann ein Montieren eines Halbleiterchips 220 (kurz Chip 220) auf einem Träger 224 unter Verwendung eines Haftmittels 222 aufweisen. Beispielhafte Ausführungsformen des Montageprozesses sind in den 3A bis 3C und 5A bis 5C dargestellt.
  • Der Halbleiterchip 220 kann jede Art von Halbleiterchip 220 aufweisen oder daraus bestehen, z. B. einen Transistorchip oder ähnliches, insbesondere einen Halbleiterchip 220, der von einer hohen thermischen Leistung profitiert, wie ein Leistungschip, z. B. ein Leistungstransistor.
  • Der Träger 224 kann so eingerichtet sein, dass er eine mechanische Unterstützung für den Chip 220 bietet. In verschiedenen Ausführungsformen kann der Träger 224 ferner so eingerichtet sein, dass er elektrisch leitende Verbindungen bereitstellt, z. B. Kontaktpads für das Chippackage 300, wobei das Haftmittel 222 elektrisch leitend sein kann, z. B. ein Lötmaterial, ein elektrisch leitender Klebstoff oder Ähnliches, und/oder ein Wärmeleiter, wobei das Haftmittel elektrisch leitend oder isolierend, aber thermisch leitend sein kann.
  • Das Haftmittel 222 kann beispielsweise durch Drucken, z. B. Schablonendruck, oder ein anderes geeignetes Verfahren, wie es in der Technik bekannt ist, aufgebracht werden, und das Chip-Bonding-Verfahren kann beispielsweise ein Reflow-Verfahren, ein Aushärteverfahren oder ein anderes geeignetes Verfahren, wie es in der Technik bekannt ist, aufweisen.
  • Der Träger 224, der die elektrisch leitenden Verbindungen bereitstellt, kann beispielsweise ein Leadframe (wie in den beispielhaften Ausführungsformen der 3A bis 3F, 4A bis 4H, 5A bis 5D, 10A bis 10E, 6A oder 6B), eine Leiterplatte wie in den beispielhaften Ausführungsformen von 6A, 6D oder 6E oder ähnliches sein oder aufweisen.
  • Das Verfahren kann ein Anbringen eines Wärmeleitmaterials 330 auf dem Halbleiterchip 220 aufweisen. Beispielhafte Ausführungsformen dieses Verfahrens sind in 3D dargestellt, wo das Wärmeleitmaterial 330 in direktem physischem Kontakt mit dem Chip 220 aufgebracht wird, und in 4D, wo ein Clip 228 (oder eine ähnliche wärmeleitende Struktur) (unter Verwendung eines weiteren Haftmittels 226) in Kontakt mit dem Chip 220 angebracht wird und das Wärmeleitmaterial 330 in indirektem Kontakt mit dem Chip 220, zum Beispiel in direktem physischem Kontakt mit dem Clip 228, aufgebracht wird.
  • Das elastische Wärmeleitmaterial 330 kann beispielsweise als vordefiniertes Muster des Wärmeleitmaterials 330 aufgebracht werden, z. B. durch Drucken, z. B. Schablonendruck, oder durch jedes andere geeignete Verfahren, wie es in der Technik bekannt ist.
  • In verschiedenen Ausführungsformen, beispielsweise wie in 6E gezeigt und in 10A bis 10E (einschließlich des in 10S gezeigten Seitenprozesses) als Verfahren zur Bildung eines Chippackages veranschaulicht, kann das elastische Wärmeleitmaterial 330 in verschiedenen Ausführungsformen so angeordnet werden, dass es eine obere Fläche 220S des Chips 220, beispielsweise die Rückseite des Chips 220, die oben in einer Flip-Chip-Konfiguration angeordnet sein kann, vollständig bedeckt.
  • Das Verfahren zum Herstellen des Chippackages kann dem Verfahren von 3A bis 3F ähnlich sein, mit der Ausnahme, dass das Wärmeleitmaterial 330 zusammen mit dem Chip 220 angeordnet wird, beispielsweise in einem Pick-and-Place-Verfahren.
  • Der Chip 220 mit dem darauf angeordneten Wärmeleitmaterial 330 kann durch ein Verfahren hergestellt werden, das als das in 10S gezeigte Nebenverfahren bezeichnet wird. Eine Schicht aus Wärmeleitmaterial 330W kann auf einem Wafer 220W angeordnet werden und beispielsweise eine ganze Oberfläche des Wafers 220W bedecken. In einer Ausführungsform wird die Schicht des Wärmeleitmaterials 330W auf den Chip aufgetragen (z. B. als Paste) und anschließend ausgehärtet, so dass sie an der Oberfläche des Wafers 220W haftet. In einigen Fällen kann der Aushärtungsprozess zu einer Aushärtung des Wärmeleitmaterials 330W führen. Dementsprechend sollte das ausgewählte Wärmeleitmaterial 330W nach dem Aushärten eine ausreichende Elastizität aufweisen, so dass es das Eindringen von Verpackungsmaterial durch einen Bereich, in welchem das Wärmeleitmaterial die Form berührt, während des Formprozesses verhindern kann.
  • In verschiedenen Ausführungsformen kann der Wafer 220W mit der Schicht aus dem Wärmeleitmaterial 330W auf einem Dicing-Tape 1000 angeordnet und in einzelne Chips 220 zerlegt werden, die das Wärmeleitmaterial 330 aufweisen, das eine ihrer Hauptoberflächen 220S bedeckt.
  • Das Pick-and-Place-Verfahren kann im Wesentlichen so ausgeführt werden, wie es aus dem Stand der Technik bekannt ist, um den Chip 220 so anzuordnen, dass das Wärmeleitmaterial 330 vom Leadframe 224 abgewandt ist. Dies ist durch den Pfeil angedeutet, der den Nebenprozess von 10S mit 10C verbindet. Das Wärmeleitmaterial 330 kann somit in Richtung einer anzuordnenden Form 332 zeigen. Wie oben im Zusammenhang mit den 3A bis 3F und den 4A bis 4H beschrieben, kann die Form 332 so angeordnet werden, dass sie das Wärmeleitmaterial 330 nach unten drückt.
  • In verschiedenen Ausführungsformen kann sich das Wärmeleitmaterial 330 bis zum Rand des Chips 330 erstrecken und unterscheidet sich damit von den Ausführungsformen, bei denen eine Schablone zur Anordnung des Wärmeleitmaterials 330 als vordefiniertes Muster verwendet wird.
  • Die Ausführungsformen, bei denen das Wärmeleitmaterial 330 die gesamte Oberfläche 330S des Chips 330 bedeckt, können den Vorteil haben, dass sie eine größere thermische Schnittstellenfläche haben als bei dem vordefinierten Muster, wodurch die Wärmeabgabefläche vergrößert wird.
  • Darüber hinaus kann die vollflächige Ausführung leichter hergestellt werden als die Ausführung nach dem Schablonenverfahren, da das Wärmeleitmaterial 330, wie oben beschrieben, einfach mit einem Rakel oder einer Folie aufgetragen werden kann.
  • Darüber hinaus vermeidet die vollflächige Ausführung auch das Problem des Verschwendens von Wärmeleitmaterial, das mit dem Schablonendruckverfahren verbunden sein kann. Beispielsweise kann das Wärmeleitmaterial 330 auf den Träger oder die umliegenden Chips an Stellen des Trägers verschwendet werden, an denen sich kein Chip befindet, weil der Chip 220 zu einem früheren Zeitpunkt in der Verarbeitungssequenz zurückgewiesen wurde.
  • Verschiedene Ausführungsformen können in Packages 300 verwendet werden, die keine aus dem Chippackage 300 austretenden Leitung benötigen. Solche Packages 300 werden häufig für vertikale Bauelemente verwendet, wie z. B. Siliziumkarbid-Transistoren, z. B. SiC CMOS.
  • Das Wärmeleitmaterial 330 kann in verschiedenen Ausführungsformen eine Schicht mit einer Dicke T von mindestens 20 µm, z. B. mindestens 50 µm, z. B. mindestens 100 µm, z. B. mindestens 150 µm, z. B. mindestens 200 µm bilden (siehe 5D).
  • Das Wärmeleitmaterial 330 kann in dem Sinne elastisch sein, dass das Material 330 komprimierbar ist und nach seiner Freigabe im Wesentlichen seine ursprüngliche (d. h. vor der Kompression) Form wieder annimmt. In verschiedenen Ausführungsformen kann das elastische Wärmeleitmaterial ein Elastizitätsmodul von weniger als etwa 10 GPa haben, z. B. weniger als 6 GPa, z. B. weniger als 4 GPa, z. B. weniger als 2 GPa, z. B. weniger als 1 GPa.
  • 9 zeigt ein Diagramm 900 der Kompression gegen das Elastizitätsmodul für Wärmeleitmaterialien 330 gemäß verschiedenen Ausführungsformen. Die Berechnungen sind für zwei verschiedene Dicken (50 µm und 80 µm) des Wärmeleitmaterials 330 dargestellt. Die Berechnungen basieren auf einem Druck (einer Normalbelastung) von 8 MPa, der auf die Form 332 und damit auf das Wärmeleitmaterial 330 ausgeübt wird. Das Diagramm 900 zeigt auf der X-Achse das Elastizitätsmodul (im Diagramm als Materialmodul bezeichnet) und auf der Y-Achse die resultierende Dehnung (resultierende Dickendifferenz). Obwohl die Berechnungen nur bis zu einem Elastizitätsmodul von 9 GPa durchgeführt wurden, kann extrapoliert werden, dass ein Elastizitätsmodul von weniger als etwa 10 GPa ausreichend elastisch (komprimierbar) sein kann, um in verschiedenen Ausführungsformen verwendet zu werden.
  • In verschiedenen Ausführungsformen kann es ausreichend sein, wenn das Wärmeleitmaterial 330 während eines Verkapselungsprozesses elastisch ist, z.B. mit dem oben genannten Elastizitätsmodul, z.B. während eine Form 332 zum Definieren eines Raums für das Verpackungsmaterial 230 und das Verpackungsmaterial 230 (auch als Verkapselungsmaterial oder als Formmaterial bezeichnet) angeordnet werden. Eine Verarbeitungstemperatur während des Anordnens der Form 332 und des Verpackungsmaterials 230 kann beispielsweise über 50°C, z.B. über 70°C, beispielsweise um 170°C oder beispielsweise zwischen etwa 170°C und 200°C liegen.
  • In verschiedenen Ausführungsformen kann die Elastizität des Wärmeleitmaterials 330 es ermöglichen, dass es durch die Form 332 zusammengedrückt wird, wenn die Form 332 über dem Chip 220 angeordnet ist. Dies ist in 3E, 4G und 10D und detaillierter in 5A bis 5D dargestellt.
  • Mit anderen Worten, die Form 332 kann um das Wärmeleitmaterial 330 und zumindest teilweise um den Halbleiterchip 220 herum angeordnet werden, wodurch das elastische Wärmeleitmaterial 330 mittels der Form 332 zusammengedrückt wird.
  • Die Elastizität des Wärmeleitmaterials 330 kann, z. B. durch eine Auswahl des Materials und/oder durch eine Verarbeitungstemperatur, so eingerichtet werden, dass sie in einem Bereich liegt, der den Chip 220 während des Anbringens der Form 332 vor Beschädigungen schützt und außerdem einen ausreichend festen Druckkontakt zwischen einer Innenfläche der Form 332 und dem Wärmeleitmaterial 330 herstellt, um zu verhindern, dass das Verpackungsmaterial 230 austritt oder in einen Spalt zwischen dem Wärmeleitmaterial 330 und der Form 332 gedrückt wird. Siehe auch 9 für ein geeignetes Elastizitätsmodul des Wärmeleitmaterials 330.
  • Wie oben beschrieben, kann das Wärmeleitmaterial 330 in verschiedenen Ausführungsformen eine ausreichende Elastizität bei der Verarbeitungstemperatur aufweisen, die im Vergleich zur Raumtemperatur und/oder einer Betriebstemperatur des Chippackages 300 erhöht sein kann. Bei Raumtemperatur kann das Wärmeleitmaterial 330 wesentlich weniger elastisch sein. Zum Beispiel kann das Wärmeleitmaterial 330 nach dem Abkühlen hart genug sein, um Kratzer durch routinemäßige Handhabung zu vermeiden. Mit anderen Worten, das Wärmeleitmaterial 330 kann ein Elastizitätsmodul aufweisen, welches bei einer Verkapselungstemperatur niedriger und bei Raumtemperatur und/oder bei Betriebstemperatur höher ist. Beispielsweise kann das Elastizitätsmodul bei der Verarbeitungs-/Gießtemperatur niedriger als 10 GPa und bei Raumtemperatur/Betriebstemperatur mindestens 10 GPa betragen. Das Elastizitätsmodul kann bei Raumtemperatur um den Faktor zwei oder mehr, z. B. um den Faktor drei, vier, fünf oder zehn, größer sein als das Elastizitätsmodul bei Verarbeitungs-/Verkapselungstemperatur. In verschiedenen Ausführungsformen kann das Wärmeleitmaterial 330 daher während der Verarbeitung komprimierbar und während des Betriebs (z. B. bei Raumtemperatur) im Wesentlichen fest sein.
  • Für den Verkapselungsprozess kann eine normale, in der Technik übliche Verkapselungsmaschine verwendet werden.
  • Das elastische Wärmeleitmaterial 330 kann in verschiedenen Ausführungsformen ein Silikonmaterial oder ein anderes Polymermaterial wie z. B. Epoxid und/oder Acryl enthalten oder daraus bestehen. In verschiedenen Ausführungsformen kann das Wärmeleitmaterial 330 eine Materialmischung enthalten oder daraus bestehen, z. B. eine Mischung aus Epoxid und Acryl, um die Elastizität auf einen gewünschten Wert und/oder eine gewünschte Temperaturcharakteristik einzustellen, oder ein elastisches Basismaterial mit einem Füllmaterial (z. B. in Form kleiner Partikel) zur Verbesserung der Wärmeleitfähigkeit oder Ähnliches. In verschiedenen Ausführungsformen kann es erforderlich sein, das Wärmeleitmaterial 330 zu härten, nachdem es auf dem Chip 220 angeordnet wurde.
  • Das Wärmeleitmaterial 330 kann je nach Anwendung elektrisch isolierend oder elektrisch leitfähig sein.
  • In verschiedenen Ausführungsformen kann das Wärmeleitmaterial 330 nach dem Anbringen der Form 332 in seiner komprimierten Konfiguration vorliegen. 5B veranschaulicht dies durch die Darstellung eines ursprünglichen Umrisses des Wärmeleitmaterials 330 als gestrichelte Linie und der komprimierten Konfiguration des Wärmeleitmaterials 330 als durchgezogene Linie.
  • In dieser Konfiguration kann die Form 332 in verschiedenen Ausführungsformen mit dem Verpackungsmaterial 230 gefüllt werden, wodurch der Chip 220 verkapselt wird.
  • Das Verpackungsmaterial 230 kann ein in der Technik bekanntes Verpackungsmaterial sein, z. B. ein Moldmaterial oder ähnliches, z. B. ein thermoplastisches Polymer, das beim Abkühlen aushärten kann. Das Verkapselungsverfahren ist in den 3E bis 3F, 4G bis 4H, 5B bis 5C und 10D bis 10E dargestellt.
  • Das Verfahren kann in verschiedenen Ausführungsformen ferner das Entfernen der Form 332 aufweisen, wodurch das elastische Wärmeleitmaterial 330 wieder expandiert wird. Dies ist in 3F, 4H, 10E und insbesondere in 5D dargestellt.
  • Das re-expandierte Wärmeleitmaterial 330 kann nach dem Entfernen der Form 332 über eine Oberflächenebene 230S des Verpackungsmaterials hinausragen. 230. Ein Höhenunterschied d zwischen dem wiederexpandierten elastischen Wärmeleitmaterial 330 und der Oberfläche 230S des Verpackungsmaterials 230 kann in verschiedenen Ausführungsformen mindestens 20 µm, beispielsweise mindestens 50 µm, beispielsweise mindestens 75 µm, beispielsweise mindestens 100 µm betragen (siehe 5D).
  • In verschiedenen Ausführungsformen kann die komprimierte Dicke cT (siehe 5B) so eingestellt werden, dass sie mindestens etwa 20 µm beträgt. Der Mindestwert für die komprimierte Dicke cT kann vom Verpackungsmaterial 230 abhängen, z. B. von seiner Viskosität bei der Verkapselungstemperatur. Der Mindestwert für die komprimierte Dicke cT kann so gewählt werden, dass das Verpackungsmaterial 230 in den Spalt (mit einer Dicke cT und einer Tiefe, die von einem Größenunterschied zwischen dem Wärmeleitmaterial 330 und dem Chip 220 abhängt) fließen kann, der während des Formprozesses zwischen der Form 332 und einer oberen Oberfläche 220S des Chips 220 (oder - nicht dargestellt - des Clips 228) gebildet wird. Der Mindestwert von 20 µm kann für Verpackungsmaterialien geeignet sein, wie sie in der Technik üblicherweise verwendet werden. Ein zähflüssigeres Verpackungsmaterial 230 kann jedoch einen höheren Wert für die komprimierte Dicke cT erfordern, z. B. 30 µm oder 50 µm, während ein flüssigeres Verpackungsmaterial 230 einen kleineren Spalt ermöglichen kann, z. B. mit einer Mindestdicke von z. B. 10 µm oder 15 µm.
  • Das Wärmeleitmaterial 330 kann nach dem Entfernen der Form 332 an einer Oberfläche des Chippackages 300 freigelegt werden.
  • In verschiedenen Ausführungsformen kann durch die erneute Ausdehnung des freigegebenen Wärmeleitmaterials 330 ein Spalt 550 zwischen dem elastischen Wärmeleitmaterial 330 und dem Verpackungsmaterial 230 entstehen. Mit anderen Worten, der von der Form 332 auf das Wärmeleitmaterial 330 ausgeübte Druck kann das Wärmeleitmaterial 330 in eine breitere komprimierte Konfiguration gepresst haben. Das Verpackungsmaterial 230 kann sich um diese breitere Konfiguration herum gebildet (und gehärtet) haben und kann (nach dem Aushärten) unfähig sein, den Spalt 550 zu füllen, der sich bildet, wenn das freigesetzte Wärmeleitmaterial 330 in seine schmalere, nicht komprimierte Konfiguration zurückkehrt.
  • Auch wenn in den 3A bis 3F, 4A bis 4H, 10A bis 10E und 5A bis 5D die Abläufe in einer bestimmten Reihenfolge dargestellt sind, können zumindest einige der Abläufe bei Bedarf in einer anderen Reihenfolge ausgeführt werden.
  • Beispielsweise kann das Wärmeleitmaterial 330 auf den Chip 220 aufgebracht werden, bevor der Chip 220 auf dem Träger 224 angeordnet wird, beispielsweise auf Waferebene vor dem Zerschneiden des Wafers in einzelne Chips 220. Dies ist in den bis für eine vollständige Beschichtung der Waferrückseite dargestellt, aber auch das teilweise Aufbringen des thermischen Schnittstellenmaterials 330, z. B. durch Drucken oder unter Verwendung einer strukturierten Maske, kann in verschiedenen Ausführungsformen auf Waferebene erfolgen. In ähnlicher Weise können die Haftmittel 222 und/oder 226 beispielsweise auf Waferebene voraufgetragen werden.
  • 1 zeigt ein Flussdiagramm 100 eines Verfahrens zum Herstellen eines Chippackages gemäß verschiedenen Ausführungsformen.
  • Das Verfahren kann ein Anordnen eines elastischen Wärmeleitmaterials auf einem Halbleiterchip (bei 110), ein Anordnen einer Form um das Wärmeleitmaterial und zumindest teilweise um den Halbleiterchip, wodurch das elastische Wärmeleitmaterial mittels der Form zusammengedrückt wird (bei 120), und das Füllen der Form mit einem Verpackungsmaterial (bei 130) aufweisen.
  • 7A und 7B zeigen jeweils eine schematische Querschnittsansicht einer Halbleiteranordnung 700 gemäß verschiedenen Ausführungsformen.
  • In verschiedenen Ausführungsformen kann die Halbleiteranordnung ein Chippackage 300, wie oben beschrieben, und eine Kühlstruktur 772 aufweisen.
  • Die Kühlstruktur 772 kann als eine in der Technik bekannte Kühlstruktur eingerichtet sein, z. B. ein Material, z. B. Metall, mit einer hohen Wärmeleitfähigkeit enthalten oder daraus bestehen, und kann z. B. mit Rippen, Kanälen oder dergleichen strukturiert sein, um eine Oberfläche zu vergrößern, die einem Kühlmedium, z. B. Luft, ausgesetzt ist.
  • In verschiedenen Ausführungsformen kann die Kühlstruktur auf dem Wärmeleitmaterial 330 angebracht werden.
  • Ein weiteres Wärmeleitmaterial 770 kann in verschiedenen Ausführungsformen für die Befestigung der Kühlstruktur 772 am Chippackage 300 verwendet werden. Mit anderen Worten, die Kühlstruktur 772 kann indirekt an dem Wärmeleitmaterial 330 befestigt werden. Das weitere Wärmeleitmaterial 770 kann zum Beispiel ein Haftmittel mit hoher Wärmeleitfähigkeit sein oder aufweisen. Siehe 7A für eine beispielhafte Ausführungsform.
  • Die Montage der Kühlstruktur 772 kann in verschiedenen Ausführungsformen vom Kunden selbst vorgenommen werden.
  • In verschiedenen Ausführungsformen kann die Kühlstruktur 772 direkt auf dem Wärmeleitmaterial 330 befestigt werden. In diesem Fall kann ein Haftmittel (z. B. nur) zwischen dem Verpackungsmaterial 230 und der Kühlstruktur 772 gebildet werden. Die Verbindung zwischen dem Verpackungsmaterial 230 und der Kühlstruktur 772 kann so stark sein, dass die Kühlstruktur 772 einen geringen Druck auf das Wärmeleitmaterial 330 ausübt. Dadurch kann die Konformität zwischen der Kühlstruktur 772 und dem Wärmeleitmaterial 330 verbessert werden (siehe 7B).
  • In verschiedenen Ausführungsformen kann die Kühlstruktur 772 an ihrer Unterseite mit einem Vorsprung 772P versehen sein. Der Vorsprung 772P kann so gestaltet sein, dass er in den Spalt 550 hineinragt. Dadurch kann die mechanische Robustheit, z. B. gegenüber einer seitlichen Relativbewegung der Kühlstruktur 772 und des Chippackages 300, erhöht werden. Siehe 7B für eine entsprechende beispielhafte Ausführungsform.
  • 8 zeigt ein Flussdiagramm 800 eines Verfahrens zum Herstellen einer Halbleiteranordnung.
  • Das Verfahren kann ein Anordnen eines elastischen Wärmeleitmaterials auf einem Halbleiterchip (bei 810), ein Anordnen einer Form um das Wärmeleitmaterial und zumindest teilweise um den Halbleiterchip, wodurch das elastische Wärmeleitmaterial mittels der Form zusammengedrückt wird (bei 820), ein Füllen der Form mit einem Verpackungsmaterial (bei 830) und ein Anbringen einer Kühlstruktur an dem elastischen Wärmeleitmaterial (bei 840) aufweisen.
  • Mit anderen Worten, das Verfahren kann ein Bilden eines Chippackages gemäß verschiedenen Ausführungsformen und ein Anbringen einer Kühlstruktur an dem Wärmeleitmaterial aufweisen.
  • Im Folgenden werden verschiedene Beispiele erläutert:
  • Beispiel 1 ist ein Verfahren zum Herstellen eines Chippackages. Das Verfahren kann ein Anordnen eines elastischen Wärmeleitmaterials über einem Halbleiterchip aufweisen, wobei das elastische Wärmeleitmaterial so eingerichtet sein kann, dass es Wärme von dem Chip nach außen überträgt, ein Anordnen einer Form um das Wärmeleitmaterial und zumindest teilweise um den Halbleiterchip, wodurch das elastische Wärmeleitmaterial mittels der Form komprimiert wird, und ein Füllen der Form mit einem Verpackungsmaterial.
  • In Beispiel 2 kann der Gegenstand von Beispiel 1 optional ferner ein Entfernen der Form aufweisen, wodurch das elastische Wärmeleitmaterial wieder expandiert wird.
  • In Beispiel 3 kann der Gegenstand von Beispiel 2 optional ferner aufweisen, dass das wieder expandierte elastische Wärmeleitmaterial über eine Oberflächenebene des Verpackungsmaterials hinausragt.
  • In Beispiel 4 kann der Gegenstand von Beispiel 3 optional ferner aufweisen, dass ein Höhenunterschied zwischen dem wieder expandierten elastischen Wärmeleitmaterial und der Oberfläche des Verpackungsmaterials mindestens 20 µm beträgt.
  • In Beispiel 5 kann der Gegenstand eines der Beispiele 1 bis 4 optional ferner aufweisen, dass das Wärmeleitmaterial eine Schicht mit einer Dicke von mindestens 20 µm bildet.
  • In Beispiel 6 kann der Gegenstand eines der Beispiele 1 bis 5 optional ferner aufweisen, dass das Wärmeleitmaterial in direktem physischen Kontakt mit dem Chip angeordnet ist.
  • In Beispiel 7 kann der Gegenstand eines der Beispiele 1 bis 5 optional ferner ein Anbringen eines Clips auf dem Chip aufweisen, wobei das elastische Wärmeleitmaterial in direktem physischen Kontakt mit dem Clip angeordnet ist.
  • In Beispiel 8 kann der Gegenstand eines der Beispiele 1 bis 7 optional ferner aufweisen, dass das elastische Wärmeleitmaterial ein Elastizitätsmodul von weniger als 10 GPa zumindest bei einer Verkapselungstemperatur des Verpackungsmaterials aufweist.
  • In Beispiel 9 kann der Gegenstand eines der Beispiele 1 bis 8 optional ferner aufweisen, dass die Verarbeitungstemperatur während des Anordnens der Form über 50°C liegt.
  • In Beispiel 10 kann der Gegenstand eines der Beispiele 1 bis 9 optional ferner aufweisen, dass das Anordnen des Wärmeleitmaterials das Definieren eines Musters des Wärmeleitmaterials durch Drucken, zum Beispiel Schablonendruck, beinhaltet.
  • In Beispiel 11 kann der Gegenstand eines der Beispiele 1 bis 10 optional ferner ein Aushärten des Wärmeleitmaterials vor dem Anbringen der Form aufweisen.
  • In Beispiel 12 kann der Gegenstand eines der Beispiele 1 bis 11 optional ferner aufweisen, dass das Wärmeleitmaterial ein Silikonmaterial, Epoxid und/oder Acryl enthält oder daraus besteht.
  • Beispiel 13 ist ein Verfahren zum Herstellen einer Halbleiteranordnung. Das Verfahren kann ein Bilden eines Chippackages gemäß dem Verfahren eines der Beispiele 1 bis 12 und ein Anbringen einer Kühlstruktur an dem elastischen Wärmeleitmaterial aufweisen.
  • In Beispiel 14 kann der Gegenstand von Beispiel 13 optional ferner aufweisen, dass die Kühlstruktur so angebracht ist, dass sie sich in einen Spalt zwischen dem Wärmeleitmaterial und dem Verpackungsmaterial erstreckt.
  • Beispiel 15 ist ein Chippackage. Das Chippackage kann einen Halbleiterchip, ein elastisches Wärmeleitmaterial über dem Halbleiterchip, wobei das elastische Wärmeleitmaterial so eingerichtet ist, dass es Wärme von dem Chip nach außen überträgt, und ein Verpackungsmaterial um das Wärmeleitmaterial und zumindest teilweise um den Halbleiterchip aufweisen, wobei sich das elastische Wärmeleitmaterial über ein Oberflächenniveau des Verpackungsmaterials erstreckt.
  • In Beispiel 16 kann der Gegenstand von Beispiel 15 optional ferner einen Spalt zwischen dem elastischen Wärmeleitmaterial und dem Verpackungsmaterial aufweisen.
  • In Beispiel 17 kann der Gegenstand von Beispiel 14 oder 15 optional ferner aufweisen, dass ein Höhenunterschied zwischen dem elastischen Wärmeleitmaterial und der Oberfläche des Verpackungsmaterials mindestens 20 µm beträgt.
  • In Beispiel 18 kann der Gegenstand eines der Beispiele 14 bis 17 optional ferner aufweisen, dass das Wärmeleitmaterial eine Schicht mit einer Dicke von mindestens 20 µm bildet.
  • In Beispiel 19 kann der Gegenstand eines der Beispiele 14 bis 18 optional ferner aufweisen, dass das Wärmeleitmaterial in direktem physischem Kontakt mit dem Chip angeordnet ist.
  • In Beispiel 20 kann der Gegenstand eines der Beispiele 14 bis 18 optional einen auf dem Chip angebrachten Clip aufweisen, wobei das Wärmeleitmaterial in direktem physischem Kontakt mit dem Clip angeordnet ist.
  • In Beispiel 21 kann der Gegenstand eines der Beispiele 14 bis 20 optional ferner aufweisen, dass das elastische Wärmeleitmaterial ein Elastizitätsmodul von weniger als 10 GPa zumindest bei einer Verkapselungstemperatur des Verpackungsmaterials aufweist.
  • In Beispiel 22 kann der Gegenstand eines der Beispiele 14 bis 21 optional ferner aufweisen, dass die Verarbeitungstemperatur während des Anordnens der Form über 50°C liegt.
  • In Beispiel 23 kann der Gegenstand eines der Beispiele 14 bis 22 optional ferner aufweisen, dass das elastische Wärmeleitmaterial ein bedrucktes Material ist, zum Beispiel ein schabloniertes Material.
  • In Beispiel 24 kann der Gegenstand eines der Beispiele 14 bis 23 optional ferner aufweisen, dass das elastische Wärmeleitmaterial ein gehärtetes Material ist.
  • In Beispiel 25 kann der Gegenstand eines der Beispiele 14 bis 24 optional ferner aufweisen, dass das Wärmeleitmaterial ein Silikonmaterial, Epoxid und/oder Acryl aufweist oder daraus besteht.
  • Beispiel 26 ist eine Halbleiteranordnung. Die Halbleiteranordnung kann ein Package gemäß einem der Beispiele 14 bis 25 und eine Kühlstruktur aufweisen, die an dem Wärmeleitmaterial befestigt ist.
  • In Beispiel 27 kann der Gegenstand von Beispiel 26 optional ferner aufweisen, dass sich die Kühlstruktur in einen Spalt erstreckt, der zwischen dem Wärmeleitmaterial und dem Verpackungsmaterial gebildet wird.
  • Obwohl die Erfindung insbesondere unter Bezugnahme auf bestimmte Ausführungsformen gezeigt und beschrieben wurde, sollte der Fachmann verstehen, dass verschiedene Änderungen in Form und Detail darin vorgenommen werden können, ohne vom Geist und Umfang der Erfindung, wie er durch die beigefügten Ansprüche definiert ist, abzuweichen. Der Umfang der Erfindung ist daher durch die beigefügten Ansprüche angegeben, und alle Änderungen, die in den Bedeutungs- und Äquivalenzbereich der Ansprüche fallen, sollen daher einbezogen werden.

Claims (20)

  1. Verfahren zum Herstellen eines Chippackages, wobei das Verfahren aufweist: Anordnen eines elastischen Wärmeleitmaterials über einem Halbleiterchip, wobei das elastische Wärmeleitmaterial eingerichtet ist, Wärme von dem Chip nach außen zu übertragen; Anordnen einer Form um das Wärmeleitmaterial und zumindest teilweise um den Halbleiterchip, wodurch das elastische Wärmeleitmaterial mittels der Form zusammengedrückt wird; und Befüllen der Form mit einem Verpackungsmaterial.
  2. Verfahren gemäß Anspruch 1, ferner aufweisend: Entfernen der Form, wodurch sich das elastische Wärmeleitmaterial wieder ausdehnt.
  3. Verfahren gemäß Anspruch 2, wobei das wieder expandierte elastische Wärmeleitmaterial über ein Oberflächenniveau des Verpackungsmaterials hinausragt.
  4. Verfahren gemäß Anspruch 3, wobei der Höhenunterschied zwischen dem wieder expandierten elastischen Wärmeleitmaterial und der Oberfläche des Verpackungsmaterials mindestens 20 µm beträgt.
  5. Verfahren gemäß einem der Ansprüche 1 bis 4, wobei das Wärmeleitmaterial in direktem physischem Kontakt mit dem Chip angeordnet ist.
  6. Verfahren gemäß einem der Ansprüche 1 bis 5, ferner aufweisend: Anbringen eines Clips auf dem Chip, wobei das Wärmeleitmaterial in direktem physischem Kontakt mit dem Clip angeordnet ist.
  7. Verfahren gemäß einem der Ansprüche 1 bis 6, wobei eine Verarbeitungstemperatur während des Anordnens der Form über 50°C liegt.
  8. Verfahren gemäß einem der Ansprüche 1 bis 7, wobei das Anordnen des Wärmeleitmaterials das Definieren eines Musters des Wärmeleitmaterials durch Drucken, zum Beispiel Schablonendruck, aufweist.
  9. Verfahren gemäß einem der Ansprüche 1 bis 8, ferner aufweisend: Aushärten des elastischen Wärmeleitmaterials vor dem Anbringen der Form.
  10. Verfahren gemäß einem der Ansprüche 1 bis 9, wobei das elastische Wärmeleitmaterial ein Silikonmaterial, Epoxid und/oder Acryl aufweist oder daraus besteht.
  11. Verfahren zum Herstellen einer Halbleiteranordnung, wobei das Verfahren aufweist: Herstellen eines Chippackages mittels des Verfahrens gemäß einem der Ansprüche 1 bis 10; und Anbringen einer Kühlstruktur am elastischen Wärmeleitmaterial.
  12. Chippackage, aufweisend: einen Halbleiterchip; ein elastisches Wärmeleitmaterial über dem Halbleiterchip, wobei das elastische Wärmeleitmaterial eingerichtet ist, Wärme von dem Chip nach außen zu übertragen; ein Verpackungsmaterial um das Wärmeleitmaterial und zumindest teilweise um den Halbleiterchip; wobei sich das elastische Wärmeleitmaterial über eine Oberflächenebene des Verpackungsmaterials erstreckt.
  13. Chippackage gemäß Anspruch 12, ferner aufweisend: einen Spalt zwischen dem elastischen Wärmeleitmaterial und dem Verpackungsmaterial.
  14. Chippackage gemäß Anspruch 12 oder 13, wobei ein Höhenunterschied zwischen dem elastischen Wärmeleitmaterial und der Oberfläche des Verpackungsmaterials mindestens 20 µm beträgt.
  15. Chippackage gemäß einem der Ansprüche 12 bis 14, wobei das Wärmeleitmaterial eine Schicht mit einer Dicke von mindestens 20 µm bildet.
  16. Chippackage gemäß einem der Ansprüche 12 bis 15, wobei das Wärmeleitmaterial in direktem physischem Kontakt mit dem Chip angeordnet ist.
  17. Die Chippackage gemäß einem der Ansprüche 12 bis 15, ferner aufweisend: einen auf dem Chip montierten Clip, wobei das Wärmeleitmaterial in direktem physischen Kontakt mit dem Clip angeordnet ist.
  18. Chippackage gemäß einem der Ansprüche 12 bis 17, wobei das elastische Wärmeleitmaterial zumindest bei einer Verkapselungstemperatur des Verpackungsmaterials ein Elastizitätsmodul von weniger als 10 GPa aufweist.
  19. Die Chippackage gemäß einem der Ansprüche 12 bis 18, wobei das elastische Wärmeleitmaterial ein Silikonmaterial, Epoxid und/oder Acryl aufweist oder daraus besteht.
  20. Halbleiteranordnung, aufweisend: ein Package gemäß einem der Ansprüche 12 bis 19; und eine Kühlstruktur, die am elastischen Wärmeleitmaterial befestigt ist.
DE102020129148.5A 2020-11-05 2020-11-05 Verfahren zum herstellen eines chippackages, verfahren zum herstellen einer halbleiteranordnung, chippackage und halbleiteranordnung Pending DE102020129148A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102020129148.5A DE102020129148A1 (de) 2020-11-05 2020-11-05 Verfahren zum herstellen eines chippackages, verfahren zum herstellen einer halbleiteranordnung, chippackage und halbleiteranordnung
CN202111305039.0A CN114446827A (zh) 2020-11-05 2021-11-05 芯片封装体、半导体装置及它们的形成方法
US17/519,805 US20220139798A1 (en) 2020-11-05 2021-11-05 Method of Forming a Chip Package, Method of Forming a Semiconductor Arrangement, Chip Package, and Semiconductor Arrangement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102020129148.5A DE102020129148A1 (de) 2020-11-05 2020-11-05 Verfahren zum herstellen eines chippackages, verfahren zum herstellen einer halbleiteranordnung, chippackage und halbleiteranordnung

Publications (1)

Publication Number Publication Date
DE102020129148A1 true DE102020129148A1 (de) 2022-05-05

Family

ID=81184188

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020129148.5A Pending DE102020129148A1 (de) 2020-11-05 2020-11-05 Verfahren zum herstellen eines chippackages, verfahren zum herstellen einer halbleiteranordnung, chippackage und halbleiteranordnung

Country Status (3)

Country Link
US (1) US20220139798A1 (de)
CN (1) CN114446827A (de)
DE (1) DE102020129148A1 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130241044A1 (en) 2012-03-16 2013-09-19 Samsung Electronics Co., Ltd. Semiconductor package having protective layer and method of forming the same
US20140239479A1 (en) 2013-02-26 2014-08-28 Paul R Start Microelectronic package including an encapsulated heat spreader
US20150102474A1 (en) 2011-09-08 2015-04-16 Rohm Co., Ltd. Semiconductor device, semiconductor device mounting structure and power semiconductor device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015116807A1 (de) * 2015-10-02 2017-04-06 Infineon Technologies Austria Ag Funktionalisierte Schnittstellenstruktur
EP3518312A1 (de) * 2018-01-24 2019-07-31 Samsung SDI Co., Ltd. Batteriemodul mit einem gehäuse mit integrierter sammelschiene

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150102474A1 (en) 2011-09-08 2015-04-16 Rohm Co., Ltd. Semiconductor device, semiconductor device mounting structure and power semiconductor device
US20130241044A1 (en) 2012-03-16 2013-09-19 Samsung Electronics Co., Ltd. Semiconductor package having protective layer and method of forming the same
US20140239479A1 (en) 2013-02-26 2014-08-28 Paul R Start Microelectronic package including an encapsulated heat spreader

Also Published As

Publication number Publication date
US20220139798A1 (en) 2022-05-05
CN114446827A (zh) 2022-05-06

Similar Documents

Publication Publication Date Title
DE102005019553B4 (de) Verfahren zur Herstellung eines Gehäuses eines Halbleiterbauelements in Chipmaßstab auf Waferebene
EP2422367B1 (de) Gekapselte schaltungsvorrichtung für substrate mit absorptionsschicht sowie verfahren zu herstellung derselben
DE10222608B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102014100491A1 (de) Package-Struktur und Verfahren zu deren Herstellung
DE102011014673A1 (de) Wafer-Level-Gehäuse mit Wärmeableitung
DE112017000956T5 (de) Thermische Schnittstellenstrukturen
DE102008033651B4 (de) Verfahren zur Herstellung eines Leistungshalbleitermoduls
DE102018219377A1 (de) Stapeltyp-leistungsmodul und verfahren zum herstellen desselben
WO2012084516A1 (de) Verfahren zur herstellung eines optoelektronischen bauelements und optoelektronisches bauelement
DE102006053916B3 (de) Verfahren zum Herstellen einer Klebefläche auf einer Oberfläche eines Die-Trägers
DE112004002702B4 (de) Verfahren zum Herstellen einer Halbleiterbaugruppe und Matrixbaugruppe
DE102019200271B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE112014006653B4 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE69630278T2 (de) Kühlung durch Wärmeableitung für einen wärmeerzeugenden elektronischen Teil
DE102011053518B4 (de) Verfahren zur Herstellung eines Halbleiterchip-Paneels
DE102016124270A1 (de) Halbleiter-package und verfahren zum fertigen eines halbleiter-package
DE112017002421T5 (de) Halbleitereinheit und verfahren zum herstellen einer halbleitereinheit
DE102005015036B4 (de) Verfahren zur Montage eines Chips auf einer Unterlage
DE102020129148A1 (de) Verfahren zum herstellen eines chippackages, verfahren zum herstellen einer halbleiteranordnung, chippackage und halbleiteranordnung
DE102005054268B4 (de) Verfahren zur Herstellung eines Halbleiterbauteils mit mindestens einem Halbleiterchip
DE112005003273T5 (de) Eingebetteter Wärmeverteiler
DE112019007581T5 (de) Plattenanordnung mit CVDD-(Chemical Vapor Deposition Diamond)-Fenstern für den Wärmetransport
DE112013006402T5 (de) Halbleitervorrichtung
DE102014111439B4 (de) Elektronikmodul und Verfahren zu dessen Herstellung
DE102010049312B4 (de) Verfahren zur Herstellung eines Konversionsplättchens und Konversionsplättchen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication