DE112019007581T5 - Plattenanordnung mit CVDD-(Chemical Vapor Deposition Diamond)-Fenstern für den Wärmetransport - Google Patents

Plattenanordnung mit CVDD-(Chemical Vapor Deposition Diamond)-Fenstern für den Wärmetransport Download PDF

Info

Publication number
DE112019007581T5
DE112019007581T5 DE112019007581.0T DE112019007581T DE112019007581T5 DE 112019007581 T5 DE112019007581 T5 DE 112019007581T5 DE 112019007581 T DE112019007581 T DE 112019007581T DE 112019007581 T5 DE112019007581 T5 DE 112019007581T5
Authority
DE
Germany
Prior art keywords
cvdd
circuit board
window
semiconductor chip
thermal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112019007581.0T
Other languages
English (en)
Inventor
Philip Andrew Swire
Nina Biddle
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microchip Tech Caldicot Ltd
Microchip Technology Caldicot Ltd
Original Assignee
Microchip Tech Caldicot Ltd
Microchip Technology Caldicot Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microchip Tech Caldicot Ltd, Microchip Technology Caldicot Ltd filed Critical Microchip Tech Caldicot Ltd
Publication of DE112019007581T5 publication Critical patent/DE112019007581T5/de
Granted legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3732—Diamonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/1329—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/13294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/132 - H01L2224/13291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/13393—Base material with a principal constituent of the material being a solid not provided for in groups H01L2224/133 - H01L2224/13391, e.g. allotropes of carbon, fullerene, graphite, carbon-nanotubes, diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1601—Structure
    • H01L2224/16012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/16013—Structure relative to the bonding area, e.g. bond pad the bump connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/16258—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29393—Base material with a principal constituent of the material being a solid not provided for in groups H01L2224/293 - H01L2224/29391, e.g. allotropes of carbon, fullerene, graphite, carbon-nanotubes, diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3312—Layout
    • H01L2224/3316—Random layout, i.e. layout with no symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/8185—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92225—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92227—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/171—Frame
    • H01L2924/172—Disposition
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/032—Materials
    • H05K2201/0323—Carbon
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/285—Permanent coating compositions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Die Bonding (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

Es werden ein Verfahren und eine Vorrichtung zum Ableiten von Wärme von einem Halbleiterchip offenbart. Es wird eine Plattenanordnung offenbart, die eine erste Leiterplatte mit einer Öffnung einschließt, die sich durch die erste Leiterplatte erstreckt. Ein CVDD-(Chemical Vapor Deposition Diamond)-Fenster erstreckt sich innerhalb der Öffnung. Eine Schicht aus Wärmeleitpaste erstreckt sich über dem CVDD-Fenster. Ein Halbleiterchip erstreckt sich über der Schicht aus Wärmeleitpaste, sodass ein Hotspot auf dem Halbleiterchip über dem CVDD-Fenster liegt.

Description

  • HINTERGRUND
  • Halbleiterchips erfordern einen wirksamen Wärmetransport, um einen Wärmestau zu verhindern, der die Leistung des Chips beeinträchtigen und den Chip dauerhaft beschädigen kann. In der Vergangenheit wurden verschiedene Mechanismen verwendet, um Wärme von den Chips abzuführen. Der gebräuchlichste Mechanismus ist die Verwendung von metallischen Rippen, die über wärmeleitfähigen Klebstoff an der Oberseite des Chips befestigt sind. Dies hat sich in der Vergangenheit für Einplattenkonzepte gut bewährt. Bei Mehrplattenanordnungen, bei denen Chips zwischen zwei Platten angeordnet sind, gibt es jedoch keine Möglichkeit, metallische Rippen direkt über dem Chip anzuordnen.
  • Ein CVD-Diamant (Chemical Vapor Deposition Diamond, CVDD) weist eine sehr hohe Wärmeleitfähigkeit auf und kann in dünnen Filmen ausgebildet werden. Diese Filme werden üblicherweise unter Verwendung spezieller Sägen geschnitten, um unterschiedliche Formen von Diamantfilmen zur Verwendung in einer Vielzahl kommerzieller Anwendungen zu erhalten. Pasten aus CVDD-Körnern sind wesentlich kostengünstiger als CVDD-Folien. Obwohl Diamantpasten für den Wärmetransport auf dem Gebiet der Halbleiter verwendet wurden, haben sich CVDD-Folien und -Formen wegen ihres Aufwands nicht durchgesetzt.
  • Dementsprechend besteht ein Bedarf an einem Verfahren und einer Vorrichtung, die nicht zu teuer sind und einen ausreichenden Wärmetransport bereitstellen, um einen Wärmestau innerhalb des einzelnen Chips zu verhindern. Außerdem besteht ein Bedarf an einem Verfahren und einer Vorrichtung, die verwendet werden können, um Wärme von dem Chip abzuführen und die bei Mehrplattenanordnungen verwendet werden können.
  • KURZDARSTELLUNG
  • Es wird eine Plattenanordnung offenbart, die eine Leiterplatte, einen mit der Leiterplatte elektrisch gekoppelten Halbleiterchip, ein CVDD-(Chemical Vapor Deposition Diamond)-Fenster und eine Schicht aus Wärmeleitpaste in direktem Kontakt mit einer ersten Oberfläche des CVDD-Fensters entlang der gesamten Ausdehnung der ersten Oberfläche des CVDD-Fensters und in direktem Kontakt mit dem Halbleiterchip einschließt. Die Schicht aus Wärmeleitpaste wird so positioniert, dass sie einen Hotspot auf dem Halbleiterchip bedeckt. Das CVDD-Fenster weist eine Grundfläche auf, die weniger als zwanzig Prozent der Grundfläche des Halbleiterchips beträgt.
  • Es wird ein Verfahren zum Bilden einer Plattenanordnung offenbart, das das Identifizieren eines Orts eines Hotspots auf einem Halbleiterchip und das Schneiden einer Öffnung in eine Leiterplatte entsprechend dem Ort des identifizierten Hotspots einschließt. In die Öffnung wird ein CVDD-Fenster eingesetzt, dessen Form der Form (und Position) des Hotspots entspricht. Eine Schicht aus Wärmeleitpaste, die ausreicht, um einen Kontakt zwischen dem Diamantfenster und dem Hotspot (weniger als 40 µm dick) sicherzustellen, wird dann über den CVDD-Fenstern platziert, und der Chip wird über der Schicht aus Wärmeleitpaste positioniert, sodass das CVDD-Fenster unter dem Hotspot liegt und sodass eine Oberfläche des Halbleiterchips in direktem Kontakt mit der Schicht aus Wärmeleitpaste steht.
  • Es wird ein Verfahren zum Bilden einer Plattenanordnung offenbart, das Folgendes einschließt: Identifizieren eines Orts eines Hotspots auf einem Halbleiterchip; Anbringen eines CVDD-Fensters auf einer Oberfläche einer Wärmeleitplatte an einem Ort, der dem Ort des Hotspots auf dem Halbleiterchip entspricht; Aufbringen einer Schicht aus Wärmeleitpaste über dem angebrachten CVDD-Fenster; Anbringen eines Halbleiterchips an einer Leiterplatte auf derartige Weise, dass der Halbleiterchip elektrisch mit der Leiterplatte gekoppelt ist; und Platzieren der Wärmeleitplatte über dem Halbleiterchip, sodass die aufgetragene Schicht aus Wärmeleitpaste in Kontakt mit dem Halbleiterchip steht und sodass das CVDD-Fenster über dem Hotspot liegt.
  • Aufgrund der hohen Wärmeleitfähigkeit der CVDD-Fenster und der Positionierung der Fenster unterhalb von Hotspots wird die Wärme schnell und wirksam von dem Chip abgeführt. Außerdem weisen die CVDD-Fenster eine Oberfläche auf, die wesentlich kleiner als die gesamte Oberfläche des Chips ist. Somit sind die Kosten des CVDD-Fenstermaterials erheblich geringer als die Kosten, die entstehen würden, wenn die laterale Ausdehnung des CVDD-Materials gleich der Grundfläche des Chips wäre.
  • Figurenliste
  • Die Erfindung wird im Folgenden unter Bezugnahme auf Ausführungsformen und auf die Zeichnung ausführlicher erläutert. Es versteht sich, dass die Zeichnungen nicht maßstabsgetreu gezeichnet sind.
    • 1 ist ein Blockdiagramm, das ein Verfahren zum Bilden einer Plattenanordnung mit CVDD-Fenstern gemäß einer Ausführungsform der Erfindung zeigt.
    • 2 ist ein Diagramm, das eine Querschnittsansicht einer Leiterplatte mit Öffnungen zeigt, die identifizierten Hotspots entsprechen.
    • 3 ist ein Diagramm, das eine Querschnittsansicht der Leiterplatte von 2 zeigt und CVDD-Fenster veranschaulicht, die in die Öffnungen in der Leiterplatte eingesetzt werden sollen, gemäß einer Ausführungsform der Erfindung.
    • 4 ist ein Diagramm, das eine Seitenansicht der Leiterplattenanordnung von 3 zeigt, nachdem die CVDD-Fenster in die Öffnungen in der Leiterplatte eingesetzt wurden und nachdem eine Schicht aus Wärmeleitpaste über jedem CVDD-Fenster abgeschieden wurde, gemäß einer Ausführungsform der Erfindung.
    • 5 ist ein Diagramm, das eine Seitenansicht der Leiterplattenanordnung von 4 zeigt, nachdem ein Halbleiterchip über der Schicht aus Wärmeleitpaste platziert wurde, sodass CVDD-Fenster unterhalb der Hotspots positioniert sind, gemäß einer Ausführungsform der Erfindung.
    • 6 ist ein Diagramm, das eine Draufsicht der Leiterplattenanordnung von 5 gemäß einer Ausführungsform der Erfindung zeigt.
    • 7 ist ein Diagramm, das eine Seitenansicht der Leiterplattenanordnung von 5 zeigt, nachdem Zuleitungen an dem Chip und an der Leiterplatte angebracht wurden, gemäß einer Ausführungsform der Erfindung.
    • 8 ist ein Diagramm, das eine Seitenansicht der Leiterplattenanordnung von 7 zeigt, nachdem Dammmaterial über der ersten Leiterplatte abgeschieden wurde, gemäß einer Ausführungsform der Erfindung.
    • 9 ist ein Diagramm, das eine Ausführungsform einer Leiterplattenanordnung mit Füllmaterial zeigt, das sich innerhalb des Damms erstreckt, gemäß einer Ausführungsform der Erfindung.
    • 10 ist ein Diagramm, das eine Draufsicht der Leiterplatte von 9 gemäß einer Ausführungsform der Erfindung zeigt.
    • 11 ist ein Blockdiagramm, das ein Verfahren zum Bilden einer Leiterplattenanordnung mit CVDD-Fenstern gemäß einer Ausführungsform der Erfindung zeigt.
    • 12 ist ein Diagramm, das eine erweiterte Seitenansicht von CVDD-Fenstern zeigt, die an einer Wärmeleitplatte angebracht sind, nachdem eine Schicht aus Wärmeleitpaste über den CVDD-Fenstern abgeschieden wurde, gemäß einer Ausführungsform der Erfindung.
    • 13 ist ein Diagramm, das eine Seitenansicht der Leiterplattenanordnung von 12 zeigt, nachdem die Wärmeleitplatte umgedreht und über einem Halbleiterchip positioniert wurde, sodass die CVDD-Fenster über Hotspots des Chips liegen, gemäß einer Ausführungsform der Erfindung.
    • 14 ist ein Diagramm, das eine Seitenansicht der Leiterplattenanordnung von 13 zeigt, nachdem die Wärmeleitplatte über dem Halbleiterchip platziert wurde, gemäß einer Ausführungsform der Erfindung.
    • 15 ist ein Diagramm, das eine Ausführungsform der Leiterplattenanordnung mit Wärmeleitpaste in dem Hohlraum zeigt, der sich innerhalb des Damms und zwischen der ersten Leiterplatte und der wärmeleitfähigen Platte erstreckt, gemäß einer Ausführungsform der Erfindung.
    • 16 ist ein Diagramm, das eine Leiterplattenanordnung mit einem CVDD-Fenster zeigt, das sich über der oberen Oberfläche der Leiterplatte erstreckt, gemäß einer Ausführungsform der Erfindung.
    • 17 ist ein Diagramm, das eine Leiterplattenanordnung mit einem CVDD-Fenster zeigt, das sich unter der unteren Oberfläche der Leiterplatte erstreckt, gemäß einer Ausführungsform der Erfindung.
    • 18 ist ein Diagramm, das eine Leiterplattenanordnung mit einem CVDD-Fenster zeigt, das sich über der oberen Oberfläche der Leiterplatte und unter der unteren Oberfläche der Leiterplatte erstreckt, gemäß einer Ausführungsform der Erfindung.
    • 19 ist ein Diagramm, das eine seitliche Querschnittsansicht einer Leiterplattenanordnung zeigt, die zwei Leiterplatten einschließt und in der der Hohlraum, der sich innerhalb des Damms erstreckt, mit Luft gefüllt bleibt, gemäß einer Ausführungsform der Erfindung.
    • 20 ist ein Diagramm, das eine seitliche Querschnittsansicht einer Leiterplattenanordnung zeigt, die zwei Leiterplatten einschließt und in der der Hohlraum, der sich innerhalb des Damms erstreckt, mit Füllmaterial gefüllt wurde, gemäß einer Ausführungsform der Erfindung.
    • 21 ist ein Diagramm, das eine Draufsicht einer Leiterplattenanordnung zeigt, und veranschaulicht eine Ausführungsform, bei der das CVDD-Fenster eine ovale Form aufweist, gemäß einer Ausführungsform der Erfindung.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Der Durchschnittsfachmann erkennt, dass die folgende Beschreibung nur veranschaulichend und in keiner Weise einschränkend ist. Diesem Fachmann werden ohne Weiteres auch andere Ausführungsformen einfallen.
  • 1 zeigt ein Verfahren 100 zum Bilden einer Plattenanordnung mit CVDD-Fenstern. Wie in Schritt 101 gezeigt, werden die thermischen Eigenschaften einer Vielzahl von Testhalbleiterchips analysiert, um den Ort von Hotspots auf dem Halbleiterchip zu identifizieren. Hotspots können unter Verwendung eines mit einer Wärmebildkamera aufgenommenen Bildes der Oberfläche des Testhalbleiterchips identifiziert werden, wenn der Testhalbleiterchip im Nennbetrieb (oder in einem herkömmlichen Testmodus) arbeitet, um die Position der Hotspots genau zu identifizieren. Diese Orte werden dann genau abgebildet. Ein „Hotspot“ ist definiert als ein kleiner Bereich innerhalb eines Chips, der eine erhöhte Wärmeabgabe im Vergleich zu dem umgebenden Bereich dieses Chips aufweist. Bereiche mit einer Temperatur von mehr als zehn Prozent über dem umgebenden Bereich des Chips oder mehr als zehn Prozent über einer durchschnittlichen Temperatur der Chipoberfläche werden in einer beispielhaften Ausführungsform als Hotspots bestimmt.
  • In der In 6 gezeigten Ausführungsform identifiziert die Analyse Hotspots und auf einem Testhalbleiterchip, der dem Halbleiterchip 4 ähnlich ist. Der Ort der identifizierten Hotspots ist zu Veranschaulichungszwecken an den Orten 14-15 auf dem Chip 4 von 6 gezeigt. Es versteht sich jedoch, dass der Prozess des Identifizierens des Orts von Hotspots 14-15 auf einem Testchip (nicht gezeigt) vor dem Montageprozess durchgeführt wird und nicht notwendigerweise unter Verwendung des Halbleiterchips 4 bestimmt wird, der in dem Montageprozess verwendet werden wird. Der zur Identifizierung der Hotspots verwendete Testhalbleiterchip wird vorzugsweise den gleichen Aufbau und die gleiche Herstellung wie der in der Plattenanordnung verwendete Halbleiterchip 4 aufweisen, sodass die Position der Hotspots genau bestimmt werden kann.
  • Eine Öffnung wird in eine Leiterplatte geschnitten 102, die der Position jedes in Schritt 101 identifizierten Hotspots entspricht. In einer Ausführungsform werden die Öffnungen mit einem Laser geschnitten. In der in 2 gezeigten Ausführungsform ist die Öffnung 10 so geschnitten, dass ihr Ort auf der Leiterplatte 1 dem Ort des Hotspots 14 auf dem Chip 4 entspricht, und die Öffnung 11 ist so geschnitten, dass ihr Ort auf der Leiterplatte 1 dem Ort des Hotspots 15 auf dem Chip 4 entspricht. Der Ort der Öffnungen kann bestimmt werden, indem identifiziert wird, wo sich die Hotspots in Bezug auf einen Ausrichtungsindikator auf dem Chip 4 befinden, der Ort auf der Leiterplatte 1, wo der Chip 4 befestigt werden wird, genau festgelegt wird, bestimmt wird, wo der Ausrichtungsindikator auf der Leiterplatte 1 positioniert sein wird, und die Position der Hotspots relativ zum Ausrichtungsindikator verwendet wird, um zu bestimmen, wo Öffnungen 10-11 geschnitten werden müssen.
  • In jede in Schritt 102 ausgeschnittene Öffnung 10, 11 wird ein CVDD-Fenster 2 eingesetzt 103, wie in 3 gezeigt. CVDD-Fenster können durch Abscheiden einer CVDD-Folie und Schneiden der CVDD-Folie mit einem Laser gebildet werden. In einer Ausführungsform werden CVDD-Folien, die von Element Six aus Santa Clara, Kalifornien, hergestellt werden, verwendet, um CVDD-Fenster 2 zu bilden. Mit Hilfe einer Pick-and-Place-Vorrichtung wird das CVDD-Fenster 2 genau innerhalb jeder Öffnung positioniert. Es versteht sich, dass die Größe des CVDD-Fensters 2 kleiner ist als die Größe der Öffnung 10, 11, in die es platziert wird, sodass es in die Öffnung passt. Eine Platte (nicht gezeigt) kann unter der Leiterplatte 1 platziert werden, um das CVDD-Fenster an Ort und Stelle zu halten, bis der Prozess 100 abgeschlossen ist. Alternativ kann Klebstoff 77 auf die Ränder jedes CVDD-Fensters 2 aufgetragen werden, um jedes CVDD-Fenster 2 an den Rändern der jeweiligen Öffnung 10, 11 zu befestigen, wie in 16-18 dargestellt. In dieser Ausführungsform erstreckt sich der Klebstoff zwischen der Seitenfläche des CVDD-Fensters und der Seitenfläche der Leiterplatte 1 an der entsprechenden Öffnung 10, 11. Der Klebstoff wird vor den nachfolgenden Prozessschritten 104-109 ausgehärtet, um das CVDD-Fenster 2 während der nachfolgenden Prozessschritte 104-109 an Ort und Stelle zu halten.
  • In der Ausführungsform des Verfahrens 100 weisen alle CVDD-Fenster 2 zusammengenommen eine Grundfläche auf, die weniger als zwanzig Prozent der Grundfläche des Halbleiterchips beträgt. Es hat sich jedoch gezeigt, dass Hotspots in vielen Fällen weniger als zwei Prozent der Chipfläche bedecken. In diesen Ausführungsformen beträgt die Menge an CVDD-Fenstermaterial aller CVDD-Fenster 20 zusammengenommen von zwei bis vier Prozent der Chipfläche.
  • Wie in 4 gezeigt, wird eine Schicht aus Wärmeleitpaste 3 über den CVDD-Fenstern 2 aufgebracht 104. Die Wärmeleitpaste 3 kann eine Diamantpaste mit einer CVDD-Fracht von 70-90 % sein, wobei CVDD-Körner mit einer Größe von 0,5-1 µm in organischem Harz und Lösungsmittel getragen werden.
  • Im vorliegenden Ausführungsbeispiel ist über jedem CVDD-Fenster 2 eine Schicht aus Wärmeleitpaste mit einer Dicke von weniger als 40 µm aufgebracht. Durch das Aufbringen dieser Schicht aus Wärmeleitpaste 3 nur über jedem CVDD-Fenster 2 wird weniger von der relativ teuren Diamantpaste benötigt und gleichzeitig eine ausreichende Wärmeleitfähigkeit bereitgestellt, um wirksam Wärme vom Chip 4 zum darunterliegenden CVDD-Fenster 2 zu leiten. Die Wärmeleitpaste 3 könnte aber auch breiter um jedes CVDD-Fenster 2 herum aufgebracht sein oder sich lateral unter dem gesamten Halbleiterchip 4 erstrecken.
  • Wie in 5 gezeigt, wird der Halbleiterchip 4 über den CVDD-Fenstern platziert 105, sodass die CVDD-Fenster 2 unter den Hotspots liegen, wobei der Halbleiterchip 4 durch jeweilige Abschnitte der Wärmeleitpaste 3 von den CVDD-Fenstern 2 getrennt ist. Insbesondere ist, wie in 6 gezeigt, der Chip 4 so positioniert, dass ein CVDD-Fenster 2 unter dem Hotspot 14 liegt und ein zweites CVDD-Fenster unter dem Hotspot 15 liegt. Der Chip kann gegen die Schicht aus Wärmeleitpaste 3 gedrückt werden, sodass die Schicht aus Wärmeleitpaste 3 jegliche Hohlräume füllt und jegliche Luft zwischen einer unteren Oberfläche des Halbleiterchips 4 und einer oberen Oberfläche des CVDD-Fensters 2 (und der oberen Oberfläche der Leiterplatte 1) ausschließt, was bewirkt, dass sich die Schicht aus Wärmeleitpaste 3 lateral erstreckt, wie in 5, 6 gezeigt, und eine verringerte Dicke aufweist.
  • Bei der in 6 gezeigten Ausführungsform ist die Größe jedes CVDD-Fensters 2 größer als die Größe des entsprechenden Hotspots, sodass sich jedes CVDD-Fenster 2 unterhalb des darüberliegenden Hotspots erstreckt und diesen vollflächig umschließt. Insbesondere ist die laterale Ausdehnung des Hotspots 14 entlang der unteren Oberfläche des Halbleiterchips 4 in 6 kleiner als die laterale Ausdehnung der Wärmeleitpaste 3 dargestellt, sodass die gesamte Fläche der unteren Oberfläche des Halbleiterchips 4, die innerhalb des Hotspots 14 liegt, in direktem Kontakt mit der Wärmeleitpaste 3 steht. Die laterale Ausdehnung des CVDD-Fensters 2, die unter dem Hotspot 14 liegt, ist geringer als die laterale Ausdehnung der darüberliegenden Wärmeleitpaste 3, sodass die gesamte Fläche der oberen Oberfläche des CVDD-Fensters 2 in direktem Kontakt mit der Wärmeleitpaste 3 steht. Dadurch wird über die gesamte laterale Fläche des Hotspots 14 durch die untere Oberfläche des Chips 4 ein wärmeleitfähiger Pfad zum Abführen von Wärme geschaffen.
  • Ebenso ist die laterale Ausdehnung des Hotspots 15 entlang der unteren Oberfläche des Halbleiterchips 4 geringer als die laterale Ausdehnung der Wärmeleitpaste 3, sodass die gesamte Fläche der unteren Oberfläche des Halbleiterchips 4, die innerhalb des Hotspots 15 liegt, in direktem Kontakt mit der Wärmeleitpaste 3 steht. Außerdem ist die laterale Ausdehnung des CVDD-Fensters 2, das unter dem Hotspot 15 liegt, geringer als die laterale Ausdehnung der darüberliegenden Wärmeleitpaste 3, sodass die gesamte Fläche der oberen Oberfläche des CVDD-Fensters 2 in direktem Kontakt mit der Wärmeleitpaste 3 steht. Dadurch wird über die gesamte Fläche des Hotspots 15 ein wärmeleitfähiger Pfad zum Abführen von Wärme geschaffen.
  • In anderen Ausführungsformen können die CVDD-Fenster 2 kleiner als die Größe des darüberliegenden Hotspots 14, 15 sein und erstrecken sich somit lateral nicht über die laterale Ausdehnung des darüberliegenden Hotspots hinaus (z. B. die Grundfläche des CVDD-Fensters ist kleiner als die Grundfläche des entsprechenden Hotspots auf dem Halbleiterchip 4). In dieser Ausführungsform hat der wärmeleitfähige Pfad zum Abführen von Wärme nicht die gleiche laterale Ausdehnung wie der darüberliegende Hotspot, wird aber dennoch wirksam Wärme von dem darüberliegenden Hotspot abführen, solange die laterale Ausdehnung der Wärmeleitpaste den gesamten Hotspot bedeckt (z. B. sich lateral unter dem gesamten darüberliegenden Hotspot erstreckt). In anderen Ausführungsformen ist die Ausrichtung möglicherweise nicht perfekt, und Abschnitte des darüberliegenden Hotspots befinden sich möglicherweise nicht vollständig innerhalb der Grundfläche des CVDD-Fensters oder der Diamantpaste.
  • Zuleitungen werden an den Halbleiterchip und die Leiterplatte gelötet 106. In 7 sind die Zuleitungen 13 an den Chip 4 und die Leiterplatte 1 drahtgebondet 106, um den Chip 4 elektrisch mit der Leiterplatte 1 zu koppeln, wie in Bezug auf Schritt 106 erörtert. Dann wird optional ein Damm um den Chip 4 gebildet 107, der Bereich innerhalb des Damms wird mit Füllmaterial gefüllt 109 und es wird ein Härtungsprozess durchgeführt 109, um den Chip einzukapseln. In 8 ist um den Chip 4 herum ein Damm 17 aufgebaut und in 9 ist in den durch den Damm 17 definierten Bereich ein Füllmaterial 19 eingespritzt. In einer spezifischen Ausführungsform ist das Füllmaterial 19 Delo Monopox (z. B. könnte der Damm GE785 sein und das Füllmaterial könnte GE725 sein). Der Härtungsprozess könnte das Erwärmen auf 165 °C für 60 Minuten einschließen. In einer Ausführungsform ist das Dammmaterial ein adhäsives, wärmegehärtetes, thixotropes hochviskoses Epoxidgießharz mit einer Viskosität zwischen 55.000 und 860.000 mPa.s; und das Füllmaterial ein adhäsives, wärmegehärtetes, thixotropes, niedrigviskoses Epoxidgießharz mit einer Viskosität zwischen 2700 und 80.000 mPa.s.
  • Das Füllmaterial kann wärmeleitfähig sein, um die Kühlung des Chips 4 weiter zu erleichtern. In einer Ausführungsform ist das Füllmaterial 19 CVDD-Paste. Die CVDD-Paste kann das gleiche Material wie die CVDD-Paste 3 sein oder einen niedrigeren CVDD-Gehalt als die CVDD-Paste 3 aufweisen, um Kosten zu reduzieren.
  • Die fertiggestellte Plattenanordnung von 8, 9 schließt die Leiterplatte 1, Öffnungen 10, 11, die sich durch die Leiterplatte 1 erstrecken, und CVDD-Fenster 2 ein, die sich innerhalb der Öffnungen erstrecken. Die Schicht aus Wärmeleitpaste 3 erstreckt sich über jedes CVDD-Fenster 2 und den Halbleiterchip 4, der sich über die Schicht aus Wärmeleitpaste 3 erstreckt, sodass jeder Hotspot zumindest teilweise über einem CVDD-Fenster 2 liegt. Zuleitungen 13 erstrecken sich vom Halbleiterchip 4 zur Leiterplatte 1, um den Halbleiterchip 4 mit der Leiterplatte 1 elektrisch zu koppeln. In der in 9-10 gezeigten Ausführungsform verläuft der Damm 17 um den Chip 4 und das Füllmaterial 19 erstreckt sich innerhalb des Damms 17 und kapselt den Halbleiterchip 4 ein.
  • Nach Abschluss der Montage wird im Betrieb eine Kühlung auf die Unterseite der Platte angewendet, um die von den Hotspots 14, 15 übertragene Wärme durch den Wärmepfad abzuführen, der eine Schicht aus Wärmeleitpaste 3 und CVDD-Fenster 2 umfasst. Die Kühlung kann ein luftgekühltes System oder ein flüssigkeitsgekühltes (z. B. wassergekühltes) System sein.
  • In der in 1-9 dargestellten Ausführungsform sind CVDD-Fenster 2 gezeigt, deren Dicke gleich der Dicke der Leiterplatte 1 ist. Die CVDD-Fenster 2 können jedoch auch eine Dicke aufweisen, die größer als die Dicke der Leiterplatte 1 ist. In einer Ausführungsform, die in 16 dargestellt ist, schließt eine Anordnung 78 ein CVDD-Fenster 72 ein, das sich über der oberen Oberfläche der Leiterplatte 1 erstreckt.
  • In einer Ausführungsform, die in 17 dargestellt ist, schließt eine Anordnung 88 ein CVDD-Fenster 82 ein, das sich unter der unteren Oberfläche der Leiterplatte 1 erstreckt.
  • In einer Ausführungsform, die in 18 dargestellt ist, ist eine Anordnung 98 gezeigt, die ein CVDD-Fenster 92 einschließt, das sich sowohl über der oberen Oberfläche der Leiterplatte 1 als auch unter der unteren Oberfläche der ersten Leiterplatte erstreckt.
  • Ein Verfahren 200 zum Bilden einer Plattenanordnung ist in 11 so gezeigt, dass es das Analysieren 201 der thermischen Eigenschaften einer Vielzahl von Testhalbleiterchips im Nennbetrieb einschließt, um den Ort von Hotspots in dem Halbleiterchip zu identifizieren. Dieser Schritt kann auf dieselbe Weise wie Schritt 101 von 1 durchgeführt werden. In der in 13-15 gezeigten beispielhaften Ausführungsform wird Schritt 201 vor dem Montageprozess der Schritte 202-209 durchgeführt, um Hotspots 23 und 24 zu identifizieren. Es versteht sich, dass der Prozess des Identifizierens der Orte von Hotspots 23-24 auf einem Testchip vor dem Montageprozess durchgeführt wird und nicht notwendigerweise unter Verwendung des Halbleiterchips 40 bestimmt wird, der in dem Montageprozess verwendet wird.
  • Ein oder mehrere CVDD-Fenster werden an einer Wärmeleitplatte an Positionen angebracht 202, die den Orten der identifizierten Hotspots entsprechen.
  • In einer Ausführungsform, die in 12 dargestellt ist, wird Schritt 202 durch Anbringen von CVDD-Fenster(n) 20 an einer Oberfläche 61 der Wärmeleitplatte 60 durchgeführt. Die Wärmeleitplatte 60 kann eine Metallplatte, wie eine flache Nickel-Silber-Legierungsplatte, mit einer Dicke von 100 µm oder 200 µm sein. Die Wärmeleitplatte 60 kann auch wärmeleitfähige Keramik sein. In alternativen Ausführungsformen (nicht gezeigt) kann die Wärmeleitplatte 60 an den Rändern gekrümmt sein.
  • In der Ausführungsform von 12 wird Schritt 202 durch Abscheiden einer dünnen Goldschicht 62 über einer ersten Oberfläche des CVDD-Fensters 20 unter Verwendung von chemischer Gasphasenabscheidung (Chemical Vapor Deposition, CVD) durchgeführt. Da die Goldschicht so dünn ist, sind die Materialkosten für die Goldschicht nicht hoch. Anschließend wird Lötpaste 63 entweder auf die Oberfläche 61 der Wärmeleitplatte 60 oder auf die Goldschicht 62 aufgebracht und das CVDD-Fenster 20 wird so auf die Wärmeleitplatte 60 gelegt, dass sich die Lötpaste 63 zwischen der Goldschicht 62 und der Oberfläche 61 der Wärmeleitplatte 60 erstreckt. Zum Schmelzen der Lötpaste 63 wird ein Erwärmungsprozessschritt durchgeführt, bei dem das CVDD-Fenster 20 mit der Wärmeleitplatte 60 verlötet wird. Das Gold 62 und die Lötpaste 63 sorgen für eine hervorragende Wärmeleitfähigkeit zwischen der ersten Oberfläche jedes CVDD-Fensters 20 und der Oberfläche 61 der Wärmeleitplatte 60.
  • Alternativ kann Schritt 202 durchgeführt werden, indem wärmeleitfähiger Klebstoff aufgetragen wird (entweder auf die Oberfläche 61 der Wärmeleitplatte 60 oder auf eine erste Oberfläche des CVDD-Fensters 20), das CVDD-Fenster 20 gegen die Wärmeleitplatte 60 platziert wird und der Klebstoff ausgehärtet wird.
  • In der Ausführungsform des Verfahrens 200 weisen alle CVDD-Fenster 20 zusammengenommen eine Grundfläche auf, die weniger als zwanzig Prozent der Grundfläche des Halbleiterchips beträgt. Es hat sich jedoch gezeigt, dass Hotspots in vielen Fällen weniger als zwei Prozent der Chipfläche bedecken. In diesen Ausführungsformen beträgt die Menge an CVDD-Fenstermaterial aller CVDD-Fenster 20 zusammengenommen von zwei bis vier Prozent der Chipfläche.
  • Es wird eine Schicht aus Wärmeleitpaste aufgebracht 203. Die Wärmeleitpaste 30 kann das gleiche Material sein wie die in Schritt 104 aufgebrachte Wärmeleitpaste. In der vorliegenden Ausführungsform wird über jedem CVDD-Fenster 20, d. h. über einer zweiten Oberfläche jedes CVDD-Fensters 20, wobei die zweite Oberfläche jedes CVDD-Fensters 20 dessen erster Oberfläche gegenüberliegt, eine Schicht aus Wärmeleitpaste mit einer Dicke von weniger als 40 µm aufgebracht.
  • In der in 12-13 gezeigten Ausführungsform wird die Schicht aus Wärmeleitpaste 30 selektiv aufgebracht, sodass zumindest ein Abschnitt der zweiten Oberfläche 33 jedes CVDD-Fensters 20 mit der Schicht aus Wärmeleitpaste 30 überzogen ist oder in direktem Kontakt hiermit steht. Alternativ kann die Wärmeleitpaste 30 auf den Halbleiterchip 40 aufgebracht werden.
  • Der Halbleiterchip wird auf der Leiterplatte angebracht 204. Die in 13 gezeigte Ausführungsform zeigt den Halbleiterchip 40, der durch ein Ball Grid Array (BGA) 50 an der Leiterplatte 70 angebracht ist. BGA 50 koppelt den Halbleiterchip 40 elektrisch und physikalisch an die Leiterplatte 70.
  • Optional wird ein Damm um den Halbleiterchip herum gebildet 205. In der Ausführungsform von 13-14 wird ein Damm 21 gebildet, der um den Halbleiterchip 40 verläuft.
  • Die Wärmeleitplatte wird über dem Halbleiterchip platziert 206. Schritt 206 kann durchgeführt werden, indem die Wärmeleitplatte umgedreht wird, die Wärmeleitplatte relativ zu dem Chip genau ausgerichtet wird und die Wärmeleitplatte gegen den Chip gedrückt wird, sodass jedes CVDD-Fenster über einem entsprechenden Hotspot liegt.
  • Optional wird Füllmaterial 207 in den Damm eingespritzt und ein Härtungsprozess durchgeführt 208, um das Füllmaterial und das Dammmaterial zu härten. Schritt 205, 207 und 208 können die gleichen Materialien verwenden, wie sie in den Schritten 107-108 verwendet werden, und der Kapselungsprozess kann auf die gleiche Weise wie die Schritte 107-109 von 1 durchgeführt werden.
  • In der in 13 gezeigten Ausführungsform hat die Analyse von Schritt 201 Hotspots 23 und 24 identifiziert. Die Wärmeleitplatte 60 ist genau über dem Halbleiterchip 40 positioniert, sodass jedes CVDD-Fenster 20 über einem jeweiligen identifizierten Hotspot liegt. In der vorliegenden Ausführungsform wird die Wärmeleitplatte 60 gegen den Halbleiterchip 40 gedrückt, wie durch den Pfeil 22 gezeigt, um Druck auf die Schicht aus Wärmeleitpaste 30 zwischen dem CVDD-Fenster 20 und der Oberseite des Chips 40 auszuüben, was bewirkt, dass sich die Schicht aus Wärmeleitpaste 30 lateral erstreckt, wie in 14-15 gezeigt, und eine reduzierte Dicke aufweist.
  • In der in 14 gezeigten Ausführungsform ist jedes CVDD-Fenster 20 an der Wärmeleitplatte 60 befestigt und erstreckt sich lateral über einen entsprechenden Hotspot 23, 24 auf dem Halbleiterchip 40, und ein Abschnitt der Schicht aus Wärmeleitpaste 30 erstreckt sich unter jedem CVDD-Fenster 20 zwischen der zweiten Oberfläche des CVDD-Fensters 20 und der Oberseite des Halbleiterchips 40.
  • Der Hohlraum 26 wird entweder mit Luft gefüllt gelassen, wie in 14 gezeigt, oder er wird mit Füllmaterial 27 gefüllt, wie in 15 gezeigt. In der vorliegenden Ausführungsform ist das Füllmaterial 27 ein wärmeleitfähiges Material, wie eine Wärmeleitpaste 30, um das Kühlen des Chips 4 weiter zu erleichtern. In einer Ausführungsform ist das Füllmaterial 27 CVDD-Paste (z. B. das gleiche Material wie CVDD-Paste 3). In einer anderen Ausführungsform hat das Füllmaterial 27 einen niedrigeren CVDD-Gehalt als die CVDD-Paste 3, um Kosten zu reduzieren.
  • In der in 12-14 gezeigten Ausführungsform ist die Größe jedes CVDD-Fensters 20 größer als die Größe des jeweiligen darunterliegenden Hotspots 23, 24, sodass sich jedes CVDD-Fenster 20 über die gesamte Fläche des darunterliegenden Hotspots erstreckt und mit diesem in thermischem Kontakt steht. Die laterale Ausdehnung der Wärmeleitpaste 30 ist entlang der oberen Oberfläche des Halbleiterchips 40 größer als die laterale Ausdehnung des Hotspots 23, sodass die gesamte Fläche der oberen Oberfläche des Halbleiterchips 40, die innerhalb des Hotspots 23 liegt, in direktem Kontakt mit der Wärmeleitpaste 30 steht. Die laterale Ausdehnung des CVDD-Fensters 20, das über dem Hotspot 23 liegt, wird als kleiner als die laterale Ausdehnung der darunterliegenden Wärmeleitpaste 30 gezeigt, sodass die gesamte Fläche der zweiten Oberfläche 33 des CVDD-Fensters 20 in direktem Kontakt mit der Wärmeleitpaste 30 steht. Dadurch wird über die gesamte laterale Fläche des Hotspots 23 ein wärmeleitender Pfad zum Abführen von Wärme durch die obere Oberfläche des Chips 40 bereitgestellt, wobei der wärmeleitende Pfad Wärmeleitpaste 30 und CVDD-Fenster 20 zur Wärmeleitplatte 60 umfasst.
  • In ähnlicher Weise ist die laterale Ausdehnung des Hotspots 24 entlang der oberen Oberfläche des Halbleiterchips 40 geringer als die laterale Ausdehnung der darunterliegenden Wärmeleitpaste 30, sodass die gesamte Fläche der oberen Oberfläche des Halbleiterchips 40, die innerhalb des Hotspots 24 liegt, in direktem Kontakt mit der Wärmeleitpaste 30 steht. Außerdem ist die laterale Ausdehnung des CVDD-Fensters 20, das über dem Hotspot 24 liegt, geringer als die laterale Ausdehnung der darunterliegenden Wärmeleitpaste 30, sodass die gesamte Fläche der zweiten Oberfläche 33 des CVDD-Fensters 20 in direktem Kontakt mit der Wärmeleitpaste 30 steht. Dadurch wird über die gesamte Fläche des Hotspots 24 ein wärmeleitender Pfad zum Abführen von Wärme bereitgestellt, wobei der wärmeleitende Pfad Wärmeleitpaste 30 und CVDD-Fenster 20 zur Wärmeleitplatte 60 umfasst.
  • In der vorliegenden Ausführungsform weisen alle CVDD-Fenster 2 zusammengenommen eine Grundfläche auf, die weniger als zwanzig Prozent der Grundfläche des Halbleiterchips beträgt. Es hat sich gezeigt, dass Hotspots in vielen Fällen weniger als zwei Prozent der Chipfläche bedecken. In diesen Ausführungsformen kann die Menge an gekauftem CVDD-Fenstermaterial, die im Allgemeinen basierend auf der Seitenfläche des geschnittenen Materials verkauft wird, von zwei bis vier Prozent der Chipfläche betragen. Somit wird nur eine geringe Menge an CVDD-Material verwendet, was Materialkosten spart. Die Positionierung der CVDD-Fenster direkt über oder unter den Hotspots sorgt für die zur Kühlung der Hotspots notwendige Wärmeleitfähigkeit.
  • In einer Ausführungsform beträgt die Grundfläche jedes CVDD-Fensters 2 zwischen einem und fünf Prozent der Grundfläche des Chips.
  • Nach Abschluss der Montage wird im Betrieb die Oberseite der Metallplatte 60 gekühlt, um Wärme von den Hotspots 23, 24 abzuführen, die über den nun geschaffenen wärmeleitenden Pfad übertragen werden. Die Kühlung kann ein luftgekühltes System oder ein flüssigkeitsgekühltes (z. B. wassergekühltes) System sein.
  • 19 veranschaulicht eine Ausführungsform, welche Schritte 101-107 des Verfahrens 100 durchgeführt wurden. Anschließend wird eine zusätzliche Leiterplatte 91 über das Dammmaterial 17 gelegt, so dass sie mit dem Dammmaterial 17 in Kontakt steht. Der Härtungsprozess von Schritt 109 kann dann durchgeführt werden, um eine Mehrplattenanordnung zu bilden, die in 19 gezeigt ist. In dieser Ausführungsform ist der Hohlraum 18 zwischen Leiterplatte 1, zusätzlicher Leiterplatte 91 und Dammmaterial 17 mit Luft gefüllt. In der in 20 gezeigten Ausführungsform wird Schritt 108 so durchgeführt, dass der Hohlraum mit Füllmaterial 19 gefüllt wird, und Schritt 109 wird durchgeführt, um das Füllmaterial 19 auszuhärten. Das Füllmaterial 19 kann das gleiche Material sein wie das in Bezug auf 9 beschriebene Füllmaterial 19.
  • Die Verfahren 100 und 200 sind in den 1-19 als ein CVDD-Fenster 2, 20 mit einer rechteckigen Form aufweisend dargestellt. Es versteht sich jedoch, dass CVDD-Fenster 2, 20 andere Formen, wie abgerundete Formen, aufweisen könnten. In der in 21 gezeigten Ausführungsform sind CVDD-Fenster 2a und 2b gezeigt, die eine ovale Form aufweisen.
  • Obwohl die Beispiele zwei CVDD-Fenster 2, 20 zeigen, versteht es sich auch, dass ein einzelner Hotspot identifiziert werden kann, in welchem Fall ein einzelnes CVDD-Fenster 2 verwendet wird.
  • Eine Ausführungsform der vorliegenden Erfindung schließt eine Plattenanordnung ein, die Folgendes umfasst: eine Leiterplatte, eine Öffnung, die sich durch die erste Leiterplatte erstreckt; ein CVDD-Fenster, das sich innerhalb der Öffnung erstreckt; eine Schicht aus Wärmeleitpaste, die sich über das CVDD-Fenster erstreckt; einen Halbleiterchip, der sich über die Schicht aus Wärmeleitpaste erstreckt, sodass ein Hotspot auf dem Halbleiterchip über dem CVDD-Fenster liegt; und Zuleitungen, die sich von dem Halbleiterchip zu der Leiterplatte erstrecken, um den Halbleiterchip mit der Leiterplatte elektrisch zu koppeln.
  • Eine Ausführungsform der vorliegenden Erfindung zeigt eine Plattenanordnung umfassend: eine Leiterplatte; einen Halbleiterchip, der elektrisch mit der Leiterplatte gekoppelt ist; ein CVDD-Fenster; eine Schicht aus Wärmeleitpaste in direktem Kontakt mit einer ersten Oberfläche des CVDD-Fensters entlang der gesamten Ausdehnung der ersten Oberfläche des CVDD-Fensters und in direktem Kontakt mit dem Halbleiterchip, wobei die Schicht aus Wärmeleitpaste so positioniert ist, dass sie einen Hotspot auf dem Halbleiterchip bedeckt, wobei das CVDD-Fenster eine Grundfläche aufweist, die weniger als zwanzig Prozent der Grundfläche des Halbleiterchips beträgt; eine Wärmeleitplatte, die an eine zweite Oberfläche des CVDD-Fensters gebondet ist, wobei die zweite Oberfläche der ersten Oberfläche gegenüberliegt; und ein Ball Grid Array, das sich zwischen dem Halbleiterchip und der Leiterplatte erstreckt.
  • Wenngleich Ausführungsformen und Anwendungen dieser Erfindung gezeigt und beschrieben wurden, ist es für den Fachmann ersichtlich, dass viel mehr Modifikationen als die vorstehend erwähnten möglich sind, ohne von den hierin enthaltenen erfindungsgemäßen Konzepten abzuweichen. Die Erfindung darf daher außer im Sinne der beiliegenden Ansprüche nicht eingeschränkt werden.

Claims (20)

  1. Plattenanordnung umfassend: eine Leiterplatte; einen Halbleiterchip, der elektrisch mit der Leiterplatte gekoppelt ist; ein CVDD-(Chemical Vapor Deposition Diamond)-Fenster; und eine Schicht aus Wärmeleitpaste in direktem Kontakt mit einer ersten Oberfläche des CVDD-Fensters entlang der gesamten Ausdehnung der ersten Oberfläche des CVDD-Fensters und in direktem Kontakt mit dem Halbleiterchip, wobei die Schicht aus Wärmeleitpaste so positioniert ist, dass sie einen Hotspot auf dem Halbleiterchip bedeckt, wobei das CVDD-Fenster eine Grundfläche aufweist, die weniger als zwanzig Prozent der Grundfläche des Halbleiterchips beträgt.
  2. Plattenanordnung nach Anspruch 1, ferner umfassend eine Öffnung, die sich durch die Leiterplatte erstreckt, wobei sich das CVDD-Fenster innerhalb der Öffnung erstreckt.
  3. Plattenanordnung nach Anspruch 2, ferner umfassend Zuleitungen, die sich von dem Halbleiterchip zu der Leiterplatte erstrecken, um den Halbleiterchip mit der Leiterplatte elektrisch zu koppeln.
  4. Plattenanordnung nach Anspruch 3, ferner umfassend einen Damm, der sich um den Chip erstreckt, und Füllmaterial, das sich innerhalb des Damms erstreckt.
  5. Plattenanordnung nach Anspruch 3, ferner umfassend eine zusätzliche Leiterplatte und einen Damm, der sich um den Chip erstreckt, wobei die zusätzliche Leiterplatte an dem Damm befestigt ist, um die Leiterplatte mit der zusätzlichen Leiterplatte zu koppeln und eine Umhüllung innerhalb des Damms und zwischen der Leiterplatte und der zusätzlichen Leiterplatte zu bilden, wobei sich der Halbleiterchip und die Zuleitungen innerhalb der Umhüllung erstrecken.
  6. Plattenanordnung nach Anspruch 5, ferner umfassend Füllmaterial, das sich innerhalb der Umhüllung erstreckt.
  7. Plattenanordnung nach Anspruch 6, wobei das Füllmaterial Diamantpaste umfasst.
  8. Plattenanordnung nach Anspruch 2, wobei das CVDD-Fenster eine Dicke aufweist, die gleich der Dicke der Leiterplatte ist.
  9. Plattenanordnung nach Anspruch 2, wobei das CVDD-Fenster eine Dicke aufweist, die größer als eine Dicke der Leiterplatte ist, wobei sich das CVDD-Fenster über einer oberen Oberfläche der Leiterplatte erstreckt.
  10. Plattenanordnung nach Anspruch 2, wobei das CVDD-Fenster eine Dicke aufweist, die größer als eine Dicke der Leiterplatte ist, wobei sich das CVDD-Fenster unter einer unteren Oberfläche der Leiterplatte erstreckt.
  11. Plattenanordnung nach Anspruch 2, wobei das CVDD-Fenster eine Dicke aufweist, die größer als eine Dicke der Leiterplatte ist, wobei sich das CVDD-Fenster über einer oberen Oberfläche der Leiterplatte erstreckt und sich unter einer unteren Oberfläche der ersten Leiterplatte erstreckt.
  12. Plattenanordnung nach Anspruch 1, ferner umfassend eine Wärmeleitplatte, die an eine zweite Oberfläche des CVDD-Fensters gebondet ist, wobei die zweite Oberfläche der ersten Oberfläche gegenüberliegt.
  13. Plattenanordnung nach Anspruch 12, ferner umfassend ein Ball Grid Array, das sich zwischen dem Halbleiterchip und der Leiterplatte erstreckt.
  14. Plattenanordnung nach Anspruch 1, wobei das CVDD-Fenster über dem Hotspot auf dem Halbleiterchip liegt.
  15. Verfahren zum Bilden einer Plattenanordnung, umfassend: Identifizieren eines Orts eines Hotspots auf einem Halbleiterchip; Schneiden einer Öffnung in eine Leiterplatte, die dem Ort des identifizierten Hotspots entspricht; Einsetzen eines CVDD-(Chemical Vapor Deposition Diamond)-Fensters in die Öffnung; Aufbringen einer Schicht aus Wärmeleitpaste über dem CVDD-Fenster; und Platzieren des Halbleiterchips über der Schicht aus Wärmeleitpaste, sodass das CVDD-Fenster unter dem Hotspot liegt und sodass eine Oberfläche des Halbleiterchips in direktem Kontakt mit der Schicht aus Wärmeleitpaste steht.
  16. Verfahren nach Anspruch 15, ferner umfassend: Anbringen von Zuleitungen an dem Halbleiterchip und der ersten Leiterplatte, um den Chip mit der ersten Leiterplatte elektrisch zu koppeln.
  17. Verfahren nach Anspruch 16, ferner umfassend: Bilden eines Damms um den Halbleiterchip und Anbringen einer zusätzlichen Leiterplatte an dem Damm, um den Halbleiterchip innerhalb des Damms und zwischen der Leiterplatte und der zusätzlichen Leiterplatte einzuschließen.
  18. Verfahren nach Anspruch 17, ferner umfassend: Abgeben der Wärmeleitpaste innerhalb der Umhüllung.
  19. Verfahren zum Bilden einer Plattenanordnung, umfassend: Identifizieren eines Orts eines Hotspots auf einem Halbleiterchip; Anbringen eines CVDD-(Chemical Vapor Deposition Diamond)-Fensters auf einer Oberfläche einer wärmeleitfähigen Platte an einem Ort, der dem Ort des Hotspots auf dem Halbleiterchip entspricht; Aufbringen einer Schicht aus Wärmeleitpaste über dem angebrachten CVDD-Fenster; Befestigen eines Halbleiterchips an einer Leiterplatte auf derartige Weise, dass der Halbleiterchip elektrisch mit der Leiterplatte gekoppelt ist; und Platzieren der Wärmeleitplatte über dem Halbleiterchip, sodass die aufgetragene Schicht aus Wärmeleitpaste in Kontakt mit dem Halbleiterchip steht und sodass das CVDD-Fenster über dem Hotspot liegt.
  20. Verfahren nach Anspruch 19, ferner umfassend: Bilden eines Damms um den Halbleiterchip herum, sodass die platzierte Wärmeleitplatte und der gebildete Damm eine Umhüllung erzeugen, die den Halbleiterchip umgibt; und Abgeben von Füllmaterial innerhalb der Umhüllung.
DE112019007581.0T 2019-07-31 2019-11-28 Plattenanordnung mit CVDD-(Chemical Vapor Deposition Diamond)-Fenstern für den Wärmetransport Granted DE112019007581T5 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201962881334P 2019-07-31 2019-07-31
US62/881,334 2019-07-31
US16/569,252 2019-09-12
US16/569,252 US11189543B2 (en) 2019-07-31 2019-09-12 Board assembly with chemical vapor deposition diamond (CVDD) windows for thermal transport
PCT/GB2019/053365 WO2021019199A1 (en) 2019-07-31 2019-11-28 Board assembly with chemical vapor deposition diamond (cvdd) windows for thermal transport

Publications (1)

Publication Number Publication Date
DE112019007581T5 true DE112019007581T5 (de) 2022-04-07

Family

ID=69056077

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112019007581.0T Granted DE112019007581T5 (de) 2019-07-31 2019-11-28 Plattenanordnung mit CVDD-(Chemical Vapor Deposition Diamond)-Fenstern für den Wärmetransport

Country Status (4)

Country Link
US (2) US11189543B2 (de)
CN (1) CN114144876A (de)
DE (1) DE112019007581T5 (de)
WO (1) WO2021019199A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11189543B2 (en) 2019-07-31 2021-11-30 Microchip Technology Caldicot Limited Board assembly with chemical vapor deposition diamond (CVDD) windows for thermal transport
US11488888B2 (en) * 2019-11-08 2022-11-01 Microchip Technology Caldicot Limited Chemical vapor deposition diamond (CVDD) wires for thermal transport

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1482538A (en) * 1974-03-11 1977-08-10 Inst Sverkhtverdykh Material A Diamond paste
US20070081340A1 (en) * 2005-10-07 2007-04-12 Chung Huai-Ku LED light source module with high efficiency heat dissipation
US7779638B2 (en) 2005-12-27 2010-08-24 Intel Corporation Localized microelectronic cooling apparatuses and associated methods and systems
JP4654942B2 (ja) * 2006-02-28 2011-03-23 ミネベア株式会社 面状照明装置
US7806574B2 (en) * 2006-04-16 2010-10-05 Albeo Technologies, Inc. Thermal management of LED-based lighting systems
US20070295496A1 (en) 2006-06-23 2007-12-27 Hall David R Diamond Composite Heat Spreader
JP5142119B2 (ja) * 2006-09-20 2013-02-13 住友電装株式会社 放熱構造を備えたプリント基板の製造方法および該方法で製造されたプリント基板の放熱構造
JP2012247372A (ja) * 2011-05-30 2012-12-13 Nippon Mektron Ltd 圧力センサ及びその製造方法並びに圧力検出モジュール
US10165669B2 (en) * 2011-12-22 2018-12-25 Kyocera Corporation Wiring board and electronic device
US20160141232A1 (en) * 2014-11-19 2016-05-19 Cambridge Silicon Radio Limited Integrated circuit package
US10104759B2 (en) * 2016-11-29 2018-10-16 Nxp Usa, Inc. Microelectronic modules with sinter-bonded heat dissipation structures and methods for the fabrication thereof
US10269678B1 (en) 2017-12-05 2019-04-23 Nxp Usa, Inc. Microelectronic components having integrated heat dissipation posts, systems including the same, and methods for the fabrication thereof
US11189543B2 (en) 2019-07-31 2021-11-30 Microchip Technology Caldicot Limited Board assembly with chemical vapor deposition diamond (CVDD) windows for thermal transport

Also Published As

Publication number Publication date
CN114144876A (zh) 2022-03-04
WO2021019199A1 (en) 2021-02-04
US20210035883A1 (en) 2021-02-04
US20220028753A1 (en) 2022-01-27
US11538732B2 (en) 2022-12-27
US11189543B2 (en) 2021-11-30

Similar Documents

Publication Publication Date Title
DE69834064T2 (de) Montagestruktur einer Halbleiteranordnung und Verfahren zum Montieren einer Halbleiteranordnung
DE102006004788B4 (de) Halbleiterbauelement und Fertigungsverfahren für dieses
DE19921109B4 (de) Elektronikbauteil und Elektronikkomponente mit einem Keramikbauteilelement
DE69819216T2 (de) Freitragende Kugelverbindung für integrierte Schaltungschippackung
DE102014212376B4 (de) Halbleitervorrichtung
DE112004000564T5 (de) Leiterrahmenstruktur mit Öffnung oder Rille für einen Flipchip in a leaded molded package
DE19842590A1 (de) Verfahren zur Herstellung von Schaltungsanordnungen
DE112007001227T5 (de) Flip-Chip-MLP mit gefalteter Wärmesenke
DE102004052653A1 (de) Halbleitervorrichtung mit Metallplatten und Halbleiterchip
DE19959938A1 (de) Herstellungsverfahren einer eine Gehäusestruktur aufweisenden Halbleitervorrichtung und dadurch hergestellte Halbleitervorrichtung
DE10251248A1 (de) Leistungshalbleitervorrichtung
DE10236689A1 (de) Halbleitervorrichtung
DE102012224355A1 (de) Leistungsmodul
DE102008008141A1 (de) Leistungshalbleitermodul und Verfahren zu seiner Herstellung
DE102014221650A1 (de) Elektronisches bauelement, elektronisches gerät und verfahren zur herstellung des elektronischen bauelements
DE102004041088B4 (de) Halbleiterbauteil in Flachleitertechnik mit einem Halbleiterchip und Verfahren zu seiner Herstellung
DE112019007581T5 (de) Plattenanordnung mit CVDD-(Chemical Vapor Deposition Diamond)-Fenstern für den Wärmetransport
DE112004002702B4 (de) Verfahren zum Herstellen einer Halbleiterbaugruppe und Matrixbaugruppe
DE102015103897B4 (de) Leitungsrahmen mit Kühlerplatte, Verfahren zur Herstellung eines Leitungsrahmens mit Kühlerplatte, Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
EP0340520A2 (de) Anordnung zur konvektiven Kühlung von elektronischen Bauelementen, insbesondere von integrierten Halbleiterschaltungen
DE19752195A1 (de) Halbleiterelement mit einer Tragevorrichtung und einem Zuleitungsrahmen und einem damit verbundenen Halbleiterchip
DE102021006157A1 (de) Mehrfachsubstratgehäusesysteme und verwandte verfahren
DE102005015036B4 (de) Verfahren zur Montage eines Chips auf einer Unterlage
DE102016205174A1 (de) Vorhersage von halbleiterpackungs-verwerfung
DE3243689A1 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division