KR20130099877A - 다층 배선기판의 제조방법 - Google Patents

다층 배선기판의 제조방법 Download PDF

Info

Publication number
KR20130099877A
KR20130099877A KR1020130021255A KR20130021255A KR20130099877A KR 20130099877 A KR20130099877 A KR 20130099877A KR 1020130021255 A KR1020130021255 A KR 1020130021255A KR 20130021255 A KR20130021255 A KR 20130021255A KR 20130099877 A KR20130099877 A KR 20130099877A
Authority
KR
South Korea
Prior art keywords
prepreg
opening
electronic component
wiring board
semiconductor chip
Prior art date
Application number
KR1020130021255A
Other languages
English (en)
Inventor
겐지 스즈키
Original Assignee
니혼도꾸슈도교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니혼도꾸슈도교 가부시키가이샤 filed Critical 니혼도꾸슈도교 가부시키가이샤
Publication of KR20130099877A publication Critical patent/KR20130099877A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73259—Bump and HDI connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1536—Temporarily stacked PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(과제) 다층 배선기판에 내장되는 전자부품의 고장 발생을 억제한다.
(해결수단) 지지기판(60) 상에 절연층(21,22)과 도체층(12,13)을 교호로 적층한 적층체를 형성하는 공정과, 적층체의 표면 상에 형성됨과 아울러 시트 형상의 유리섬유에 레진을 함침시킨 프리프레그(64)의 개구부(641)에 반도체 칩(50)을 수용하는 공정과, 개구부(641) 내에 반도체 칩(50)이 수용되어 있는 상태에서 프리프레그(64)의 표면을 가열 및 가압하는 공정을 가진다.

Description

다층 배선기판의 제조방법{MANUFACTURING METHOD OF MULTILAYER WIRING BOARD}
본 발명은 복수의 절연층과 복수의 도체층을 교호로 적층하여 구성되는 다층 배선기판의 제조방법에 관한 것이다.
종래에 있어서, 절연층 상에 반도체 칩을 설치한 후에 이 반도체 칩을 덮도록 절연층을 더욱 형성함으로써, 반도체 칩을 내장하는 다층 배선기판을 제조하는 방법이 알려져 있다(예를 들면, 특허문헌 1을 참조).
특허문헌 1 : 일본국 특허공개 2006-339421호 공보
그러나, 상기 특허문헌 1에 기재된 기술에서는 반도체 칩을 덮도록 절연층을 형성할 때에 반도체 칩 상에 형성된 절연층에 의해 반도체 칩을 누르는 힘이 반도체 칩에 가해지기 때문에 다층 배선기판에 내장되는 반도체 칩의 고장률이 커질 우려가 있었다.
본 발명은 이러한 문제에 감안하여 이루어진 것으로서, 다층 배선기판에 내장되는 전자부품의 고장 발생을 억제하는 기술을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해서 이루어진 제 1 발명은, 복수의 절연층과 복수의 도체층을 교호로 적층하여 구성되는 다층 배선기판의 제조방법으로서,
지지기판 상에 적어도 1층의 절연층과 적어도 1층의 도체층을 교호로 적층한 적층체를 형성하는 제 1 공정과;
제 1 공정에 의해 형성된 적층체의 표면 상에 전자부품을 고정하는 제 2 공정과;
시트 형상의 유리섬유에 레진을 함침(含侵)시킨 프리프레그에 전자부품을 수용가능한 개구부를 형성하는 제 3 공정과;
제 2 공정에 의해 얹어 놓아진 전자부품이 개구부 내에 수용되도록 제 3 공정에 의해 개구부가 형성된 프리프레그를 적층체의 표면 상에 적층하는 제 4 공정과;
제 4 공정에 의해 적층체의 표면 상에 적층된 프리프레그의 표면을 가열 및 가압하는 제 5 공정;을 가지는 것을 특징으로 하는 다층 배선기판의 제조방법이다.
이와 같이 구성된 다층 배선기판의 제조방법에서는 제 2 공정에 있어서, 제 1 공정에 의해 형성된 적층체의 표면 상에 전자부품을 고정하고, 제 4 공정에 있어서, 전자부품을 수용가능한 개구부가 형성된 프리프레그를 적층체의 표면 상에 더욱 적층한다. 이로 인해, 프리프레그를 적층체의 표면 상에 적층하는 공정에 있어서, 프리프레그에 의해서 전자부품을 누르는 힘이 전자부품에 가해지지 않는다.
그 후에 제 5 공정에 있어서, 적층된 프리프레그의 표면을 가열 및 가압함으로써, 프리프레그 내의 레진이 용융하여 개구부 내에 흘러 들음으로써, 개구부 내에 레진이 충전된다. 이것에 의해, 전자부품이 프리프레그 내에 매립된다. 이 제 5 공정에서는 레진이 용융하여 개구부 내에 흘러 들음으로써 전자부품 상에 레진이 형성되기 때문에 프리프레그에 의해서 전자부품을 누르는 힘이 전자부품에 가해지지 않는다.
이상에 의하여, 프리프레그 내에 전자부품을 매립할 때에 프리프레그에 의해서 전자부품을 누르는 힘이 전자부품에 가해지지 않기 때문에 다층 배선기판에 내장되는 전자부품의 고장 발생을 억제할 수 있다.
또한, 제 3 공정에 있어서, 전자부품을 수용가능한 개구부를 프리프레그에 형성하고 있기 때문에 프리프레그 내에 있어서 전자부품의 상측에는 유리섬유가 배치되어 있지 않다. 이로 인해, 프리프레그 내에 매립된 전자부품과 프리프레그 상에 형성된 도체층을 전기적으로 접속하기 위한 비아 홀을 형성할 때에 프리프레그 내에 있어서 유리섬유와 같이 높은 강성을 가지는 재료를 관통시킬 필요가 없다.
또한, 제 1 발명의 다층 배선기판의 제조방법에 있어서, 제 1 공정에서는 적층체의 표면 상에 전자부품의 접속단자와 전기적으로 접속하기 위한 패드를 형성하고, 제 2 공정에서는 패드 상에 솔더 페이스트를 형성하고, 전자부품을 얹어 놓은 후, 솔더 페이스트를 리플로함으로써, 패드와 접속단자 사이에 공극이 형성되도록, 전자부품을 고정하도록 하여도 좋다.
이와 같이 구성된 다층 배선기판의 제조방법에서는 패드와 접속단자 사이에 공극이 형성되기 때문에 용융한 레진이 전자부품의 하측에도 흘러 든다. 이것에 의해, 프리프레그 내에 전자부품을 매립할 때에 전자부품의 전면(즉, 전자부품의 상면, 측면, 및 하면)을 레진으로 덮을 수 있다.
또한, 제 1 발명의 다층 배선기판의 제조방법에 있어서, 적층체의 적층방향에 직교하는 방향을 적층 직교방향으로서, 패드의 적층 직교방향을 따르는 길이는 적층체의 표면 상에 얹어 놓아져 있는 전자부품의 적층 직교방향을 따르는 길이보다도 짧게 하여도 좋다.
이와 같이 구성된 다층 배선기판의 제조방법에서는 용융한 레진이 전자부품의 하측으로 흘러들 때에 전자부품의 하측에 형성된 패드에 의해, 용융한 레진의 흐름이 막히는 상황의 발생을 억제할 수 있기 때문에 전자부품의 하측에 레진을 형성하기 쉽게 할 수 있다.
또한, 제 1 발명의 다층 배선기판의 제조방법에 있어서, 프리프레그의 표면에는 패터닝함으로써 도체층이 되는 금속층이 표면에 형성된 시트 형상의 유리섬유에 레진을 함침시킨 절연층이 적층되어 있으며, 제 5 공정에 있어서, 금속층을 통하여 프리프레그를 가열 및 가압하도록 하여도 좋다.
이와 같이 구성된 다층 배선기판의 제조방법에서는 프리프레그를 가열 및 가압한 후에 금속층을 패터닝함으로써, 다층 배선기판의 도체층으로서 이용한다. 이로 인해, 프리프레그를 가열 및 가압한 후에 금속층을 제거하고, 도체층을 더욱 적층하는 공정과 비교하여, 금속층만큼 금속재료를 절약할 수 있다.
또한, 상기 목적을 달성하기 위해서 이루어진 제 2 발명은, 복수의 절연층과 복수의 도체층을 교호로 적층하여 구성되는 다층 배선기판의 제조방법으로서,
지지기판 상에 적어도 1층의 절연층과 적어도 1층의 도체층을 교호로 적층한 적층체를 형성하는 제 1 공정과;
전자부품을 수용가능한 개구부를 가지며, 시트 형상의 유리섬유에 레진을 함침시킨 프리프레그를 적층체의 표면 상에 형성하는 제 6 공정과;
개구부 내에 전자부품을 수용하는 제 7 공정과;
프리프레그의 표면을 가열 및 가압하는 제 8 공정;을 가지는 것을 특징으로 하는 다층 배선기판의 제조방법이다.
이와 같이 구성된 다층 배선기판의 제조방법에서는 제 6 공정에 있어서, 전자부품을 수용가능한 개구부를 가지는 프리프레그를 적층체의 표면 상에 형성하고, 또한 제 7 공정에 있어서, 개구부 내에 전자부품을 수용한다. 이로 인해, 개구부 내에 전자부품을 수용하는 공정에 있어서, 프리프레그에 의해서 전자부품을 누르는 힘이 전자부품에 가해지지 않는다.
그 후에 제 8 공정에 있어서, 적층된 프리프레그의 표면을 가열 및 가압함으로써, 프리프레그 내의 레진이 용융하여 개구부 내에 흘러 들음으로써, 개구부 내에 레진이 충전된다. 이것에 의해, 전자부품이 프리프레그 내에 매립된다. 이 제 8 공정에서는 레진이 용융하여 개구부 내에 흘러 들음으로써 전자부품 상에 레진이 형성되기 때문에 프리프레그에 의해서 전자부품을 누르는 힘이 전자부품에 가해지지 않는다.
이상에 의하여, 프리프레그 내에 전자부품을 매립할 때에 프리프레그에 의해서 전자부품을 누르는 힘이 전자부품에 가해지지 않기 때문에 다층 배선기판에 내장되는 전자부품의 고장 발생을 억제할 수 있다.
또한, 제 2 발명의 다층 배선기판의 제조방법에 있어서, 제 6 공정은 프리프레그에 개구부를 형성하는 공정과, 적층체의 표면 상에 개구부를 가지는 프리프레그를 적층하는 공정을 포함하도록 하여도 좋고, 적층체의 표면 상에 프리프레그를 적층한 후에 프리프레그에 개구부를 형성하도록 하여도 좋다. 이것에 의해, 전자부품을 수용하기 위한 개구부를 가지는 프리프레그를 적층체의 표면 상에 형성할 수 있다.
도 1은 다층 배선기판(1)의 개략 구성을 나타내는 단면도
도 2는 반도체 칩(50)과 도체층(13)의 배치를 나타내는 사시도
도 3은 제 1 실시형태의 다층 배선기판(1)의 제조공정을 나타내는 제 1의 단면도
도 4는 제 1 실시형태의 다층 배선기판(1)의 제조공정을 나타내는 제 2의 단면도
도 5는 제 1 실시형태의 다층 배선기판(1)의 제조공정을 나타내는 제 3의 단면도
도 6은 제 1 실시형태의 다층 배선기판(1)의 제조공정을 나타내는 제 4의 단면도
도 7은 제 1 실시형태의 다층 배선기판(1)의 제조공정을 나타내는 제 5의 단면도
도 8은 제 1 실시형태의 다층 배선기판(1)의 제조공정을 나타내는 제 6의 단면도
도 9는 제 1 실시형태의 다층 배선기판(1)의 제조공정을 나타내는 제 7의 단면도
도 10은 제 2 실시형태의 다층 배선기판(1)의 제조공정을 나타내는 제 1의 단면도
도 11은 제 3 실시형태의 다층 배선기판(1)의 제조공정을 나타내는 제 1의 단면도
도 12는 제 3 실시형태의 다층 배선기판(1)의 제조공정을 나타내는 제 2의 단면도
≪제 1 실시형태≫
이하에 본 발명의 제 1 실시형태를 도면과 아울러 설명한다.
본 발명이 적용된 실시형태의 다층 배선기판(1)은 도 1에 나타낸 바와 같이 복수층(본 실시형태에서는 5층)의 도체층(11,12,13,14,15)과, 도체층(11~15)보다 1층 적은 층수(본 실시형태에서는 4층)의 절연층(21,22,23,24)이 적층방향(SD)을 따라서 교호로 적층되어 구성된다.
그리고, 다층 배선기판(1)을 구성하는 절연층(21,22,23,24) 내에는 각각 적층방향(SD)으로 연장하여 형성되는 비아도체(31,32,33,34)가 형성된다. 이것에 의해, 도체층(11,12,13,14)은 각각 도체층(12,13,14,15)과 전기적으로 접속된다.
또한, 절연층(21)을 협지하되 절연층(22)과는 반대측에 있어서 절연층(21)을 덮도록 솔더 레지스트층(41)이 적층됨과 아울러, 절연층(24)을 협지하되 절연층(23)과는 반대측에 있어서 절연층(24)을 덮도록 솔더 레지스트층(42)이 적층된다. 또한, 솔더 레지스트층(41,42)은 각각 도체층(11,15)이 배치되어 있는 영역에 개구부(410,420)가 형성된다.
또한, 다층 배선기판(1)을 구성하는 절연층(23) 내에는 반도체 칩(50)(본 실시형태에서는 적층 콘덴서)이 매립되어 있다.
또한, 도 2에 나타낸 바와 같이 반도체 칩(50)은 직육면체 형상으로 형성되어 있으며, 그 상면과 하면에 각각 접속단자(51)와 접속단자(52)가 형성되어 있다. 또한, 접속단자(51)는 비아도체(33)를 통하여 도체층(14)과 전기적으로 접속되며, 접속단자(52)는 솔더 페이스트(65)를 통하여 도체층(13)과 전기적으로 접속된다. 그리고, 접속단자(51) 및 접속단자(52)는 각각 직사각형 형상의 상면 및 하면의 단변(短邊)을 따라서 형성되어 있다. 또한, 접속단자(52)와 전기적으로 접속되는 도체층(13)은 반도체 칩(50)을 얹어 놓기 위한 패드이며, 반도체 칩(50)의 하면의 단변방향(D1)을 따르는 길이가 접속단자(52)보다도 짧게 되도록 형성되어 있다.
다음으로, 본 발명이 적용된 다층 배선기판(1)의 제조방법을 설명한다.
도 3에 나타낸 바와 같이 우선, 도체층(61)(본 실시형태에서는 구리)이 양면에 적층된 지지기판(60)을 준비한다. 지지기판(60)은 예를 들면 유리섬유에 에폭시 수지를 함침(含侵)시킨 판 형상 부재이며, 높은 강성을 가진다.
그리고, 지지기판(60)의 양면의 각각에 대하여, 도체층(61) 상에 접착제층인 프리프레그(62)를 통하여 박리 시트(63)를 배치한 상태로, 예를 들면 진공 열 프레스에 의해 박리 시트(63)를 지지기판(60)에 대해서 압착함으로써, 박리 시트(63)를 적층한다. 박리 시트(63)는 금속층(631)(본 실시형태에서는 구리)과 금속층(632)(본 실시형태에서는 구리)을 적층하여 구성되어 있다. 또한, 금속층(631)과 금속층(632) 사이에는 금속 도금(예를 들면 Cr도금)이 실시되어 있기 때문에 금속층(631)과 금속층(632)은 서로 박리 가능한 상태로 적층되어 있다.
다음으로, 지지기판(60)의 양면의 각각에 대하여, 박리 시트(63) 상에 감광성의 드라이 필름을 적층하고, 그 후에 노광 및 현상하고, 에칭을 더욱 실시함으로써, 박리 시트(63)의 외주 부분을 제거한다. 그 후, 박리 시트(63) 상의 드라이 필름을 에칭에 의해 제거한다.
또한, 지지기판(60)의 양면의 각각에 대하여, 박리 시트(63) 상에 필름 형상의 수지 재료(예를 들면 에폭시 수지)를 배치하고, 진공 하에 있어서 가압 가열함으로써 수지 재료를 경화시켜 절연층(21)을 형성한다. 이것에 의해, 박리 시트(63) 위와, 박리 시트(63)가 제거되어 있는 상기 외주 부분에 있어서의 프리프레그(62) 위가 절연층(21)에 피복된 상태가 된다.
그리고, 지지기판(60)의 양면의 각각에 대하여, 절연층(21)의 표면 상에 있어서의 소정의 위치에 레이저를 조사함으로써, 절연층(21) 내에 복수의 비아 홀(71)을 형성한다. 또한, 비아 홀(71)의 형성에 의해 비아 홀(71) 내에 생성된 스미어(smear)를 제거하기 위한 처리(디스미어 처리(desmear))를 실시한다. 그 후, 무전해도금을 실시함으로써, 절연층(21) 상에 얇은 무전해도금층(본 실시형태에서는 구리)을 형성한다. 그리고, 무전해도금층 상에 도체층(12)의 배선패턴에 대응하는 소정의 레지스트 패턴을 형성한다. 또한, 전기 도금을 실시함으로써, 레지스트에 덮이지 않은 영역에 도금층(본 실시형태에서는 구리)을 형성한다. 그 후, 불필요한 무전해도금층과 레지스트를 에칭에 의해 제거한다. 이것에 의해, 비아 홀(71) 내에 비아도체(31)가 형성됨과 아울러, 소정의 배선패턴을 가지는 도체층(12)이 형성된다.
또한, 절연층(21)과 도체층(12)과 비아도체(31)의 형성과 같은 공정을 이용함으로써, 절연층(21) 상에 절연층(22)과 도체층(13)과 비아도체(32)를 형성한다.
또한, 절연층(22) 상에 배치되어 있는 도체층(13)에 있어서, 후술하는 프리프레그(64)의 개구부(641) 내에 위치하고 있는 도체층(13)은 반도체 칩(50)의 하면에 형성된 접속단자(52)와 전기적으로 접속하기 위한 패드(131)를 형성하고 있다.
이로 인해, 패드(131) 상에 솔더 페이스트(65)를 도포한 후에 반도체 칩(50)을 패드(131) 상에 얹어 놓는다. 그리고, 솔더 페이스트(65)를 리플로 한다. 이것에 의해, 패드(131)와 접속단자(52) 사이에 공극이 형성되도록 반도체 칩(50)이 고정된다.
다음으로, 시트 형상의 유리섬유에 레진을 함침시킨 프리프레그(64)를 준비한다. 또한, 프리프레그(64)를 예를 들면 드릴, 펀칭, 또는 레이저 등으로 구멍을 형성함으로써, 반도체 칩(50)이 매립되는 소정의 위치에 반도체 칩(50)을 수용가능한 개구부(641)를 형성한다.
그 후, 개구부(641)가 형성되어 있는 프리프레그(64)를 절연층(22) 상에 적층한다. 이것에 의해, 절연층(22) 상에 적층된 프리프레그(64)의 개구부(641) 내에 반도체 칩(50)을 수용한다.
그 후, 도 4에 나타낸 바와 같이 프리프레그(64) 상에 표면에 금속층(66)이 형성된 시트 형상의 유리섬유에 레진을 함침시킨 절연층(642)을 적층한 후에 금속층(66)을 통하여 가압 가열(본 실시형태에서는 220℃, 90분)한다. 이것에 의해, 프리프레그(64) 내의 레진이 용융하여 개구부(641) 내에 흘러 들어, 도 5에 나타낸 바와 같이 개구부(641) 내에 레진이 충전된다. 따라서, 프리프레그(64) 및 절연층(642)은 절연층(23)에 상당한다.
다음으로, 금속층(66)의 표면 상에 있어서의 소정의 위치에 레이저를 조사함으로써, 도 6에 나타낸 바와 같이 금속층(66)을 관통하는 복수의 비아 홀(73)을 프리프레그(64){절연층(23)} 내에 형성한다. 그리고, 비아 홀(73) 내에 생성된 스미어를 제거하는 디스미어 처리를 실시한다. 그 후, 무전해도금을 실시함으로써, 비아 홀(73)의 내주면 상에 무전해도금층(본 실시형태에서는 구리)을 형성한다. 또한, 전기 도금을 실시함으로써, 도 7에 나타낸 바와 같이 금속층(66) 상에 도금층(67)(본 실시형태에서는 구리)이 형성됨과 아울러, 비아 홀(73) 내에 비아도체(33)가 형성된다.
그 후, 도금층(67) 상에 도체층(14)의 배선패턴에 대응하는 소정의 레지스트 패턴을 형성하고, 또한, 레지스트에 덮이지 않은 영역의 금속층(66) 및 도금층(67)을 에칭에 의해 제거한다. 이것에 의해, 도 8에 나타낸 바와 같이 소정의 배선패턴을 가지는 도체층(14)이 형성된다. 즉, 금속층(66) 및 도금층(67)은 도체층(14)에 상당한다.
또한, 절연층(21)과 도체층(12)과 비아도체(31)의 형성과 같은 공정을 이용함으로써, 절연층(23) 상에 절연층(24)과 도체층(15)과 비아도체(34)를 형성한다.
그리고, 에폭시 수지 등의 유기 수지 재료로 구성된 솔더 레지스트를 절연층(24)과 도체층(15)을 덮도록 도포한 후에 이 솔더 레지스트를 패터닝한다. 이것에 의해, 도체층(15)이 배치되어 있는 영역에 개구부(420)를 가지는 솔더 레지스트층(42)가 절연층(24) 상에 형성된다.
다음으로, 상기의 공정에 의해서 지지기판(60) 상에 박리 시트(63)와 도체층(12~15)과 절연층(21~24) 등이 적층된 적층체(2)를 박리 시트(63)의 외주 가장자리보다 약간 내측을 통과하고 또한, 적층방향(SD)에 평행한 절단선(CL)을 따라서 절단한다. 이것에 의해, 적층체(2)의 외주 부분이 제거됨으로써 박리 시트(63)의 외주부의 단면이 노출된다. 이로 인해, 박리 시트(63)의 외주부의 단면으로부터, 금속층(631)과 금속층(632)을 박리하는 것이 가능하게 된다.
그리고, 금속층(631)을 금속층(632)으로부터 박리함으로써, 도 9에 나타낸 바와 같이 금속층(632) 상에 도체층(12~15) 및 절연층(21~24) 등이 적층된 적층체(3)를 지지기판(60)으로부터 분리한다. 이것에 의해, 2개의 적층체(3)를 얻을 수 있다.
또한, 적층체(3)의 금속층(632) 상에 감광성의 드라이 필름을 적층하고, 그 후에 노광 및 현상하고, 에칭을 더욱 실시함으로써, 도 1에 나타낸 바와 같이 도체층(11)이 형성된다.
그리고, 에폭시 수지 등의 유기 수지 재료로 구성된 솔더 레지스트를 절연층(21)과 도체층(11)을 덮도록 도포한 후에 이 솔더 레지스트를 패터닝 한다. 이것에 의해, 도체층(11)이 배치되어 있는 영역에 개구부(410)를 가지는 솔더 레지스트층(41)이 절연층(21) 상에 형성되어 다층 배선기판(1)을 얻을 수 있다.
이와 같이 구성된 다층 배선기판(1)의 제조방법은 지지기판(60) 상에 절연층(21,22)과 도체층(12,13)을 교호로 적층한 적층체를 형성하는 제 1 공정과; 제 1 공정에 의해 형성된 적층체의 표면 상에 반도체 칩(50)을 고정하는 제 2 공정과; 시트 형상의 유리섬유에 레진을 함침시킨 프리프레그(64)에 반도체 칩(50)을 수용가능한 개구부(641)를 형성하는 제 3 공정과; 제 2 공정에 의해 얹어 놓아진 반도체 칩(50)이 개구부(641) 내에 수용되도록, 프리프레그(64)를 절연층(22) 상에 적층하는 제 4 공정과; 적층된 프리프레그(64)의 표면을 가열 및 가압하는 제 5 공정;을 가지는 것을 특징으로 한다.
이와 같이 구성된 다층 배선기판(1)의 제조방법에서는 프리프레그(64)에 개구부(641)가 형성되어 있기 때문에 프리프레그(64)를 절연층(22) 상에 적층하는 공정에 있어서, 프리프레그(64)에 의해서 반도체 칩(50)을 누르는 힘이 반도체 칩(50)에 가해지지 않는다.
그 후에 제 5 공정에 있어서, 적층된 프리프레그(64)의 표면을 가열 및 가압함으로써, 프리프레그(64) 내의 레진이 용융하여 개구부(641) 내에 흘러 들음으로써, 개구부(641) 내에 레진이 충전된다. 이것에 의해, 반도체 칩(50)이 프리프레그(64) 내에 매립된다. 이 제 5 공정에서는 레진이 용융하여 개구부(641) 내에 흘러 들음으로써 반도체 칩(50) 상에 레진이 형성되기 때문에 프리프레그(64)에 의해서 반도체 칩(50)을 누르는 힘이 반도체 칩(50)에 가해지지 않는다.
이상에 의하여, 프리프레그(64) 내에 반도체 칩(50)을 매립할 때에 프리프레그(64)에 의해서 반도체 칩(50)을 누르는 힘이 반도체 칩(50)에 가해지지 않기 때문에 다층 배선기판(1)에 내장되는 반도체 칩(50)의 고장 발생을 억제할 수 있다.
또한, 제 3 공정에 있어서, 반도체 칩(50)을 수용가능한 개구부(641)를 프리프레그(64)에 형성하고 있기 때문에 프리프레그(64) 내에 있어서 반도체 칩(50)의 상측에는 유리섬유가 배치되어 있지 않다. 이로 인해, 프리프레그(64) 내에 매립된 반도체 칩(50)과 프리프레그(64) 상에 형성된 도체층(14)을 전기적으로 접속하기 위한 비아 홀(73)을 형성할 때에 프리프레그(64) 내에 있어서 유리섬유와 같이 높은 강성을 가지는 재료를 관통시킬 필요가 없다.
또 제 2 공정에서는 패드(131) 상에 솔더 페이스트(65)를 형성하고, 반도체 칩(50)을 얹어 놓은 후, 솔더 페이스트(65)를 리플로함으로써, 패드(131)와 접속단자(52) 사이에 공극이 형성되도록 반도체 칩(50)을 고정한다. 이로 인해, 프리프레그(64)의 표면을 가열 및 가압함으로써 용융한 레진이 반도체 칩(50)의 하측에도 흘러 든다. 이것에 의해, 프리프레그(64) 내에 반도체 칩(50)을 매립할 때에 반도체 칩(50)의 전면(즉, 전자부품의 상면, 측면, 및 하면)을 레진으로 덮을 수 있다.
또한, 반도체 칩(50)을 얹어 놓기 위한 패드(131)는 반도체 칩(50)의 하면의 단변방향(D1)을 따르는 길이가 접속단자(52)보다도 짧게 되도록 형성되어 있다. 이것에 의해, 용융한 레진이 반도체 칩(50)의 하측으로 흘러들 때에 반도체 칩(50)의 하측에 형성된 패드(131)에 의해, 용융한 레진의 흐름이 막히는 상황의 발생을 억제할 수 있기 때문에 반도체 칩(50)의 하측에 레진을 형성하기 쉽게 할 수 있다.
또한, 프리프레그(64)의 표면에는 패터닝함으로써 도체층(14)이 되는 금속층(66)이 표면에 형성된 시트 형상의 유리섬유에 레진을 함침시킨 절연층(642)이 적층되어 있으며, 제 5 공정에 있어서, 금속층(66)을 통하여 프리프레그(64)를 가열 및 가압한다. 즉, 프리프레그(64)를 가열 및 가압한 후에 금속층(66)을 패터닝함으로써, 다층 배선기판(1)의 도체층(14)으로서 이용한다. 이로 인해, 프리프레그(64)를 가열 및 가압한 후에 금속층(66)을 제거하고, 도체층(14)을 더욱 적층하는 공정과 비교하여, 금속층(66)만큼 금속재료를 절약할 수 있다.
이상 설명한 실시형태에 있어서, 절연층(21,22)과 도체층(12,13)을 교호로 적층한 적층체는 본 발명에 있어서의 적층체; 반도체 칩(50)은 본 발명에 있어서의 전자부품; 프리프레그(64)는 본 발명에 있어서의 프리프레그; 개구부(641)는 본 발명에 있어서의 개구부; 패드(131)는 본 발명에 있어서의 패드; 반도체 칩(50)의 하면의 단변방향(D1)은 본 발명에 있어서의 적층 직교방향; 금속층(66)은 본 발명에 있어서의 금속층;이다.
≪제 2 실시형태≫
이하에 본 발명의 제 2 실시형태를 도면과 아울러 설명한다. 또한 제 2 실시형태에서는 제 1 실시형태와 다른 부분을 설명한다.
제 2 실시형태는 반도체 칩(50)을 프리프레그(64) 내에 수용하는 방법이 제 1 실시형태와 다르다.
즉, 도 10에 나타낸 바와 같이 개구부(641)가 형성되어 있는 프리프레그(64)를 절연층(22) 상에 적층한 후에 프리프레그(64)의 개구부(641) 내에 반도체 칩(50)을 수용한다(도 10의 화살표(Y1)를 참조). 또한, 패드(131) 상에 솔더 페이스트(65)를 도포한 후에 반도체 칩(50)을 패드(131) 상에 얹어 놓고, 솔더 페이스트(65)를 리플로한다. 이것에 의해, 패드(131)와 접속단자(52) 사이에 공극이 형성되도록 반도체 칩(50)이 고정된다. 이 후의 공정은 제 1 실시형태와 같다.
이와 같이 구성된 다층 배선기판(1)의 제조방법은 지지기판(60) 상에 절연층(21,22)과 도체층(12,13)을 교호로 적층한 적층체를 형성하는 제 1 공정과; 반도체 칩(50)을 수용가능한 개구부(641)를 가지며, 시트 형상의 유리섬유에 레진을 함침시킨 프리프레그(64)를 절연층(22) 상에 적층하는 제 6 공정과; 개구부(641) 내에 반도체 칩(50)을 수용하는 제 7 공정과; 프리프레그(64)의 표면을 가열 및 가압하는 제 8 공정;을 가지는 것을 특징으로 한다. 또한 제 6 공정은 프리프레그(64)에 개구부(641)를 형성하는 공정과, 절연층(22) 상에 개구부(641)를 가지는 프리프레그(64)를 적층하는 공정을 포함한다.
이와 같이 구성된 다층 배선기판(1)의 제조방법에서는 제 6 공정에 있어서, 반도체 칩(50)을 수용가능한 개구부(641)를 가지는 프리프레그(64)를 절연층(22) 상에 형성하고, 또한 제 7 공정에 있어서, 개구부(641) 내에 반도체 칩(50)을 수용한다. 이로 인해, 개구부(641) 내에 반도체 칩(50)을 수용하는 공정에 있어서, 프리프레그(64)에 의해서 반도체 칩(50)을 누르는 힘이 반도체 칩(50)에 가해지지 않는다.
그 후에 제 8 공정에 있어서, 적층된 프리프레그(64)의 표면을 가열 및 가압함으로써, 프리프레그(64) 내의 레진이 용융하여 개구부(641) 내에 흘러 들음으로써, 개구부(641) 내에 레진이 충전된다. 이것에 의해, 반도체 칩(50)이 프리프레그(64) 내에 매립된다. 이 제 8 공정에서는 레진이 용융하여 개구부(641) 내에 흘러 들음으로써 반도체 칩(50) 상에 레진이 형성되기 때문에 프리프레그(64)에 의해서 반도체 칩(50)을 누르는 힘이 반도체 칩(50)에 가해지지 않는다.
이상에 의하여, 프리프레그(64) 내에 반도체 칩(50)을 매립할 때에 프리프레그(64)에 의해서 반도체 칩(50)을 누르는 힘이 반도체 칩(50)에 가해지지 않기 때문에 다층 배선기판(1)에 내장되는 반도체 칩(50)의 고장 발생을 억제할 수 있다.
≪제 3 실시형태≫
이하에 본 발명의 제 3 실시형태를 도면과 아울러 설명한다. 또한 제 3 실시형태에서는 제 1 실시형태와 다른 부분을 설명한다.
제 3 실시형태는 반도체 칩(50)을 프리프레그(64) 내에 수용하는 방법이 제 1 실시형태와 다르다.
즉, 도 11에 나타낸 바와 같이 절연층(21)상에 절연층(22)과 도체층(13)과 비아도체(32)가 형성된 후에 프리프레그(64)를 절연층(22)상에 적층한다.
그 후, 도 12에 나타낸 바와 같이 반도체 칩(50)이 매립되는 소정의 위치에 반도체 칩(50)을 수용가능한 개구부(641)를 형성한다. 또한 본 실시형태에서는 예를 들면 레이저로 프리프레그(64)를 구멍을 형성함으로써 개구부(641)를 형성하고 있다.
그리고, 패드(131) 상에 솔더 페이스트(65)를 도포하고, 반도체 칩(50)을 패드(131) 상에 더욱 얹어 놓음으로써, 도 3에 나타낸 바와 같이 프리프레그(64)의 개구부(641) 내에 반도체 칩(50)을 수용한다. 그 후, 솔더 페이스트(65)를 리플로한다. 이것에 의해, 패드(131)와 접속단자(52) 사이에 공극이 형성되도록 반도체 칩(50)이 고정된다. 이 후의 공정은 제 1 실시형태와 같다.
이와 같이 구성된 다층 배선기판(1)의 제조방법은 지지기판(60)상에 절연층(21,22)과 도체층(12,13)을 교호로 적층한 적층체를 형성하는 제 1 공정과; 반도체 칩(50)을 수용가능한 개구부(641)를 가지며, 시트 형상의 유리섬유에 레진을 함침시킨 프리프레그(64)를 절연층(22) 상에 적층하는 제 6 공정과; 개구부(641) 내에 반도체 칩(50)을 수용하는 제 7 공정과; 프리프레그(64)의 표면을 가열 및 가압하는 제 8 공정;을 가지는 것을 특징으로 한다. 또한 제 6 공정은 절연층(22) 상에 프리프레그(64)를 적층한 후에 프리프레그(64)에 개구부(641)를 형성한다.
이와 같이 구성된 다층 배선기판(1)의 제조방법에서는 제 2 실시형태와 마찬가지로 프리프레그(64)가 절연층(22) 상에 형성되고, 또한, 프리프레그(64)에 개구부(641)가 형성된 상태로, 개구부(641) 내에 반도체 칩(50)을 수용한다. 이로 인해, 제 3 실시형태의 다층 배선기판(1)의 제조방법은 제 2 실시형태와 동일한 효과를 가진다.
이상, 본 발명의 일 실시형태에 대해 설명했지만, 본 발명은 상기 실시형태로 한정되는 것이 아니고, 본 발명의 기술적 범위에 속하는 한 여러 가지의 형태를 취할 수 있다.
1 - 다층 배선기판 11, 12, 13, 14, 15 - 도체층
21, 22, 23, 24 - 절연층 31, 32, 33, 34 - 비아도체
50 - 반도체 칩 51, 52 - 접속단자
60 - 지지기판 64 - 프리프레그
65 - 솔더 페이스트 66 - 금속층
131 - 패드 641 - 개구부
642 - 절연층

Claims (7)

  1. 복수의 절연층과 복수의 도체층을 교호로 적층하여 구성되는 다층 배선기판의 제조방법으로서,
    지지기판 상에 적어도 1층의 상기 절연층과 적어도 1층의 상기 도체층을 교호로 적층한 적층체를 형성하는 제 1 공정과;
    상기 제 1 공정에 의해 형성된 상기 적층체의 표면 상에 전자부품을 고정하는 제 2 공정과;
    시트 형상의 유리섬유에 레진을 함침(含侵)시킨 프리프레그에 상기 전자부품을 수용가능한 개구부를 형성하는 제 3 공정과;
    상기 제 2 공정에 의해 얹어 놓아진 상기 전자부품이 상기 개구부 내에 수용되도록 상기 제 3 공정에 의해 상기 개구부가 형성된 상기 프리프레그를 상기 적층체의 표면 상에 적층하는 제 4 공정과;
    상기 제 4 공정에 의해 상기 적층체의 표면 상에 적층된 상기 프리프레그의 표면을 가열 및 가압하는 제 5 공정;을 가지는 것을 특징으로 하는 다층 배선기판의 제조방법.
  2. 청구항 1에 있어서,
    상기 제 1 공정에서는 상기 적층체의 표면 상에 상기 전자부품의 접속단자와 전기적으로 접속하기 위한 패드를 형성하고,
    상기 제 2 공정에서는 상기 패드 상에 솔더 페이스트를 형성하고, 상기 전자부품을 얹어 놓은 후, 상기 솔더 페이스트를 리플로함으로써, 상기 패드와 상기 접속단자 사이에 공극이 형성되도록, 상기 전자부품을 고정하는 것을 특징으로 하는 다층 배선기판의 제조방법.
  3. 청구항 2에 있어서,
    상기 적층체의 적층방향에 직교하는 방향을 적층 직교방향으로서, 상기 패드의 상기 적층 직교방향을 따르는 길이는 상기 적층체의 표면 상에 얹어 놓아져 있는 상기 전자부품의 상기 적층 직교방향을 따르는 길이보다도 짧게 하는 것을 특징으로 하는 다층 배선기판의 제조방법.
  4. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
    상기 프리프레그의 표면에는 패터닝함으로써 상기 도체층이 되는 금속층이 표면에 형성된 시트 형상의 유리섬유에 레진을 함침시킨 절연층이 적층되어 있으며,
    상기 제 5 공정에 있어서, 상기 금속층을 통하여 상기 프리프레그를 가열 및 가압하는 것을 특징으로 하는 다층 배선기판의 제조방법.
  5. 복수의 절연층과 복수의 도체층을 교호로 적층하여 구성되는 다층 배선기판의 제조방법으로서,
    지지기판 상에 적어도 1층의 상기 절연층과 적어도 1층의 상기 도체층을 교호로 적층한 적층체를 형성하는 제 1 공정과;
    전자부품을 수용가능한 개구부를 가지며, 시트 형상의 유리섬유에 레진을 함침시킨 프리프레그를 상기 적층체의 표면 상에 형성하는 제 6 공정과;
    상기 개구부 내에 상기 전자부품을 수용하는 제 7 공정과;
    상기 프리프레그의 표면을 가열 및 가압하는 제 8 공정;을 가지는 것을 특징으로 하는 다층 배선기판의 제조방법.
  6. 청구항 5에 있어서,
    상기 제 6 공정은
    상기 프리프레그에 상기 개구부를 형성하는 공정과,
    상기 적층체의 표면 상에 상기 개구부를 가지는 상기 프리프레그를 적층하는 공정을 포함하는 것을 특징으로 하는 다층 배선기판의 제조방법.
  7. 청구항 5에 있어서,
    상기 제 6 공정은
    상기 적층체의 표면 상에 상기 프리프레그를 적층한 후에 상기 프리프레그에 상기 개구부를 형성하는 것을 특징으로 하는 다층 배선기판의 제조방법.

KR1020130021255A 2012-02-29 2013-02-27 다층 배선기판의 제조방법 KR20130099877A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2012-044145 2012-02-29
JP2012044145 2012-02-29
JP2012266357A JP2013211519A (ja) 2012-02-29 2012-12-05 多層配線基板の製造方法
JPJP-P-2012-266357 2012-12-05

Publications (1)

Publication Number Publication Date
KR20130099877A true KR20130099877A (ko) 2013-09-06

Family

ID=49001265

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130021255A KR20130099877A (ko) 2012-02-29 2013-02-27 다층 배선기판의 제조방법

Country Status (4)

Country Link
US (1) US9179553B2 (ko)
JP (1) JP2013211519A (ko)
KR (1) KR20130099877A (ko)
TW (1) TWI519223B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150102504A (ko) * 2014-02-28 2015-09-07 삼성전기주식회사 임베디드 기판 및 임베디드 기판의 제조 방법
KR20160090648A (ko) * 2015-01-22 2016-08-01 삼성전기주식회사 임베디드 기판 및 임베디드 기판의 제조 방법
KR20190142793A (ko) * 2018-06-18 2019-12-30 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9627338B2 (en) * 2013-03-06 2017-04-18 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming ultra high density embedded semiconductor die package
US10219384B2 (en) 2013-11-27 2019-02-26 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Circuit board structure
AT515101B1 (de) 2013-12-12 2015-06-15 Austria Tech & System Tech Verfahren zum Einbetten einer Komponente in eine Leiterplatte
US11523520B2 (en) * 2014-02-27 2022-12-06 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method for making contact with a component embedded in a printed circuit board
TWI624018B (zh) * 2014-08-04 2018-05-11 恆勁科技股份有限公司 封裝結構及其製法
JP6778667B2 (ja) * 2017-08-30 2020-11-04 京セラ株式会社 印刷配線板およびその製造方法
CN110769598B (zh) * 2018-07-27 2021-11-16 宏启胜精密电子(秦皇岛)有限公司 内埋式电路板及其制作方法
WO2021146894A1 (zh) * 2020-01-21 2021-07-29 鹏鼎控股(深圳)股份有限公司 内埋电子元件的电路板及制作方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3357781B2 (ja) * 1996-03-19 2002-12-16 株式会社東芝 半導体素子搭載用基板および半導体素子搭載基板および半導体素子の基板搭載方法
JP2000286365A (ja) * 1999-03-30 2000-10-13 Mitsubishi Gas Chem Co Inc 極薄ｂｇａタイプ半導体プラスチックパッケージ用プリント配線板
TW511415B (en) * 2001-01-19 2002-11-21 Matsushita Electric Ind Co Ltd Component built-in module and its manufacturing method
JP4378511B2 (ja) 2002-07-25 2009-12-09 大日本印刷株式会社 電子部品内蔵配線基板
JP2004119550A (ja) * 2002-09-25 2004-04-15 Renesas Technology Corp 半導体装置およびその製造方法
FI115601B (fi) * 2003-04-01 2005-05-31 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli
FI117814B (fi) * 2004-06-15 2007-02-28 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
FI117812B (fi) * 2004-08-05 2007-02-28 Imbera Electronics Oy Komponentin sisältävän kerroksen valmistaminen
JP2006324567A (ja) 2005-05-20 2006-11-30 Matsushita Electric Ind Co Ltd 部品内蔵基板とその製造方法
JP4016039B2 (ja) 2005-06-02 2007-12-05 新光電気工業株式会社 配線基板および配線基板の製造方法
JP5114041B2 (ja) * 2006-01-13 2013-01-09 日本シイエムケイ株式会社 半導体素子内蔵プリント配線板及びその製造方法
JP4635033B2 (ja) * 2007-08-21 2011-02-16 新光電気工業株式会社 配線基板の製造方法及び電子部品実装構造体の製造方法
JP4784586B2 (ja) 2007-10-25 2011-10-05 パナソニック株式会社 部品内蔵プリント配線基板および部品内蔵プリント配線基板の製造方法
CN101683004B (zh) * 2008-03-27 2012-10-17 揖斐电株式会社 多层印刷线路板的制造方法
KR100926657B1 (ko) 2008-04-22 2009-11-17 대덕전자 주식회사 웨이퍼 레벨 패키지 된 인쇄회로기판 및 제조 방법
JP5505307B2 (ja) * 2008-10-06 2014-05-28 日本電気株式会社 機能素子内蔵基板及びその製造方法、並びに電子機器
JP2011138869A (ja) 2009-12-28 2011-07-14 Ngk Spark Plug Co Ltd 多層配線基板の製造方法及び多層配線基板
JP5302927B2 (ja) 2010-03-31 2013-10-02 日本特殊陶業株式会社 多層配線基板の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150102504A (ko) * 2014-02-28 2015-09-07 삼성전기주식회사 임베디드 기판 및 임베디드 기판의 제조 방법
KR20160090648A (ko) * 2015-01-22 2016-08-01 삼성전기주식회사 임베디드 기판 및 임베디드 기판의 제조 방법
KR20190142793A (ko) * 2018-06-18 2019-12-30 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법

Also Published As

Publication number Publication date
JP2013211519A (ja) 2013-10-10
US20130219712A1 (en) 2013-08-29
US9179553B2 (en) 2015-11-03
TW201343036A (zh) 2013-10-16
TWI519223B (zh) 2016-01-21

Similar Documents

Publication Publication Date Title
KR20130099877A (ko) 다층 배선기판의 제조방법
KR101969174B1 (ko) 배선판 및 그 제조 방법
JP5121942B2 (ja) フレックスリジッド配線板及びその製造方法
WO2010007704A1 (ja) フレックスリジッド配線板及び電子デバイス
WO2010013366A1 (ja) フレックスリジッド配線板及びその製造方法
KR101283821B1 (ko) 인쇄회로기판의 제조 방법
US9756735B2 (en) Method for manufacturing printed wiring board
WO2009118935A1 (ja) フレックスリジッド配線板及びその製造方法
JP5698377B2 (ja) 部品内蔵基板の製造方法及びこの方法を用いて製造した部品内蔵基板
KR20130135097A (ko) 전자 부품 내장 기판 및 그 제조 방법
US9578749B2 (en) Element embedded printed circuit board and method of manufacturing the same
US20130220691A1 (en) Multilayer wiring substrate and method of manufacturing the same
KR20110081898A (ko) 배선판 및 그의 제조 방법
KR101470706B1 (ko) 다층 배선기판의 제조방법
KR102356810B1 (ko) 전자부품내장형 인쇄회로기판 및 그 제조방법
KR101417264B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2019121766A (ja) プリント配線板およびその製造方法
JP6870184B2 (ja) プリント回路基板及びプリント回路基板の製造方法
KR101580472B1 (ko) 회로기판 제조방법
JP5761404B2 (ja) 電子部品内蔵配線基板の製造方法
KR20120028566A (ko) 캐리어 부재 및 이를 이용한 인쇄회로기판의 제조방법
JP6387226B2 (ja) 複合基板
JP5198302B2 (ja) 配線基板の製造方法
US20150366081A1 (en) Manufacturing method for circuit structure embedded with electronic device
JP2014192224A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right