CN205992529U - 光电传感器封装件、半成品 - Google Patents

光电传感器封装件、半成品 Download PDF

Info

Publication number
CN205992529U
CN205992529U CN201621076660.9U CN201621076660U CN205992529U CN 205992529 U CN205992529 U CN 205992529U CN 201621076660 U CN201621076660 U CN 201621076660U CN 205992529 U CN205992529 U CN 205992529U
Authority
CN
China
Prior art keywords
chip
substrate
light
layer
package part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201621076660.9U
Other languages
English (en)
Inventor
申亚琪
王建国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Jieyanxin Electronic Technology Co ltd
Original Assignee
Suzhou Jieyanxin Nano Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Jieyanxin Nano Technology Co Ltd filed Critical Suzhou Jieyanxin Nano Technology Co Ltd
Priority to CN201621076660.9U priority Critical patent/CN205992529U/zh
Application granted granted Critical
Publication of CN205992529U publication Critical patent/CN205992529U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Light Receiving Elements (AREA)

Abstract

本实用新型揭示了光电传感器封装件、半成品，包括带有信号引出端的基板，基板上固定有与其通信的控制存储类芯片、发光芯片、光敏接收芯片以及阻容器件；发光芯片的发光区和光敏接收芯片的光接收区上分别设置有光透胶层，光透胶层的顶面为平面且其与所述基板上设置的包裹控制存储类芯片、发光芯片、光敏接收芯片、阻容器件以及它们与基板连接的金线的不透光塑封层的顶面重合。本实用新型通过设置特殊的不透光塑封层实现发光芯片和光敏接收芯片的隔离并且避免了外界光源对光敏元件的干扰，并且通过准确的控制光透胶层的顶面形状和高度，保证了产品的信赖度和可靠性；同时，能够各部件的高度集成，整个封装件的尺寸大大减小。

Description

光电传感器封装件、半成品
技术领域
本实用新型涉及封装件、第一半成品、第二半成品、第三半成品，尤其涉及一种光电传感器封装件、第一半成品、第二半产品、第三半成品。
背景技术
公知的光电心率传感器是由独立封装的发光 LED 与独立封装的光敏三极管组成；由于发光 LED 与光敏三极管是两个完全独立的封装， 在应用时两个封装的安装距离太近不能安装，太远占据的空间位置就会很大， 同时光信号就会衰减很大。
在两个封装的安装过程中每次都会有误差， 所以每个封装的最终安装位置都会有一定的偏差， 位置的偏差就直接影响受光的角度， 受光的角度不能保持一致光信号就会有衰减， 光信号有衰减灵敏度就会变低， 精准度也会降低一致性也会不好。
由于光敏三极管敏感光谱的广谱特性， 决定了它对很多光谱都会有很高的响应，从而在使用的过程中很多光谱都会对光敏三极管产生很多的干扰。 因此由独立封装的发光 LED 与独立封装的光敏三极管组成的光电传感器在应用的过程中经常会有测试不准确的问题。 产品的精准度低、灵敏度低、一致性不好、抗干扰能力差、 可靠性也不能保证， 给后端应用企业造成很大的设计投入和终端产品的成本压力， 给智能手表、智能手环、智能手机、便携医疗仪器等产业造成很多负面的影响。
而采用板级组装类做法时，所用元器件仍然是单个封装的个体，这种组装方法虽然操作简单，但是外形尺寸大，同时也存在上述的测量精准度低、一致性差、抗干扰能力差和可靠性不高等问题。
而在国外，目前主流的封装做法是在塑封壳体内进行二次封装，如附图1、附图2所示，即：首先将不需要发光和接收光的元件，如控制、存储类芯片以及阻容器件等封装在一个壳体内，并在需要发光和接收光的区域预留出腔体以及在发光和接收光的区域之间设置隔离挡块，然后，在腔体中将发光芯片和光敏接收芯片进行表贴、金线键合并在发光芯片和光敏接收芯片上封光透胶形成光透胶层。
但是，采用这种方法的加工流程繁琐，加工模具复杂，封装成本高，不适合进行一次性批量封装，封装效率低；并且，由于在封装前先形成壳体，因此最终封装得到的产品的尺寸相对较大。
同时，由于光透胶层的厚度和胶量的控制复杂，难度较大，因此不能保证光透胶层对发光芯片和光敏接收芯片的有效保护；同时，由于点胶后形成的光透胶层的形状、厚度无法有效的控制且没有有效的后续处理，因此无法充分控制发光芯片发出的光线的传播方向，从而导致光电传感器的信赖度降低。
这些问题给后端应用企业造成很大的设计投入和成本压力， 一定程度上限制了光电传感器在智能手表、智能手环、智能手机、便携医疗仪器等产品上的广泛应用。
实用新型内容
本实用新型的目的之一就是为了解决现有技术中存在的上述问题，提供一种便于一体封装且具有平整光透胶层顶面的光电传感器封装件及半成品。
本实用新型的目的通过以下技术方案来实现：
光电传感器封装件，包括带有信号引出端的基板，所述基板上固定有与其通信的控制存储类芯片、发光芯片、光敏接收芯片以及阻容器件；所述发光芯片的发光区和光敏接收芯片的光接收区上分别设置有光透胶层，所述光透胶层的顶面为平面且其与所述基板上设置的包裹所述控制存储类芯片、发光芯片、光敏接收芯片、阻容器件以及它们与所述基板连接的金线的不透光塑封层的顶面重合。
优选的，所述的光电传感器封装件，其中：所述基板是树脂基板或陶瓷基板。
优选的，所述的光电传感器封装件，其中：所述控制存储类芯片中的控制芯片为倒装芯片。
优选的，所述的光电传感器封装件，其中：所述不透光塑封层为黑色环氧塑封料层。
光电传感器封装件第一半成品，包括带有信号引出端的基板，所述基板上固定有与其通信的控制存储类芯片、发光芯片、光敏接收芯片以及阻容器件；所述发光芯片的发光区和光敏接收芯片的光接收区上分别设置有光透胶层，所述光透胶层的顶点高度大于所述控制存储类芯片、发光芯片、光敏接收芯片、阻容器件与基板连接的金线的弧顶高度；所述基板的顶面设置有包裹所述控制存储类芯片、发光芯片、光敏接收芯片、阻容器件以及光透胶层的不透光塑封层。
光电传感器封装件第二半成品，包括一组通过公共基板连接成一体的光电传感器封装件第一半成品，所述公共基板划分为与所述光电传感器封装件第一半成品数量相等的基板。
优选的，所述的光电传感器封装件第二半成品，其中：每个所述光电传感器封装件第一半成品的不透光塑封层一体注塑成型。
光电传感器封装件第二半成品，包括若干个上述的光电传感器封装件，它们通过公共基板连接成一体，且它们的不透光塑封层一体塑封成型。
本实用新型技术方案的优点主要体现在：
本实用新型设计精巧，结构简单，通过设置特殊的不透光塑封层实现发光芯片和光敏接收芯片的隔离并且避免了外界光源对光敏元件的干扰，并且通过准确的控制光透胶层的顶面形状和高度，能够有效控制光线的传播方向，保证了产品的信赖度和可靠性；同时，本实用新型能够实现各芯片和部件的高度集成，整个封装件的尺寸大大减小。
本实用新型采用一次性封装，并且由于多个光电传感器封装件的不透光塑封层可以一次性注塑成型并进行研磨，因此便于进行批量生产，方便规模化量产，从而能够大大提高加工效率。
本实用新型的封装工艺简单，流程简洁，加工模具简单，只需要采用常规的表贴、倒装以及金线键合等工艺，降低了加工的难度，降低企业的加工成本。
附图说明
图1 、图2是背景技术中的国外封装工艺的结构示意图；
图3是本实用新型中封装件的结构示意图；
图4是本实用新型中半成品的结构示意图；
图5是本实用新型中第一半成品的结构示意图；
图6是本实用新型第二半成品的结构示意图。
具体实施方式
本实用新型的目的、优点和特点，将通过下面优选实施例的非限制性说明进行图示和解释。这些实施例仅是应用本实用新型技术方案的典型范例，凡采取等同替换或者等效变换而形成的技术方案，均落在本实用新型要求保护的范围之内。
本实用新型揭示的光电传感器封装件，如附图3所示，包括基板1，所述基板1可以是已知的各种材质的PCB电路板，如树脂基板或陶瓷基板；所述基板1的地步设置有信号引出端2，所述信号引出端2可以是各种具有良好导电性能的金属，优选是锡球或金球。
如附图3所示，所述基板1上还间隙固定有与其通信的控制存储类芯片3、发光芯片4、光敏接收芯片5以及阻容器件6；其中所述控制存储类芯片是指存储类芯片31和控制类芯片32，其中控制类芯片31为倒装芯片，通过焊球与基板1连接通信，存储类芯片32通过常规的引线键合工艺实现与基板1的连接通信；所述发光芯片4、光敏接收芯片5分别通过引线键合工艺实现与基板1的连接通信。
并且，所述发光芯片4的发光区和光敏接收芯片5的光接收区上分别设置有光透胶层7，当然在其他实施了中所述光透胶层7也可以整个覆盖所述发光芯片4和光敏接收芯片5。
同时，所述光透胶层7的顶面8为平面且所述顶面8与所述基板1上设置的包裹所述控制存储类芯片3、发光芯片4、光敏接收芯片5、阻容器件6以及它们与所述基板1连接的金线9的不透光塑封层10的顶面重合，从而使所述发光芯片4发出的光能够透过其上方的光透胶层7从而照射到目标物上，且所述光敏接收芯片5能够接收透过其上方的光透胶层7反射进的光。
所述不透光塑封层10用于对所述控制存储类芯片3、发光芯片4、光敏接收芯片5、阻容器件6以及它们与所述基板1连接的金线9进行防护，目前以环氧树脂、酚醛树脂、有机硅树脂和不饱和聚酯树脂最为常用，优选为环氧树脂塑封胶，并在其中添加氧化硅、氧化铝等填充料，以改善包封料的强度、电性能、粘度等性能，并提升封装结构的热机械可靠性，包封材料包封、固化完成后，呈固体状的不透光塑封层，可以起到防水、防潮、防震、防尘、绝缘、散热等作用；同时为了实现发光芯片4和光敏接收芯片5的隔离，所述不透光塑封层10优选为黑色环氧塑封料层，当然其也可以是其他可行的材料，在此不再赘述。
进一步，本实用新型还揭示了一种光电传感器封装件第一半成品，如附图4所示，其包括带有信号引出端2的基板1，所述基板1上固定有与其通信的控制存储类芯片3、发光芯片4、光敏接收芯片5以及阻容器件6；所述发光芯片4的发光区和光敏接收芯片5的光接收区上分别设置有光透胶层7，所述光透胶层7的顶点高度大于所述控制存储类芯片3、发光芯片4、光敏接收芯片5、阻容器件6与基板1连接的金线9 的弧顶高度；所述基板1的顶面设置有包裹所述控制存储类芯片3、发光芯片4、光敏接收芯片5、阻容器件6以及光透胶层7的不透光塑封层10。
并且，本实用新型还揭示了光电传感器封装件第二半成品，如附图5所示，包括一组通过公共基板12连接成一体的所述光电传感器封装件第一半成品11，所述公共基板12划分为与所述光电传感器封装件第一半成品光电传感器封装件第一半成品11数量相等的基板1，每个所述光电传感器封装件第一半成品11的不透光塑封层10一体注塑成型。
更进一步，本实用新型揭示了光电传感器封装件第三半成品，如附图6所示，其包括若干个上述的光电传感器封装件13，它们通过公共基板12连接成一体，且它们的不透光塑封层10一体塑封成型。
并且，由于本实用新型的光电传感器封装件的结构特征，因此便于将多个光电传感器封装件的元器件布置在一块大的基板上，并在整个大的基板上整体塑封形成不透光塑封层以及对不透光塑封层的整体研磨，从而本实用新型还揭示了一种光电传感器封装件的批量加工方法，包括如下步骤：
S1，按照指定布局方式，在公共基板12的每个基板1上表贴阻容器件6、控制存储类芯片3、发光芯片4和光敏接收芯片5并通过金线实现它们的通信。
详细的，先将所述阻容器件6表贴到所述基板1上；然后，将控制类芯片31（倒装芯片）倒装到所述基板1上，并在基板1和倒装芯片的焊球之间填充密封胶，形成防护层；接着，将发光芯片4和光敏接收芯片5分别表贴到所述基板1上；对完成表贴的公共基板12进行烘烤，使胶水固化；随后，进行等离子清晰，清楚存在的脏污；最后，通过引线键合工艺，利用金线9分别实现所述发光芯片4、光敏接收芯片5以及存储类芯片32和所述基板1的连接。当然上述的操作过程并不造成对本步骤的唯一限定，例如各元器件的表贴顺序是可以根据实际需要进行调整的。
S2，在每个发光芯片4和光敏接收芯片5上点光透胶，形成光透胶层7，并使所述光透胶层7的高度大于所述控制存储类芯片3、发光芯片4、光敏接收芯片5与基板1连接的金线9的弧顶高度，这是因为后期会对光透胶层7进行研磨，因此必须保证其有一段可研磨的区域，避免研磨过程中使金线9裸露，从而影响各元器件和基板1连接的稳定性。
S3，在所述公共基板12上形成覆盖所有控制存储类芯片3、发光芯片4、光敏接收芯片5、阻容器件6以及光透胶层7的不透光塑封层10，形成包括若干上述的光电传感器封装件第一半成品11的光电传感器封装件第二半成品。
S4，对所述不透光塑封层10进行研磨，至所述不透光塑封层10的高度降低到所述光透胶层7大于所述控制存储类芯片3、发光芯片4、光敏接收芯片5与基板1连接的金线9的弧顶高度的区域停止，形成光电传感器封装件第三半成品14；经过研磨后，即能使光透胶层7上方不再被不透光塑封层10掩盖，实现光的穿透，同时能够保证金线9不会出现裸露。
并且，在完成研磨之后，还可以根据实际需要对所述不透光塑封层10及光透胶层7进行精磨抛光，从而进一步保证不透光塑封层10及光透胶层7的顶面的平整度，改善产品质量。
S5，按照设定尺寸，将所述光电传感器封装件第三半成品14切割成设定数量的单体，即得到光电传感器封装件13。
最后，对每个光电传感器封装件13进行激光打标及测试，测试合格后包装出货。
虽然上述的加工过程是基于批量化生产所做的描述，但是，在进行一个光电传感器封装件加工时，同样适用上述的加工过程，在此不再赘述。
本实用新型尚有多种实施方式，凡采用等同变换或者等效变换而形成的所有技术方案，均落在本实用新型的保护范围之内。

Claims (8)

1.光电传感器封装件，其特征在于：包括带有信号引出端（2）的基板（1），所述基板（1）上固定有与其通信的控制存储类芯片（3）、发光芯片（4）、光敏接收芯片（5）以及阻容器件（6）；所述发光芯片（4）的发光区和光敏接收芯片（5）的光接收区上分别设置有光透胶层（7），所述光透胶层（7）的顶面（8）为平面且其与所述基板（1）上设置的包裹所述控制存储类芯片（3）、发光芯片（4）、光敏接收芯片（5）、阻容器件（6）以及它们与所述基板（1）连接的金线（9）的不透光塑封层（10）的顶面重合。
2.根据权利要求1所述的光电传感器封装件，其特征在于：所述基板（1）是树脂基板或陶瓷基板。
3.根据权利要求1所述的光电传感器封装件，其特征在于：所述控制存储类芯片（3）中的控制芯片为倒装芯片。
4.根据权利要求1所述的光电传感器封装件，其特征在于：所述不透光塑封层（10）为黑色环氧塑封料层。
5.光电传感器封装件第一半成品，其特征在于：包括带有信号引出端（2）的基板（1），所述基板（1）上固定有与其通信的控制存储类芯片（3）、发光芯片（4）、光敏接收芯片（5）以及阻容器件（6）；所述发光芯片（4）的发光区和光敏接收芯片（5）的光接收区上分别设置有光透胶层（7），所述光透胶层（7）的顶点高度大于所述控制存储类芯片（3）、发光芯片（4）、光敏接收芯片（5）、阻容器件（6）与基板（1）连接的金线（9）的弧顶高度；所述基板（1）的顶面设置有包裹所述控制存储类芯片（3）、发光芯片（4）、光敏接收芯片（5）、阻容器件（6）以及光透胶层（7）的不透光塑封层（10）。
6.光电传感器封装件第二半成品，其特征在于：包括一组通过公共基板（12）连接成一体的光电传感器封装件第一半成品（11），所述公共基板（12）划分为与所述光电传感器封装件第一半成品（11）数量相等的基板（1）。
7.根据权利要求6所述的光电传感器封装件第二半成品，其特征在于：每个所述光电传感器封装件第一半成品（11）的不透光塑封层（10）一体注塑成型。
8.光电传感器封装件第三半成品，其特征在于：包括若干个权利要求1-4任一所述的光电传感器封装件（13），它们通过公共基板（12）连接成一体，且它们的不透光塑封层（10）一体塑封成型。
CN201621076660.9U 2016-09-24 2016-09-24 光电传感器封装件、半成品 Active CN205992529U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201621076660.9U CN205992529U (zh) 2016-09-24 2016-09-24 光电传感器封装件、半成品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201621076660.9U CN205992529U (zh) 2016-09-24 2016-09-24 光电传感器封装件、半成品

Publications (1)

Publication Number Publication Date
CN205992529U true CN205992529U (zh) 2017-03-01

Family

ID=58105108

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201621076660.9U Active CN205992529U (zh) 2016-09-24 2016-09-24 光电传感器封装件、半成品

Country Status (1)

Country Link
CN (1) CN205992529U (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106298761A (zh) * 2016-09-24 2017-01-04 苏州捷研芯纳米科技有限公司 光电传感器封装件、半成品及批量封装方法
CN109119347A (zh) * 2018-09-03 2019-01-01 惠州泓亚智慧科技有限公司 一种可穿戴设备的生物特征光学传感器的封装方法
CN110364588A (zh) * 2019-06-10 2019-10-22 深圳市和创元科技有限公司 一种新型红外遥控接收模组及其制造方法
CN111370395A (zh) * 2020-03-24 2020-07-03 青岛歌尔智能传感器有限公司 心率模组的封装结构、封装方法及可穿戴设备
CN114141887A (zh) * 2021-11-22 2022-03-04 纽威仕微电子（无锡）有限公司 一种光电转换电路封装工艺

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106298761A (zh) * 2016-09-24 2017-01-04 苏州捷研芯纳米科技有限公司 光电传感器封装件、半成品及批量封装方法
CN109119347A (zh) * 2018-09-03 2019-01-01 惠州泓亚智慧科技有限公司 一种可穿戴设备的生物特征光学传感器的封装方法
CN109119347B (zh) * 2018-09-03 2021-08-10 深圳市泓亚智慧电子有限公司 一种可穿戴设备的生物特征光学传感器的封装方法
CN110364588A (zh) * 2019-06-10 2019-10-22 深圳市和创元科技有限公司 一种新型红外遥控接收模组及其制造方法
CN111370395A (zh) * 2020-03-24 2020-07-03 青岛歌尔智能传感器有限公司 心率模组的封装结构、封装方法及可穿戴设备
CN111370395B (zh) * 2020-03-24 2022-12-23 青岛歌尔智能传感器有限公司 心率模组的封装结构、封装方法及可穿戴设备
CN114141887A (zh) * 2021-11-22 2022-03-04 纽威仕微电子（无锡）有限公司 一种光电转换电路封装工艺

Similar Documents

Publication Publication Date Title
CN205992529U (zh) 光电传感器封装件、半成品
US7419854B2 (en) Methods for packaging image sensitive electronic devices
US7242068B2 (en) Photosensitive semiconductor package, method for fabricating the same, and lead frame thereof
CN107742630A (zh) 影像感测器封装结构
CN106298761A (zh) 光电传感器封装件、半成品及批量封装方法
US8003426B2 (en) Method for manufacturing package structure of optical device
TW201505134A (zh) 光學模組的封裝結構
CN105097566A (zh) 一种晶圆级扇出封装的制作方法
CN104183682A (zh) 覆晶式发光二极管元件及其封装结构
US20090166831A1 (en) Sensor semiconductor package and method for fabricating the same
CN101958257B (zh) 双面图形芯片直接置放先镀后刻模组封装方法
CN105405777B (zh) 一种大面积平行堆栈式封装结构和封装方法
CN102446868A (zh) 一种新型双界面智能卡模块及其实现方式
KR20040033193A (ko) 이미지 센서용 반도체 칩 패키지 및 제조 방법
CN110112163A (zh) 一种图像传感器封装结构及封装方法
CN114242796A (zh) 一种光传感器结构及其制造方法
CN205303419U (zh) 一种大面积平行堆栈式封装结构
CN209571416U (zh) 一种图像传感器封装结构
CN106897709A (zh) 指纹识别模组及电子装置
CN201927599U (zh) 双面图形芯片倒装先镀后刻模组封装结构
CN101226915B (zh) 封装基板及其制造方法
CN214313206U (zh) 一种空腔传感器电路的封装结构
CN111128918A (zh) 一种芯片封装方法及芯片
CN218039266U (zh) 一种抗光衰led封装结构
CN203006935U (zh) 传感器芯片正面向下外露的封装结构

Legal Events

Date Code Title Description
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Room 109C, Floor A4, No. 218, Xinghu Street, Suzhou Industrial Park, Jiangsu Province, 215123

Patentee after: Suzhou jieyanxin Electronic Technology Co.,Ltd.

Address before: Room 109C, Floor A4, No. 218, Xinghu Street, Suzhou Industrial Park, Jiangsu Province, 215123

Patentee before: SUZHOU JIEYANXIN NANO TECHNOLOGY Co.,Ltd.

CP01 Change in the name or title of a patent holder