JP2009302803A - インダクタモジュール、シリコンチューナモジュールおよび半導体装置 - Google Patents

インダクタモジュール、シリコンチューナモジュールおよび半導体装置 Download PDF

Info

Publication number
JP2009302803A
JP2009302803A JP2008153758A JP2008153758A JP2009302803A JP 2009302803 A JP2009302803 A JP 2009302803A JP 2008153758 A JP2008153758 A JP 2008153758A JP 2008153758 A JP2008153758 A JP 2008153758A JP 2009302803 A JP2009302803 A JP 2009302803A
Authority
JP
Japan
Prior art keywords
inductor
substrate
mounting portion
module
silicon tuner
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008153758A
Other languages
English (en)
Inventor
Shuichi Oka
修一 岡
Kazuharu Matsumoto
一治 松本
Shusaku Yanagawa
周作 柳川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2008153758A priority Critical patent/JP2009302803A/ja
Priority to US12/482,022 priority patent/US8338912B2/en
Publication of JP2009302803A publication Critical patent/JP2009302803A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

【課題】ＩＣ内に集積する機能とは別にモジュール内にフィルタとして機能するインダクタを設ける場合において、配線等の寄生抵抗、寄生容量、寄生インダクタンス等の影響によるインダクタの特性劣化を抑制しつつ、ＩＣからの不要輻射の悪影響を抑制可能とする。
【解決手段】放送を受信するチューナ機能を有したシリコンチューナＩＣ３と、プリント配線板またはインターポーザとして機能する基板１と、前記シリコンチューナＩＣ３を搭載するために前記基板１の面上に形成されたＩＣ搭載部１６と、前記基板１内における前記ＩＣ搭載部１６と平面的に重なる位置に形成されて当該ＩＣ搭載部１６に搭載される前記シリコンチューナＩＣ３と導通するインダクタ１８と、前記ＩＣ搭載部１６と前記インダクタ１８との間に介在するように配された磁性体２３とを備えて、シリコンチューナモジュールを構成する。
【選択図】図２

Description

本発明は、インダクタモジュール、シリコンチューナモジュールおよび半導体装置に関する。
近年、有機ＥＬ（Electro-Luminescence）テレビや超薄型ＬＣＤ（Liquid Crystal Display）テレビ等の登場により、テレビ受像機の中で最も大きな機能部品の一つであるチューナモジュールの小型薄型化が求められている。また、録画機能の内蔵やマルチ画面表示等の多機能化もあり、一つのテレビ受像機に複数のチューナモジュールを搭載するケースが増え、この点でもチューナモジュールの小型化が益々求められるようになっている。
このような要望に応えるべく、最近では、シリコン（Ｓｉ）やシリコンゲルマニウム（ＳｉＧｅ）等の半導体にアナログＲＦ（Radio Frequency）回路を集積することで、テレビ放送を受信する機能を実現したシリコンチューナモジュールの開発が盛んに行われている。
シリコンチューナモジュールは、従来のボックス型のチューナモジュールである、いわゆる「ＣＡＮチューナ」と比べ、容積を大幅に小さくすることができる。ＣＡＮチューナの容積が大きいのは、シールド用の金属の中にミキサやＰＬＬ等のＩＣの他、フィルタ等のアナログ部を構成する直径数ｍｍの空芯コイル、バラクタ、ダイオードといった数多くのアナログ部品を実装しているためである。これに対して、シリコンチューナモジュールでは、これらのアナログ部品をＩＣに集積することで小型化を実現している。
ところで、ＩＣにフィルタ機能を集積する場合には、当該ＩＣに集積できるコイルの直径が数十μｍと小さいため、ＣＡＮチューナと比べて、フィルタの性能を高めるのが難しい。つまり、ＩＣに集積されたフィルタ機能では、不要信号を十分に除去できず、受信感度を高めることが困難になるおそれがある。
この点については、ＩＣ内に集積する機能とは別に、モジュール内に、フィルタとして機能する巻き線インダクタ（以下、単に「インダクタ」という。）を設け、これを用いて受信感度を高めるようにすればよい。
ただし、インダクタが外付け部品であると、インダクタ特性の劣化を招く可能性がある。外付け部品としてのインダクタをＩＣ搭載基板上に実装すると、ワイヤーボンドや基板配線等を引き回して、当該インダクタをＩＣに対して接続することが必要になるからである。つまり、配線等の引き回し距離に起因する寄生抵抗、寄生容量、寄生インダクタンス等が、インダクタ特性に悪影響を及ぼすのである。
このことから、フィルタとして機能するインダクタについては、外付け部品としてではなく、ＩＣ搭載基板内に形成することで、配線等の引き回し距離を大幅に短くし、これによりインダクタ特性の劣化を抑制することが考えられる。具体的には、インダクタ素子を多層回路板に内蔵させたり（例えば、特許文献１参照。）、基板に内蔵されたコイルによりノイズやクロストーク、または浮遊容量による悪影響を減少させたり（例えば、特許文献２参照。）、インターポーザ内にスパイラルインダクタを形成してフィルタとして機能させること（例えば、特許文献３参照。）等が提案されている。
特開２００３−３１８５４９号公報 特開２００５−３４７２８６号公報 特開２００８−００４８５３号公報
しかしながら、単に配線等の引き回し距離を短くしただけでは、ＩＣ内からの不要輻射の影響を受けて、インダクタ特性が劣化するという問題が生じてしまう。すなわち、配線等の引き回し距離を短くすれば、寄生抵抗、寄生容量、寄生インダクタンス等の悪影響は抑制し得るが、フィルタとして機能させるべく形成したインダクタがＩＣに近づくことになるため、例えば当該ＩＣ内に集積されたＶＣＯ（Voltage Controlled Oscillator）と呼ばれる回路から生じる高調波成分の輻射の影響を受け易くなってしまい、その高調波輻射（不要輻射）の影響でインダクタ特性が劣化してしまうのである。
そこで、本発明は、ＩＣ内に集積する機能とは別にモジュール内にフィルタとして機能するインダクタを設ける場合において、配線等の引き回し距離を短くして寄生抵抗、寄生容量、寄生インダクタンス等の悪影響を抑制することを可能にしつつ、ＩＣからの不要輻射の悪影響の抑制に寄与することも可能である、インダクタモジュール、シリコンチューナモジュールおよび半導体装置を提供することを目的とする。
本発明は、上記目的を達成するために案出されたものである。
すなわち、本発明に係るインダクタモジュールは、プリント配線板またはインターポーザとして機能する基板と、前記基板の面上に形成されたＩＣ搭載部と、前記基板内における前記ＩＣ搭載部と平面的に重なる位置に形成されて当該ＩＣ搭載部に搭載されるＩＣと導通するインダクタと、前記ＩＣ搭載部と前記インダクタとの間に介在するように配されたＮｉＺｎ系フェライト、ＮｉＺｎＣｕ系フェライトまたはＢａ系フェライトのいずれかの磁性材料からなる磁性体とを備えるものである。
上記構成のインダクタモジュールでは、基板内のＩＣ搭載部と平面的に重なる位置にインダクタが形成されているので、当該インダクタを基板上に外付け部品として形成する場合に比べて、ＩＣとの導通を確保するための配線等の引き回し距離が短くて済む。
また、ＩＣ搭載部と平面的に重なる位置にインダクタが形成されていても、当該ＩＣ搭載部と当該インダクタとの間には磁性体が介在しているので、ＩＣ搭載部に搭載されるＩＣからの不要輻射が当該磁性体による電磁波吸収作用によって吸収され、その不要輻射の悪影響が当該インダクタに及ぶのが抑制されることになる。しかも、ＩＣ搭載部とインダクタとの間に介在しているのは磁性体であることから、当該磁性体によるインダクタのＬ値増幅作用も期待できる。
このような磁性体によるＬ値増幅作用および電磁波吸収作用は、当該磁性体における複素透磁率の実数部（μ′）および虚数部（μ″）の特性を利用することで発揮される。つまり、ＩＣの使用周波数帯域では磁性体のμ′特性を利用してＬ値増幅作用を発揮させ、ＩＣからの不要輻射が問題となる周波数帯域では磁性体のμ″特性を利用して電磁波吸収作用を発揮させている。そして、磁性体として、ＮｉＺｎ系フェライト、ＮｉＺｎＣｕ系フェライトまたはＢａ系フェライトのいずれかの磁性材料からなるものを用いることで、ＩＣの使用周波数帯域でのμ′特性の利用と、不要輻射が問題となる周波数帯域でのμ″特性の利用とが、それぞれ実現可能となるのである。
本発明によれば、ＩＣ搭載部に搭載されるＩＣ（例えば、シリコンチューナＩＣ。）と基板内に形成されるインダクタとの間の導通を確保する配線等の引き回し距離が短くて済むので、寄生抵抗、寄生容量、寄生インダクタンス等の悪影響を抑制することが可能となり、その結果としてインダクタの特性劣化を抑制することが実現可能になる。さらには、ＩＣ搭載部とインダクタとの間にＮｉＺｎ系フェライト、ＮｉＺｎＣｕ系フェライトまたはＢａ系フェライトのいずれかの磁性材料からなる磁性体を介在させるという簡素な構成によって、当該ＩＣ搭載部に搭載されるＩＣから発生する不要輻射の悪影響が当該インダクタに及ぶのを抑制することができる。つまり、配線等の引き回し距離を短くした場合であっても、ＩＣからの不要輻射の悪影響の抑制に寄与し得るようになる。
以下、図面に基づき本発明に係るインダクタモジュール、シリコンチューナモジュールおよび半導体装置について説明する。
先ず、半導体装置の一具体例であるシリコンチューナモジュールの構成について説明する。
図１はシリコンチューナモジュールの全体の概略構成例を示す平面図であり、図２はその要部の構成例を示す側断面図である。
シリコンチューナモジュールは、テレビ受像機に搭載されて用いられるもので、テレビ放送を受信する機能を実現するものである。
そのために、シリコンチューナモジュールは、図１に示すように、基板１上にシリコンチューナＩＣ３が搭載されて構成されている。なお、基板１上には、シリコンチューナＩＣ３の他に、平衡と不平衡の状態にある電気信号を変換するための素子である平衡−不平衡変換器４１や、インダクタ４２、キャパシタ４３および抵抗４４といった各受動部品が搭載されていてもよい。
シリコンチューナＩＣ３は、放送を受信するチューナ機能を有したもので、当該チューナ機能の実現に必要となるアナログＲＦ回路やＶＣＯ回路等が集積されてなるものである。さらに詳しくは、図２に示すように、アナログＲＦ回路やＶＣＯ回路等が集積されてなる半導体ＩＣチップ３１、および、これにワイヤボンディング３２を介して接続するリードフレーム３３が、樹脂材３４によって封止されてなるものである。このようなシリコンチューナＩＣ３としては、例えばＶＱＦＮ（Very Thin Quad Flat Non-leaded Package）パッケージと呼ばれる形式のものが挙げられる。ただし、ＶＱＦＮパッケージに限定されることはなく、他の形成のものであっても構わない。
一方、シリコンチューナＩＣ３が搭載される基板１は、電子回路を構成する板状またはフィルム状の部品であるプリント配線板、または、ベアチップとマザーボードを繋ぐ再配線基板であるインターポーザとして機能するものである。ただし、基板１は、詳細を後述するように、本発明に係るインダクタモジュールとしても機能するようになっている。
ここで、インダクタモジュールとしても機能する基板１の構成について、図２を参照しながら詳しく説明する。
基板１は、プリント配線板またはインターポーザのコア材１１、補強材のガラス布に熱硬化性樹脂を含浸させてなるプリプレグ１２ａ，１２ｂ，１３ａ，１３ｂ、および、表面を覆う合成樹脂膜（例えば、感光性と絶縁性のあるエポキシ系の樹脂膜。）であるソルダーレジスト１４ａ，１４ｂが、積層されて構成されている。なお、プリプレグ１２ａ，１２ｂ，１３ａ，１３ｂの形成層部分には、必要に応じて配線１５が形成されているものとする。
このような基板１の一方の面上には、当該面上に露出する配線が、ＩＣ搭載部１６として形成されている。そして、そのＩＣ搭載部１６上に、クリームはんだ１７を介して、シリコンチューナＩＣ３が搭載されるようになっている。
また、基板１内には、ＩＣ搭載部１６と平面的に重なる位置に、インダクタ１８が形成されている。このインダクタ１８は、例えばプリプレグ１３ｂの形成層部分において銅配線を巻回することで形成することが考えられるが、インダクタンスを利用してフィルタとして機能させ得るものであればよく、その巻き形状や巻き数等が限定されるものではない。
このようなインダクタ１８が形成されていることで、基板１は、インダクタモジュールとして機能することになる。
さらに、基板１内には、コア材１１およびプリプレグ１２ａ，１２ｂ，１３ａ，１３ｂの積層方向に延びる方向に、銅膜１９、銅箔２０および貫通電極２１，２２が形成されている。そして、これらを介して、ＩＣ搭載部１６に搭載されるシリコンチューナＩＣ３とインダクタ１８が導通するようになっている。
また、基板１内におけるＩＣ搭載部１６とインダクタ１８との間には、コア材１１の形成層部分に、当該コア材１１に代わって、磁性体２３が配設されている。つまり、基板１を構成する各層の積層方向において、ＩＣ搭載部１６に搭載されるシリコンチューナＩＣ３と当該基板１内のインダクタ１８との間には、磁性体２３が介在しているのである。この磁性体２３は、ＮｉＺｎ系フェライト、ＮｉＺｎＣｕ系フェライトまたはＢａ系フェライトのいずれかの磁性材料によって形成されているものとする。なお、これらの磁性材料は、いずれも公知材料であるため、ここではその詳しい説明を省略する。
次に、以上のように構成された基板１（すなわちインダクタモジュール。）および当該基板１を備えて構成されたシリコンチューナモジュールの製造手順を簡単に説明する。
基板１等の製造にあたっては、先ず、コア材１１に貫通孔を形成し、その貫通孔に対して例えばめっき処理を行って銅膜１９を形成する。そして、貫通孔の銅膜１９が形成されていない部分には、樹脂材２４を充填する。
そして、貫通孔の形成箇所近傍におけるコア材１１の上下面のそれぞれに銅箔２０を貼り合わせた後、ドライフィルムを露光現像し、銅箔２０を例えばウェットエッチングすることで所望のパターンにし、その後ドライフィルムを取り除く。
その後は、コア材１１における磁性体２３の配設箇所を除去部２５として取り除く。そして、除去部２５を取り除いた後のコア材１１をプリプレグ１２ｂ上に載せ、除去部２５の部分に磁性体２３を置き、その上にプリプレグ１２ａを重ね、これらをプレス成型する。
さらに、その後は、例えばＣＯ2レーザ加工を行って、プリプレグ１２ａ，１２ｂに貫通孔を形成し、ビアフィルめっき処理を行うことで貫通電極２１を形成する。
また、以上のような手順と略同様にして、配線１５、プリプレグ１３ａ，１３ｂ、貫通電極２２、ＩＣ搭載部１６となる配線、および、インダクタ１８を形成する。
そして、ソルダーレジスト１４ａ，１４ｂを形成し、当該ソルダーレジスト１４ａの開口部にＮｉ／Ａｕめっき処理を行い、クリームはんだ１７をコーティングする。
最後に、クリームはんだ１７上にＶＱＦＮパッケージであるシリコンチューナＩＣ３をマウントし、はんだリフロー処理を行う。
以上のような手順を経ることで、インダクタモジュールおよびシリコンチューナモジュールが完成されることになる。
次に、以上のように構成されたインダクタモジュールおよびシリコンチューナモジュールにおける作用効果について説明する。
上記構成のインダクタモジュールでは、基板１内のＩＣ搭載部１６と平面的に重なる位置にインダクタ１８が形成されているので、当該インダクタ１８を基板１上に外付け部品として形成する場合に比べて、シリコンチューナＩＣ３との導通を確保するための配線１５，１６、銅膜１９、銅箔２０、貫通電極２１，２２等の引き回し距離が短くて済む。したがって、配線等の引き回し距離に起因する寄生抵抗、寄生容量、寄生インダクタンス等が、インダクタ１８の特性に悪影響を及ぼすのを回避することができ、その結果としてインダクタ１８の特性劣化を抑制することが実現可能になる。
また、上記構成のインダクタモジュールでは、ＩＣ搭載部１６と平面的に重なる位置にインダクタ１８が形成されていても、当該ＩＣ搭載部１６と当該インダクタ１８との間には磁性体２３が介在しているので、ＩＣ搭載部１６に搭載されるシリコンチューナＩＣ３からの不要輻射が当該磁性体２３による電磁波吸収作用によって吸収され、その不要輻射の悪影響が当該インダクタ１８に及ぶのが抑制されることになる。しかも、ＩＣ搭載部１６とインダクタ１８との間に介在しているのは磁性体２３であることから、当該磁性体２３によるインダクタ１８のＬ値増幅作用も期待できる。
つまり、上述したようにインダクタモジュールを構成することにより、インダクタ１８までの引き回し配線距離を短くでき、しかもシリコンチューナＩＣ３とインダクタ１８との間に磁性体２３が介在するという構成にするだけで、シリコンチューナＩＣ３のＶＣＯ回路等からの高調波輻射の影響による特性劣化を軽減できるようになる。
ここで、磁性体２３がシリコンチューナＩＣ３とインダクタ１８との間に介在することにより高調波輻射を抑制できるメカニズムについて説明する。
高調波輻射は、回路中に不必要な高周波の電流が生じたとき、飛び易いところから放射される。例えば、シリコンチューナＩＣ３のＶＣＯ回路におけるインダクタから放射される、といった具合である。
一方、磁性体２３は、高周波の電流が発生した回路に対して抵抗性のインピーダンスとして働き、高周波電流そのものを消し去る。
したがって、磁性体２３がシリコンチューナＩＣ３とインダクタ１８との間に介在していると、高調波輻射の原因である高周波電流が、高周波でのみ現れる磁気損失（すなわち、抵抗性のインピーダンス。）により取り除かれて、熱に変換されるために、高調波輻射が抑制されることになるのである。
ただし、このような磁性体２３による電磁波吸収作用は、当該磁性体２３における複素透磁率の虚数部（μ″）の特性を利用することで発揮される。
図３は、磁性体の磁気特性の一具体例を示す説明図であり、複素透磁率の周波数依存性を示している。
図例のように、磁性体２３における複素透磁率には、実数部（μ′）と虚数部（μ″）とが存在することが知られている。
このうち、磁性体２３が高調波輻射を抑制するのは、μ″（磁気損失）が立ち上がる周波数からである。当該周波数より低い周波数帯域では、μ′の効果によりインダクタ１８のインダクタンス値（Ｌ値）アップに寄与することになる。
このことは、磁性体２３による高調波輻射の抑制を図る場合には、当該高調波輻射の発生源となるＩＣの使用周波数帯域と、当該磁性体２３におけるμ′およびμ″の特性とを、それぞれ合致させる必要があることを意味する。具体的には、シリコンチューナＩＣ３であれば、チューナとして使用する１ＧＨｚより低い周波数では磁性体２３におけるμ′特性の効果によってインダクタ１８のＬ値アップに寄与し、１ＧＨｚより高い周波数では磁性体２３におけるμ″特性の効果によってシリコンチューナＩＣ３からの高調波輻射を抑制し得るようにする。
このような磁気特性を実現できる磁性材料としては、ＮｉＺｎ系フェライト、ＮｉＺｎＣｕ系フェライトまたはＢａ系フェライトがある。つまり、磁性体２３として、ＮｉＺｎ系フェライト、ＮｉＺｎＣｕ系フェライトまたはＢａ系フェライトのいずれかの磁性材料からなるものを用いることで、シリコンチューナＩＣ３の使用周波数帯域でのμ′特性の利用と、不要輻射が問題となる周波数帯域でのμ″特性の利用とが、それぞれ実現可能となるのである。具体的には、シリコンチューナＩＣ３の使用周波数帯域（例えば、数十〜１ＧＨｚ弱。）では磁性体２３のμ′特性を利用してＬ値増幅作用を発揮させ、当該シリコンチューナＩＣ３のＶＣＯ回路からの不要輻射が問題となる周波数帯域（例えば、２ＧＨｚ）では磁性体のμ″特性を利用して電磁波吸収作用を発揮させることが可能になる。
なお、本実施形態では、本発明の好適な実施具体例を説明したが、本発明はその内容に限定されるものではなく、その要旨を逸脱しない範囲で適宜変更することが可能である。
例えば、本実施形態では、半導体装置の一具体例であるシリコンチューナモジュールに本発明を適用した場合を例に挙げたが、半導体集積回路としての機能を有したＩＣが基板のＩＣ搭載部上に搭載されてなるものであれば、他の半導体装置であっても、全く同様に本発明を適用することが可能である。すなわち、当該他の半導体装置であっても、ＩＣ搭載部とインダクタとの間に磁性体を介在させることで、寄生抵抗、寄生容量、寄生インダクタンス等の悪影響を排除しつつ、ＩＣからの不要輻射の悪影響の抑制することが可能になる。
本発明に係るシリコンチューナモジュールの全体の概略構成例を示す平面図である。 本発明に係るシリコンチューナモジュールの要部の構成例を示す側断面図である。 磁性体の磁気特性の一具体例を示す説明図である。
符号の説明
１…基板、３…シリコンチューナＩＣ、１６…ＩＣ搭載部、１８…インダクタ、２３…磁性体

Claims (3)

  1. プリント配線板またはインターポーザとして機能する基板と、
    前記基板の面上に形成されたＩＣ搭載部と、
    前記基板内における前記ＩＣ搭載部と平面的に重なる位置に形成されて当該ＩＣ搭載部に搭載されるＩＣと導通するインダクタと、
    前記ＩＣ搭載部と前記インダクタとの間に介在するように配されたＮｉＺｎ系フェライト、ＮｉＺｎＣｕ系フェライトまたはＢａ系フェライトのいずれかの磁性材料からなる磁性体と
    を備えるインダクタモジュール。
  2. 放送を受信するチューナ機能を有したシリコンチューナＩＣと、
    プリント配線板またはインターポーザとして機能する基板と、
    前記シリコンチューナＩＣを搭載するために前記基板の面上に形成されたＩＣ搭載部と、
    前記基板内における前記ＩＣ搭載部と平面的に重なる位置に形成されて当該ＩＣ搭載部に搭載される前記シリコンチューナＩＣと導通するインダクタと、
    前記ＩＣ搭載部と前記インダクタとの間に介在するように配されたＮｉＺｎ系フェライト、ＮｉＺｎＣｕ系フェライトまたはＢａ系フェライトのいずれかの磁性材料からなる磁性体と
    を備えるシリコンチューナモジュール。
  3. 半導体集積回路としての機能を有したＩＣと、
    プリント配線板またはインターポーザとして機能する基板と、
    前記ＩＣを搭載するために前記基板の面上に形成されたＩＣ搭載部と、
    前記基板内における前記ＩＣ搭載部と平面的に重なる位置に形成されて当該ＩＣ搭載部に搭載される前記ＩＣと導通するインダクタと、
    前記ＩＣ搭載部と前記インダクタとの間に介在するように配されたＮｉＺｎ系フェライト、ＮｉＺｎＣｕ系フェライトまたはＢａ系フェライトのいずれかの磁性材料からなる磁性体と
    を備える半導体装置。
JP2008153758A 2008-06-12 2008-06-12 インダクタモジュール、シリコンチューナモジュールおよび半導体装置 Pending JP2009302803A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008153758A JP2009302803A (ja) 2008-06-12 2008-06-12 インダクタモジュール、シリコンチューナモジュールおよび半導体装置
US12/482,022 US8338912B2 (en) 2008-06-12 2009-06-10 Inductor module, silicon tuner module and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008153758A JP2009302803A (ja) 2008-06-12 2008-06-12 インダクタモジュール、シリコンチューナモジュールおよび半導体装置

Publications (1)

Publication Number Publication Date
JP2009302803A true JP2009302803A (ja) 2009-12-24

Family

ID=41413962

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008153758A Pending JP2009302803A (ja) 2008-06-12 2008-06-12 インダクタモジュール、シリコンチューナモジュールおよび半導体装置

Country Status (2)

Country Link
US (1) US8338912B2 (ja)
JP (1) JP2009302803A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011138816A (ja) * 2009-12-25 2011-07-14 Sony Corp 回路基板積層モジュールおよび電子機器

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8564092B2 (en) * 2011-02-25 2013-10-22 National Semiconductor Corporation Power convertor device and construction methods
KR101306247B1 (ko) * 2012-05-11 2013-09-17 (주)포인트엔지니어링 백라이트 유닛용 광소자 제조 방법 및 이에 의해 제조된 광소자와 그 어레이

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10303565A (ja) * 1997-04-30 1998-11-13 Murata Mfg Co Ltd 多層回路基板
JP2003197426A (ja) * 2001-12-25 2003-07-11 Tdk Corp インダクタンス素子を含む複合電子部品
JP2004056144A (ja) * 2002-07-16 2004-02-19 Matsushita Electric Ind Co Ltd プリント配線板
JP2006019342A (ja) * 2004-06-30 2006-01-19 Tdk Corp 半導体ｉｃ内蔵基板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002050011A (ja) * 2000-08-03 2002-02-15 Nec Corp 磁気抵抗効果素子、磁気抵抗効果ヘッド、磁気抵抗変換システム及び磁気記録システム
JP2003318549A (ja) 2002-04-26 2003-11-07 Toppan Printing Co Ltd 多層回路板（プリント配線板またはインターポーザ）の製造方法
JP2005034728A (ja) 2003-07-14 2005-02-10 Taisei Kogyo Kk 局所排気装置及び水壁ユニット
US7323948B2 (en) * 2005-08-23 2008-01-29 International Business Machines Corporation Vertical LC tank device
JP2008004853A (ja) 2006-06-26 2008-01-10 Hitachi Ltd 積層半導体装置およびモジュール

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10303565A (ja) * 1997-04-30 1998-11-13 Murata Mfg Co Ltd 多層回路基板
JP2003197426A (ja) * 2001-12-25 2003-07-11 Tdk Corp インダクタンス素子を含む複合電子部品
JP2004056144A (ja) * 2002-07-16 2004-02-19 Matsushita Electric Ind Co Ltd プリント配線板
JP2006019342A (ja) * 2004-06-30 2006-01-19 Tdk Corp 半導体ｉｃ内蔵基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011138816A (ja) * 2009-12-25 2011-07-14 Sony Corp 回路基板積層モジュールおよび電子機器

Also Published As

Publication number Publication date
US20090309185A1 (en) 2009-12-17
US8338912B2 (en) 2012-12-25

Similar Documents

Publication Publication Date Title
US11328858B2 (en) Inductor component and inductor-component incorporating substrate
JP5381696B2 (ja) 回路基板積層モジュールおよび電子機器
JP6119845B2 (ja) 高周波部品およびこれを備える高周波モジュール
US8254144B2 (en) Circuit board laminated module and electronic equipment
US10952326B2 (en) Printed wiring board and switching regulator
US8994153B2 (en) Semiconductor device having antenna element and method of manufacturing same
JP2018528620A (ja) 受動デバイスを備える低プロファイルパッケージ
JP2009302803A (ja) インダクタモジュール、シリコンチューナモジュールおよび半導体装置
US8331103B2 (en) Wiring board, method of manufacturing same, tuner module, and electronic device
JP5045727B2 (ja) 高周波モジュールおよび受信装置
US11202375B2 (en) Surface mount passive component shorted together
US20150021748A1 (en) Semiconductor device
US11404388B2 (en) Surface mount passive component shorted together and a die
JP2008182207A (ja) 半導体モジュールおよび携帯機器
JP5278579B2 (ja) 高周波モジュールおよび受信装置
JP2006156482A (ja) 回路モジュール体及びその製造方法
JPH09252191A (ja) 回路基板装置
US20240097648A1 (en) Package comprising an acoustic device and a polymer cap layer
JP2008034507A (ja) 半導体装置とその製造方法
JP5949503B2 (ja) 高周波モジュール
JP2017092177A (ja) 半導体デバイスのシールド構造およびシールドカバーデバイスの製造方法
JP2019201150A (ja) 回路装置

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091007

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100209

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100706