JP2003318549A - 多層回路板（プリント配線板またはインターポーザ）の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】低コスト化、薄型化及び軽量化を実現できるキ
ャパシタ及びインダクタ素子内蔵の多層回路板の製造方
法を提供することを目的とする。 【解決手段】絶縁基材１１上に第１配線層２１ａ及び絶
縁層３１を形成し、絶縁層３１上の所定位置にキャパシ
タ用下部電極４１ａ及びインダクタ用下部コイル配線４
１ｂを形成する。さらに、キャパシタ用下部電極４１ａ
上に誘電体パターン層５１を、インダクタ用下部コイル
配線４１ｂ上に磁性体パターン層６１を形成し、誘電体
パターン層５１及び磁性体パターン層６１上に絶縁層７
２を形成し、研磨処理して誘電体パターン層５１ａ、磁
性体パターン層６１ａ及び絶縁層７２ａを形成し、キャ
パシタ用上部電極８１ａ及びインダクタ用上部コイル配
線８１ｂをを形成し、絶縁層３１の同一平面上にキャパ
シタ及びインダクタ素子が形成された多層回路板を得
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は各種電子機器に用い
られるプリント配線板及びインターポーザーからなる多
層回路板の製造方法に関し、さらに詳しくはキャパシタ
素子及びインダクタ素子を内蔵した多層回路板の製造方
法に関する。

【０００２】

【従来の技術】従来のキャパシタ素子及びインダクタ素
子を内蔵した多層回路板（プリント配線板またはインタ
ーポーザ）の製造方法について説明する。ここで言う多
層回路板（プリント配線板またはインターポーザ）とは
プリント配線板及びインターポーザー基板を含む多層配
線回路板を総称して用いており、以降多層回路板と称す
る。従来のキャパシタ素子及びインダクタ素子を内蔵し
た多層回路板の製造方法は、図９（ａ）〜（ｅ）、図１
０（ｆ）〜（ｊ）に示すように、まず、絶縁基材１１上
に第１配線層２１ａ、絶縁層３１及びキャパシタ用下部
電極４１ａを順次形成する（図９（ａ）〜（ｅ）参
照）。

【０００３】次に、絶縁層３１及びキャパシタ用下部電
極４１ａ上に誘電材を混入した樹脂溶液を塗布するか、
誘電体シートをラミネートする方法等で誘電体層５２を
形成し、キャパシタ用下部電極４１ａ上の誘電体層５２
上にキャパシタ用上部電極８１ａを形成し、キャパシタ
素子５０を作製する（図１０（ｆ）参照）。次に、誘電
体層５２及びキャパシタ用上部電極８１ａ上に樹脂溶液
を塗布し、乾燥硬化して絶縁層７２を形成する（図１０
（ｇ）参照）。次に、絶縁層７２の所定位置にインダク
タ用下部コイル配線４１ｂを形成する（図１０（ｈ）参
照）。次に、絶縁層７２及びインダクタ下部コイル配線
４１ｂ上に磁性材を混入した樹脂溶液を塗布するか、磁
性体シートをラミネートする方法等で磁性体層６２を形
成する（図１０（ｉ）参照）。次に、インダクタ用下部
コイル配線４１ｂ上の磁性体層６２上にインダクタ用上
部コイル配線８１ｂを形成し、インダクタ素子６０を作
製する（図１０（ｊ）参照）。

【０００４】上記したように従来の多層回路板の製造方
法では、キャパシタ素子を設ける誘電体層５２にはキャ
パシタ以外の部品を内蔵することができず、また同様に
インダクタを設ける磁性体層６２にはインダクタ以外の
部品を内蔵することができない。それは、誘電体層や磁
性体層上に配線回路を形成するとノイズ発生、信号遅
延、クロストーク等の電気的特性悪化といった問題が発
生するため、配線引き回しの自由度も制限されることか
ら、多層回路板の層数や工程数の増加による高コストに
つながったり、また、誘電体層と磁性体層がそれぞれ別
々の層になることから、薄型化、軽量化が困難になると
いった問題を有する。

【０００５】

【発明が解決しようとする課題】本発明は、上記問題点
に鑑みなされたものであり、低コスト化、薄型化及び軽
量化を実現できるキャパシタ素子及びインダクタ素子内
蔵の多層回路板の製造方法を提供することを目的とす
る。

【０００６】

【課題を解決するための手段】本発明に於いて上記課題
を達成するために、まず請求項１においては、少なくと
も以下の工程を備えることを特徴とするキャパシタ素子
及びインダクタ素子が任意の層の同一平面上に形成され
た多層回路板（プリント配線板またはインターポーザ）
の製造方法としたものである。 （ａ）絶縁基材１１上に第１配線層２１ａを形成する工
程。 （ｂ）絶縁基材１１及び第１配線層２１ａ上に絶縁層３
１を形成する工程。 （ｃ）絶縁層３１の所定位置にビア用孔３２を形成する
工程。 （ｄ）絶縁層３１上に導体層４１及びビア用孔３２にフ
ィルドビア４２を形成する工程。 （ｅ）導体層４１をパターニング処理してキャパシタ用
下部電極４１ａ及びインダクタ用下部コイル配線４１ｂ
を形成する工程。 （ｆ）キャパシタ用下部電極４１ａ上に誘電材を混入し
た樹脂溶液をスクリーン印刷して所定厚の誘電体パター
ン層５１を、インダクタ用下部コイル配線４１ｂ上に磁
性材を混入した樹脂溶液をスクリーン印刷して所定厚の
磁性体パターン層６１を形成する工程。 （ｇ）絶縁層３１、誘電体パターン層５１及び磁性体パ
ターン層６１上に半硬化の低誘電率樹脂シートを積層
し、加熱して絶縁層７２を形成する工程。 （ｈ）絶縁層７２を研磨処理して、誘電体パターン層５
１及び磁性体パターン層６１表面を露出させ、さらに、
研磨処理して、表面が平坦化された誘電体パターン層５
１ａ、磁性体パターン層６１ａ及び絶縁層７２ａを形成
する工程。 （ｉ）磁性体パターン層６１ａの所定位置にインダクタ
用下部コイル配線４１ｂとインダクタ用上部コイル配線
とを電気的に接続するためのビア用孔をレーザー加工等
で形成し、誘電体パターン層５１ａ上にキャパシタ用上
部電極８１ａを形成してキャパシタ素子５０を、磁性体
パターン層６１ａ上にインダクタ用上部コイル配線８１
ｂを形成してインダクタ素子６０をそれぞれ形成する工
程。

【０００７】また、請求項２においては、少なくとも以
下の工程を備えることを特徴とするキャパシタ及びイン
ダクタ素子が任意の層の同一平面上に形成された多層回
路板（プリント配線板またはインターポーザ）の製造方
法としたものである。 （ａ）絶縁基材１１上に第１配線層２１ａを形成する工
程。 （ｂ）絶縁基材１１及び第１配線層２１ａ上に絶縁層３
１を形成する工程。 （ｃ）絶縁層３１の所定位置にビア用孔３２を形成する
工程。 （ｄ）絶縁層３１上に導体層４１及びビア用孔３２にフ
ィルドビア４２を形成する工程。 （ｅ）導体層４１をパターニング処理してキャパシタ用
下部電極４１ａ及びインダクタ用下部コイル配線４１ｂ
を形成する工程。 （ｆ）キャパシタ用下部電極４１ａ上に誘電材を混入し
た樹脂溶液をスクリーン印刷して所定厚の誘電体パター
ン層５１を、インダクタ用下部コイル配線４１ｂ上に磁
性材を混入した樹脂溶液をスクリーン印刷して所定厚の
磁性体パターン層６１を形成する工程。 （ｇ）誘電体パターン層５１と磁性体パターン層６１間
の絶縁層３１上に樹脂溶液をスクリーン印刷して絶縁パ
ターン層７１を形成する工程。 （ｈ）絶縁パターン層７１、誘電体パターン層５１及び
磁性体パターン層６１を研磨処理して、表面が平坦化さ
れた絶縁パターン層７１ａ、誘電体パターン層５１ａ及
び磁性体パターン層６１ａを形成する工程。 （ｉ）磁性体パターン層６１ａの所定位置にインダクタ
用下部コイル配線４１ｂとインダクタ用上部コイル配線
とを電気的に接続するためのビア用孔をレーザー加工等
で形成し、誘電体パターン層５１ａ上にキャパシタ用上
部電極８１ａを形成してキャパシタ素子５０を、磁性体
パターン層６１ａ上にインダクタ用上部コイル配線８１
ｂを形成してインダクタ素子６０をそれぞれ形成する工
程。

【０００８】また、請求項３においては、少なくとも以
下の工程を備えることを特徴とするキャパシタ及びイン
ダクタ素子が任意の層の同一平面上に形成された多層回
路板（プリント配線板またはインターポーザ）の製造方
法としたものである。 （ａ）絶縁基材１１上に第１配線層２１ａを形成する工
程。 （ｂ）絶縁基材１１及び第１配線層２１ａ上に絶縁層３
１を形成する工程。 （ｃ）絶縁層３１の所定位置にビア用孔３２を形成する
工程。 （ｄ）絶縁層３１上に導体層４１及びビア用孔３２にフ
ィルドビア４２を形成する工程。 （ｅ）導体層４１をパターニング処理してキャパシタ用
下部電極４１ａ及びインダクタ用下部コイル配線４１ｂ
を形成する工程。 （ｆ）キャパシタ用下部電極４１ａ上に誘電材を混入し
た樹脂溶液をスクリーン印刷して所定厚の誘電体パター
ン層５１を形成する工程。 （ｇ）誘電体パターン層５１及び絶縁層３１上に磁性体
層６２を形成する工程。 （ｈ）磁性体層６２及び誘電体パターン層５１を研磨処
理して、表面が平坦化された磁性体層６２ａ及び誘電体
パターン層５１ａを形成する工程。 （ｉ）磁性体層６２ａの所定位置にインダクタ用下部コ
イル配線４１ｂとインダクタ用上部コイル配線とを電気
的に接続するためのビア用孔をレーザー加工等で形成
し、誘電体パターン層５１ａ上にキャパシタ用上部電極
８１ａを形成してキャパシタ素子５０を、インダクタ用
下部コイル配線４１ｂ上の磁性体層６２ａ上にインダク
タ用上部コイル配線８１ｂを形成してインダクタ素子６
０をそれぞれ形成する工程。

【０００９】さらにまた、請求項４においては、少なく
とも以下の工程を備えることを特徴とするキャパシタ及
びインダクタ素子が任意の層の同一平面上に形成された
多層回路板（プリント配線板またはインターポーザ）の
製造方法としたものである。 （ａ）絶縁基材１１上に第１配線層２１ａを形成する工
程。 （ｂ）絶縁基材１１及び第１配線層２１ａ上に絶縁層３
１を形成する工程。 （ｃ）絶縁層３１の所定位置にビア用孔３２を形成する
工程。 （ｄ）絶縁層３１上に導体層４１及びビア用孔３２にフ
ィルドビア４２を形成する工程。 （ｅ）導体層４１をパターニング処理してキャパシタ用
下部電極４１ａ及びインダクタ用下部コイル配線４１ｂ
を形成する工程。 （ｆ）インダクタ用下部コイル配線４１ｂ上に磁性材を
混入した樹脂溶液をスクリーン印刷して所定厚の磁性体
パターン層６１を形成する工程。 （ｇ）磁性体パターン層６１及び絶縁層３１上に誘電体
層５２を形成する工程。 （ｈ）誘電体層５２及び磁性体パターン層６１を研磨処
理して、表面が平坦化された誘電体層５２ａ及び磁性体
パターン層６１ａを形成する工程。 （ｉ）磁性体パターン層６１ａの所定位置にインダクタ
用下部コイル配線４１ｂとインダクタ用上部コイル配線
とを電気的に接続するためのビア用孔をレーザー加工等
で形成し、キャパシタ用下部電極４１ａ上の誘電体層５
２ａ上にキャパシタ用上部電極８１ａを形成してキャパ
シタ素子５０を、インダクタ用下部コイル配線４１ｂ上
の磁性体パターン層６１ａ上にインダクタ用上部コイル
配線８１ｂを形成してインダクタ素子６０をそれぞれ形
成する工程。

【００１０】

【発明の実施の形態】以下本発明の実施の形態につき説
明する。請求項１に係る本発明の多層回路板の製造方法
について説明する。図１（ａ）〜（ｅ）及び図２（ｆ）
〜（ｊ）は、請求項１に係る多層回路板の製造方法の一
実施例を工程順に示す模式構成部分断面図である。ま
ず、絶縁基材１１上に第１配線層２１ａを形成する（図
１（ａ）参照）。実際は、絶縁基材１１の両面に第１配
線層以降の配線層が形成されて、多層回路板が作製され
るが、ここでは、絶縁基材の片側の配線層等については
省略してある。次に、絶縁基材１１及び第１配線層２１
ａ上に絶縁層３１を形成する（図１（ｂ）参照）。次
に、絶縁層３１の所定位置にレーザー加工、フォトプロ
セス等によりビア用孔３２を形成する（図１（ｃ）参
照）。次に、絶縁層３１上及びビア用孔３２内に無電解
銅めっき等にて薄膜導体層（特に図示せず）を形成し、
薄膜導体層をカソードにして電解銅めっきを行い、所定
厚の導体層４１及びフィルドビア４２を形成する（図１
（ｄ）参照）。次に、導体層４１をパターニング処理し
て、キャパシタ用下部電極４１ａ及びインダクタ用下部
コイル配線４１ｂを形成する（図１（ｅ）参照）。ここ
では、アディティブプロセスにて、キャパシタ用下部電
極４１ａ及びインダクタ用下部コイル配線４１ｂを形成
したが、これに限定されるものではなく、セミアディテ
ィブプロセス等を適宜使い分けて形成しても良い。

【００１１】次に、キャパシタ用下部電極４１ａ上に誘
電材を所定量混入した樹脂溶液をスクリーン印刷し、乾
燥硬化して所定厚の誘電体パターン層５１を、インダク
タ用下部コイル配線４１ｂ上に磁性材を所定量混入した
樹脂溶液をスクリーン印刷し、乾燥硬化して所定厚の磁
性体パターン層６１を形成する（図２（ｆ）参照）。

【００１２】次に、絶縁層３１、誘電体パターン層５１
及び磁性体パターン層６１上に半硬化の低誘電率シート
を積層し、加熱して絶縁層７２を形成する（図２（ｇ）
参照）。

【００１３】次に、絶縁層７２を研磨処理して、誘電体
パターン層５１及び磁性体パターン層６１表面を露出さ
せ、さらに、研磨処理して、表面が平坦化された絶縁層
７２ａ、誘電体パターン層５１ａ及び磁性体パターン層
６１ａを形成する（図２（ｈ）参照）。

【００１４】次に、磁性体パターン層６１ａの所定位置
にインダクタ用下部コイル配線４１ｂとインダクタ用上
部コイル配線とを電気的に接続するためのビア用孔（特
に図示せず）をレーザー加工等で形成し、誘電体パター
ン層５１ａ、磁性体パターン層６１ａ、絶縁層７２ａ上
及びビア用孔内に無電解銅めっきにて薄膜導体層（特に
図示せず）を形成し、薄膜導体層上に感光層を形成し、
露光、現像等の一連のパターニング処理を行ってレジス
トパターン９１を形成する。さらに、薄膜導体層をカソ
ードにして電解銅めっきを行い、レジストパターン９１
間に所定厚の導体層８１及びビア用孔にフィルドビアを
形成する（図２（ｉ）参照）。

【００１５】次に、レジストパターン９１を専用の剥離
液で剥離し、レジストパターン下部にあった薄膜導体層
を過硫酸アンモニウム水溶液でソフトエッチングして、
キャパシタ用上部電極８１ａを形成してキャパシタ素子
５０を、インダクタ用上部コイル配線８１ｂを形成して
インダクタ素子６０を形成し、絶縁層３１の同一平面上
にキャパシタ素子５０及びインダクタ素子６０が形成さ
れた多層回路板を得る（図２（ｊ）参照）。ここで、磁
性体パターン層６１ａのインダクタ用下部コイル配線４
１ｂとインダクタ用上部コイル配線８１ｂとはフィルド
ビアにて電気的に接続され、インダクタ用コイルが形成
される。また上記例では、キャパシタ用下部電極４１
ａ、インダクタ用下部コイル配線４１ｂ及び第２配線層
４１ｄはアディティブ法で、キャパシタ用上部電極８１
ａ及びインダクタ用上部コイル配線８１ｂはセミアディ
ティブ法で形成したが、これに限定されるものではな
く、いずれの方法でも良い。

【００１６】請求項２に係る本発明の多層回路板の製造
方法について説明する。図３（ａ）〜（ｅ）及び図４
（ｆ）〜（ｊ）は、請求項２に係る多層回路板の製造方
法の一実施例を工程順に示す模式構成部分断面図であ
る。まず、上記と同じプロセスで、絶縁基材１１上に第
１配線層２１ａ、絶縁層３１、キャパシタ用下部電極４
１ａ及びインダクタ用下部コイル配線４１ｂを順次形成
する（図３（ａ）〜（ｅ）参照）。

【００１７】次に、キャパシタ用下部電極４１ａ上に誘
電材を所定量混入した樹脂溶液をスクリーン印刷し、乾
燥硬化して所定厚の誘電体パターン層５１を、インダク
タ用下部コイル配線４１ｂ上に磁性材を所定量混入した
樹脂溶液をスクリーン印刷し、乾燥硬化して所定厚の磁
性体パターン層６１を形成する（図４（ｆ）参照）。

【００１８】次に、誘電体パターン層５１と磁性体パタ
ーン層６１間の絶縁層３１上に樹脂溶液をスクリーン印
刷し、乾燥硬化して所定厚の絶縁パターン層７１を形成
する（図４（ｇ）参照）。

【００１９】次に、誘電体パターン層５１、絶縁パター
ン層７２及び磁性体パターン層６１表面を研磨処理し
て、表面が平坦化された誘電体パターン層５１ａ、絶縁
パターン層７１ａ及び磁性体パターン層６１ａを形成す
る（図４（ｈ）参照）。

【００２０】次に、磁性体パターン層６１ａの所定位置
にインダクタ用下部コイル配線４１ｂとインダクタ用上
部コイル配線とを電気的に接続するためのビア用孔（特
に図示せず）をレーザー加工等で形成し、誘電体パター
ン層５１ａ、磁性体パターン層６１ａ、絶縁パターン層
７１ａ上及びビア用孔内に無電解銅めっきにて薄膜導体
層（特に図示せず）を形成し、薄膜導体層上に感光層を
形成し、露光、現像等の一連のパターニング処理を行っ
てレジストパターン９１を形成する。さらに、薄膜導体
層をカソードにして電解銅めっきを行い、レジストパタ
ーン９１間に所定厚の導体層８１及びビア用孔にフィル
ドビアを形成する（図４（ｉ）参照）。

【００２１】次に、レジストパターン９１を専用の剥離
液で剥離し、レジストパターン下部にあった薄膜導体層
を過硫酸アンモニウム水溶液でソフトエッチングして、
キャパシタ用上部電極８１ａを形成してキャパシタ素子
５０を、インダクタ用上部コイル配線８１ｂを形成して
インダクタ素子６０を形成し、絶縁層３１の同一平面上
にキャパシタ素子５０及びインダクタ素子６０が形成さ
れた多層回路板を得る（図４（ｊ）参照）。ここで、磁
性体パターン層６１ａのインダクタ用下部コイル配線４
１ｂとインダクタ用上部コイル配線８１ｂとはフィルド
ビアにて電気的に接続され、インダクタ用コイルが形成
される。

【００２２】請求項３に係る本発明の多層回路板の製造
方法について説明する。図５（ａ）〜（ｅ）及び図６
（ｆ）〜（ｊ）は、請求項３に係る多層回路板の製造方
法の一実施例を工程順に示す模式構成部分断面図であ
る。まず、上記と同じプロセスで、絶縁基材１１上に第
１配線層２１ａ、絶縁層３１、キャパシタ用下部電極４
１ａ及びインダクタ用下部コイル配線４１ｂを順次形成
する（図５（ａ）〜（ｅ）参照）。

【００２３】次に、キャパシタ用下部電極４１ａ上に誘
電材を所定量混入した樹脂溶液をスクリーン印刷し、乾
燥硬化して所定厚の誘電体パターン層５１を形成する
（図６（ｆ）参照）。

【００２４】次に、誘電体パターン層５１、インダクタ
用下部コイル配線４１ｂ及び絶縁層３１上全面に磁性材
を所定量混入した樹脂溶液をスクリーン印刷し、乾燥硬
化して所定厚の磁性体層６２を形成する（図６（ｇ）参
照）。

【００２５】次に、磁性体層６２及び誘電体パターン層
５１を研磨処理して、表面が平坦化された誘電体パター
ン層５１ａ及び磁性体層６２ａを形成する（図６（ｈ）
参照）。

【００２６】次に、磁性体層６２ａの所定位置にインダ
クタ用下部コイル配線４１ｂとインダクタ用上部コイル
配線とを電気的に接続するためのビア用孔（特に図示せ
ず）をレーザー加工等で形成し、誘電体パターン層５１
ａ、磁性体層６２ａ上及びビア用孔内に無電解銅めっき
にて薄膜導体層（特に図示せず）を形成し、薄膜導体層
上に感光層を形成し、露光、現像等の一連のパターニン
グ処理を行ってレジストパターン９１を形成する。さら
に、薄膜導体層をカソードにして電解銅めっきを行い、
レジストパターン９１間に所定厚の導体層８１及びビア
用孔にフィルドビアを形成する（図６（ｉ）参照）。

【００２７】次に、レジストパターン９１を専用の剥離
液で剥離し、レジストパターン下部にあった薄膜導体層
を過硫酸アンモニウム水溶液でソフトエッチングして、
キャパシタ用上部電極８１ａを形成してキャパシタ素子
５０を、インダクタ用上部コイル配線８１ｂを形成して
インダクタ素子６０を形成し、絶縁層３１の同一平面上
にキャパシタ素子５０及びインダクタ素子６０が形成さ
れた多層回路板を得る（図６（ｊ）参照）。ここで、磁
性体層６２ａのインダクタ用下部コイル配線４１ｂとイ
ンダクタ用上部コイル配線８１ｂとはフィルドビアにて
電気的に接続され、インダクタ用コイルが形成される。

【００２８】請求項４に係る本発明の多層回路板の製造
方法について説明する。図７（ａ）〜（ｅ）及び図８
（ｆ）〜（ｊ）は、請求項４に係る多層回路板の製造方
法の一実施例を工程順に示す模式構成部分断面図であ
る。まず、上記と同じプロセスで、絶縁基材１１上に第
１配線層２１ａ、絶縁層３１、キャパシタ用下部電極４
１ａ及びインダクタ用下部コイル配線４１ｂを順次形成
する（図７（ａ）〜（ｅ）参照）。

【００２９】次に、キャパシタ用下部電極４１ａ上に磁
性材を所定量混入した樹脂溶液をスクリーン印刷し、乾
燥硬化して所定厚の磁性体パターン層６１を形成する
（図８（ｆ）参照）。

【００３０】次に、磁性体パターン層６１、キャパシタ
用下部電極４１ａ及び絶縁層３１上全面に誘電材を所定
量混入した樹脂溶液をスクリーン印刷し、乾燥硬化して
所定厚の誘電体層５２を形成する（図８（ｇ）参照）。

【００３１】次に、誘電体層５２及び磁性体パターン層
６１を研磨処理して、表面が平坦化された誘電体層５２
ａ及び磁性体パターン層６１ａを形成する（図８（ｈ）
参照）。

【００３２】次に、磁性体パターン層６１ａの所定位置
にインダクタ用下部コイル配線４１ｂとインダクタ用上
部コイル配線とを電気的に接続するためのビア用孔（特
に図示せず）をレーザー加工等で形成し、誘電体層５２
ａ、磁性体パターン層６１ａ上及びビア用孔内に無電解
銅めっきにて薄膜導体層（特に図示せず）を形成し、薄
膜導体層上に感光層を形成し、露光、現像等の一連のパ
ターニング処理を行ってレジストパターン９１を形成す
る。さらに、薄膜導体層をカソードにして電解銅めっき
を行い、レジストパターン９１間に所定厚の導体層８１
及びビア用孔にフィルドビアを形成する（図８（ｉ）参
照）。

【００３３】次に、レジストパターン９１を専用の剥離
液で剥離し、レジストパターン下部にあった薄膜導体層
を過硫酸アンモニウム水溶液でソフトエッチングして、
キャパシタ用上部電極８１ａを形成してキャパシタ素子
５０を、インダクタ用上部コイル配線８１ｂを形成して
インダクタ素子６０を形成し、絶縁層３１の同一平面上
にキャパシタ素子５０及びインダクタ素子６０が形成さ
れた多層回路板を得る（図８（ｊ）参照）。ここで、磁
性体パターン層６１ａのインダクタ用下部コイル配線４
１ｂとインダクタ用上部コイル配線８１ｂとはフィルド
ビアにて電気的に接続され、インダクタ用コイルが形成
される。

【００３４】

【実施例】以下、実施例により本発明を詳細に説明す
る。 ＜実施例１＞まず、不織布ガラスにエポキシ樹脂を含浸
させた絶縁基材１１上に１８μｍ厚の銅箔を貼り合わせ
た銅張り積層板を用い、パターニング処理して第１配線
層２１ａを形成し、Ｂステージ（半硬化性）エポキシ系
絶縁樹脂フィルムを貼り合わせて５０μｍ厚の絶縁層３
１を形成し、絶縁層３１の所定位置にレーザー加工にて
ビア用孔３２を形成した（図１（ａ）〜（ｃ）参照）。

【００３５】次に、絶縁層３１上及びビア用孔３２内に
無電解銅めっき等にて薄膜導体層を形成し、薄膜導体層
をカソードにして電解銅めっきを行い、１０μｍ厚の導
体層４１及びフィルドビア４２を形成し、導体層４１を
パターニング処理して、キャパシタ用下部電極４１ａ及
びインダクタ用下部コイル配線４１ｂを形成した（図１
（ｄ）〜（ｅ）参照）。

【００３６】次に、キャパシタ用下部電極４１ａ及びイ
ンダクタ用下部コイル配線４１ｂ上にチタン酸バリウム
粉を高充填させたエポキシ樹脂溶液をスクリーン印刷
し、乾燥硬化して４０μｍ厚の誘電体パターン層５１
を、フェライト粉をエポキシ系樹脂に高充填させた樹脂
溶液をスクリーン印刷し、乾燥硬化して４０μｍ厚の磁
性体パターン層６１を形成した（図２（ｆ）参照）。

【００３７】次に、誘電体パターン層５１、磁性体パタ
ーン層６１及び絶縁層３１上に半硬化性低誘電率エポキ
シ系樹脂シートを真空加熱ラミネートし、加熱硬化して
５０μｍ厚の絶縁層７２を形成した（図２（ｇ）参
照）。

【００３８】次に、絶縁層７２を研磨処理して、誘電体
パターン層５１及び磁性体パターン層６１表面を露出さ
せ、さらに、研磨処理して、表面が平坦化された絶縁層
７２ａ、誘電体パターン層５１ａ及び磁性体パターン層
６１ａを形成した（図２（ｈ）参照）。

【００３９】次に、磁性体パターン層６１ａの所定位置
にＵＶレーザー加工にてビア用穴を形成し、誘電体パタ
ーン層５１ａ、磁性体パターン層６１ａ、絶縁層５１ａ
上及びビア用孔内に無電解銅めっきにて薄膜導体層（特
に図示せず）を形成し、薄膜導体層上に感光層を形成
し、露光、現像等の一連のパターニング処理を行ってレ
ジストパターン９１を形成した。さらに、薄膜導体層を
カソードにして電解銅めっきを行い、レジストパターン
９１間に１０μｍ厚の導体層８１及びビア用孔にフィル
ドビアを形成した（図２（ｉ）参照）。

【００４０】次に、レジストパターン９１を専用の剥離
液で剥離し、レジストパターン下部にあった薄膜導体層
を過硫酸アンモニウム水溶液でソフトエッチングして、
キャパシタ用上部電極８１ａを形成してキャパシタ素子
５０を、インダクタ用上部コイル配線８１ｂを形成して
インダクタ素子６０を形成し、絶縁層３１の同一平面上
にキャパシタ素子５０及びインダクタ素子６０が形成さ
れた多層回路板を得た（図２（ｊ）参照）。ここで、磁
性体パターン層６１ａのインダクタ用下部コイル配線４
１ｂとインダクタ用上部コイル配線８１ｂとはフィルド
ビアにて電気的に接続され、インダクタ用コイルが形成
された。

【００４１】＜実施例２＞まず、不織布ガラスにエポキ
シ樹脂を含浸させた絶縁基材１１上に１８μｍ厚の銅箔
を貼り合わせた銅張り積層板を用い、パターニング処理
して第１配線層２１ａを形成し、Ｂステージ（半硬化
性）エポキシ系絶縁樹脂フィルムを貼り合わせて４０μ
ｍ厚の絶縁層３１を形成し、絶縁層３１の所定位置にレ
ーザー加工にてビア用孔３２を形成した（図３（ａ）〜
（ｃ）参照）。

【００４２】次に、絶縁層３１上及びビア用孔３２内に
無電解銅めっき等にて薄膜導体層を形成し、薄膜導体層
をカソードにして電解銅めっきを行い、１０μｍ厚の導
体層４１及びフィルドビア４２を形成し、導体層４１を
パターニング処理して、キャパシタ用下部電極４１ａ及
びインダクタ用下部コイル配線４１ｂを形成した（図３
（ｄ）〜（ｅ）参照）。

【００４３】次に、キャパシタ用下部電極４１ａ上にチ
タン酸バリウム粉を高充填させたエポキシ樹脂溶液をス
クリーン印刷し、乾燥硬化して４０μｍ厚の誘電体パタ
ーン層５１を、インダクタ用下部コイル配線４１ｂ上に
フェライト粉を高充填させたエポキシ樹脂溶液をスクリ
ーン印刷し、乾燥硬化して５０μｍ厚の磁性体パターン
層６１を形成した（図４（ｆ）参照）。

【００４４】次に、誘電体パターン層５１と磁性体パタ
ーン層６１間の絶縁層３１上に低誘電率エポキシ樹脂溶
液をスクリーン印刷し、乾燥硬化して４０μｍ厚の絶縁
パターン層７１を形成した（図４（ｇ）参照）。

【００４５】次に、誘電体パターン層５１、絶縁パター
ン層７１及び磁性体パターン層６１表面を研磨処理し
て、表面が平坦化された誘電体パターン層５１ａ、絶縁
パターン層７１ａ及び磁性体パターン層６１ａを形成し
た（図４（ｈ）参照）。

【００４６】次に、磁性体パターン層６１ａの所定位置
にＵＶレーザー加工にてビア用孔を形成し、誘電体パタ
ーン層５１ａ、磁性体パターン層６１ａ、絶縁パターン
層７１ａ上及びビア用孔内に無電解銅めっきにて薄膜導
体層（特に図示せず）を形成し、薄膜導体層上に感光層
を形成し、露光、現像等の一連のパターニング処理を行
ってレジストパターン９１を形成した。さらに、薄膜導
体層をカソードにして電解銅めっきを行い、レジストパ
ターン９１間に１０μｍ厚の導体層８１及びビア用孔に
フィルドビアを形成した（図４（ｉ）参照）。

【００４７】次に、レジストパターン９１を専用の剥離
液で剥離し、レジストパターン下部にあった薄膜導体層
を過硫酸アンモニウム水溶液でソフトエッチングして、
キャパシタ用上部電極８１ａを形成してキャパシタ素子
５０を、インダクタ用上部コイル配線８１ｂを形成して
インダクタ素子６０を形成し、絶縁層３１の同一平面上
にキャパシタ素子５０及びインダクタ素子６０が形成さ
れた多層回路板を得た（図４（ｊ）参照）。ここで、磁
性体パターン層６１ａのインダクタ用下部コイル配線４
１ｂとインダクタ用上部コイル配線８１ｂとはフィルド
ビアにて電気的に接続され、インダクタ用コイルが形成
された。

【００４８】＜実施例３＞まず、不織布ガラスにエポキ
シ樹脂を含浸させた絶縁基材１１上に１８μｍ厚の銅箔
を貼り合わせた銅張り積層板を用い、パターニング処理
して第１配線層２１ａを形成し、Ｂステージ（半硬化
性）エポキシ系絶縁樹脂フィルムを貼り合わせて４０μ
ｍ厚の絶縁層３１を形成し、絶縁層３１の所定位置にレ
ーザー加工にてビア用孔３２を形成した（図５（ａ）〜
（ｃ）参照）。

【００４９】次に、絶縁層３１上及びビア用孔３２内に
無電解銅めっき等にて薄膜導体層を形成し、薄膜導体層
をカソードにして電解銅めっきを行い、１０μｍ厚の導
体層４１及びフィルドビア４２を形成し、導体層４１を
パターニング処理して、キャパシタ用下部電極４１ａ及
びインダクタ用下部コイル配線４１ｂを形成した（図５
（ｄ）〜（ｅ）参照）。

【００５０】次に、キャパシタ用下部電極４１ａ上にチ
タン酸バリウム粉を高充填させたエポキシ樹脂溶液をス
クリーン印刷し、乾燥硬化して４０μｍ厚の誘電体パタ
ーン層５１を形成した（図６（ｆ）参照）。

【００５１】次に、誘電体パターン層５１、インダクタ
用下部コイル配線４１ｂ及び絶縁層３１上全面にチタン
酸バリウム粉を高充填させたエポキシ樹脂をスクリーン
印刷し、乾燥硬化して４０μｍ厚の磁性体層６２を形成
した（図６（ｇ）参照）。

【００５２】次に、磁性体層６２及び誘電体パターン層
５１を研磨処理して、表面が平坦化された誘電体パター
ン層５１ａ及び磁性体層６２ａを形成した（図６（ｈ）
参照）。

【００５３】次に、磁性体層６２ａの所定位置にＵＶレ
ーザー加工にてビア用孔を形成し、誘電体パターン層５
１ａ、磁性体層６２ａ上及びビア用孔内に無電解銅めっ
きにて薄膜導体層を形成し、薄膜導体層上に感光層を形
成し、露光、現像等の一連のパターニング処理を行って
レジストパターン９１を形成した。さらに、薄膜導体層
をカソードにして電解銅めっきを行い、レジストパター
ン９１間に１０μｍ厚の導体層８１及びビア用孔にフィ
ルドビアを形成した（図６（ｉ）参照）。

【００５４】次に、レジストパターン９１を専用の剥離
液で剥離し、レジストパターン下部にあった薄膜導体層
を過硫酸アンモニウム水溶液でソフトエッチングして、
キャパシタ用上部電極８１ａを形成してキャパシタ素子
５０を、インダクタ用上部コイル配線８１ｂを形成して
インダクタ素子６０を形成し、絶縁層３１の同一平面上
にキャパシタ素子５０及びインダクタ素子６０が形成さ
れた多層回路板を得た（図６（ｊ）参照）。ここで、磁
性体層６２ａのインダクタ用下部コイル配線４１ｂとイ
ンダクタ用上部コイル配線８１ｂとはフィルドビアにて
電気的に接続され、インダクタ用コイルが形成された。

【００５５】＜実施例４＞まず、不織布ガラスにエポキ
シ樹脂を含浸させた絶縁基材１１上に１８μｍ厚の銅箔
を貼り合わせた銅張り積層板を用い、パターニング処理
して第１配線層２１ａを形成し、Ｂステージ（半硬化
性）エポキシ系絶縁樹脂フィルムを貼り合わせて４０μ
ｍ厚の絶縁層３１を形成し、絶縁層３１の所定位置にレ
ーザー加工にてビア用孔３２を形成した（図５（ａ）〜
（ｃ）参照）。

【００５６】次に、絶縁層３１上及びビア用孔３２内に
無電解銅めっき等にて薄膜導体層を形成し、薄膜導体層
をカソードにして電解銅めっきを行い、１０μｍ厚の導
体層４１及びフィルドビア４２を形成し、導体層４１を
パターニング処理して、キャパシタ用下部電極４１ａ及
びインダクタ用下部コイル配線４１ｂを形成した（図５
（ｄ）〜（ｅ）参照）。

【００５７】次に、キャパシタ用下部電極４１ａ上にフ
ェライト粉を高充填させたエポキシ樹脂溶液をスクリー
ン印刷し、乾燥硬化して４０μｍ厚の磁性体パターン層
６１を形成した（図８（ｆ）参照）。

【００５８】次に、磁性体パターン層６１、キャパシタ
用下部電極４１ａ及び絶縁層３１上全面にチタン酸バリ
ウム粉を高充填させたエポキシ樹脂溶液をスクリーン印
刷し、乾燥硬化して４０μｍ厚の誘電体層５２を形成し
た（図８（ｇ）参照）。

【００５９】次に、誘電体層５２及び磁性体パターン層
６１を研磨処理して、表面が平坦化された誘電体層５２
ａ及び磁性体パターン層６１ａを形成した（図８（ｈ）
参照）。

【００６０】次に、磁性体パターン層６１ａの所定位置
にＵＶレーザー加工にてビア用孔を形成し、誘電体層５
２ａ、磁性体パターン層６１ａ上及びビア用孔内に無電
解銅めっきにて薄膜導体層を形成し、薄膜導体層上に感
光層を形成し、露光、現像等の一連のパターニング処理
を行ってレジストパターン９１を形成した。さらに、薄
膜導体層をカソードにして電解銅めっきを行い、レジス
トパターン９１間に１０μｍ厚の導体層８１及びビア用
孔にフィルドビアを形成した（図８（ｉ）参照）。

【００６１】次に、レジストパターン９１を専用の剥離
液で剥離し、レジストパターン下部にあった薄膜導体層
を過硫酸アンモニウム水溶液でソフトエッチングして、
キャパシタ用上部電極８１ａを形成してキャパシタ素子
５０を、インダクタ用上部コイル配線８１ｂを形成して
インダクタ素子６０を形成し、絶縁層３１の同一平面上
にキャパシタ素子５０及びインダクタ素子６０が形成さ
れた多層回路板を得た（図８（ｊ）参照）。ここで、磁
性体層６２ａのインダクタ用下部コイル配線４１ｂとイ
ンダクタ用上部コイル配線８１ｂとはフィルドビアにて
電気的に接続され、インダクタ用コイルが形成された。

【００６２】

【発明の効果】本発明の多層回路板の製造方法による
と、キャパシタ素子及びインダクタ素子を任意の層の同
一面上に内蔵することが可能となり、更には、キャパシ
タ、インダクタ素子以外の部分は電気特性を向上させる
ための材料を選択できるので、配線引き回しの自由度が
拡大でき、多層回路板の層数や工数の低減が可能とな
り、低コスト化、薄型化、軽量化が可能となる。

【図面の簡単な説明】

【図１】（ａ）〜（ｅ）は、請求項１に係る本発明の多
層回路板の製造方法における工程の一部を示す模式部分
構成断面図である。

【図２】（ｆ）〜（ｊ）は、請求項１に係る本発明の多
層回路板の製造方法における工程の一部を示す模式部分
構成断面図である。

【図３】（ａ）〜（ｅ）は、請求項２に係る本発明の多
層回路板の製造方法における工程の一部を示す模式部分
構成断面図である。

【図４】（ｆ）〜（ｊ）は、請求項２に係る本発明の多
層回路板の製造方法における工程の一部を示す模式部分
構成断面図である。

【図５】（ａ）〜（ｅ）は、請求項３に係る本発明の多
層回路板の製造方法における工程の一部を示す模式部分
構成断面図である。

【図６】（ｆ）〜（ｊ）は、請求項３に係る本発明の多
層回路板の製造方法における工程の一部を示す模式部分
構成断面図である。

【図７】（ａ）〜（ｅ）は、請求項４に係る本発明の多
層回路板の製造方法における工程の一部を示す模式部分
構成断面図である。

【図８】（ｆ）〜（ｊ）は、請求項４に係る本発明の多
層回路板の製造方法における工程の一部を示す模式部分
構成断面図である。

【図９】（ａ）〜（ｅ）は、従来のキャパシタ及びイン
ダクタ素子内蔵の多層回路板の製造方法における工程の
一部を示す模式部分構成断面図である。

【図１０】（ｆ）〜（ｊ）は、従来のキャパシタ及びイ
ンダクタ素子内蔵の多層回路板の製造方法における工程
の一部を示す模式部分構成断面図である。

【符号の説明】

１１……絶縁基材 ２１ａ……第１配線層 ３１、７２……絶縁層 ３２……ビア用孔 ４１、８１……導体層 ４１ａ……キャパシタ用下部電極 ４１ｂ……インダクタ用下部コイル配線 ４２……フィルドビア ５０……キャパシタ素子 ５１……誘電体パターン層 ５２……誘電体層 ６０……インダクタ素子 ６１……磁性体パターン層 ６２……磁性体層 ７１……絶縁パターン層 ８１ａ……キャパシタ用上部電極 ８１ｂ……インダクタ用上部コイル配線 ９１……レジストパターン

───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉本 尚志 東京都台東区台東１丁目５番１号 凸版印 刷株式会社内 (72)発明者 阿部 和雄 東京都台東区台東１丁目５番１号 凸版印 刷株式会社内 (72)発明者 利根川 雅久 東京都台東区台東１丁目５番１号 凸版印 刷株式会社内 (72)発明者 深田 隆之 東京都台東区台東１丁目５番１号 凸版印 刷株式会社内 Ｆターム(参考） 5E346 AA05 AA06 AA11 AA12 AA13 AA15 AA33 AA35 AA43 AA60 BB02 BB16 BB20 CC02 CC08 CC21 CC32 CC54 DD02 DD07 DD22 DD32 DD33 EE33 FF04 FF45 GG15 GG17 GG19 GG22 GG23 GG40 HH23 HH24 HH33

Claims (4)

【特許請求の範囲】
1. 【請求項１】少なくとも以下の工程を備えることを特徴
   とするキャパシタ素子及びインダクタ素子が任意の層の
   同一平面上に形成された多層回路板（プリント配線板ま
   たはインターポーザ）の製造方法。 （ａ）絶縁基材（１１）上に第１配線層（２１ａ）を形
   成する工程。 （ｂ）絶縁基材（１１）及び第１配線層（２１ａ）上に
   絶縁層（３１）を形成する工程。 （ｃ）絶縁層（３１）の所定位置にビア用孔（３２）を
   形成する工程。 （ｄ）絶縁層（３１）上に導体層（４１）及びビア用孔
   （３２）にフィルドビア（４２）を形成する工程。 （ｅ）導体層（４１）をパターニング処理してキャパシ
   タ用下部電極（４１ａ）及びインダクタ用下部コイル配
   線（４１ｂ）を形成する工程。 （ｆ）キャパシタ用下部電極（４１ａ）上に誘電材を混
   入した樹脂溶液をスクリーン印刷して所定厚の誘電体パ
   ターン層（５１）を、インダクタ用下部コイル配線（４
   １ｂ）上に磁性材を混入した樹脂溶液をスクリーン印刷
   して所定厚の磁性体パターン層（６１）をそれぞれ形成
   する工程。 （ｇ）絶縁層（３１）、誘電体パターン層（５１）及び
   磁性体パターン層（６１）上に半硬化の低誘電率樹脂シ
   ートを積層し、加熱して絶縁層（７２）を形成する工
   程。 （ｈ）絶縁層（７２）を研磨処理して、誘電体パターン
   層（５１）及び磁性体パターン層（６１）表面を露出さ
   せ、さらに、研磨処理して、表面が平坦化された誘電体
   パターン層（５１ａ）、磁性体パターン層（６１ａ）及
   び絶縁層（７２ａ）を形成する工程。 （ｉ）磁性体パターン層（６１ａ）の所定位置にインダ
   クタ用下部コイル配線（４１ｂ）とインダクタ用上部コ
   イル配線とを電気的に接続するためのビア用孔をレーザ
   ー加工等で形成し、誘電体パターン層（５１ａ）上にキ
   ャパシタ用上部電極（８１ａ）を形成してキャパシタ素
   子（５０）を、磁性体パターン層（６１ａ）上にインダ
   クタ用上部コイル配線（８１ｂ）を形成してインダクタ
   素子（６０）をそれぞれ形成する工程。
2. 【請求項２】少なくとも以下の工程を備えることを特徴
   とするキャパシタ素子及びインダクタ素子が任意の層の
   同一平面上に形成された多層回路板（プリント配線板ま
   たはインターポーザ）の製造方法。 （ａ）絶縁基材（１１）上に第１配線層（２１ａ）を形
   成する工程。 （ｂ）絶縁基材（１１）及び第１配線層（２１ａ）上に
   絶縁層（３１）を形成する工程。 （ｃ）絶縁層（３１）の所定位置にビア用孔（３２）を
   形成する工程。 （ｄ）絶縁層（３１）上に導体層（４１）及びビア用孔
   （３２）にフィルドビア（４２）を形成する工程。 （ｅ）導体層（４１）をパターニング処理してキャパシ
   タ用下部電極（４１ａ）及びインダクタ用下部コイル配
   線（４１ｂ）を形成する工程。 （ｆ）キャパシタ用下部電極（４１ａ）上に誘電材を混
   入した樹脂溶液をスクリーン印刷して所定厚の誘電体パ
   ターン層（５１）を、インダクタ用下部コイル配線（４
   １ｂ）上に磁性材を混入した樹脂溶液をスクリーン印刷
   して所定厚の磁性体パターン層（６１）を形成する工
   程。 （ｇ）誘電体パターン層（５１）と磁性体パターン層
   （６１）間の絶縁層（３１）上に樹脂溶液をスクリーン
   印刷して絶縁パターン層（７１）を形成する工程。 （ｈ）絶縁パターン層（７１）、誘電体パターン層（５
   １）及び磁性体パターン層（６１）表面を研磨処理し
   て、表面が平坦化された誘電体パターン層（５１ａ）、
   磁性体パターン層（６１ａ）及び絶縁パターン層（７１
   ａ）を形成する工程。 （ｉ）磁性体パターン層（６１ａ）の所定位置にインダ
   クタ用下部コイル配線（４１ｂ）とインダクタ用上部コ
   イル配線とを電気的に接続するためのビア用孔をレーザ
   ー加工等で形成し、誘電体パターン層（５１ａ）上にキ
   ャパシタ用上部電極（８１ａ）を形成してキャパシタ素
   子（５０）を、磁性体パターン層（６１ａ）上にインダ
   クタ用上部コイル配線（８１ｂ）を形成してインダクタ
   素子（６０）をそれぞれ形成する工程。
3. 【請求項３】少なくとも以下の工程を備えることを特徴
   とするキャパシタ素子及びインダクタ素子が任意の層の
   同一平面上に形成された多層回路板（プリント配線板ま
   たはインターポーザ）の製造方法。 （ａ）絶縁基材（１１）上に第１配線層（２１ａ）を形
   成する工程。 （ｂ）絶縁基材（１１）及び第１配線層（２１ａ）上に
   絶縁層（３１）を形成する工程。 （ｃ）絶縁層（３１）の所定位置にビア用孔（３２）を
   形成する工程。 （ｄ）絶縁層（３１）上に導体層（４１）及びビア用孔
   （３２）にフィルドビア（４２）を形成する工程。 （ｅ）導体層（４１）をパターニング処理してキャパシ
   タ用下部電極（４１ａ）及びインダクタ用下部コイル配
   線（４１ｂ）を形成する工程。 （ｆ）キャパシタ用下部電極（４１ａ）上に所定厚の誘
   電体パターン層（５１）を形成する工程。 （ｇ）誘電体パターン層（５１）及び絶縁層（３１）上
   に磁性体層（６２）を形成する工程。 （ｈ）磁性体層（６２）及び誘電体パターン層（５１）
   を研磨処理して、表面が平坦化された磁性体層（６２
   ａ）及び誘電体パターン層（５１ａ）を形成する工程。 （ｉ）磁性体層（６２ａ）の所定位置にインダクタ用下
   部コイル配線（４１ｂ）とインダクタ用上部コイル配線
   とを電気的に接続するためのビア用孔をレーザー加工等
   で形成し、誘電体パターン層（５１ａ）上にキャパシタ
   用上部電極（８１ａ）を形成してキャパシタ素子（５
   ０）を、インダクタ用下部コイル配線（４１ｂ）上の磁
   性体層（６２ａ）上にインダクタ用上部コイル配線（８
   １ｂ）を形成してインダクタ素子（６０）をそれぞれ形
   成する工程。
4. 【請求項４】少なくとも以下の工程を備えることを特徴
   とするキャパシタ素子及びインダクタ素子が任意の層の
   同一平面上に形成された多層回路板（プリント配線板ま
   たはインターポーザ）の製造方法。 （ａ）絶縁基材（１１）上に第１配線層（２１ａ）を形
   成する工程。 （ｂ）絶縁基材（１１）及び第１配線層（２１ａ）上に
   絶縁層（３１）を形成する工程。 （ｃ）絶縁層（３１）の所定位置にビア用孔（３２）を
   形成する工程。 （ｄ）絶縁層（３１）上に導体層（４１）及びビア用孔
   （３２）にフィルドビア（４２）を形成する工程。 （ｅ）導体層（４１）をパターニング処理してキャパシ
   タ用下部電極（４１ａ）及びインダクタ用下部コイル配
   線（４１ｂ）を形成する工程。 （ｆ）インダクタ用下部コイル配線（４１ｂ）上に磁性
   材を混入した樹脂溶液をスクリーン印刷して所定厚の磁
   性体パターン層（６１）を形成する工程。 （ｇ）磁性体パターン層（６１）及び絶縁層（３１）上
   に所定厚の誘電体層（５２）を形成する工程。 （ｈ）誘電体層（５２）及び磁性体パターン層（６１）
   を研磨処理して、表面が平坦化された誘電体層（５２
   ａ）及び磁性体パターン層（６１ａ）を形成する工程。 （ｉ）磁性体パターン層（６１ａ）の所定位置にインダ
   クタ用下部コイル配線（４１ｂ）とインダクタ用上部コ
   イル配線とを電気的に接続するためのビア用孔をレーザ
   ー加工等で形成し、キャパシタ用下部電極（４１ａ）上
   の誘電体層（５２ａ）上にキャパシタ用上部電極（８１
   ａ）を形成してキャパシタ素子（５０）を、インダクタ
   用下部コイル配線（４１ｂ）上の磁性体パターン層（６
   １ａ）上にインダクタ用上部コイル配線（８１ｂ）を形
   成してインダクタ素子（６０）をそれぞれ形成する工
   程。