JPWO2018150926A1 - 多層基板 - Google Patents

多層基板 Download PDF

Info

Publication number
JPWO2018150926A1
JPWO2018150926A1 JP2018568118A JP2018568118A JPWO2018150926A1 JP WO2018150926 A1 JPWO2018150926 A1 JP WO2018150926A1 JP 2018568118 A JP2018568118 A JP 2018568118A JP 2018568118 A JP2018568118 A JP 2018568118A JP WO2018150926 A1 JPWO2018150926 A1 JP WO2018150926A1
Authority
JP
Japan
Prior art keywords
conductor
signal
conductors
region
ground
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018568118A
Other languages
English (en)
Other versions
JP6841287B2 (ja
Inventor
楚 徐
貴博 馬場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2018150926A1 publication Critical patent/JPWO2018150926A1/ja
Application granted granted Critical
Publication of JP6841287B2 publication Critical patent/JP6841287B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00Waveguides; Transmission lines of the waveguide type
    • H01P3/02Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08Microstrips; Strip lines
    • H01P3/088Stacked transmission lines
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00Waveguides; Transmission lines of the waveguide type
    • H01P3/02Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/026Coplanar striplines [CPS]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0215Grounding of printed circuits by connection to external grounding means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/0243Printed circuits associated with mounted high frequency components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/025Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/025Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/189Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/36Assembling printed circuits with other printed circuits
    • H05K3/361Assembling flexible printed circuits with other printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

複数の信号伝送部を含む伝送線路として使用可能で、幅方向の長さを抑制可能な多層基板が提供される。多層基板は、複数の絶縁基材層が積層されてなる積層絶縁体と、前記積層絶縁体の内部に、前記絶縁基材層に沿って信号の伝送方向に延伸して配置される3以上の信号導体と、前記信号導体のそれぞれを積層方向から前記絶縁基材層を介して挟みこむ複数のグランド導体と、を備える。多層基板は、前記信号導体が併走して高周波信号を伝送する併走部を有し、前記併走部は、積層方向から平面視して伝送方向と直交する方向に離隔して配置される2以上の信号導体と、積層方向から平面視して前記信号導体と重なりを有し、積層方向に離隔して配置される信号導体とを含み、積層方向から平面視して伝送方向と直交する方向に離隔して配置される前記信号導体をそれぞれ含む第1領域および少なくとも1つの第2領域を有する。前記第1領域は、積層方向に重なって配置される前記信号導体の数が前記第2領域よりも多く、前記第1領域は、前記信号導体を挟み込むグランド導体の間隔が、前記第2領域における前記信号導体を挟み込むグランド導体の間隔の最小値よりも狭い部分を有する。

Description

本発明は、多層基板に関する。
電子機器において高周波信号等を伝送する伝送線路として、幅方向に複数の信号線が配置されたフラットケーブルが注目されている。例えば国際公開第2014/115607号には、平板状の誘電体素体、誘電体素体に内蔵され伝送方向に沿って延伸する信号導体、基準グランド導体、補助グランド導体および厚み方向接続導体を備える伝送線路が開示され、複数の高周波信号間のアイソレーションを高く確保して伝送可能で、小型且つ薄型に形成できるとされている。
使用される電子機器の小型化に伴って、より多くの信号線を含む低損失の伝送線路が求められている。しかしながら、信号導体がそれぞれグランド導体で挟み込まれてなる信号伝送部を伝送線路の幅方向に多数配置すると、伝送線路が幅広になり小型化の要請に充分に応えることが困難になる場合があった。本発明は、複数の信号伝送部を含む伝送線路として使用可能で、幅方向の長さを抑制可能な多層基板を提供することを目的とする。
本発明の一実施形態は、複数の絶縁基材層が積層されてなる積層絶縁体と、前記積層絶縁体の内部に、前記絶縁基材層に沿って信号の伝送方向に延伸して配置される3以上の信号導体と、前記信号導体のそれぞれを積層方向から前記絶縁基材層を介して挟みこむ複数のグランド導体と、を備える多層基板である。前記多層基板は、前記信号導体が併走して高周波信号を伝送する併走部を有する。前記併走部は、積層方向から平面視して伝送方向と直交する方向に離隔して配置される2以上の信号導体と、積層方向から平面視して前記信号導体と重なりを有し、積層方向に離隔して配置される信号導体と、を含む。また前記併走部は、積層方向から平面視して伝送方向と直交する方向に離隔して配置される前記信号導体をそれぞれ含む第1領域および少なくとも1つの第2領域を有する。前記第1領域は、積層方向に重なって配置される前記信号導体の数が前記第2領域よりも多くなっている。前記第1領域は、前記信号導体を挟み込むグランド導体の間隔が、前記第2領域における前記信号導体を挟み込むグランド導体の間隔の最小値よりも狭い部分を有する。
本発明によれば、複数の信号伝送部を含む伝送線路として使用可能で、幅方向の長さを抑制可能な多層基板を提供することができる。
第1実施形態に係る多層基板を構成する層L1の平面図である。 第1実施形態に係る多層基板を構成する層L2の平面図である。 第1実施形態に係る多層基板を構成する層L3の平面図である。 第1実施形態に係る多層基板を構成する層L4の平面図である。 第1実施形態に係る多層基板を構成する層L5の平面図である。 第1実施形態に係る多層基板の構成を示す分解斜視図である。 第1実施形態に係る多層基板の透過平面図である。 第1実施形態に係る多層基板の併走部における断面図の一例である。 第1実施形態に係る多層基板の併走部における断面図の別例である。 併走部に補助グランド導体を有する多層基板の透過平面図の一例である。 併走部に補助グランド導体を有する多層基板の透過平面図の別例である。 実装面にレジストを有する多層基板を実装面側からみた部分透過平面図である。 実装面にレジストを有する多層基板の断面図の一例である。 実装面にレジストを有する多層基板の断面図の別例である。 実装面にコネクタを有する多層基板の実装方法を説明する概略図である。 実装面にレジストを有する多層基板の実装方法を説明する概略図である。 多層基板が実装された実装基板の一例を示す平面図である。 多層基板が実装された実装基板の別例を示す側面図である。 第2実施形態に係る多層基板の透過平面図である。 第2実施形態に係る多層基板の併走部における断面図の一例である。 併走部に補助グランド導体を有する多層基板の透過平面図の一例である。 第3実施形態に係る多層基板の透過平面図である。 第3実施形態に係る多層基板の併走部における断面図の一例である。 第3実施形態に係る多層基板の併走部の端部における断面図の一例である。
本実施形態の多層基板は、複数の絶縁基材層が積層されてなる積層絶縁体と、前記積層絶縁体の内部に、前記絶縁基材層に沿って信号の伝送方向に延伸して配置される3以上の信号導体と、前記信号導体のそれぞれを積層方向から前記絶縁基材層を介して挟みこむ複数のグランド導体とを備える多層基板である。前記多層基板は、前記信号導体が併走して高周波信号を伝送する併走部を有する。前記併走部は、積層方向から平面視して伝送方向と直交する方向に離隔して配置される2以上の信号導体と、積層方向から平面視して前記信号導体と重なりを有し、積層方向に離隔して配置される信号導体とを含む。前記併走部は、積層方向から平面視して伝送方向と直交する方向に離隔して配置される前記信号導体をそれぞれ含む第1領域および少なくとも1つの第2領域を有する。前記第1領域は、積層方向に重なって配置される前記信号導体の数が前記第2領域よりも多く、前記第1領域は、前記信号導体を挟み込むグランド導体の間隔が、前記第2領域における前記信号導体を挟み込むグランド導体の間隔の最小値よりも狭い部分を有する。
第1領域が第2領域よりも数多くの信号導体を含み、第1領域に信号導体を挟み込むグランド導体の間隔が、第2領域における前記信号導体を挟み込むグランド導体の間隔の最小値よりも狭い部分を有するように信号導体が配置されていることで、第1領域に含まれる信号導体と第2領域に含まれる信号導体との間のクロストークを抑制しながら、積層方向と伝送方向とに直交する多層基板の幅方向の長さを抑制することができる。
前記第2領域は、前記第1領域に含まれる前記信号導体よりも幅広の信号導体を含んでいてもよい。第2領域が幅広の信号導体を含むことで、第2領域におけるグランド導体間隔が広い場合でも、信号伝送部間のインピーダンス整合を容易にとることができ、また信号伝送部の伝送損失を低減することができる。
前記併走部は、積層方向と直交する面に沿って伝送方向が曲がっている湾曲部を有し、前記第1領域は、前記湾曲部において前記第2領域よりも内側の位置に配置されていてもよい。第1領域が湾曲部の内側の部分に配置されていることで、より多くの信号導体の線路長を短くすることができ、伝送線路全体としての伝送損失を低減することができる。
前記信号導体とそれぞれ接続し、積層方向の実装面側に引き出される引出導体を、伝送方向の端部に有し、前記積層方向に重なりを有して配置される信号導体は、積層方向に等間隔で配置される場合よりも、引出導体の長さの総計が短く配置されていてもよい。信号導体が、実装面側により多く配置されていることで、信号導体と接続する積層方向の引出導体に起因する伝送損失をより低減することができる。
多層基板は、前記第1領域に含まれる信号導体と前記第2領域に含まれる信号導体との間に、積層方向に前記グランド導体を接続する少なくとも1つの層間接続導体を更に備えていてもよい。これにより第1領域に含まれる信号導体と第2領域に含まれる信号導体間のアイソレーションを高めることができ、信号導体間のクロストークが抑制される。層間接続導体は伝送方向に沿って複数配置されていてもよい。層間接続導体は、絶縁基材層を貫通して配置される導電ペーストから形成されてもよいし、多層基板に配置されるスルーホールによって形成されていてもよい。
多層基板は、前記併走部の外縁部に、積層方向にグランド導体を接続する少なくとも1つの層間接続導体を更に備えていてもよい。これにより信号導体から外部への不要輻射を抑制することができる。層間接続導体は伝送方向に沿って複数配置されていてもよい。
多層基板は、前記第1領域に含まれる信号導体と前記第2領域に含まれる信号導体との間に、伝送方向に沿って配置され、前記グランド導体と接続される補助グランド導体を更に備えていてもよい。これにより第1領域に含まれる信号導体と第2領域に含まれる信号導体間のアイソレーションを高めることができ、信号導体間のクロストークがより効果的に抑制される。補助グランド導体は例えば、層間接続導体によってグランド導体と接続される。補助グランド導体は例えば、平板状導体であってよい。また、伝送方向に沿って連続する平板状導体として配置されてもよく、伝送方向に沿って離隔して配置される複数の平板状導体であってもよい。補助グランド導体は、積層方向において信号導体と略同一層に配置されてもよく、信号導体と異なる層に配置されてもよい。補助グランド導体は、積層方向において信号導体と異なる層に配置される場合、例えば、信号導体が配置される層を挟んで上下の層に複数配置されてもよい。
多層基板は、前記併走部の外縁部に、伝送方向に沿って配置され、前記グランド導体と接続される補助グランド導体を更に備えていてもよい。これにより信号導体から外部への不要輻射を抑制することができる。補助グランド導体は例えば、層間接続導体によってグランド導体と接続される。補助グランド導体は例えば、平板状導体であってよい。また、伝送方向に沿って連続する平板状導体として配置されてもよく、伝送方向に沿って離隔して配置される複数の平板状導体であってもよい。補助グランド導体は、積層方向において信号導体と略同一層に配置されてもよく、信号導体と異なる層に配置されてもよい。補助グランド導体は、積層方向において信号導体と異なる層に配置される場合、例えば、信号導体が配置される層を挟んで上下の層に複数配置されてもよい。
以下、本発明の実施形態を図面に基づいて説明する。ただし、以下に示す実施形態は、本発明の技術思想を具体化するための、多層基板を例示するものであって、本発明は、多層基板を以下のものに限定しない。なお特許請求の範囲に示される部材を、実施形態の部材に限定するものでは決してない。特に実施形態に記載されている構成部品の寸法、材質、形状、その相対的配置等は特に特定的な記載がない限りは、本発明の範囲をそれのみに限定する趣旨ではなく、単なる説明例にすぎない。なお、各図中には同一箇所に同一符号を付している。要点の説明または理解の容易性を考慮して、便宜上実施形態を分けて示すが、異なる実施形態で示した構成の部分的な置換または組み合わせが可能である。第2実施形態以降では第1実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する場合がある。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。
第1実施形態
図1Aから図1Eは、第1実施形態に係る多層基板を構成する層L1から層L5のそれぞれについて実装面となる面側からみた場合の平面図である。層L1を実装面側とし、層L1から層L5の順に積層されて多層基板が構成される。層L1から層L5はそれぞれ、グランド導体および/または信号導体が配置される併走部に対応する領域と、併走部に対応する領域から接続端子部17まで延伸される引出部に対応する領域とを備える。
図1Aの層L1では、絶縁基材層11A上にグランド導体12Aが配置され、接続端子部17に端子電極18が設けられる。端子電極18には例えば、はんだ等を用いてコネクタが接続されてもよく、また端子電極18が実装基板上の実装電極に直接はんだ等で接続されてもよい。層L1に配置されるグランド導体12Aは、併走部および引出部に対応する領域と、接続端子部17の端子電極18の周辺部を除く領域とを被覆している。端子電極18には、併走部に内蔵される信号導体が層L2の伝送方向の引出導体と第1の層間接続導体14を介して接続される。端子電極18と信号導体とを接続する接続導体を多層基板の側面に形成すると、信号が通過する接続導体がむき出しになるため、不要輻射により周囲のデバイスに悪影響を及ぼす場合がある。多層基板では、端子電極18と信号導体とを接続端子部17に設けられる第1の層間接続導体14を介して接続し、第1の層間接続導体の周囲をグランド導体およびグランド導体間を接続する第2の層間接続導体15fで包囲する。このように信号導体と端子電極18とを多層基板の内部に配置される第1の層間接続導体14で接続することで不要輻射を抑制することができる。ここで第1の層間接続導体は、平面導体で形成される接続導体よりも導体としての断面積が小さくなる場合がある。さらに第1の層間接続導体がビア導体で形成される場合、例えば、ビア導体は絶縁基材層上に配置される平面導体と反応して接合できる材料で形成される。例えば平面導体が銅で形成される場合、ビア導体は、銅に比べて導体損失が大きい銅−スズ系の材料で形成される。以上のことから、第1の層間接続導体は、短い線路長で形成されることが好ましい。層L1では、グランド導体12Aは絶縁基材層11Aの端面部までは被覆していない。これにより多層基板を形成した場合に、グランド導体12Aが多層基板の側面に露出せず、積層絶縁体内に内蔵される。
図1Bの層L2では、絶縁基材層11Bの併走部に対応する領域上に信号導体13Aと、引出部に対応する領域上に伝送方向の引出導体16Aから16Cとが配置されている。伝送方向の引出導体16Aから16Cの一方の端部は、絶縁基材層11Aを貫通して層L1に配置される第1の層間接続導体14を介して端子電極18と接続される。引出導体16Aは信号導体13Aと一体に形成されている。引出導体16Bおよび16Cの他方の端部には信号導体13Bまたは13Cとの接続部がそれぞれ設けられ、絶縁基材層11Bを貫通する第1の層間接続導体14が接続部と接続して配置される。
絶縁基材層11Bの併走部に対応する領域には、絶縁基材層11Bを貫通し、層L1と層L3のグランド導体どうしを接続する第2の層間接続導体15a、15bおよび15dが配置される。第2の層間接続導体15aは、併走部に対応する領域の外縁部に、伝送方向に沿って複数配置される。第2の層間接続導体15bは、併走部に対応する領域の信号導体13Aと信号導体13Bに対応する領域との間に、伝送方向に沿って複数配置される。第2の層間接続導体15dは、併走部に対応する領域の伝送方向の両端部に配置される。信号導体13Aを包囲して第2の層間接続導体15a、15bおよび15dが配置されることで信号導体13Aのアイソレーションを高めることができる。また併走部に対応する領域の外縁部には、第2の層間接続導体15cが伝送方向に沿って複数配置され、併走部に対応する領域の伝送方向の両端部に配置される第2の層間接続導体15eと共に、層L1のグランド導体12Aと層L5のグランド導体12Cとを層L3および層L4に配置される第2の層間接続導体15cまたは15eを介して接続する。このように複数の第2の層間接続導体15aから15eでグランド導体間が接続されることで、多層基板のグランド状態がより安定し、信号導体のアイソレーションが向上する
層L2の接続端子部17の外周部には、第2の層間接続導体15fが配置され、伝送方向の引出導体16Aから16Cの一方の端部を包囲する。第2の層間接続導体15fは、層L1のグランド導体12Aと層L5のグランド導体12Cとを、層L3および層L4に配置される第2の層間接続導体15fを介して接続する。伝送方向の引出導体16Aから16Cの一方の端部が、グランド導体12Aおよび12Cと接続する第2の層間接続導体15fで包囲されることで端子電極18と接続する第1の層間接続導体14からの不要輻射が抑制される。また伝送方向の引出導体16Bおよび16Cの他方の端部は、グランド導体12Aおよび12Cと接続する第2の層間接続導体15c、15dおよび15eで挟まれている。これにより、信号導体13Bと引出導体16Bとを接続する第1の層間接続導体14および信号導体13Cと引出導体16Cとを接続する第1の層間接続導体14からの不要輻射が抑制される。
図1Cの層L3では、絶縁基材層11Cの併走部に対応する領域上の層L2の信号導体13Aと積層方向で重ならない位置に信号導体13Bが配置され、層L2の信号導体13Aと積層方向で重なる位置にグランド導体12Bが配置されている。信号導体13Bは、層L2の引出導体16Bの他方の端部に絶縁基材層11Bを貫通して配置される第1の層間接続導体14を介して、引出導体16Bと接続される。また層L2と同様に、グランド導体間を接続する複数の第2の層間接続導体15aから15fが絶縁基材層11Cを貫通して配置される。
図1Dの層L4では、絶縁基材層11Dの併走部に対応する領域上の信号導体13Aに対応する位置に信号導体13Cが配置されている。信号導体13Cの端部は、層L3に絶縁基材層11Cを貫通して配置される第1の層間接続導体14と、層L2の引出導体16Cの他方の端部に絶縁基材層11Bを貫通して配置される第1の層間接続導体14とを介して、引出導体16Cと接続される。また層L2およびL3と同様に、グランド導体間を接続する複数の第2の層間接続導体15aから15fが絶縁基材層11Dを貫通して配置される。
図1Eの層L5では、絶縁基材層11E上に併走部および引出部に対応する領域並びに接続端子部17を被覆するグランド導体12Cが配置されている。グランド導体12Cは、層L2から層L4にそれぞれ配置される第2の層間接続導体15aから15fを介して、層L1のグランド導体12Aと接続される。
絶縁基材層11Aから11Eは、例えば、液晶ポリマー(LCP)等の熱可塑性樹脂から形成される。グランド導体12Aから12C、信号導体13A、信号導体13Bおよび信号導体13Cは、例えば、絶縁基材層の片方の全面に銅箔が貼り付けられた片面銅張基材の銅箔を所望の形状にパターニング処理して形成される。第1の層間接続導体14および第2の層間接続導体15aから15fは、例えば、片面銅張基材の銅箔が張られていない面側からレーザービームを照射する等の方法を用いて貫通孔を形成し、貫通孔に導電性ペーストを充填し、加熱により固化させることで、絶縁基材層の厚み方向を貫通して形成することができる。
図2は、第1実施形態に係る多層基板における第1および第2の層間接続導体による各層間での接続状態を示す実装面となる面側からみた分解斜視図である。図2に示すように、各層間で対応する第1の層間接続導体どうしがそれぞれ接続し、且つ各層間で対応する第2の層間接続導体どうしがそれぞれ接続するように、層L1から層L5を積層し、積層方向に例えば加熱プレスで加熱加圧することで導体と一体化された積層絶縁体を備える多層基板が形成される。図2では、各層に配置される複数の第2の層間接続導体15aから15eを介してグランド導体12A、12Bおよび12Cが相互に接続される。層L1の接続端子部17に配置される端子電極18には、層L2の接続端子部17に配置される引出導体16A、16Bおよび16Cの一方の端部が、第1の層間接続導体14を介してそれぞれ接続される。層L2の引出導体16Bの他方の端部には、層L2に配置される第1の層間接続導体14を介して層L3の信号導体13Bの端部が接続される。層L2の引出導体16Cの他方の端部には、層L2に配置される第1の層間接続導体14および層L3に配置される第1の層間接続導体14を介して層L4の信号導体13Cの端部が接続される。なお、図2では接続端子部17における第2の層間接続導体15fを介した接続状態については図示を省略している。図2では、実装面側にグランド導体12Aが露出しているが、グランド導体12Aを被覆するレジストを更に配置してもよい。多層基板がレジストを有することでグランド導体12Aが外部環境から保護され、実装基板と不要な接続が抑制される。レジストは例えば、絶縁性樹脂を含んで構成される。
図3は、第1実施形態に係る多層基板10を実装面側からみた透過平面図である。図3では簡略化のため、グランド導体の図示は省略している。多層基板10は、絶縁基材層が一体化されて形成される積層絶縁体19を備え、積層絶縁体19は内部に信号導体13A、13Bおよび13Cが配置される併走部と、引出導体16A、16Bおよび16Cをそれぞれ内蔵し併走部から接続端子部17まで延伸される引出部とを有する。併走部では信号導体13A、13Bおよび13Cがそれぞれ信号の伝送方向に延伸して配置される。信号導体13Aと13Bとは、積層方向から見て信号の伝送方向に直交する併走部の幅方向に離隔して配置される。信号導体13Cは、信号導体13Aと積層方向から見て積層方向で重複し、積層方向に離隔して配置される。図3では信号導体13Cの大部分が信号導体13Aの背後に隠れている。併走部では、信号導体13Aおよび13Cを含む第1領域Aと、信号導体13Bを含む第2領域Bとが伝送方向に沿って併走部の幅方向に区画される。
信号導体13Aは、伝送方向の引出導体16Aと絶縁基材層の同一面上で一体化している。信号導体13Bは、伝送方向のそれぞれの端部で第1の層間接続導体14を介して引出導体16Bの併走部における端部と接続される。信号導体13Cは、伝送方向のそれぞれの端部に併走部の幅方向への引出部を有し、引出部において第1の層間接続導体14を介して引出導体16Cの併走部における端部と接続される。引出導体16A、16Bおよび16Cの接続端子部17における端部は、第1の層間接続導体14(図示せず)を介して端子電極18とそれぞれ接続される。図示されていないグランド導体12A、12Bおよび12Cは、第2の層間接続導体15aから15fを介して相互に接続され、各層に配置される第2の層間接続導体15aから15fは、隣接する層の対応する位置に配置される第2の層間接続導体15aから15fと積層方向でそれぞれ接続されている。グランド導体12A、12Bおよび12Cを相互に接続する第2の層間接続導体15aから15fは、併走部の外縁部と、信号導体13Aおよび13Bの間と、接続端子部17の外周部とに複数配置され、高周波信号伝送路として使用される多層基板のグランド状態が安定化される。
多層基板10では、併走部の第1領域Aの外縁部に、グランド導体12A、12Bおよび12Cを相互に接続する第2の層間接続導体15aが伝送方向に沿って複数配置される。図3では4つの第2の層間接続導体15aが配置されるが5以上配置されてもよい。多層基板10では、併走部の第2領域Bの外縁部に、グランド導体12A、12Bおよび12Cを相互に接続する第2の層間接続導体15cが伝送方向に沿って複数配置される。図3では4つの第2の層間接続導体15cが配置されるが5以上配置されてもよい。多層基板10では、併走部の伝送方向の両端部に、グランド導体12A、12Bおよび12Cを相互に接続する第2の層間接続導体15d、グランド導体12Aおよび12Cを相互に接続する第2の層間接続導体15eが配置される。信号導体13Aがグランド導体12Aおよび12B並びに第2の層間接続導体15aおよび15bで包囲されることで信号導体13Aのアイソレーションをより高めることができる。また信号導体13Bがグランド導体12Aおよび12C並びに第2の層間接続導体15bおよび15cで包囲されることで信号導体13Bのアイソレーションを高めることができる。さらに信号導体13Cがグランド導体12Bおよび12C並びに第2の層間接続導体15aおよび15bで包囲されることで信号導体13Cのアイソレーションを高めることができる。
多層基板10の、接続端子部17の外周部には、第2の層間接続導体15fが配置され、端子電極18および伝送方向の引出導体16Aから16Cの一方の端部を包囲する。第2の層間接続導体15fは、グランド導体12Aとグランド導体12Cとを積層方向に接続する。伝送方向の引出導体16Aから16Cの一方の端部が、グランド導体12Aおよび12Cと接続する第2の層間接続導体15fで包囲されることで端子電極18と接続する第1の層間接続導体14からの不要輻射が抑制される。また伝送方向の引出導体16Bおよび16Cの他方の端部は、グランド導体12Aおよび12Cと接続する第2の層間接続導体15c、15dおよび15eで挟まれている。これにより、信号導体13Bと引出導体16Bとを接続する第1の層間接続導体14および信号導体13Cと引出導体16Cとを接続する第1の層間接続導体14からの不要輻射が抑制される。
多層基板10では、グランド導体12A、12Bおよび12Cを相互に接続する第2の層間接続導体15bが、信号導体13Aおよび13Cと、信号導体13Bとの間に伝送方向に沿って複数配置される。図3では、第2の層間接続導体15bが2つ配置されているが、伝送方向に沿って3つ以上の第2の層間接続導体15bが配置されてもよい。また第2の層間接続導体15bは、信号導体13Aおよび13Cと、信号導体13Bとの間に伝送方向と直交する方向に複数配置されてもよい。これにより信号導体13Aおよび信号導体13Bの間のアイソレーションと、信号導体13Cおよび信号導体13Bの間のアイソレーションとをそれぞれより高めることができる。また、信号導体13Aおよび13Cと、信号導体13Bとの間には、第2の層間接続導体15bに加えて、伝送方向に延伸して配置される補助グランド導体(図示せず)が配置されてもよい。補助グランド導体は、例えば、伝送方向に沿った平板状導体として配置される。補助グランド導体は、信号導体13Aまたは13Cが配置される層L2またはL4上に配置されてもよく、積層方向の信号導体13Aと13Cとの間および/または信号導体13Bと13Cとの間に配置されてもよい。また補助グランド導体は伝送方向に沿って離隔して複数配置されてもよい。
多層基板10では、信号導体と引出部に内蔵される伝送方向の引出導体16Aから16Cとが並走部の端部で接続される。引出導体16Aから16Cの接続端子部17側の端部は、第1の層間接続導体14を介して端子電極18と接続される。図10および11に示すように、端子電極18には例えば、はんだ等の接続材料を用いてコネクタが接続され、実装基板上のコネクタと接続されてもよい。また端子電極18は実装基板上の実装用電極に直接はんだ等の接続材料で接続されてもよい。
図4は、図3のaa’切断線における併走部の断面について実装面を下側にした多層基板10の断面図である。図4では、多層基板の実装面側にグランド導体12Aを被覆するレジスト19aが配置されている。多層基板10では、実装面に近い側から信号導体13A(以下、第1信号導体ともいう)と、積層方向から見た場合に信号導体13Aから併走部の幅方向に離隔して配置される信号導体13B(以下、第2信号導体ともいう)と、積層方向から見た場合に信号導体13Aと重なりを有し、積層方向に離隔して配置される信号導体13C(以下、第3信号導体ともいう)とが積層絶縁体19の内部に配置されている。多層基板10では、信号導体13A、13Bおよび13Cはそれぞれ2つのグランド導体に絶縁基材層を介して挟み込まれている。すなわち、信号導体13Aはグランド導体12Aと12Bとに絶縁基材層を介して挟み込まれ、信号導体13Bはグランド導体12Aと12Cとに絶縁基材層を介して挟み込まれ、信号導体13Cはグランド導体12Bと12Cとに絶縁基材層を介して挟み込まれている。グランド導体12Bおよび12Cは積層絶縁体19に内蔵されて配置される。グランド導体12Aは、積層絶縁体19の実装面側に配置され、レジスト19aで被覆されている。
多層基板10の併走部は、積層方向からみて重なりを有して積層される信号導体が多く配置される第1領域Aと、第1領域Aよりも積層される信号導体数が少ない第2領域Bとに伝送方向に沿って区画される。図4では併走部の幅方向に離隔して配置される信号導体数は2であるが、3以上の信号導体が幅方向に離隔して配置されてもよい。その場合、重なりを有して積層される信号導体数が最も多い領域が第1領域Aであり、第1領域Aに含まれる信号導体と幅方向に離隔して配置される信号導体を含む領域がそれぞれ第2領域Bである。図4では、第1信号導体13Aと第3信号導体13Cとは、積層方向からみて重なり部分の幅とそれぞれの線幅とが一致して配置されているが、重なり部分の幅がいずれかの信号導体の線幅よりも狭く配置されていてもよい。
多層基板10では、第1領域Aに含まれる第1信号導体13Aを挟み込むグランド導体12Aおよび12Bの間隔と、第3信号導体13Cを挟み込むグランド導体12Bおよび12Cの間隔とが、第2領域Bにおいて第2信号導体13Bを挟み込むグランド導体12Aと12Cの間隔よりも狭くなっている。多層基板10では、第2領域Bが積層方向からみて重なりを有して配置される複数の第2信号導体13Bを含む場合、第2信号導体13Bを挟み込むグランド導体の間隔の最小値よりも狭い間隔でグランド導体に挟み込まれる信号導体が第1領域Aに含まれる。
多層基板10では、第2領域Bに含まれる信号導体13Bの線幅が、第1領域Aに含まれる第1信号導体13Aおよび第3信号導体13Bのいずれかの線幅よりも広く形成される。挟み込まれるグランド導体間隔が広い信号導体13Bの線幅を広く形成することで、グランド導体間隔が狭い信号伝送部とのインピーダンス整合を容易にとることができる。一般に、伝送線路として用いられる多層基板10は特性インピーダンスが50Ωで設計される。第1信号導体13Aとグランド導体12Aおよびグランド導体12Bとで形成される第1信号伝送部並びに第3信号導体13Cとグランド導体12Bおよびグランド導体12Cとで形成される第3信号伝送部と、第2信号導体13Bとグランド導体12Aおよびグランド導体12Cとで形成される第2信号伝送部との特性インピーダンスを、第2信号導体13Bの線幅を広くすることで同じ50Ωに揃えることができるようになる。線幅の広い第2信号導体13Bを通過する信号では、第1信号導体13Aまたは第3信号導体13Cを通過する信号よりも導体損が低減される。そのため、例えば、第1信号伝送部または第3信号伝送部にセルラーで用いられる600MHzから900MHz帯や2GHz帯の信号が割り当てられている場合、第2信号伝送部には、例えばWiFiで用いられる5GHz帯の信号を割り当てることが望ましい。すなわち、伝送損失の影響が大きい高周波数帯の信号を信号導体の線幅が広い第2信号伝送部に割り当てる。なお、信号導体の線幅を広くすることに代えて信号導体を厚く形成することで特性インピーダンスを調整することもできる。例えば、第2信号導体13Bを第1信号導体13Aまたは第3信号導体13Cよりも肉厚に形成してインピーダンスの整合をとることも可能である。しかしながら、第2信号導体13Bを幅広に形成してインピーダンス整合をとる方が、伝送線路として用いられる多層基板10の製造工程を簡略化することができる。
多層基板10では、信号導体の伝送方向に沿ってグランド導体12A、12Bおよび12Cが配置される。グランド導体12A、12Bおよび12Cは、絶縁基材層を貫通して配置される第2の層間接続導体15aから15fが積層方向に接続されることで互いに接続される。図4では、グランド導体12Aおよび12Cが、併走部の外縁部に配置される第2の層間接続導体15aおよび15cと、第1信号導体および第3信号導体の間とに配置される第2の層間接続導体15bとを介して相互に接続されている。またグランド導体12Bは、併走部の外縁部に配置される第2の層間接続導体15aと、第1信号導体および第3信号導体の間とに配置される第2の層間接続導体15bとを介して、グランド導体12Aおよび12Cと接続されている。
図5は、信号導体13Aおよび13Cと、信号導体13Bとの間に、伝送方向に延伸する補助グランド導体が配置される多層基板10について、図3のaa’切断線に相当する併走部の断面について実装面を下側にした断面図である。図5では、多層基板の実装面側にグランド導体12Aを被覆するレジスト19aが配置されている。図5では、第2の層間接続導体15bと接続する補助グランド導体12Dが、信号導体13Aおよび13Bの間に、併走部の幅方向および積層方向に信号導体13Aおよび13Bとそれぞれ離隔して配置される。また第2の層間接続導体15bと接続する補助グランド導体12Eが、信号導体13Bおよび13Cの間に、併走部の幅方向および積層方向に信号導体13Bおよび13Cと離隔して配置される。補助グランド導体12Dが配置されることで、信号導体13Aと13Bとの間のアイソレーションをより高めることができる。また補助グランド導体12Eが配置されることで、信号導体13Cと13Bとの間のアイソレーションをより高めることができる。補助グランド導体12Dおよび12Eは、例えば、伝送方向に延伸する平板状に形成される。
図6は、第2の層間接続導体15bと接続する補助グランド導体12Dおよび12Eを有する多層基板10の併走部を実装面側からみた透過平面図の一例である。図6では簡略化のため、グランド導体12A、12Bおよび12Cの図示は省略している。図6では、絶縁積層体19の内部に、第2の層間接続導体15bと接続する補助グランド導体12Dが、信号導体13Bおよび13Aの間に伝送方向に延伸して、連続する平板状の導体として配置されている。補助グランド導体12Eは補助グランド導体12Dの背後に隠れている。補助グランド導体12Dは、図示しないグランド導体12A、12Bおよび12Cを介して第2の層間接続導体15aと接続し、グランド導体12Aおよび12Cを介して第2の層間接続導体15c、15dおよび15eと接続している。平面視において、信号導体13Aは、補助グランド導体12D、第2の層間接続導体15aおよび15bに包囲され、信号導体13Bは、補助グランド導体12D、第2の層間接続導体15bおよび15cに包囲されている。また補助グランド導体12Dと12Eとは、同一幅であってもよく、異なる幅であってもよい。
図7は、第2の層間接続導体15bと接続する補助グランド導体12Dおよび12Eを有する多層基板10の併走部を実装面側からみた透過平面図の他の例である。図7では簡略化のため、グランド導体12A、12Bおよび12Cの図示は省略している。図7では、絶縁積層体19の内部に、第2の層間接続導体15bとそれぞれ接続する補助グランド導体12Dが、信号導体13Bおよび13Aの間に伝送方向に離隔して配置される矩形の平板状導体として配置されている。補助グランド導体12Eは補助グランド導体12Dの背後に隠れている。平面視において、信号導体13Aは、補助グランド導体12D、第2の層間接続導体15aおよび15bに包囲され、信号導体13Bは、補助グランド導体12D、第2の層間接続導体15bおよび15cに包囲されている。図7では、補助グランド導体12Dは矩形状であるが、多角形状、円形状、楕円形状、長円形状等であってもよい。また補助グランド導体12Dと12Eは同一形状であってもよく、異なる形状であってもよい。
図8は、実装面側にグランド導体12Aを被覆するレジスト19aが配置された多層基板10を実装面側からみた部分透過平面図である。透過部分ではグランド導体12Aおよび12Cは図示を省略している。図8では接続端子部17において、端子電極18と、端子電極18を包囲して配置されるグランド電極18aとがレジスト19aの開口部から露出している。グランド電極18aは例えば、グランド導体12Aのレジスト19aの開口部での露出面である。
図9は、実装面側にレジスト19aを有する多層基板10について、図8のaa’切断線における断面図であり、実装面を上側にした断面図である。図9では、積層絶縁体19に内蔵されるグランド導体12Cと積層絶縁体19の実装面側の面上に配置されるグランド導体12Aとが、引出部と併走部とに連続して配置される。グランド導体12Aの実装面側の面には、レジスト19aが配置される。グランド導体12Aと12Cとは、それらの間に配置されるグランド導体12Bと共に第2の層間接続導体15bを介して積層方向に接続される。グランド導体12Bは、第2領域に含まれる信号導体13B(図示せず)と同一層に配置される。グランド導体12Bとグランド導体12Aは、第1領域において伝送方向の引出導体16Cと同じ層に配置される信号導体13Aを挟んでいる。またグランド導体12Bとグランド導体12Cは、第1領域において信号導体13Cを挟んでいる。これにより信号導体間のアイソレーションが向上し、クロストークが抑制される。
引出部に配置される伝送方向の引出導体16Cは、グランド導体12Aと12Cに挟まれており、外部への不要輻射が抑制される。引出導体16Cの接続端子部17側の端部は、絶縁基材層を貫通して配置される第1の層間接続導体14を介して、実装面に配置される端子電極18と接続される。端子電極18の実装面側の面の一部にはレジスト19aが配置されず実装面側に露出する。端子電極18の周囲にはグランド導体12Aのレジスト19aの開口部における露出部であるグランド電極18aが配置される。引出導体16Cの接続端子部17とは反対側の他方の端部は、絶縁基材層を貫通して積層方向に配置される第1の層間接続導体14を介して、信号導体12Cの端部と接続される。
図10は、接続端子部17にコネクタ18bを有する多層基板10について、図8のaa’切断線に相当する断面図であり、実装面を上側にした断面図である。図10では、実装面側にグランド導体12Aを被覆するレジスト19aが配置されている。接続端子部17のレジスト19a上には、コネクタ18bが配置され、レジスト19aから露出する端子電極18およびレジスト19aの開口部におけるグランド導体12Aの露出部が、それぞれ接続材料18cを介してコネクタ18bと接続される。接続材料18cには例えば、はんだが用いられる。コネクタ18bは、接続材料18c、端子電極18、第1の層間接続導体14および引出導体16Cを介して信号導体13Cが接続され、接続材料18cを介してグランド導体12Aと接続される。
図11は、接続端子部17にコネクタ18bを有する多層基板10の、実装基板100への実装方法を説明する概略断面図である。多層基板10のコネクタ18bは、接続材料18c、端子電極18、第1の層間接続導体14および引出導体16Cを介して信号導体13Cが接続される。またコネクタ18bは、接続材料18cを介してグランド導体12Aのレジスト19aの開口部における露出部が接続される。実装基板100では、絶縁基材層101上に、端子部103aおよび103bの一部を露出してレジスト102が配置される。端子部103aおよび103bは、図示されない接続材料を介してコネクタ104aおよび104bとそれぞれ接続される。端子部103aおよび104bはそれぞれ例えば、信号端子とグランド端子とを含む。多層基板10の2つのコネクタ18bが、実装基板100のコネクタ104aおよび104bとそれぞれ接続されて、多層基板10が実装基板100に実装される。多層基板10が実装基板100に実装されると、実装基板100の103aの信号端子が、コネクタ104a、コネクタ18b、接続材料18c、端子電極18、第1の層間接続導体14、引出導体16C、および第1の層間接続導体14を順に介して信号導体13Cの一方の端部と接続される。信号導体13Cの他方の端部は、第1の層間接続導体14、引出導体16C、第1の層間接続導体14、端子電極18、接続材料18c、コネクタ18b、およびコネクタ104bを順に介して実装基板100の103bの信号端子と接続される。これにより実装基板100の端子部103aの信号端子と端子部103bの信号端子とが、多層基板を介して接続される。また実装基板100の103aおよび103bのグランド端子は、コネクタ104a、コネクタ18bおよび接続材料18cを順に介して、グランド導体12Aと一体に形成されるグランド電極18aとそれぞれ接続される。すなわち、実装基板100の端子部103aと103bとの間で多層基板10を介して信号が伝送される。
図12は、多層基板10の実装基板100への実装方法の別例を説明する概略断面図である。実装基板100では、絶縁基材層101上に、信号端子103a1および103a2、並びにグランド端子103b1および103b2の一部を露出してレジスト102が配置される。信号端子103a1および103a2、並びにグランド端子103b1および103b2上には、接続材料105がそれぞれ配置される。接続材料105には例えば、はんだが用いられる。多層基板10は、接続端子部17の端子電極18およびグランド電極18aが、接続材料105を介して実装基板の信号端子およびグランド端子と接続されることで、実装基板に実装される。多層基板10が実装基板100に実装されると、実装基板100の103a1の信号端子が、接続材料105、端子電極18、第1の層間接続導体14、引出導体16C、および第1の層間接続導体14を順に介して信号導体13Cの一方の端部と接続される。信号導体13Cの他方の端部は、第1の層間接続導体14、引出導体16C、第1の層間接続導体14、端子電極18、および接続材料105を順に介して、実装基板100の信号端子103a2と接続される。これにより実装基板100の信号端子103a1と信号端子103a2とが、多層基板を介して接続される。また実装基板100のグランド端子103b1および103b2は、接続材料105を介して、多層基板10のレジスト19aの開口部におけるグランド導体12Aの露出部であるグランド電極18aとそれぞれ接続される。
図13は、多層基板10の実装基板100への実装状態を概略的に示す平面図である。実装基板100上には、多層基板10とその他の電子部品110とが配置される。電子部品110には、集積回路(IC)、抵抗、コンデンサ、インダクタ等のチップ部品が含まれる。多層基板10は、接続端子部17a1、17b1、17c1、17a2、17b2、および17c2が実装基板上の端子部にそれぞれ接続されて、実装基板に実装される。接続端子部は、コネクタまたははんだ等の接続材料で実装基板上の端子部に接続される。例えば、多層基板10の端子部17a1と接続する端子部は、多層基板10を介して端子部17a2と接続する端子部と接続され、多層基板10の端子部17b1と接続する端子部は、多層基板10を介して端子部17b2と接続する端子部と接続され、多層基板10の端子部17c1と接続する端子部は、多層基板10を介して端子部17c2と接続する端子部と接続される。
図14は、筐体120内に収容される多層基板10が実装された実装基板100を模式的に示す平面図である。図14では、実装基板100に配置されるコネクタ104aと104bとに、多層基板10の接続端子部17に配置されるコネクタ18bがそれぞれ接続され、多層基板10が電子部品110を跨いで実装基板100に実装される。そして多層基板100は筐体120に収容される。多層基板10では、併走部の幅方向に区画される第1領域と第2領域とに信号導体が配置されている。これにより、全ての信号導体を積層方向に配置するよりも多層基板10全体としての厚みを薄く形成できる。したがって多層基板10を構成する絶縁基材層に液晶ポリマー(LCP)の様な可撓性を有する基材を用いることで、電子部品110が配置される実装基板100と筐体120との隙間形状に応じて多層基板10を曲げて配置することができる。
第2実施形態
図15は、第2実施形態に係る多層基板20を実装面側からみた透過平面図である。図15では簡略化のため、グランド導体の図示は省略している。第2実施形態の多層基板20は、積層方向と直交する面に沿って伝送方向が曲がっている湾曲部Cを併走部に有し、第1領域が湾曲部Cにおいて内側の位置に配置されること以外は第1実施形態の多層基板と同様に構成される。併走部に湾曲部を有する多層基板は、例えば、図13における電子部品13を迂回するように実装される。
多層基板20では、絶縁積層体29の内部に信号導体23A、23Bおよび23Cが伝送方向に延伸して配置されている。信号導体23Aと23Bとは信号の伝送方向に直交する併走部の幅方向に離隔して配置される。信号導体23Cは、信号導体23Aと積層方向で重複し、積層方向に離隔して配置される。多層基板20では、積層方向からみて重なりを有して積層される信号導体が多く配置される第1領域が、湾曲部Cにおいて第2領域よりも内側の位置に配置されている。図15では第1領域が信号導体23Aと23Cを含み、第2領域が信号導体23Bを含んでいる。第1領域と第2領域とは伝送方向に沿って併走部の幅方向に区画される。
図15では、図示されないグランド導体を相互に接続する第2の層間接続導体25bが、信号導体23Aおよび23Cと信号導体23Bとの間に伝送方向に沿って複数配置される。またグランド導体を相互に接続する第2の層間接続導体25aおよび25cが、併走部の外縁部に伝送方向に沿って複数配置される。第2の層間接続導体25aおよび25cが併走部の外縁部に伝送方向に沿って複数配置されることで、信号導体から外部への不要輻射を効果的に抑制することができる。特に多層基板20の湾曲部Cの内側において、第2の層間接続導体25aを併走部の外縁部に複数の配置することで、湾曲部Cの内側で近接する信号導体の異なる位置間での不要輻射に起因するクロストーク等の影響をより効果的に抑制することができる。図15では第2の層間接続導体25a、25bおよび25cが伝送方向に沿って同数配置されているが、第2の層間接続導体25a、25bおよび25cはそれぞれ異なる数で配置されてもよい。例えば、湾曲部Cの内側に配置される第2の層間接続導体25aの数を、湾曲部Cの外側に配置される第2の層間接続導体25cの数よりも多くしてもよく、少なくしてもよい。また第2の層間接続導体25a、25bおよび25cのそれぞれが等間隔で配置されてもよい。
さらに多層基板20は、グランド導体および第2の層間接続導体25aから25cに加えて、伝送方向に延伸して配置される補助グランド導体(図示せず)が配置されていてもよい。補助グランド導体を備えることで、信号導体間のアイソレーションをより向上させることができる。補助グランド導体は、例えば、伝送方向に沿って配置される連続する平板状導体であってもよく、伝送方向に沿って離隔して配置される平板状導体であってもよい。
多層基板20の図15のbb’切断線における併走部の断面について実装面を下側にした断面図は、図4と同様になる。多層基板20では、第1領域Aに含まれる信号導体を挟み込む2つのグランド導体間の間隔が、第2領域Bにおいて信号導体を挟み込む2つのグランド導体間の間隔よりも狭くなっている。湾曲部Cの内側に区画される第1領域Aに含まれる信号導体が狭い間隔のグランド導体に挟まれていることで、湾曲部Cの内側において近接する信号導体の異なる位置間での不要輻射に起因するクロストーク等の影響を効果的に抑制することができる。
図16は、信号導体23Aおよび23Cと信号導体23Bとの間と、併走部の外縁部とに、伝送方向に延伸する補助グランド導体が配置される多層基板20について、図15のbb’切断線に相当する併走部の断面について実装面を下側にした断面図である。多層基板20では、実装面に近い側から信号導体23Aと、積層方向から見た場合に信号導体23Aから併走部の幅方向に離隔して配置される信号導体23Bと、積層方向から見た場合に信号導体23Aと重なりを有し、積層方向に離隔して配置される信号導体23Cとが積層絶縁体29の内部に配置されている。多層基板20では、信号導体23Aはグランド導体22Aと22Bとに絶縁基材層を介して挟み込まれ、信号導体23Bはグランド導体22Aと22Cとに絶縁基材層を介して挟み込まれ、信号導体23Cはグランド導体22Bと22Cとに絶縁基材層を介して挟み込まれている。グランド導体22Bおよび22Cは積層絶縁体29に内蔵され、グランド導体22Aは、積層絶縁体29の実装面側の面上に配置されている。図16では、積層絶縁体29の実装面側に、グランド導体22Aを被覆するレジスト29aが配置されている。
図16では、第2の層間接続導体25bと接続する補助グランド導体22D2が、信号導体23Aおよび23Bの間に、併走部の幅方向および積層方向に信号導体23Aおよび23Bと離隔して配置される。また第2の層間接続導体25aと接続する補助グランド導体22E2が、信号導体23Bおよび23Cの間に、併走部の幅方向および積層方向に信号導体23Bおよび23Cと離隔して配置される。第1領域Aの外縁部には、第2の層間接続導体25aと接続する補助グランド導体22D1および22E1が、信号導体23Aおよび23Cの間にグランド導体22Bを挟んで配置される。第2領域Bの外縁部には、第2の層間接続導体25cと接続する補助グランド導体22D3および22E3が、積層方向に離隔して配置される。併走部の外縁部に補助グランド導体22D1、22E1、22D3および22E32が配置されることで、信号導体23A、23Bおよび23Cから外部への不要輻射をより効果的に抑制することができる。特に湾曲部Cの内側に補助グランド導体22D1および22E1が配置されることで、湾曲部Cの内側で近接する信号導体の異なる位置間での不要輻射に起因するクロストーク等の影響をより効果的に抑制することができる。
図17は、第2の層間接続導体25bと接続する補助グランド導体22D1から22D3および22E1から22E3を有する多層基板20の併走部を実装面側からみた透過平面図の一例である。図17では簡略化のため、グランド導体12A、12Bおよび12Cの図示は省略している。図17では、絶縁積層体29の内部に、第2の層間接続導体25aと接続する補助グランド導体22D1が、併走部の外縁部に伝送方向に沿って、長円形の平板状の導体として離隔して配置されている。補助グランド導体22E1は補助グランド導体22D2の背後に隠れている。また第2の層間接続導体25bと接続する補助グランド導体22D2が、信号導体23Bおよび23Aの間に伝送方向に沿って、略矩形の平板状の導体として離隔して配置されている。補助グランド導体22E2は補助グランド導体22D2の背後に隠れている。さらに第2の層間接続導体25cと接続する補助グランド導体22D3が、併走部の外縁部に伝送方向に沿って、長円形の平板状の導体として離隔して配置されている。補助グランド導体22D1、22D2および22D3は、図示しないグランド導体22A、22Bおよび22Cを介して相互に接続している。平面視において、信号導体23Aは、補助グランド導体22D1および22D2に包囲され、信号導体13Bは、補助グランド導体22D2および22D3に包囲されている。また補助グランド導体22D1と22D3とは同一幅で形成され、補助グランド導体22D2とは異なる幅で形成されている。
第3実施形態
図18は、第3実施形態に係る多層基板30を実装面側からみた透過平面図である。図18では簡略化のため、グランド導体の図示は省略している。第3実施形態の多層基板30は、第1領域が4つの信号導体を含み、第2領域が3つの信号導体を含むことと、積層方向に重なりを有して配置される信号導体が、積層方向に等間隔で配置される場合よりも、積層方向の引出導体の長さの総計が短く配置されていること以外は、第1実施形態の多層基板と同様に構成される。
多層基板30の併走部は、信号導体33A、33C1、33C2および33C3を含む第1領域と、信号導体33B1、33B2および33B3を含む第2領域とに伝送方向に沿って併走部の幅方向に区画される。
信号導体33Aは、伝送方向の引出導体と絶縁基材層の同一面上に一体化して形成される。信号導体33B1から33B3は、伝送方向のそれぞれの端部で第1の層間接続導体34を介して引出導体の併走部における端部とそれぞれ接続される。信号導体33C1から33C3は、伝送方向のそれぞれの端部に併走部の幅方向への引出部を有し、引出部において第1の層間接続導体34を介して引出導体の併走部における端部と接続される。
図19は、図18のcc’切断線における併走部の断面について実装面を下側にした多層基板30の断面図である。図19では、積層絶縁体の実装面側にグランド導体32Aを被覆するレジストを配置していない。多層基板30では、第1領域Aにおいて、実装面に近い側から信号導体33A(以下、第1信号導体ともいう)と、積層方向に互いに離隔して配置される信号導体33C1から33C3(以下、併せて第3信号導体ともいう)とが積層絶縁体39の内部に配置されている。また第2領域Bにおいて、実装面に近い側から信号導体33B1から33B3(以下、併せて第2信号ともいう)が積層絶縁体39の内部に配置されている。第2信号導体33B1から33B3は、積層方向から見た場合に信号導体33Aから併走部の幅方向に離隔して配置される。また第3信号導体33C1から33C3は、積層方向から見た場合に信号導体33Aと重なりを有して配置される。
図19では、第1信号導体33Aを挟み込むグランド導体32Aと32Bの間隔と、第3信号導体33C1を挟み込むグランド導体32Bと32Cの間隔とが、第2信号導体33B1を挟み込むグランド導体32Aと32Cの間隔よりも狭くなっている。また第2領域Bに含まれる第2信号導体33B1から33B3の線幅は、第1領域Aに含まれる第1信号導体33Aおよび第3信号導体33C1から33C3の線幅よりも幅広に形成されている。
多層基板30の第1領域Aでは、積層方向に沿って配置される信号導体が、実装面側で密度が高く配置される。すなわち、多層基板30を、その厚みの中点を通り厚み方向に直交する面で2つの領域に分割する場合、実装面側の領域に含まれる信号導体数が、実装面側とは反対側の領域に含まれる信号導体数よりも大きくなっている。
図20は、図18のdd’切断線における併走部の断面について実装面を下にした多層基板30の断面図である。図20では、積層絶縁体の実装面側にグランド導体32Aを被覆するレジストを配置していない。多層基板30では、信号導体33B1から33B3および33C1から33C3の端部が、積層方向に沿って信号導体から実装面側に延伸して配置される第1の層間接続導体34を介して、伝送方向の引出導体36B1から36B3および36C1からC3の併走部における端部とそれぞれ接続される。第1の層間接続導体34は、絶縁基材層を貫通して配置される第1の層間接続導体が、各層間で積層方向に接続されて形成される。
図20の第2領域Bでは、信号導体33B1から33B3が積層方向に略等間隔に配置される。また第1領域Aでは、信号導体33Aおよび33C1から33C3が積層方向に略等間隔で配置される場合よりも、第1の層間接続導体34の長さの総計が短く配置されている。
上記の実施形態では、グランド導体間が絶縁基材層を貫通して配置される第2の層間接続導体で接続されているが、層間接続導体に代えてスルーホールで接続されてもよい。またグランド導体間は、併走部における幅方向の端部に積層方向に沿って配置される側面導体層によって接続されてもよい。側面導体層は、例えば、幅方向の両端部に配置される。グランド導体と側面導体層とは、グランド導体を幅方向の端部にまで延在させて接続してもよく、グランド導体から幅方向の端部にまで引出導体を設けて接続してもよい。側面導体層は、例えば、多層基板の側面にめっき処理して形成されてもよい。さらに側面導体層は、伝送方向に沿って併走部の側面全体に配置されてもよく、伝送方向に沿って離隔して配置され、積層方向に沿って延在する複数の側面導体層として配置されてもよい。
本実施形態に係る多層基板は、高周波信号の伝送線路として用いられる。多層基板に含まれる第1信号導体および第3信号導体並びに第2信号導体の用途は特に限定されないが、例えば、第2信号導体は第1信号導体および第3信号導体よりも幅広に形成できるため、より低損失を求められる信号伝送、例えばより高周波帯の信号伝送に好適である。一方、第1信号導体および第3信号導体は狭い間隔のグランド導体に挟まれているため、アイソレーションがより求められる信号伝送、例えばより低周波帯の信号伝送に好適である。
日本国特許出願2017−027026号(出願日:2017年2月16日)の開示はその全体が参照により本明細書に取り込まれる。本明細書に記載された全ての文献、特許出願、及び技術規格は、個々の文献、特許出願、及び技術規格が参照により取り込まれることが具体的かつ個々に記された場合と同程度に、本明細書に参照により取り込まれる。

Claims (8)

  1. 複数の絶縁基材層が積層されてなる積層絶縁体と、
    前記積層絶縁体の内部に、前記絶縁基材層に沿って信号の伝送方向に延伸して配置される3以上の信号導体と、
    前記信号導体のそれぞれを積層方向から前記絶縁基材層を介して挟みこむ複数のグランド導体と、
    を備える多層基板であり、
    前記多層基板は、前記信号導体が併走して高周波信号を伝送する併走部を有し、
    前記併走部は、積層方向から平面視して伝送方向と直交する方向に離隔して配置される2以上の信号導体と、積層方向から平面視して前記信号導体と重なりを有し、積層方向に離隔して配置される信号導体とを含み、
    前記併走部は、積層方向から平面視して伝送方向と直交する方向に離隔して配置される前記信号導体をそれぞれ含む第1領域および少なくとも1つの第2領域を有し、
    前記第1領域は、積層方向に重なって配置される前記信号導体の数が前記第2領域よりも多く、
    前記第1領域は、前記信号導体を挟み込むグランド導体の間隔が、前記第2領域における前記信号導体を挟み込むグランド導体の間隔の最小値よりも狭い部分を有する、多層基板。
  2. 前記第2領域は、前記第1領域に含まれる前記信号導体よりも幅広の信号導体を含む、請求項1に記載の多層基板。
  3. 前記併走部は、積層方向と直交する面に沿って伝送方向が曲がっている湾曲部を有し、
    前記第1領域は、前記湾曲部において前記第2領域よりも内側の位置に配置される、請求項1または請求項2に記載の多層基板。
  4. 前記信号導体とそれぞれ接続し、積層方向の実装面側に引き出される引出導体が、伝送方向の端部に配置され、
    前記積層方向に重なりを有して配置される信号導体は、積層方向に等間隔で配置される場合よりも、引出導体の長さの総計が短く配置される、請求項1から請求項3のいずれかに記載の多層基板。
  5. 前記第1領域に含まれる信号導体と前記第2領域に含まれる信号導体との間に、積層方向に前記グランド導体を接続する少なくとも1つの層間接続導体を更に備える、請求項1から4のいずれかに記載の多層基板。
  6. 前記併走部の外縁部に、積層方向にグランド導体を接続する少なくとも1つの層間接続導体を更に備える、請求項1から5のいずれかに記載の多層基板。
  7. 前記第1領域に含まれる信号導体と前記第2領域に含まれる信号導体との間に、伝送方向に沿って配置され、前記グランド導体と接続される補助グランド導体を更に備える、請求項1から6のいずれかに記載の多層基板。
  8. 前記併走部の外縁部に、伝送方向に沿って配置され、前記グランド導体と接続される補助グランド導体を更に備える、請求項1から7のいずれかに記載の多層基板。
JP2018568118A 2017-02-16 2018-02-05 多層基板 Active JP6841287B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017027026 2017-02-16
JP2017027026 2017-02-16
PCT/JP2018/003800 WO2018150926A1 (ja) 2017-02-16 2018-02-05 多層基板

Publications (2)

Publication Number Publication Date
JPWO2018150926A1 true JPWO2018150926A1 (ja) 2019-11-07
JP6841287B2 JP6841287B2 (ja) 2021-03-10

Family

ID=63169348

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018568118A Active JP6841287B2 (ja) 2017-02-16 2018-02-05 多層基板

Country Status (4)

Country Link
US (2) US10986728B2 (ja)
JP (1) JP6841287B2 (ja)
CN (1) CN210840269U (ja)
WO (1) WO2018150926A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6841287B2 (ja) * 2017-02-16 2021-03-10 株式会社村田製作所 多層基板
WO2019017206A1 (ja) * 2017-07-20 2019-01-24 株式会社村田製作所 回路モジュール
WO2022260092A1 (ja) * 2021-06-09 2022-12-15 株式会社村田製作所 液晶ポリマーフィルム、導体層付き液晶ポリマーフィルム、及び、積層基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006024618A (ja) * 2004-07-06 2006-01-26 Toshiba Corp 配線基板
JP2006351647A (ja) * 2005-06-14 2006-12-28 Hitachi Ltd 配線基板
JP5690429B1 (ja) * 2014-05-21 2015-03-25 株式会社フジクラ プリント配線板
WO2016047540A1 (ja) * 2014-09-26 2016-03-31 株式会社村田製作所 伝送線路および電子機器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104798248B (zh) 2013-01-23 2017-03-15 株式会社村田制作所 传输线路及电子设备
JP5430044B1 (ja) 2013-03-30 2014-02-26 株式会社サンパック 表示機器用保護板の製造方法及びその製造装置
WO2017199930A1 (ja) * 2016-05-17 2017-11-23 株式会社村田製作所 多層基板、および、電子機器
JP6841287B2 (ja) * 2017-02-16 2021-03-10 株式会社村田製作所 多層基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006024618A (ja) * 2004-07-06 2006-01-26 Toshiba Corp 配線基板
JP2006351647A (ja) * 2005-06-14 2006-12-28 Hitachi Ltd 配線基板
JP5690429B1 (ja) * 2014-05-21 2015-03-25 株式会社フジクラ プリント配線板
WO2016047540A1 (ja) * 2014-09-26 2016-03-31 株式会社村田製作所 伝送線路および電子機器

Also Published As

Publication number Publication date
WO2018150926A1 (ja) 2018-08-23
US20190363417A1 (en) 2019-11-28
CN210840269U (zh) 2020-06-23
JP6841287B2 (ja) 2021-03-10
US10986728B2 (en) 2021-04-20
US20210204403A1 (en) 2021-07-01
US11659658B2 (en) 2023-05-23

Similar Documents

Publication Publication Date Title
JP5754562B1 (ja) 高周波信号線路及び電子機器
US9332644B2 (en) High-frequency transmission line and electronic device
CN110600848B (zh) 传输线路及电子设备
US9699895B2 (en) Flexible board and electronic device
US11659658B2 (en) Multilayer board
WO2014156422A1 (ja) 樹脂多層基板および電子機器
US10749236B2 (en) Transmission line
JP7001158B2 (ja) 多層基板、電子機器および多層基板の製造方法
WO2013114974A1 (ja) 高周波信号伝送線路及び電子機器
US9472839B2 (en) High-frequency transmission line and electronic device
JP5673898B2 (ja) 高周波信号線路及びこれを備えた電子機器
WO2013114975A1 (ja) 高周波信号伝送線路及び電子機器
JP2020167427A (ja) 多層基板および電子機器
JPWO2019087753A1 (ja) インターポーザおよび電子機器
WO2021251209A1 (ja) 電子機器
JP2006080239A (ja) 積層型高周波回路基板

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190521

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200512

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200710

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20200722

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200910

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210201

R150 Certificate of patent or registration of utility model

Ref document number: 6841287

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150