JPH0878940A - マイクロストリップ伝送線路基板およびその製造方法とそれを用いた回路モジュール - Google Patents

マイクロストリップ伝送線路基板およびその製造方法とそれを用いた回路モジュール

Info

Publication number
JPH0878940A
JPH0878940A JP6208874A JP20887494A JPH0878940A JP H0878940 A JPH0878940 A JP H0878940A JP 6208874 A JP6208874 A JP 6208874A JP 20887494 A JP20887494 A JP 20887494A JP H0878940 A JPH0878940 A JP H0878940A
Authority
JP
Japan
Prior art keywords
transmission line
microstrip transmission
dielectric
substrate
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6208874A
Other languages
English (en)
Inventor
Kazuhiro Kawasaki
和弘 河崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP6208874A priority Critical patent/JPH0878940A/ja
Publication of JPH0878940A publication Critical patent/JPH0878940A/ja
Priority to US08/831,774 priority patent/US5777526A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/18—Phase-shifters
    • H01P1/184—Strip line phase-shifters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09236—Parallel layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09972—Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)
  • Waveguide Aerials (AREA)

Abstract

(57)【要約】 【目的】遅延時間の異なる信号を伝達するに際して、複
数の高速ディジタル回路素子間を電気的に接続するマイ
クロストリップ伝送線路の配線長の差を小さくできるマ
イクロストリップ伝送線路基板を実現する。 【構成】ストリップ導体２１、２２を通して伝達される
信号の絶対伝搬遅延時間ｔｐｄに差がある時、例えば前
者がｔｐｄ＝８３．３ｐｓ／ｃｍのクロック信号、後者
がｔｐｄ＝６３．３ｐｓ／ｃｍのデータ信号である時、
ストリップ導体２１の直下に配設される誘電体２３の比
誘電率（εr＝９．０）を基準にして、ストリップ導体
２２の直下に配設される誘電体２４を、伝達する信号の
ｔｐｄの差に相当する分だけ異なる比誘電率を有する誘
電体（この場合εr＝５．０に調整）で構成してストリ
ップ導体の単位長当たりのｔｐｄを調整、制御して両ス
トリップ導体２１、２２の配線長を同一にする。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、マイクロストリップ伝
送線路基板とその製造方法及びこの伝送線路基板に回路
素子等を搭載したモジュールに係り、特に高速ディジタ
ル信号の高精度なタイミングを確保した伝送に好適なマ
イクロストリップ伝送線路基板とその製造方法及びこの
伝送線路基板に回路素子等を搭載したモジュールに関す
る。
【０００２】
【従来の技術】従来のマイクロストリップ伝送線路基板
の基本的な構造は、例えばトランスミッション・ライン
・デザイン・ハンドブック「Transmission Line Design
Handbook」Brian C.Wadell著 １９９１年 Artech Hous
e発行、第９３頁〜第１１１頁に記載されているよう
に、基板導体上に設けられた単一の誘電体上にストリッ
プ導体が形成された積層構造体で構成されている。
【０００３】また、平面アンテナに関するもので、本願
発明のマイクロストリップ伝送線路基板とは技術分野が
異なるものであるが、基板導体上の誘電体の一部を誘電
率の異なる他の誘電体で構成し、その部分のストリップ
導体上の伝播速度を変化させ、同じ長さのストリップ導
体でも位相差を生じさせることができるものとして、特
開平５−２４３８０号公報が知られている。
【０００４】
【発明が解決しようとする課題】高速ディジタル回路間
の信号接続において、信号の絶対伝搬遅延時間を正確に
実現することがタイミング設計上必要となる。例えば、
２．４Ｇｂ／ｓのデータ信号のデータ幅は、約４００ｐ
ｓ（ｐｉｃｏ ｓｅｃｏｎｄ）しかなく、実効的な比誘
電率εrが７．０のマイクロストリップ伝送線路の伝搬
遅延時間は約８８ｐｓ／ｃｍとなるため、数ｃｍの配線
長差によってこのデータをフリップフロップ回路に取り
込むことができなくなる可能性があり、高速ディジタル
回路間のタイミング仕様により要求された各々のマイク
ロストリップ伝送線路の絶対遅延時間を正確に実現する
ことが必須である。
【０００５】このため、多数の信号が存在する場合、各
々の配線に要求された絶対伝搬遅延時間に大きな差があ
る場合、配線長に差が生じ、長い配線や短い配線が混在
するようになり、マイクロストリップ伝送線路基板上に
おいて高速ディジタル回路間の配置配線が困難となるこ
とが問題であった。
【０００６】また、配線長に差が生じ、長い配線や短い
配線が混在するため迂回配線が生じるため、このような
マイクロストリップ伝送線路基板の占有面積の増加が問
題であった。さらに、このような場合、配線本数が多く
なると配線が混雑し配線間の距離が十分に取れずクロス
トークが問題であった。
【０００７】また、マイクロストリップ伝送線路基板モ
ジュール上においてマイクロストリップ伝送線路の絶対
遅延時間が仕様により固定化されている場合、マイクロ
ストリップ伝送線路の配線長に自由度がなくなりマイク
ロストリップ伝送線路基板の寸法を小さくすることがで
きなくなることが問題であった。
【０００８】また、従来のマイクロストリップ伝送線路
基板においては、一度作成してしまえばその後基板上の
伝送線路長を変更することは事実上困難であり、変更す
る場合には新たに作り直さねばならず、経済的にも問題
であった。
【０００９】したがって、本発明の目的は上記従来の問
題点を解消することにあり、第１の目的は、回路素子間
を複数本の伝送線路で接続する際に、各々の伝送線路に
異なる伝搬遅延時間の信号を伝送しても、伝搬遅延時間
の差に対して伝送線路長の差ができるだけ生じない改良
されたマイクロストリップ伝送線路基板を、第２の目的
はさらにマイクロストリップ伝送線路における特性イン
ピーダンスの整合をも図ることのできる、改良されたマ
イクロストリップ伝送線路基板を、第３の目的はさらに
伝送線路の近接によるクロストークの問題をも解決し得
る、改良されたマイクロストリップ伝送線路基板を、第
４の目的はこれらマイクロストリップ伝送線路基板を容
易に実現できる製造方法を、そして第５の目的はこれら
のマイクロストリップ伝送線路基板に複数個の回路素子
を搭載実装し、これら回路素子間を伝送線路で接続した
回路モジュールを、それぞれ提供することにある。
【００１０】
【課題を解決するための手段】上記第１の目的を達成す
るために、本発明においては（以下、第１の発明と云
う）、少なくとも基板導体上に配設された誘電体と、前
記誘電体の同一平面上に隣接して配設された複数本のス
トリップ導体とを有して成るマイクロストリップ伝送線
路基板において、前記各々のストリップ導体を通して伝
送される信号の絶対伝搬遅延時間の長さに大小の差があ
る時、いずれか一方のストリップ導体直下に配設される
誘電体を基準にして、他のストリップ導体直下に配設さ
れる誘電体を、前記一方の誘電体とは絶対伝搬遅延時間
の長さの差に相当する分だけ異なる所定の比誘電率を有
する誘電体で構成してストリップ導体の単位長当たりの
伝搬遅延時間を調整、制御する手段を有して成るマイク
ロストリップ伝送線路基板としたものである。
【００１１】さらに具体的に説明すると、マイクロスト
リップ伝送線路基板において、他の配線と比較して長い
配線、すなわち、伝搬遅延時間の絶対値が大きい配線に
おいて、絶対伝搬遅延時間をそのままにして配線長を短
くし、他の配線との配線長の差を小さくする必要のある
場合には、マイクロストリップ伝送線路を構成する誘電
体を他の短い配線直下の誘電体よりも大きい比誘電率を
持つ材料で構成して、単位長さあたりの伝搬遅延時間を
実質的に大きくすることにより同じ伝搬遅延時間を比較
的短い配線長で実現できるようにする。
【００１２】また、上記の場合とは反対に他の配線と比
較して短い配線、すなわち、伝搬遅延時間の絶対値が小
さい配線において、絶対伝搬遅延時間をそのままにして
配線長を長くし、他の配線との配線長の差を小さくする
必要のある場合は、マイクロストリップ伝送線路を構成
する誘電体を他の長い配線直下の誘電体よりも小さい比
誘電率を持つ材料で構成して、単位長さあたりの伝搬遅
延時間を実質的に小さくすることにより同じ遅延時間を
比較的長い配線長で実現できるようにする。
【００１３】また、上記本発明のマイクロストリップ伝
送線路基板においては、伝送線路の遅延時間の特定仕様
に応じて、特定の伝送線路部品（特定仕様を満たす比誘
電率の誘電体を備えたもの）を準備しておき、これをマ
イクロストリップ伝送線路基板上の基板導体上に着脱自
在に取り付けるように構成し、任意のマイクロストリッ
プ伝送線路を交換可能とする構造とすることもできる。
【００１４】上記のマイクロストリップ伝送線路基板に
おいて、伝送線路を構成する誘電体の比誘電率が異なる
マイクロストリップ伝送線路同士を接続する場合、ま
た、マイクロストリップ伝送線路と回路素子とを接続す
る場合、上記マイクロストリップ伝送線路同士の特性イ
ンピーダンスの整合、およびマイクロストリップ伝送線
路と回路素子間の特性インピーダンスと回路素子の入出
力インピーダンスとの整合をとることが、実用上好まし
い。
【００１５】これを解決するのが第２の目的であり、本
発明においては（以下、第２の発明と云う）、マイクロ
ストリップ伝送線路を構成する誘電体の比誘電率を変化
させたマイクロストリップ伝送線路の特性インピーダン
スを、次に示す三つの整合手段のうちの何れかの特性イ
ンピーダンス制御手段によって整合させることができ
る。すなわち、その一つは、マイクロストリップ伝送線
路のストリップ導体と基板導体間の距離ｄを所定値に設
定する制御手段であり、他の一つは、マイクロストリッ
プ伝送線路のストリップ導体の幅ｗを所定値に設定する
制御手段であり、さらに他の一つは、これら両者の制御
手段の組み合わせ、すなわち、マイクロストリップ伝送
線路のストリップ導体と基板導体間の距離ｄとマイクロ
ストリップ伝送線路のストリップ導体幅ｗの両者を、そ
れぞれ所定値に設定する制御手段である。
【００１６】また、上記マイクロストリップ伝送線路基
板において、伝送線路を構成する配線本数が多くなるこ
とによる配線混雑により、配線間の距離が十分に取れな
い場合、隣接する複数のマイクロストリップ伝送線路間
に配線の近接によるクロストークの問題が生じる。これ
を解決するのが第３の目的であり、本発明では（以下、
第３の発明と云う）、マイクロストリップ伝送線路のス
トリップ導体直下の異なる誘電体材料間に導体層を挿入
し、これを基板導体に接続することによりクロストーク
量を低減させたものである。
【００１７】また、本発明の第４の目的は、伝送線路の
遅延時間の特性仕様に応じて選択された異なる比誘電率
の誘電体を、マイクロストリップ伝送線路が形成される
領域にしたがって配列し、少なくとも一方の面が相互に
同一平面を構成するように接合されて誘電体基板を形成
する工程と、前記誘電体基板の両面に導体層を形成する
工程と、前記誘電体基板の一方の導体層を基板導体とす
ると共に、他方の平面導体層を例えばリソグラフィ等の
パターン形成技術によってパターン化し、所定幅のスト
リップ導体パターンを各々の誘電体上に形成する工程と
を有して成るマイクロストリップ伝送線路基板の製造方
法により、達成される（以下、第４の発明と云う）。
【００１８】また、伝送線路の遅延時間の特性仕様に応
じて選択された異なる比誘電率の誘電体を、マイクロス
トリップ伝送線路が形成される領域にしたがって配列
し、少なくとも一方の面が相互に同一平面を構成するよ
うに接合されて誘電体基板を形成する工程の代わりに、
誘電体基板を一枚の誘電体で形成し、所定幅のストリッ
プ導体パターンが形成される領域に、選択的に比誘電率
を変化させることのできる不純物元素を熱拡散もしくは
イオン打込み等の周知の方法で導入して誘電体の比誘電
率を部分的に変化させる工程とすることも可能である。
【００１９】また、本発明の第５の目的は、上記マイク
ロストリップ伝送線路基板に、例えば高速ディジタル回
路素子を複数個搭載し、これら素子間を上記複数本のマ
イクロストリップ伝送線路で接続して成る回路モジュー
ルにより、達成される（以下、第５の発明と云う）。
【００２０】すなわち、上記第１の発明によるマイクロ
ストリップ伝送線路基板を用いれば、配線長を短くし、
マイクロストリップ伝送線路基板の寸法を小さくできる
という本発明の特徴を生かして、小型化されたマイクロ
ストリップ伝送線路基板モジュールが実現できる。ま
た、第２の発明によるマイクロストリップ伝送線路基板
を用いれば、さらにマイクロストリップ伝送線路の特性
インピーダンスを整合させた効能率のマイクロストリッ
プ伝送線路基板モジュールが実現できる。さらにまた、
第３の発明によるマイクロストリップ伝送線路基板を用
いれば、クロストーク量の低減された回路モジュールが
実現できる。
【００２１】
【作用】上記構成による本発明のマイクロストリップ伝
送線路基板の原理を図１〜図４を用いて、超高速光通信
システムにおけるディジタル信号多重回路および分離回
路の実装配線基板に適用した場合を例に説明する。
【００２２】図１は、超高速光通信システムの概略構成
図を示す。このシステムは、多数の入力信号１をディジ
タル信号多重回路２により多重化し、この多重化信号３
を電気−光変換部４により電気信号から光信号に変換し
光ファイバ５により多重化光信号として送信するように
なっている。そして、光−電気変換部６で多重化光信号
を受信し光信号から電気信号に変換し多重化信号７をデ
ィジタル信号分離回路８により多数の出力信号９に分離
されるようになっている。
【００２３】ディジタル信号多重回路２の出力信号およ
びディジタル信号分離回路８の入力信号の速度は数１０
Ｇｂ／ｓが実現可能となっており、この様な場合、入力
信号１と出力信号９の本数は６００Ｍｂ／ｓの信号で数
１０本を超える状況となり、タイミング仕様を満足する
ように高速ディジタル回路素子を配置し、かつ高速ディ
ジタル回路素子間を配線接続する必要がある。
【００２４】図２は、比較のために示した従来のマイク
ロストリップ伝送線路基板の平面図で、マイクロストリ
ップ伝送線路基板１１上に配置された高速ディジタル回
路素子（集積回路素子）１２、１３と、これらの高速デ
ィジタル回路素子間をマイクロストリップ伝送線路１
４、１５により電気的に接続した例を示している。この
場合、２本の伝送線路１４、１５によつて伝送される信
号間には絶対遅延時間に大きな差があるため、図示のよ
うに両者の配線長に大きな差が生じている。そして、図
示のように、たとえ配線が可能であってもマイクロスト
リップ伝送線路基板面積の増加が問題である。
【００２５】これは、本発明の例として後述する図３に
示すように、マイクロストリップ伝送線路基板１１２上
に配置された高速ディジタル回路素子１２２、１３２と
の間のマイクロストリップ伝送線路１４２、１５２の配
線長が同じである場合のマイクロストリップ伝送線路基
板１１２の面積と図２のマイクロストリップ伝送線路基
板１１の面積とを比較すれば明らかである。
【００２６】また、図２の配線長に大きな差が生じ長い
配線と短い配線が高速ディジタル回路素子１２、１３間
に混在するような場合において、これらの高速ディジタ
ル回路素子間に多数の配線が存在する場合には配置配線
が困難となることが大きな問題であった。
【００２７】図３は、本発明の第１の発明となるマイク
ロストリップ伝送線路基板の一例を示した平面図で、基
板１１２に搭載された高速ディジタル回路素子（集積回
路素子）１２２と１３２との間を、同一配線長の伝送線
路１４２と１５２とで接続している。
【００２８】図４は、図３のＡ−Ａ´線の断面図を示し
ており、図３のマイクロストリップ伝送線路１４２、１
５２は、図４において同一線幅ｗのストリップ導体２
１、２２と、それぞれ比誘電率εrの異なる誘電体２
３、２４と基板導体２５とからなっている。
【００２９】一般にマイクロストリップ伝送線路の単位
長さあたりの遅延時間ｔｐｄは、次式（１）に示すよう
に誘電体の比誘電率εrの大きさに比例することが知ら
れている。すなわち、誘電体の比誘電率εrが大きくな
ればなるほど単位長さあたりの遅延時間ｔｐｄも大きく
なることが分かる。なお、式（１）においてＣは光速度
を示す。
【００３０】
【数１】
【００３１】また、比誘電率εrと誘電率εとには次式
（２）に示す関係がある。式中のε0は真空中の誘電率
である。
【００３２】
【数２】
【００３３】したがって、例えば、マイクロストリップ
伝送線路を構成するストリップ導体２１に要求された絶
対遅延時間が、ストリップ導体２２に要求された絶対遅
延時間よりも大きい場合、配線長の差を小さくするため
には、ストリップ導体２１と基板導体２５との間にある
誘電体２３の比誘電率εrを、ストリップ導体２２と基
板導体２５との間にある誘電体２４の比誘電率εrより
も大きくなるように誘電体２３と誘電体２４の材料を選
択し、マイクロストリップ伝送線路基板を構成すればよ
い。これにより、マイクロストリップ伝送線路を構成す
るストリップ導体２１とストリップ導体２２に要求され
た絶対遅延時間を満足し、これらの配線長の差を小さく
することが可能となる。
【００３４】また、上記の場合と反対に、マイクロスト
リップ伝送線路を構成するストリップ導体２１に要求さ
れた絶対遅延時間が、ストリップ導体２２に要求された
絶対遅延時間よりも小さい場合、配線長の差を小さくす
るためには、ストリップ導体２１と基板導体２５との間
にある誘電体２３の比誘電率εrを、ストリップ導体２
２と基板導体２５との間にある誘電体２４の比誘電率ε
rよりも小さくなるように誘電体２３と誘電体２４の材
料を選択し、マイクロストリップ伝送線路基板を構成す
ればよい。これにより、マイクロストリップ伝送線路を
構成するストリップ導体２１とストリップ導体２２に要
求された絶対遅延時間を満足し、これらの配線長の差を
小さくすることが可能となる。
【００３５】なお、使用される誘電体としては、種々の
材質のものがあるが、通常使用される代表的な材料とし
ては、例えば、ポリテトラフルオロエチレン（２．
４）、ガラスエポキシ（４．４〜５．０）、アルミナコ
ンポジット（５．０〜１０．０）、アルミナセラミック
（９．０〜１０．０）等が挙られる。なお、括弧内の数
値は、比誘電率（代表値）εrを示している。このこと
から、かなりの範囲で比誘電率εrを誘電体材料選択に
より制御可能なことがわかる。また、ストリップ導体２
１、２２、基板導体２５としては、例えばめっき、スパ
ッタ、蒸着等の周知の成膜技術で容易に形成できる、銅
やニッケル等の導体層が用いられる。
【００３６】さらにまた、第１の発明は、遅延時間の特
性仕様に応じて、予め交換可能な部品として作成した任
意のマイクロストリップ伝送線路を、マイクロストリッ
プ伝送線路基板上の所定の基板導体上に着脱自在に取り
付ける構成とすることにより、任意のマイクロストリッ
プ伝送線路を交換可能な構造とし、マイクロストリップ
伝送線路基板上のディジタル回路素子の素子特性ばらつ
き、設計誤差等による遅延時間の差を、マイクロストリ
ップ伝送線路基板の再設計、製造を必要とせずに、伝送
線路部品を交換するだけで対応できるという作用効果を
も有している。
【００３７】次に、第２の発明となる特性インピーダン
スの整合手段について説明する。図４において、配線長
の差を小さくするためにストリップ導体２１と基板導体
２５との間にある誘電体２３の比誘電率εrとストリッ
プ導体２２と基板導体２５との間にある誘電体２４の比
誘電率εrを異なった値としているため、これらのマイ
クロストリップ伝送線路の特性インピーダンスは、それ
ぞれ異なった値となる。このことは、一般に、マイクロ
ストリップ伝送線路の特性インピーダンスＺ0が、次式
（３）に示すように誘電率εに反比例することから明ら
かである。なお、式中のμは透磁率、Ｗはストリップ導
体の幅、ｄはストリップ導体と基板導体との距離（誘電
体の厚さに相当）を、それぞれ表している。
【００３８】
【数３】
【００３９】式（３）より、マイクロストリップ伝送線
路の特性インピーダンスＺ0は、ストリップ導体と基板
導体との距離ｄに比例すること、すなわち、ストリップ
導体の幅Ｗとストリップ導体と基板導体との距離ｄとの
比によっても特性インピーダンスＺ0が変化することが
分かる。したがって、第２の発明では、第１の発明をさ
らに改良し、ストリップ導体の幅Ｗ、ストリップ導体と
基板導体との距離ｄのいずれか、もしくはこれら両者を
制御することにより、ストリップ導体に要求された特性
インピーダンスを整合させることをも可能となる。
【００４０】次に、第３の発明となるクロストーク対策
について説明する。配線本数が多くなることによる配線
混雑により、配線間の距離が十分に取れない場合、クロ
ストーク量を低減するために、複数のマイクロストリッ
プ伝送線路のストリップ導体直下の異なる誘電体材料間
に導体層を挿入し、基板導体と接続する。誘電体材料間
に挿入された導体層は、電磁遮蔽効果によりクロストー
ク量を低減し、回路素子の誤動作を抑えることができる
作用効果を有している。
【００４１】また、第４の発明の、伝送線路の遅延時間
の特性仕様に応じて選択された異なる比誘電率の誘電体
を、マイクロストリップ伝送線路が形成される領域にし
たがって配列し、少なくとも一方の面が相互に同一平面
を構成するように接合されて誘電体基板を形成する工程
において、隣接する誘電体の側面同士を接合する場合、
さらには誘電体を基板導体へも接合する場合には、接合
材として一般に使用される接着剤を用いても良いが、好
ましくは例えば、はんだペースト等の導電性接合材を用
いて接合することが望ましい。この場合、導電性接合材
は、接合材としての作用と、第３の発明の誘電体材料間
に挿入された導体層の役割（クロストークの低減作用）
とを有することになる。
【００４２】また、第５の発明は、マイクロストリップ
伝送線路基板モジュール上において、マイクロストリッ
プ伝送線路の絶対遅延時間が仕様により固定化されてマ
イクロストリップ伝送線路の配線長に自由度がなくなる
場合、マイクロストリップ伝送線路直下の誘電体の比誘
電率εrを変化させることにより配線長を短くすると各
ディジタル素子間の配線長を短くできるため、ディジタ
ル素子を搭載したマイクロストリップ伝送線路基板の寸
法を小さくできるという作用効果を有している。
【００４３】
【実施例】以下、図面を用いて本発明の一実施例を具体
的に説明する。なお、本発明を実施する対象として効果
的なものは、超高速光通信システムにおけるディジタル
信号多重回路および分離回路の実装配線基板が挙げられ
るので、ここでも先に作用の項で原理説明したように、
超高速光通信システムに使用される実装配線回路基板と
してのマイクロストリップ伝送線路基板を例とし、併せ
てこの伝送線路基板の製造方法及びそれを用いた回路モ
ジュールの例について説明する。
【００４４】〈実施例１〉図３は、本発明のマイクロス
トリップ伝送線路基板１１２上に、高速ディジタル回路
素子（集積回路）１２２、１３２を搭載し、これらの回
路素子間を２本の伝送線路１４２、１５２により接続し
た回路モジュールの例を示す平面図、図４は、図３のＡ
−Ａ´断面を示したマイクロストリップ伝送線路１４
２、１５２の要部構成を示す伝送線路基板１１２の断面
図である。
【００４５】以下、図４にしたがってマイクロストリッ
プ伝送線路基板の構成、製造方法、および性能試験結果
について順次説明する。
【００４６】（１）マイクロストリップ伝送線路基板の
構成 図示のように、マイクロストリップ伝送線路基板は、伝
送線路を構成するストリップ導体２１、２２と、誘電体
２３、２４と、マイクロストリップ伝送線路を構成する
基板導体２５とからなる。ストリップ導体２１、２２は
銅箔で厚さ１８μｍ、導体幅０．６６ｍｍ、配線長３ｃ
ｍである。誘電体２３、２４は共に厚さ０．６３５ｍｍ
のアルミナコンポジット誘電体で構成され、比誘電率ε
rは、誘電体２３が９．０、誘電体２４が５．０であ
る。
【００４７】（２）製造方法 比誘電率εrが９．０のアルミナコンポジット誘電体２
３と、比誘電率εrが５．０のアルミナコンポジット誘
電体２４との側面を接着剤で接合し、一枚の基板として
形成後、基板の両面に厚さ１８μｍの銅箔を圧延接着
し、下面の銅箔を基板導体２５とする。さらに基板の上
面の銅箔にフォトレジスト膜を形成し、ストリップ導体
パターン（幅０．６６ｍｍ、長さ３ｃｍの配線パター
ン）の形成されたマスクを介して露光、現像してレジス
トパターンを形成する。このレジストパターンをエッチ
ングマスクとして、露出した銅箔を選択的にエッチング
してストリップ導体パターンを転写形成する。なお、誘
電体基板の両面に銅箔を圧延接着する代わりに、基板に
例えばパラジウム等のめっき触媒を付与して、無電解銅
めっきするか、さらに厚さが欲しい場合にはこの無電解
銅めっきを下地にして電解めっきしても良い。
【００４８】（３）性能試験結果 ストリップ導体２１を伝達する信号はｔｐｄ＝８３．３
ｐｓ／ｃｍのクロック信号であり、ストリップ導体２２
を伝達する信号はｔｐｄ＝６３．３ｐｓ／ｃｍのデータ
信号である。また、この実施例の場合、ストリップ導体
２１と２２の配線長は共に３ｃｍであり、データ信号の
時間幅とクロック信号の周期が１２０ｐｓである。さら
に、ストリップ導体２２に入力されるデータ信号とスト
リップ導体２１に入力されるクロック信号の立ち上がり
タイミングは同一となっている。
【００４９】したがって、ストリップ導体２２を伝達す
るデータ信号をストリップ導体２１を伝達するクロック
信号により出力側で取り込むには、クロック信号がデー
タ信号よりもデータ信号の時間幅の半分だけ遅延させる
必要があり、ストリップ導体２１を伝達するクロック信
号は、ストリップ導体２２を伝達する信号よりも６０ｐ
ｓ遅延させる必要がある。このため、ストリップ導体２
１直下の誘電体２３の比誘電率εrを９．０とし、スト
リップ導体２２直下の誘電体２４の比誘電率εrを５．
０とすることにより、配線長が３ｃｍの場合、６０ｐｓ
の差を達成することができ、その結果として正常な動作
特性を得ることができた。
【００５０】また、同一特性を得るための基板の大きさ
を図２に示した在来のマイクロストリップ伝送線路基板
の寸法１２５ｍｍ×１２０ｍｍと比較すると、本実施例
の場合は、図３に示したように８０ｍｍ×１２０ｍｍと
なり、面積を３６％削減できた。
【００５１】なお、この実施例では誘電体材料としてア
ルミナコンポジットを使用したが、伝送する信号の特性
及び使用する環境等に応じてその他の適切な材料を選択
することができる。代表的な誘電体材料とその比誘電率
（代表値）について例示すると、テフロン（２．４）：
ガラスエポキシ（４．４〜５．０）：アルミナセラミッ
ク（９．０〜１０．０）が挙げられる。これらの誘電体
材料を選択すれば、かなりの範囲で比誘電率εrを制御
することができ、先に示した式（１）にしたがって、伝
送する信号のｔｐｄを満足する比誘電率εrを選定すれ
ば良い。
【００５２】〈実施例２〉実施例１の場合、マイクロス
トリップ伝送線路を構成するストリップ導体２１に要求
された絶対遅延時間が、マイクロストリップ伝送線路を
構成するストリップ導体２２に要求された絶対遅延時間
よりも大きい場合に配線長の差を小さくするためにスト
リップ導体２１と基板導体２５との間にある誘電体２３
の比誘電率εrとストリップ導体２２と基板導体２５と
の間にある誘電体２４の比誘電率εrを異なった値とし
ているため、これらのマイクロストリップ伝送線路の特
性インピーダンスは、それぞれ異なった値となる。
【００５３】本実施例は、この異なる特性インピーダン
スを整合させたマイクロストリップ伝送線路基板の例を
説明するもので、図５に伝送線路基板の断面図を示す。
【００５４】（１）マイクロストリップ伝送線路基板の
構成 図５に示したように、基本的には図４の構成と同一であ
るが、データ信号を伝達するストリップ導体２２直下の
誘電体２４の厚さを、インピーダンス整合のために０．
６３５ｍｍから０．３８１ｍｍと薄くしたことと、これ
に伴い基板導体２５の形状を断面クランク状に変形した
ことのみが異なる点である。
【００５５】先に式（３）で示したように、特性インピ
ーダンスＺ0はストリップ導体と基板導体との間の距離
ｄに比例し、ストリップ導体の幅Ｗに反比例（誘電体の
比誘電率εrにも反比例）することから、この実施例で
はストリップ導体の幅Ｗを変えずに、誘電体２４の厚さ
を調整して両伝送線路の特性インピーダンスＺ0を整合
させたものである。
【００５６】すなわち、式（２）、（３）から、ストリ
ップ導体２１、誘電体２３及び基板導体２５で構成され
る伝送線路の特性インピーダンスＺ0は５０Ωであり、
ストリップ導体２２、誘電体２４及び基板導体２５で構
成される伝送線路の特性インピーダンスＺ0を、この値
に整合させるためには、両誘電体の比誘電率εrの差分
を補償する必要がある。この比誘電率εrの差分（９．
０−５．０＝４．０）をストリップ導体２２と基板導体
２５との間の距離ｄ、すなわち、誘電体２４の厚さを
０．６３５ｍｍから０．３８１ｍｍに調整することによ
り、この伝送線路の特性インピーダンスＺ0を５０Ωと
したものである。
【００５７】（２）製造方法 一方の誘電体２４の厚さを薄くしたので、基板導体２５
の形成方法を圧延接着する代わりに銅めっきとしたこと
を除き、基本的には実施例１と同一工程で製造した。
【００５８】（３）性能試験結果 実施例１と同一信号（ストリップ導体２１を伝達する信
号はｔｐｄ＝８３．３ｐｓ／ｃｍのクロック信号：スト
リップ導体２２を伝達する信号はｔｐｄ＝６３．３ｐｓ
／ｃｍのデータ信号）を、それぞれの伝送線路に伝達し
たところ、両者の特性インピーダンスＺ0が整合してい
るので、実施例１の場合よりも特性改善が図られ、信号
の伝送損失が著しく減少し、効率良く伝送することがで
きた。
【００５９】〈実施例３〉この実施例も実施例２と同様
に、実施例１の誘電体２３、２４の比誘電率εが異なる
ことにより生じる二つの伝送線路の特性インピーダンス
の違いを改善して整合させるものであり、実施例２で距
離ｄを調整して整合させた代わりに、この実施例ではス
トリップ導体の幅Ｗを調整して特性インピーダンスを整
合させたマイクロストリップ伝送線路基板の例を説明す
るもので、図６に伝送線路基板の断面図を示す。
【００６０】（１）マイクロストリップ伝送線路基板の
構成 図６に示したように、基本的には実施例１の図４に示し
た構成と同一であるが、データ信号を伝達するストリッ
プ導体２２の幅Ｗを、インピーダンス整合のために０．
６６ｍｍから１．０８ｍｍと広くした点のみが構造的に
異なる。
【００６１】先に式（３）で示したように、特性インピ
ーダンスＺ0はストリップ導体と基板導体との間の距離
ｄに比例し、ストリップ導体の幅Ｗに反比例（誘電体の
比誘電率εrにも反比例）することから、この実施例で
は誘電体２４の厚さを変えずに、ストリップ導体２２の
幅Ｗを調整して両伝送線路の特性インピーダンスＺ0を
整合させたものである。
【００６２】すなわち、式（２）、（３）から、ストリ
ップ導体２１、誘電体２３及び基板導体２５で構成され
る伝送線路の特性インピーダンスＺ0は５０Ωであり、
ストリップ導体２２、誘電体２４及び基板導体２５で構
成される伝送線路の特性インピーダンスＺ0を、この値
に整合させるためには、両誘電体の比誘電率εrの差分
を補償する必要がある。この比誘電率εrの差分（９．
０−５．０＝４．０）をストリップ導体２２の幅Ｗを
０．６６ｍｍから１．０８ｍｍに調整することにより、
この伝送線路の特性インピーダンスＺ0を５０Ωとした
ものである。
【００６３】（２）製造方法 基本的には実施例１と同一工程で製造した。ただし、図
示のように一方のストリップ導体２２を形成するフォト
レジストマスクのパターン幅のみを広くして、幅１．０
８ｍｍのストリップ導体２２を形成した。他方のストリ
ップ導体２１の幅は実施例１と同様に０．６６ｍｍと固
定した。
【００６４】（３）性能試験結果 実施例１と同一信号（ストリップ導体２１を伝達する信
号はｔｐｄ＝８３．３ｐｓ／ｃｍのクロック信号：スト
リップ導体２２を伝達する信号はｔｐｄ＝６３．３ｐｓ
／ｃｍのデータ信号）を、それぞれの伝送線路に伝達し
たところ、両者の特性インピーダンスＺ0が整合してい
るので、実施例１の場合よりも特性改善が図られ、信号
の伝送損失が著しく減少し、効率良く伝送することがで
きた。
【００６５】〈実施例４〉この実施例も特性インピーダ
ンスＺ0を整合させるもので、実施例２のストリップ導
体と基板導体との間の距離ｄを調整するものと、実施例
３のストリップ導体の幅Ｗを調整するものとの両者を組
み合わせたものである。図５はその構成例の断面図を示
している。
【００６６】図示のように、ストリップ導体２１の幅Ｗ
とストリップ導体２２の幅Ｗ´およびストリップ導体２
１と基板導体２５との距離ｄ´およびストリップ導体２
２と基板導体２５との距離ｄの両者を、それぞれのマイ
クロストリップ伝送線路に要求される特性インピーダン
スＺ0に応じて任意に設定する。これにより、マイクロ
ストリップ伝送線路を構成するストリップ導体２１、マ
イクロストリップ伝送線路を構成するストリップ導体２
２に要求された絶対遅延時間を満足し、これらの配線長
の差を小さくすることが達成可能となり、さらに、マイ
クロストリップ伝送線路を構成するストリップ導体２
１、マイクロストリップ伝送線路を構成するストリップ
導体２２に要求された特性インピーダンスＺ0を満足す
ることができる。
【００６７】ここでは、ストリップ導体の一方の幅と、
誘電体の一方の厚さとを、それぞれ所定値に変更したこ
とを除き、マイクロストリップ伝送線路基板の構成およ
び伝送線路に加える信号は実施例１と同様である。すな
わち、ストリップ導体２１とストリップ導体２２の線幅
については、図６に示した実施例３の場合と同様で、ス
トリップ導体２１の幅Ｗ＝０．６６ｍｍ、ストリップ導
体２２の幅Ｗ´＝１．０８ｍｍであり、誘電体の厚さに
ついては、誘電体２３の厚さｄ´＝０．３８１ｍｍ、誘
電体２４の厚さｄ＝０．６３５ｍｍとしたものである。
これにより、実施例１と同様の効果を有する外に、実施
例２及び３と同様に両伝送線路の特性インピーダンスＺ
0が共に５０Ωに整合されたことにより、伝送損失の少
ない伝送線路基板を実現することができた。
【００６８】〈実施例５〉この実施例は、隣接する伝送
線路間のクロストークを解消するための一構成例を示す
ものであり、図８は伝送線路基板の断面図を示してい
る。ストリップ導体の配線本数が多くなると配線が混雑
し、配線間の距離が十分に取れず伝送線路間のクロスト
ークが問題となる。このため、基板導体２５が、ストリ
ップ導体２１と誘電体２３、基板導体２５によって構成
されるマイクロストリップ伝送線路とストリップ導体２
２と誘電体２４、基板導体２５によって構成されるマイ
クロストリップ伝送線路直下の誘電体２３と誘電体２４
とを隔てるような構造を持つようにする。このようにす
ると一方のマイクロストリップ伝送線路から発生する電
界の内、誘電体内を貫いて通過する電界が他方のマイク
ロストリップ伝送線路の誘電体内に達しない。このた
め、電界の遮蔽効果があり、これらのマイクロストリッ
プ伝送線路間のクロストーク量の低減を達成することが
できる。
【００６９】この実施例では、両方の誘電体２３、２４
の間に基板導体２５と同一の銅箔を電磁シールド層２６
として挟設している。なお、この電磁シールド層２６と
して、銅箔の代わりに、例えば銀ペースト等の導電性接
着剤を用いれば、誘電体相互のの接着と電磁シールドと
を同時に兼ねることができる。
【００７０】〈実施例６〉この実施例も実施例５と同様
に隣接する伝送線路間のクロストークを解消するための
他の構成例を示すものであり、図９は伝送線路基板の断
面図を示している。図示のように、図５に示した実施例
２の構成と基本的に同一であるが、隣接する誘電体間に
電磁シールド層２６を挟設している点のみが異なる。
【００７１】このように構成することにより、一方のマ
イクロストリップ伝送線路から発生する電界の内、誘電
体内を貫いて通過する電界が他方のマイクロストリップ
伝送線路の誘電体内に達しない。このため、電界の遮蔽
効果があり、これらのマイクロストリップ伝送線路間の
クロストーク量の低減を達成できる。
【００７２】〈実施例７〉この実施例も実施例５と同様
に隣接する伝送線路間のクロストークを解消するための
他の構成例を示すものであり、図１０は伝送線路基板の
断面図を示している。図示のように、図６に示した実施
例３の構成と基本的に同一であるが、隣接する誘電体間
に電磁シールド層２６を挟設している点のみが異なる。
【００７３】このように構成することにより、一方のマ
イクロストリップ伝送線路から発生する電界の内、誘電
体内を貫いて通過する電界が他方のマイクロストリップ
伝送線路の誘電体内に達しない。このため、電界の遮蔽
効果があり、これらのマイクロストリップ伝送線路間の
クロストーク量の低減を達成できる。
【００７４】〈実施例８〉この実施例も実施例５と同様
に隣接する伝送線路間のクロストークを解消するための
他の構成例を示すものであり、図１１は伝送線路基板の
断面図を示している。図示のように、図７に示した実施
例４の構成と基本的に同一であるが、隣接する誘電体間
に電磁シールド層２６を挟設している点のみが異なる。
【００７５】このように構成することにより、一方のマ
イクロストリップ伝送線路から発生する電界の内、誘電
体内を貫いて通過する電界が他方のマイクロストリップ
伝送線路の誘電体内に達しない。このため、電界の遮蔽
効果があり、これらのマイクロストリップ伝送線路間の
クロストーク量の低減を達成できる。
【００７６】〈実施例９〉図１３は、本発明の多重回路
モジュールを実現した平面図である。８：１多重ＩＣ
（ＭＵＸ１、ＭＵＸ２）および２：１多重ＩＣ（ＭＵＸ
３）からなる回路素子と、マイクロストリップ伝送線路
基板１１９、マイクロストリップ伝送線路１０６、１０
７、１０８、１０４、１０５とからなる。
【００７７】この多重回路モジュールは、マイクロスト
リップ伝送線路１０４、１０５より、それぞれ８本づつ
のデ−タ信号を８：１多重ＩＣ（ＭＵＸ１、ＭＵＸ２）
の８本のデ−タ入力にそれぞれ入力し、８：１多重ＩＣ
（ＭＵＸ１、ＭＵＸ２）により多重されたデータ信号を
マイクロストリップ伝送線路１０６、１０７によって
２：１多重ＩＣ（ＭＵＸ３）の２本のデ−タ入力にそれ
ぞれ入力し、２：１多重ＩＣ（ＭＵＸ３）の出力より１
６：１に多重されたデ−タ信号をマイクロストリップ伝
送線路１０８より取り出す機能を有する。
【００７８】また、図１２は、図１３と同様の機能を持
つ比較例となる多重回路モジュールの平面図である。こ
のモジュールも８：１多重ＩＣ（ＭＵＸ１、ＭＵＸ
２）、２：１多重ＩＣ（ＭＵＸ３）からなる回路素子
と、マイクロストリップ伝送線路基板１０９、マイクロ
ストリップ伝送線路１０６、１０７、１０８、１０４、
１０５とからなる。
【００７９】この図１２に示した多重回路モジュールは
８：１多重ＩＣ（ＭＵＸ１、ＭＵＸ２）により多重され
たデータ信号を、マイクロストリップ伝送線路１０６、
１０７によって２：１多重ＩＣ（ＭＵＸ３）の２本のデ
−タ入力にそれぞれ入力しているが、これら２本のデー
タ入力タイミングはマイクロストリップ伝送線路１０
６、１０７の長さによって実現されており、タイミング
仕様によってはマイクロストリップ伝送線路１０６、１
０７の長さが長くなることにより、８：１多重ＩＣ（Ｍ
ＵＸ１、ＭＵＸ２）、２：１多重ＩＣ（ＭＵＸ３）それ
ぞれの回路素子の配置に自由度がなくなり、マイクロス
トリップ伝送線路基板１０９の寸法を小さくすることが
できない場合があり、この図１２の比較例では、基板全
体のサイズが１０ｃｍ×１５ｃｍとなってしまう。これ
はマイクロストリップ伝送線路基板１０９の誘電体材料
が、マイクロストリップ伝送線路基板の全領域で同じ、
すなわち、マイクロストリップ伝送線路基板の全領域で
マイクロストリップ伝送線路を構成する誘電体の比誘電
率が同じ（εr＝２．２に設定）であるためである。
【００８０】したがって本実施例では、図１３に示すよ
うに、マイクロストリップ伝送線路１０６、１０７の配
線長を、図１２における配線長よりも短くし、かつ遅延
時間をそれぞれ図１２におけるマイクロストリップ伝送
線路１０６、１０７と同じにするために、マイクロスト
リップ伝送線路１０６、１０７を構成するストリップ導
体と基板導体との間にある誘電体の比誘電率を、図１２
のマイクロストリップ伝送線路１０６、１０７を構成す
るストリップ導体と基板導体との間にある誘電体の比誘
電率よりも大きくなるように誘電体材料を選択し（εr
＝１０．０に設定）、マイクロストリップ伝送線路基板
１０６、１０７を構成した。
【００８１】すなわち、図１２の比較例の場合、伝送線
路１０６、１０７は配線長が６ｃｍ、誘電体がアルミナ
コンポジットでεr＝２．２、ｔｐｄ＝４４．８ｐｓ／
ｃｍとなっており、この配線に要求された遅延時間は２
６８．８ｐｓである。一方、本実施例の図１３の場合、
伝送線路１０６、１０７直下の誘電体のみεr＝１０．
０、ｔｐｄ＝８９．６ｐｓ／ｃｍとすることにより、同
じ遅延時間２６８．８ｐｓを配線長３ｃｍで得ることに
より、伝送線路基板１０９の全体のサイズを８ｃｍ×１
２ｃｍとすることができ、比較例図１２のモジュールよ
りも面積を３０．７％削減することができた。
【００８２】また、このとき実施例２〜４と同様に、ス
トリップ導体の幅と、ストリップ導体と基板導体との距
離の何れか、もしくは両者をそれぞれのマイクロストリ
ップ伝送線路に要求される特性インピーダンスに応じて
任意に設定することにより、特性インピーダンスの整合
がとれ、マイクロストリップ伝送線路１０６、１０７に
要求された絶対遅延時間を満足し、これらの配線長を短
くすることが達成可能となる。
【００８３】さらに、本実施例においてマイクロストリ
ップ伝送線路１０４、１０５のように本数が多くなると
配線が混雑し配線間の距離が十分取れずクロストークが
問題となることがある。このため、それぞれのマイクロ
ストリップ伝送線路の構造を実施例５〜８と同様に隣接
する誘電体間に電磁シールド層を挟設する。これによ
り、一方のマイクロストリップ伝送線路から発生する電
界の内、誘電体内を貫いて通過する電界が他方のマイク
ロストリップ伝送線路の誘電体内に到達せず、遮断され
る。このため、電界の遮蔽効果があり、これらのマイク
ロストリップ伝送線路間のクロストーク量の低減が達成
できる。
【００８４】〈実施例１０〉この実施例は、マイクロス
トリップ伝送線路基板内の特定の伝送線路を伝送する信
号の特性に対応させて交換可能としたものである。以
下、図１４〜図１７の断面図にしたがって説明する。
【００８５】図１４および図１５は、それぞれ異なる構
造の伝送線路交換用のマイクロストリップ伝送線路部品
であり、図１６および図１７は、これら図１４および図
１５の交換用伝送線路部品を実装する、それぞれ異なる
構造のマイクロストリップ伝送線路基板である。
【００８６】先ず、図１４および図１５に示した伝送線
路部品の構成について説明すると、図１４の伝送線路部
品１２０は、図示のように線幅０．６６ｍｍ、厚さ１８
μｍ、配線長３ｃｍの銅製のストリップ導体１２４と、
厚さ０．３８１ｍｍ、比誘電率εr＝９．０のアルミナ
コンポジット製の誘電体１２５と、厚さ０．２５４ｍｍ
の銅製の基板導体１２６とで構成されており、信号の遅
延時間ｔｐｄ＝８３．３ｐｓ／ｃｍの仕様を満たす構造
となっている。
【００８７】また、図１５の伝送線路部品１３０は、図
１４の伝送線路部品１２０から基板導体１２６のみを欠
いた構造であり、図示のように線幅０．６６ｍｍ、厚さ
１８μｍ、配線長３ｃｍの銅製のストリップ導体１３４
と、厚さ０．３８１ｍｍ、比誘電率εr＝９．０のアル
ミナコンポジット製の誘電体１２５とで構成されてお
り、信号の遅延時間ｔｐｄ＝８３．３ｐｓ／ｃｍの仕様
を満たす構造となっている。
【００８８】図１６（ａ）は、図１４の伝送線路部品１
２０を搭載する前のマイクロストリップ伝送線路基板の
構成を示している。図示のように、伝送線路部品１２０
を搭載する部分を除き、基板導体１２３となる厚さ１ｍ
ｍの銅板上に厚さ０．６３５ｍｍ、比誘電率εr＝５．
０のアルミナコンポジット製の誘電体１２１、１２７を
接着形成し、さらに誘電体上に線幅０．６６ｍｍ、厚さ
１８μｍ、配線長３ｃｍの銅製のストリップ導体１２
２、１２８をそれぞれ形成する。これらの伝送線路は信
号の遅延時間ｔｐｄ＝６３．３ｐｓ／ｃｍの仕様を満た
す構成となっている。
【００８９】図１６（ｂ）は、図１４の伝送線路部品１
２０を搭載、接続した状態を示している。この構成にお
いて、ストリップ導体１２２、１２８を伝達する信号
は、データ信号であり、ストリップ導体１２４を伝達す
る信号は、クロック信号である。また、各々のストリッ
プ導体の配線長は３ｃｍであり、データ信号の時間幅と
クロック信号の周期は１２０ｐｓである。
【００９０】さらにストリップ導体１２２、１２８に入
力されるデータ信号とストリップ導体１２４に入力され
るクロック信号の立ち上がりタイミングは同一となって
いる。したがって、ストリップ導体１２２、１２８を伝
達するデータ信号を、ストリップ導体１２４を伝達する
クロック信号により出力側で取り込むには、このクロッ
ク信号がこのデータ信号よりもデータ信号の時間幅の半
分だけ遅延させる必要がある。ストリップ導体１２４を
伝達する信号は、ストリップ導体１２２、１２８を伝達
する信号よりも６０ｐｓ遅延させる必要がある。このた
め、ストリップ導体１２４直下の誘電体１２５の比誘電
率εrを９．０とし、ストリップ導体１２２、１２８直
下の誘電体１２１、１２７の比誘電率εrを５．０とす
ることにより配線長が３ｃｍの場合、６０ｐｓの差を補
償することができる。
【００９１】図１７（ａ）は、図１５の伝送線路部品１
３０を搭載する前のマイクロストリップ伝送線路基板の
構成を示している。図示のように伝送線路部品１３０を
搭載する部分を除き、基板導体１３３となる厚さ１ｍｍ
の銅板上に厚さ０．６３５ｍｍ、比誘電率εr＝５．０
のアルミナコンポジット製の誘電体１３１、１３７を接
着形成し、さらに誘電体上に線幅０．６６ｍｍ、厚さ１
８μｍ、配線長３ｃｍの銅製のストリップ導体１３２、
１３７をそれぞれ形成する。
【００９２】なお、伝送線路部品１３０が搭載される領
域の銅板１３３の厚さは１．２５４ｍｍと部分的に厚く
なっており、伝送線路部品１３０が搭載されたときに、
それぞれの誘電体の表面が同一平面を形成するように構
成されている。これらの伝送線路は信号の遅延時間ｔｐ
ｄ＝６３．３ｐｓ／ｃｍの仕様を満たす構成となってい
る。
【００９３】図１７（ｂ）は、図１５の伝送線路部品１
３０を搭載、接続した状態を示している。この構成にお
いて、ストリップ導体１３２、１３７を伝達する信号
は、データ信号であり、ストリップ導体１３４を伝達す
る信号は、クロック信号である。動作特性については、
図１６の場合と同様なので説明を省略する。
【００９４】なお、本実施例では、交換部品の誘電体の
厚さを図１６、図１７のいずれにおいても隣接する他の
誘電体の厚さよりも薄くしているが、これは既に実施例
２の図５で説明したように、同一基板内の誘電体の比誘
電率を特定の伝送線路において変化させたために生じた
特性インピーダンスの違いを、式（３）に基づいて整合
させるために調整したものである。また、伝送線路間の
クロストークの問題を改善するためには、例えば実施例
５の図８に示したように誘電体間に電磁シールド層２６
を挟設すればよいことは、云うまでもない。
【００９５】本実施例では、伝送線路部品を信号特性に
対応させて部分的に交換可能としたものであり、これに
より、高精度な遅延時間を要求される場合に、伝送線路
基板の製造後においても、伝送線路部品を交換すること
により、マイクロストリップ伝送線路基板上の任意の信
号伝送区間の遅延時間を制御することが可能となり、設
計、製造等のコストダウンを図ることができるという効
果がある。
【００９６】
【発明の効果】以上詳述したように本発明により、所期
の目的を達成することができた。すなわち、高速ディジ
タル回路素子間の複数のマイクロストリップ伝送線路の
個々のマイクロストリップ伝送線路に要求された伝搬遅
延時間に差がある場合でも、配線長の差を小さくするこ
とが可能となり、高速ディジタル回路素子の配置配線が
容易になる効果がある。
【００９７】また、この場合において、高速ディジタル
回路素子間の複数のマイクロストリップ伝送線路の個々
のマイクロストリップ伝送線路の特性インピーダンスを
任意に設定できるので、マイクロストリップ伝送線路と
高速ディジタル回路素子間および複数のマイクロストリ
ップ伝送線路間特性インピーダンスの整合を行うことが
できる効果がある。
【００９８】また、高速ディジタル回路素子およびそれ
らを接続するマイクロストリップ伝送線路が多数になる
場合において、配線混雑により配線間の距離が十分にと
れない場合のクロストークを低減できる効果がある。
【００９９】また、マイクロストリップ伝送線路の配線
の自由度が大きくなるためディジタル素子を搭載したマ
イクロストリップ伝送線路基板モジュールの寸法を小さ
くできる効果がある。
【０１００】また、マイクロストリップ伝送線路基板に
おいてマイクロストリップ伝送線路を任意に交換可能と
したため、マイクロストリップ伝送線路基板の再設計、
製造を必要とせずに目的を達成可能となる効果がある。
【図面の簡単な説明】
【図１】超高速光伝送システムの概略構成図。
【図２】高速ディジタル回路素子間を従来のマイクロス
トリップ伝送線路基板により接続した場合の平面図。
【図３】高速ディジタル回路素子間を本発明のマイクロ
ストリップ伝送線路基板により接続した発明の原理説明
用平面図。
【図４】本発明のマイクロストリップ伝送線路基板の原
理説明を兼ねた実施例１の断面図。
【図５】実施例２に示したマイクロストリップ伝送線路
基板の断面図。
【図６】実施例３に示したマイクロストリップ伝送線路
基板の断面図。
【図７】実施例４に示したマイクロストリップ伝送線路
基板の断面図。
【図８】実施例５に示したマイクロストリップ伝送線路
基板の断面図。
【図９】実施例６に示したマイクロストリップ伝送線路
基板の断面図。
【図１０】実施例７に示したマイクロストリップ伝送線
路基板の断面図。
【図１１】実施例８に示したマイクロストリップ伝送線
路基板の断面図。
【図１２】比較例として従来のマイクロストリップ伝送
線路基板を用いた多重回路モジュールの平面概略図。
【図１３】実施例９に示したマイクロストリップ伝送線
路基板を用いた多重回路モジュールの平面概略図。
【図１４】実施例１０に示したマイクロストリップ伝送
線路部品の断面図。
【図１５】実施例１０に示したマイクロストリップ伝送
線路部品の断面図。
【図１６】図１４のマイクロストリップ伝送線路部品を
搭載する前後のマイクロストリップ伝送線路基板の断面
図。
【図１７】図１５のマイクロストリップ伝送線路部品を
搭載する前後のマイクロストリップ伝送線路部品を搭載
する前後のマイクロストリップ伝送線路基板の断面図。
【符号の説明】
１…入力信号、 ２…ディジタル信号多重回路、 ３、７…多重化信号、 ４…電気−光変換部、 ５…光ファイバ、 ６…光−電気変換部、 ８…ディジタル信号分離回路、 １２、１３、１２２、１３２…集積回路素子（高速ディ
ジタル回路素子）、 １４、１５、１０４、１０５、１０６、１０７、１０
８、１４２、１５２…マイクロストリップ伝送線路、 ２１、２２、１２４、１３４…ストリップ導体、 ２３、２４、１２１、１２５、１２７、１３１、１３
５、１３６…誘電体、 ２５、１２３、１２６、１３３…基板導体、 ２６…電磁シールド層、 １０９、１１２…マイクロストリップ伝送線路基板、 ＭＵＸ１、ＭＵＸ２…集積回路素子（８：１多重Ｉ
Ｃ）、 ＭＵＸ３…集積回路素子（２：１多重ＩＣ）。

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】少なくとも基板導体上に配設された誘電体
    と、前記誘電体の同一平面上に隣接して配設された複数
    本のストリップ導体とを有して成るマイクロストリップ
    伝送線路基板であって、前記各々のストリップ導体を通
    して伝送される信号の絶対伝搬遅延時間の長さに大小の
    差がある時、いずれか一方のストリップ導体直下に配設
    される誘電体を基準にして、他のストリップ導体直下に
    配設される誘電体を、前記一方の誘電体とは絶対伝搬遅
    延時間の長さの差に相当する分だけ異なる比誘電率を有
    する誘電体で構成してストリップ導体の単位長当たりの
    伝搬遅延時間を調整、制御する手段を有して成るマイク
    ロストリップ伝送線路基板。
  2. 【請求項２】少なくとも基板導体上に配設された誘電体
    と、前記誘電体の同一平面上に隣接して配設された複数
    のストリップ導体とを有して成るマイクロストリップ伝
    送線路基板であって、前記ストリップ導体を通して伝送
    される信号の絶対伝搬遅延時間の長さに大小の差がある
    時、絶対伝搬遅延時間の大きい一方のストリップ導体直
    下の誘電体を、絶対伝搬遅延時間の小さい他方のストリ
    ップ導体直下の誘電体よりも大きい比誘電率を有する誘
    電体で構成して成るマイクロストリップ伝送線路基板。
  3. 【請求項３】少なくとも基板導体上に配設された誘電体
    と、前記誘電体の同一平面上に隣接して配設された複数
    のストリップ導体とを有して成るマイクロストリップ伝
    送線路基板であって、前記ストリップ導体を通して伝送
    される信号の絶対伝搬遅延時間の長さに大小の差がある
    時、絶対伝搬遅延時間の小さい一方のストリップ導体直
    下の誘電体を、絶対伝搬遅延時間の大きい他方のストリ
    ップ導体直下の誘電体よりも小さい比誘電率を有する誘
    電体で構成して成るマイクロストリップ伝送線路基板。
  4. 【請求項４】少なくとも基板導体上に配設された誘電体
    と、前記誘電体の同一平面上に隣接して配設された複数
    のストリップ導体とを有して成るマイクロストリップ伝
    送線路基板であって、伝送される信号の絶対伝搬遅延時
    間の長さに大小の差がある時、前記マイクロストリップ
    伝送線路のストリップ導体直下の誘電体材料の種類を選
    択し、その差に相当する分だけ異なる比誘電率を有する
    誘電体で構成してストリップ導体の単位長当たりの伝搬
    遅延時間を調整、制御する手段と、前記ストリップ導体
    と基板導体との距離を制御して、比誘電率の差分に基づ
    いて生じたマイクロストリップ伝送線路の特性インピー
    ダンスを整合する手段とを有して成るマイクロストリッ
    プ伝送線路基板。
  5. 【請求項５】少なくとも基板導体上に配設された誘電体
    と、前記誘電体の同一平面上に隣接して配設された複数
    のストリップ導体とを有して成るマイクロストリップ伝
    送線路基板であって、伝送される信号の絶対伝搬遅延時
    間の長さに大小の差がある時、前記マイクロストリップ
    伝送線路のストリップ導体直下の誘電体材料の種類を選
    択し、その差に相当する分だけ異なる比誘電率を有する
    誘電体で構成してストリップ導体の単位長当たりの伝搬
    遅延時間を調整、制御する手段と、前記ストリップ導体
    の線幅を制御して、比誘電率の差分に基づいて生じたマ
    イクロストリップ伝送線路の特性インピーダンスを整合
    する手段とを有して成るマイクロストリップ伝送線路基
    板。
  6. 【請求項６】少なくとも基板導体上に配設された誘電体
    と、前記誘電体の同一平面上に隣接して配設された複数
    のストリップ導体とを有して成るマイクロストリップ伝
    送線路基板であって、伝送される信号の絶対伝搬遅延時
    間の長さに大小の差がある時、前記マイクロストリップ
    伝送線路のストリップ導体直下の誘電体材料の種類を選
    択し、その差に相当する分だけ異なる比誘電率を有する
    誘電体で構成してストリップ導体の単位長当たりの伝搬
    遅延時間を調整、制御する手段と、前記ストリップ導体
    と基板導体との距離およびストリップ導体の線幅とを制
    御して、比誘電率の差分に基づいて生じたマイクロスト
    リップ伝送線路の特性インピーダンスを整合する手段と
    を有して成るマイクロストリップ伝送線路基板。
  7. 【請求項７】複数のマイクロストリップ伝送線路のスト
    リップ導体直下の異なる比誘電率を有する誘電体の少な
    くとも境界部分に導体層を配設して成る請求項１乃至６
    何れか一つに記載のマイクロストリップ伝送線路基板。
  8. 【請求項８】複数のマイクロストリップ伝送線路を形成
    したマイクロストリップ伝送線路基板において、一部ま
    たは全部のマイクロストリップ伝送線路を取外し可能な
    構成とし、伝送線路の遅延時間の特定仕様に応じて別途
    予め作成された伝送線路部品を前記マイクロストリップ
    伝送線路基板上の基板導体上に着脱自在に配設して成る
    請求項１乃至７何れか一つに記載のマイクロストリップ
    伝送線路基板。
  9. 【請求項９】伝送線路の遅延時間の特性仕様に応じて選
    択された異なる比誘電率の誘電体を、マイクロストリッ
    プ伝送線路が形成される領域にしたがって配列し、少な
    くとも一方の面が相互に同一平面を構成するように接合
    されて誘電体基板を形成する工程と、前記誘電体基板の
    両面に導体層を形成する工程と、前記誘電体基板の一方
    の導体層を基板導体とすると共に、他方の平面導体層を
    例えばリソグラフィ等のパターン形成技術によってパタ
    ーン化し、所定幅のストリップ導体パターンを各々の誘
    電体上に形成する工程とを有して成るマイクロストリッ
    プ伝送線路基板の製造方法。
  10. 【請求項１０】少なくとも基板導体上に配設された誘電
    体と、前記誘電体の同一平面上に隣接して配設された複
    数本のストリップ導体とを有して成るマイクロストリッ
    プ伝送線路基板上に、複数のディジタル回路素子が搭載
    され、前記各々の回路素子間を前記マイクロストリップ
    伝送線路で接続した回路モジュールであって、前記マイ
    クロストリップ伝送線路基板を、請求項１乃至８何れか
    一つに記載のマイクロストリップ伝送線路基板で構成し
    て成る回路モジュール。
JP6208874A 1994-09-01 1994-09-01 マイクロストリップ伝送線路基板およびその製造方法とそれを用いた回路モジュール Pending JPH0878940A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP6208874A JPH0878940A (ja) 1994-09-01 1994-09-01 マイクロストリップ伝送線路基板およびその製造方法とそれを用いた回路モジュール
US08/831,774 US5777526A (en) 1994-09-01 1997-04-02 Method of manufacturing a microstrip transmission device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6208874A JPH0878940A (ja) 1994-09-01 1994-09-01 マイクロストリップ伝送線路基板およびその製造方法とそれを用いた回路モジュール

Publications (1)

Publication Number Publication Date
JPH0878940A true JPH0878940A (ja) 1996-03-22

Family

ID=16563555

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6208874A Pending JPH0878940A (ja) 1994-09-01 1994-09-01 マイクロストリップ伝送線路基板およびその製造方法とそれを用いた回路モジュール

Country Status (2)

Country Link
US (1) US5777526A (ja)
JP (1) JPH0878940A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002232153A (ja) * 2001-01-31 2002-08-16 Sanyo Electric Co Ltd 多層回路基板
CN102057483A (zh) * 2008-06-06 2011-05-11 国立大学法人东北大学 多层配线基板
JP2016029775A (ja) * 2014-07-25 2016-03-03 ローム株式会社 パラレルインタフェースおよび集積回路
JP6098768B2 (ja) * 2014-10-10 2017-03-22 株式会社村田製作所 伝送線路およびフラットケーブル
CN106575815A (zh) * 2014-07-04 2017-04-19 三星电子株式会社 无线通信设备中的天线装置
US9864826B2 (en) 2014-11-03 2018-01-09 Toshiba Memory Corporation Multilayer printed board and layout method for multilayer printed board

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6131269A (en) * 1998-05-18 2000-10-17 Trw Inc. Circuit isolation technique for RF and millimeter-wave modules
AU5769300A (en) * 1999-06-29 2001-01-31 Sun Microsystems, Inc. Method and apparatus for adjusting electrical characteristics of signal traces in layered circuit boards
JP2002111324A (ja) 2000-09-28 2002-04-12 Toshiba Corp 信号伝送用回路基板、その製造方法及びそれを用いた電子機器
SE0101709D0 (sv) * 2001-05-15 2001-05-15 Hesselbom Innovation & Dev Hb Transmissionsledning
US7397320B1 (en) * 2001-05-16 2008-07-08 Cadence Design Systems, Inc. Non-uniform transmission line for reducing cross-talk from an aggressor transmission line
US6515235B2 (en) 2001-05-30 2003-02-04 Ericsson, Inc. Liquid dielectric tuning of an integrated circuit
JP4176979B2 (ja) * 2001-09-27 2008-11-05 パイオニア株式会社 フラットパネル型表示装置
US20050140458A1 (en) * 2002-05-30 2005-06-30 Cytek Corporation Circuit which minimizes cross talk and reflections and method therefor
JP4136476B2 (ja) * 2002-06-12 2008-08-20 キヤノン株式会社 プリント配線板およびプリント回路板
US6753744B2 (en) * 2002-06-27 2004-06-22 Harris Corporation High efficiency three port circuit
CN100484367C (zh) * 2005-10-26 2009-04-29 鸿富锦精密工业（深圳）有限公司 具有高速信号线布线结构的印刷电路板
CN101841969B (zh) * 2009-03-17 2013-06-05 鸿富锦精密工业（深圳）有限公司 差分信号线及差分信号线偏移量的补偿方法
US8274340B2 (en) * 2010-01-26 2012-09-25 Agilent Technologies, Inc. Parallel transmission lines having different path lengths and including different properties for equalizing the path lengths there between
CA2790376A1 (en) * 2011-05-09 2012-11-09 Kavveri Telecom Espana, S.L.U. Linear stripline phase shifter
DE102017203252A1 (de) * 2017-02-28 2018-08-30 Continental Teves Ag & Co. Ohg Mehrebenen-Schaltungsträger
CN107423491A (zh) * 2017-06-28 2017-12-01 深圳崇达多层线路板有限公司 一种跨pcb板的差分对的线长匹配的补偿计算方法
US20220312348A1 (en) * 2021-03-25 2022-09-29 Skyworks Solutions, Inc. Antenna arrays with signal feeds connected to switchable delay lines

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2754484A (en) * 1954-11-22 1956-07-10 Itt Shield for microstrip circuits
US3634789A (en) * 1969-06-30 1972-01-11 Ibm Geometrically dependent distributed-section transmission line attenuator
JPS5894202A (ja) * 1981-11-28 1983-06-04 Mitsubishi Electric Corp マイクロ波回路
JPH0435202A (ja) * 1990-05-25 1992-02-06 Sharp Corp マイクロ波回路
JPH04351102A (ja) * 1991-05-29 1992-12-04 Nec Corp マイクロストリップ線路
US5184095A (en) * 1991-07-31 1993-02-02 Hughes Aircraft Company Constant impedance transition between transmission structures of different dimensions
DE69107082T2 (de) * 1991-11-16 1995-05-24 Hewlett Packard Gmbh Eine Verbinderanordnung zur lösbaren Verbindung zwischen zwei Leiterstreifen.
JPH05243804A (ja) * 1992-02-29 1993-09-21 Nec Corp マイクロストリップライン
JP3241139B2 (ja) * 1993-02-04 2001-12-25 三菱電機株式会社 フィルムキャリア信号伝送線路
US5519363A (en) * 1994-05-31 1996-05-21 The Whitaker Corporation Controlled impedance lines connected to optoelectronic devices

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002232153A (ja) * 2001-01-31 2002-08-16 Sanyo Electric Co Ltd 多層回路基板
CN102057483A (zh) * 2008-06-06 2011-05-11 国立大学法人东北大学 多层配线基板
CN106575815A (zh) * 2014-07-04 2017-04-19 三星电子株式会社 无线通信设备中的天线装置
US11018408B2 (en) 2014-07-04 2021-05-25 Samsung Electronics Co., Ltd. Antenna apparatus in wireless communication device
JP2016029775A (ja) * 2014-07-25 2016-03-03 ローム株式会社 パラレルインタフェースおよび集積回路
JP6098768B2 (ja) * 2014-10-10 2017-03-22 株式会社村田製作所 伝送線路およびフラットケーブル
US9864826B2 (en) 2014-11-03 2018-01-09 Toshiba Memory Corporation Multilayer printed board and layout method for multilayer printed board

Also Published As

Publication number Publication date
US5777526A (en) 1998-07-07

Similar Documents

Publication Publication Date Title
JPH0878940A (ja) マイクロストリップ伝送線路基板およびその製造方法とそれを用いた回路モジュール
EP0961321B1 (en) High-frequency module
US7212088B1 (en) Electrical connecting element and a method of making such an element
EP2979323B1 (en) A siw antenna arrangement
KR100949224B1 (ko) 필터 회로 장치 및 그 제조 방법
US5952709A (en) High-frequency semiconductor device and mounted structure thereof
US5006673A (en) Fabrication of pad array carriers from a universal interconnect structure
US6172305B1 (en) Multilayer circuit board
US20040066617A1 (en) Circuit board device and its manufacturing method
EP0337686A2 (en) Semiconductor chip module
JP2003504924A (ja) 多層セラミック構造体に導波管を形成する方法及び導波管
KR20020047045A (ko) 수직연결형 스트립라인을 이용한 다층 마이크로웨이브커플러
US20110051375A1 (en) Highly Integrated Miniature Radio Frequency Module
JP2001308631A (ja) アンテナ一体化マイクロ波・ミリ波モジュール
US6768401B2 (en) Wiring board with a waveguide tube and wiring board module for mounting plural wiring boards
JP2004153415A (ja) 高周波線路−導波管変換器
JP3786545B2 (ja) 配線基板とその接続構造
JP2004093606A (ja) 光モジュール及び光伝送装置
EP1480286A1 (en) Microwave frequency surface mount components and methods of forming same
US6646526B2 (en) Surface mountable microwave filter configuration and method of fabricating same
KR20050005433A (ko) 나선형 결합기
JPH0951207A (ja) マイクロストリップ伝送線路基板
JP2002016408A (ja) 配線基板およびその導波管との接続構造
JP4309529B2 (ja) アンテナ一体型分波器基板
JP2798070B2 (ja) 複合マイクロ波集積回路