JPH0435202A

JPH0435202A - マイクロ波回路

Info

Publication number: JPH0435202A
Application number: JP2136575A
Authority: JP
Inventors: Keiichi Sakuno; 圭一作野
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1990-05-25
Filing date: 1990-05-25
Publication date: 1992-02-06

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明はマイクロ波回路に関し、特に、複数の回路素子
を同一基板上に備えたマイクロ波回路に関する。

（従来の技術）近年、衛星通信システムの普及に伴い、マイクロ波受信
ンステムの小型化、高機能化及び低コスト化が強く求め
られている。これらの目的を達成するために、マイクロ
波回路を構成する複数の回路素子が同一基板上に集積化
されたマイクロ波集積回路の研究開発が活発に進められ
ている。

ここで、回路素子とは、マイクロストリップ線路等の分
布定数回路素子、キャパシタ、インダクタ等の集中定数
回路素子、ＦＥＴ等の能動素子を含む。

これらの回路素子が集積される基板としては、絶縁性セ
ラソミック基板、半絶縁性半導体基板及び半導体基板等
が用いられている。

第４図（ａ）は、従来のマイクロ波回路を示す平面図、
第４図（ｂ）はそのＢ−Ｂ線断面図テする。

絶縁性基板１１の上面に、直線状のマイクロストリップ
線路１５が設けられている。なお、絶縁性基板１１上に
は、通常、他の回路素子も設けられているが、説明の簡
単化のため、それらの図示は省略している。

絶縁性基板１１の下面には、裏面接地電極７が設けられ
ている。

線路長が比較的長いマイクロストリップ線路を、絶縁性
基板１１上面の面積の比較的小さい領域に形成するため
には、第５図に示すように、蛇行したマイクロストリッ
プ線路１３を用いることが必要となる。

第６図（ａ）及び（ｂ）に、蛇行するマイクロストリッ
プ線路１４と、それに接続されたインダクタ１２とを、
絶縁性基板１１上に有している他の従来例を示す。

インダクタ１２として、スパイラル状のインダクタが形
成されている。スパイラル状のインダクタは、大きなイ
ンダクタンスを得るのに適している。

このように、蛇行するマイクロストリップ線路１４及び
インダクタ１２等の回路素子が同一の絶縁性基板上に設
けられたマイクロ波回路は、小型化、高集積化及び低コ
スト化に適している。

（発明が解決しようとする課題）第６図（ｂ）に於て、蛇行したマイクロストリップ線路
１４のＣ−Ｃ線を横切る直線状部分と、その部分に対句
する他の直線状部分との間隔をＷで示す。

より長いマイクロストリップ線路１４を、絶縁性基板１
１上の限られた面積内に設ける場合、又はマイクロスト
リップ線路１４の長さをそのままにして、マイクロスト
リップ線路１１が形成される領域の面積を縮小する場合
、間隔Ｗは必然的に小さくなる。

しかし、この間隔Ｗが小さくなり過ぎると、蛇行するマ
イクロストリップ線路１４の特性インピーダンス及び実
効誘電率等の線路の諸特性値が、その予定される設計値
から大きくずれてしまい、所定の仕様を満たせないとい
う問題が生じる。

このような問題が生じるのは、間隔Ｗが小さ（なり過ぎ
ると、蛇行するマイクロストリップ線路１４の直線状部
分と、その部分に対向する他の直線状部分との間に於て
、電磁気的な結合が顕著となり、マイクロストリップ線
路上での伝搬モードに撹乱が生じるためである。

上述の問題を回避するためには、絶縁性基板１１の厚さ
（Ｈ）に対して、間隔Ｗが、次の不等式を満たす必要が
あると考えられる。

Ｗ／Ｈ＞３この理由は、マイクロストリップ線路からの距離が３Ｘ
Ｈとなる範囲内に於いて、マイクロストリップ線路の電
磁界が集中しているからである。

間隔Ｗを小さくしながら、しかも上式を満足させるため
には、厚さＨの小さい基板を用いる必要がある。

しかし、絶縁性基板１１の厚さＨを小さくすると、当然
に、インダクタ１２と裏面接地電極７との距離が縮小す
るために、インダクタ１２と裏面接地電極７との間に生
じる不要な容量が増加してしまう。

また、厚さＨを小さくすると、絶縁性基板１１の強度が
低下するため、絶縁性基板１１の取扱が難しくなるとい
う問題もある。

本発明は、上記課題を解決するためになされたものであ
り、その目的とするところは、インダクタ及びマイクロ
ストリップ線路を同一基板上に有するマイクロ波回路で
あって、インダクタの特性とマイクロストリップ線路の
特性を共に劣化させることなく、それらを集積化したマ
イクロ波回路を提供することにある。

（課題を解決するための手段）本発明は、インダクタと、接地電極面及び導波線路より
なるマイクロストリップ線路の該導波線路とを同一基板
上に有するマイクロ波回路に於て、該マイクロストリッ
プ線路は蛇行する線路部分を有しており、該基板の該蛇
行する線路部分が形成されている領域の厚さは、該基板
のインダクタが形成されている領域の厚さよりも薄く、
そのことにより上記目的が達成される。

また、前記基板が、２以上の基板部が積層された積層構
造を有しており、該積層構造の最上層である基板部は、
一様な厚さを有しており、他の基板部は、該最上層であ
る基板部の前記蛇行する線路部分が形成されている領域
に対応する領域に於て、貫通した開口部を有していても
よい。

（実施例）以下に、本発明を実施例について説明する。

第１図は、本実施例のマイクロ波回路の上面を示す平面
図である。第２図は、第１図のマイクロ波回路のＡ−Ａ
線断面図である。

絶縁性基板１の上面に、インダクタ２、及びインダクタ
２に接続された蛇行するマイクロストリップ線路（導波
線路）３が設けられている。

一方、絶縁性基板１の下面には、裏面接地電極（接地電
極面）７が設けられている。

第２図が示すように、本実施例の絶縁性基板１は、厚さ
の比較的厚い部分と薄い部分とを有している。この絶縁
性基板１は、アルミナ系のセラミック基板であり、その
厚い部分の厚さＨｌは、０６　ｍｍ、　　薄い部分の厚
さＨ２は、０．２■である。

蛇行するマイクロストリップ線路３は、絶縁性基板１の
厚さが薄い部分の上面に形成されている。

一方、インダクタ２は、絶縁性基板１の厚さが厚い部分
の上面に形成されている。

本実施例の絶縁性基板１は、アルミナ系セラミック基板
（厚さ０．　６ｍｍ）の裏面の所定領域を、０．４ｍｍ
の深さまでエツチングすることにより作製されている。

このエツチングにより、厚さが０゜２ｍｍに減少した部
分の上面に、上述のように蛇行するマイクロストリップ
線路３が形成されている。

なお、回路素子を集積する基板として、絶縁性基板の代
わりに、半導体基板を用いる場合、例えば市販されてい
る厚さ４５０μｍのＧａＡｓ基板の裏面所定領域を上述
のようにエツチングすることにより、所定部分の厚さを
、例えば１５０μｍまで薄くすればよい。

なお、絶縁性基板１の薄い部分の厚さＨ２は、エツチン
グ時間等のエツチング条件を調節することにより、０．
２ｍｍ以外の任意の値に制御され得る。

本実施例では、マイクロストリップ線路３の蛇行する線
路部分が、絶縁性基板１の厚さ０．　２ｍｍの部分上に
形成されているため、マイクロストリップ線路３のｒｊ
１隔Ｗを０．　６＋＋ｏ＋程度にまで縮小しても、マイ
クロストリップ線路３の特性は劣化しなかった。このた
め、マイクロストリップ線路１３が形成された領域の面
積は、従来の一様な厚さ（０，６ｍ＋ｏ）を有する絶縁
性基板を用いたものに比べ、約３分の１に縮小された。

一方、インダクタ２は、厚さが０．６）の部分上に形成
されているので、インダクタ２と裏面接地電極７との開
に生ずる不要な容量が増大するという問題は生じなかっ
た。

また、絶縁性基板１の厚さは、一部を除いて０゜６ｔｒ
ｒｒｎであるため、基板として必要な充分な強度が確保
された。

このように、インダクタ２の特性とマイクロストリップ
線路３の特性が共に劣化しない状態で同一基板上に集積
化された小型で高機能のマイクロ波回路を得ることがで
きた。

第３図に、他の実施例の断面図を示す。

本実施例と前記実施例との主要な差異は、以下に示すよ
うに絶縁性基板１０の構造にある。

本実施例の絶縁性基板１０は、アルミナ系セラミック基
板からなる２つの基板部８及び９が張り合わされた積層
構造を有している。上層である基板部８は、一様な厚さ
を有しているが、下層である基板部９は、その所定領域
に、貫通した開口部６を有している。この開口部６は、
基板部８．９を張り合わせる前に、基板部９をエツチン
グすることにより形成されたものである。開口部８は基
板部９を貫通するように形成されるため、エツチング時
間等のエツチング条件を高精度に調節する必要はない。

なお、エツチング以外の方法により、開口部６の形成を
行ってもよい。

本実施例の絶縁性基板１０は、所定領域に開口部６が形
成された厚さ０．４ｍ＋ａの基板部９と、様な厚さ０．
２■を有する基板部８とを貼り合わせることによって作
製されている。従って、絶縁性基板１０の厚い部分の厚
さＨｌは、０．６ｍｍ、薄い部分の厚さＨ２は、０，２
■である。

アルミナ系セラミック基板としては、その厚さが０．　
６ｍｍの基板、０．２Ｈの基板等が市販されているので
、上述の絶縁性基板１０を、本方法により容易に作製す
ることができる。

前記実施例に示した方法では、絶縁性基板１の薄い部分
の厚さは、エツチング条件の調節により制御した。しか
し、本実施例の方法では、基板部９を貫通する開口部６
を形成した後で、基板部８．９を張り合わせるため、基
板部８の厚さが、エツチング条件のばらつき等により所
定の厚さからずれることがない。

上記何れの実施例も、回路素子としてインダクタ２及び
マイクロストリップ線路３が同一基板１．１０上に設け
られたマイクロ波回路であるが、この絶縁性基板１．１
０上に、他の回路素子が集積されていてもよい。

また、上記何れの実施例についても、明細書及び図面の
記載に於いて、インダクタ２及びマイクロストリップ線
路１３は、各々１個であるとして示されているが、その
個数は共に任意である。

（発明の効果）このように本発明によれば、インダクタ及びマイクロス
トリップ線路を同一基板上に有するマイクロ波回路であ
って、インダクタの特性とマイクロストリップ線路の特
性が共に劣化しない状態で同一基板上に集積された小型
で高機能のマイクロ波回路が提供される。

従って、本発明によれば、マイクロ波受信システムの小
型化、高機能化及び低コスト化が達成される。

４、　　　　　の　　　　な！　円筒１図は本発明の実施例を示す平面図、第２図はそのＡ
−Ａ線断面図、第３図は他の実施例を示す断面図、第４
図（ａ）は従来例を示す平面図、第４図（ｂ）はそのＢ
−Ｂ線断面図、第５図は他の従来例を示す平面図、第６
図（ａ）は更に他の従来例を示す平面図、第６図（ｂ）
はそのＣ−Ｃ線面図である。

１．１０．１１・・・基板、２．１２・・・インダクタ
、３．１３、工４・・・蛇行するマイクロストリップ線
路、６・・・開口部、７・・・裏面接地電極、８・・・
基板１０の上層基板部、９・・・基板１０の下層基板部
、１５・・・直線状マイクロストリップ線路。

以上

Claims

【特許請求の範囲】

１．インダクタと、接地電極面及び導波線路よりなるマ
イクロストリツプ線路の該導波線路とを同一基板上に有
するマイクロ波回路に於て、該マイクロストリツプ線路
は、蛇行する線路部分を有しており、該基板の該蛇行する線路部分が形成されている領域の厚
さは、該基板のインダクタが形成されている領域の厚さ
よりも薄いマイクロ波回路。
２．前記基板が、２以上の基板部が積層された積層構造
を有しており、該積層構造の最上層である基板部は、一様な厚さを有し
ており、他の基板部は、該最上層である基板部の前記蛇行する線
路部分が形成されている領域に対応する領域に於て、貫
通した開口部を有している請求項１に記載のマイクロ波
回路。