TWI659322B - 擴展具有不同傳輸線長度的模擬方法與裝置 - Google Patents
擴展具有不同傳輸線長度的模擬方法與裝置 Download PDFInfo
- Publication number
- TWI659322B TWI659322B TW099104848A TW99104848A TWI659322B TW I659322 B TWI659322 B TW I659322B TW 099104848 A TW099104848 A TW 099104848A TW 99104848 A TW99104848 A TW 99104848A TW I659322 B TWI659322 B TW I659322B
- Authority
- TW
- Taiwan
- Prior art keywords
- transmission line
- length
- transfer function
- parameters
- measurement system
- Prior art date
Links
Landscapes
- Monitoring And Testing Of Transmission In General (AREA)
- Measurement Of Resistance Or Impedance (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
本發明提供一種擴展具有不同傳輸線長度的模擬方法和裝置,該方法包含如下步驟:從S參數中提取特徵導納和傳遞函數;從低頻S參數中提取一測量系統的延遲;從S參數中得到該測量系統的一特定長度的傳遞函數;及對該傳遞函數做擴展應用,以計算一實際系統的一特定長度的傳遞函數,該實際系統具有和該測量系統相同的RLGC參數。
Description
本發明是關於一種電路板傳輸線(transmission line)的模擬方法與裝置,尤其是關於擴展具有不同傳輸線長度的模擬方法與裝置。
為了要在晶片製造前知道所設計電路的性能,設計工程師必須借助電子設計軟體將所有電路上的元件轉換為物理模型,再以電路模擬軟體(Simulation Program with Integrated Circuit Emphasis,HSPICE)進行瞬態、交流小信號、雜訊等其他性能的模擬。在電路板上最常出現的元件為傳輸線,傳輸線的外在物理表徵為電阻、電感、電導、電容(resistor-inductor-conductor-capacitor;RLGC)及線長(length)。傳輸線系統常常用S參數(S parameter)來表示。S參數基本上是將所有的資訊放在一個封包內,但卻缺乏細節,而系統延遲(delay)、損耗(loss)、耦合(coupling)等資訊皆包含在S參數當中。因而,當一S參數是從一具有長度L1傳輸線的系統所測量提取時,該S參數僅能用以模擬該具有長度L1傳輸線的系統。如果該S參數用以模擬一具有長度L2傳輸線的系統,則無法獲得正確的結果。
因此,解決的方式是需針對不同的傳輸線長度的傳輸線系統另外提取S參數,但卻因此而浪費了許多計算上的資源。因而,如何藉由一已知的特定長度傳輸線的系統所測量提取的S參數,而藉由擴展性的方式應用至另一特定長度傳輸線的系統,一直是業界關注的問題。
圖1顯示一測量提取的電路板1及依實際欲測量的電路板2。在此,即便電路板1上的傳輸線11、12、13的RLGC和電路板2的傳輸線21、22、23的RLGC相同(例如使用相同介電常數的傳輸線),且電路板1上的傳輸線11、12、13的長度L1為電路板2的傳輸線21、22、23的長度L2的兩倍,電路板2的傳輸線21、22、23仍不能套用電路板1上的傳輸線11、12、13的S參數。因此,S參數應用於傳輸線系統不具有可擴展性(not scalable)。亦即,一S參數無法同時適用於不同傳輸線長度的傳輸線系統。
對於傳輸線模擬,目前已存在的技術為從電阻、電感、電導、電容參數中提取特徵導納Y c (ω)和傳遞函數(propagation function)W h (ω),然後對特徵導納Y c (ω)和傳遞函數W h (ω)分別進行計算得到傳輸線的時域模擬結果。一些參考文獻如下,Dmitri Borisovich Kuznetsov and Jose E. Schutt-Aine,「Optimal Transient Simulation of Transmission Lines」,IEE Transaction on Circuits and Systems-I:Fundamental Theory and Applications. Vol. 43,No. 2,February 1996一文,及Robert. J. Weber,「Introduction to Microwave Circuits」,IEEE Press Series on RF and Microwave Technology,第97頁,及「電腦常用演算法」,徐士良著,清華大學出版社,第一版,第七章「插值與逼近」,第123-156頁。
然而,上述對於傳輸線模擬的方法卻一直未應用於同時適用於不同傳輸線長度的傳輸線系統。
本發明不從S參數中提取RLGC參數,而是直接從S參數中提取特徵導納Y c (ω)和傳遞函數W h (ω),以避免由於相位資訊的週期性帶來的誤差。本發明利用傳輸線的延遲和損耗在指數係數上與線長成正比的關係,提取傳輸線的延遲和損耗的一般表示式,使得從某一長度的系統中提取的S參數可以應用到其他長度系統的模擬當中,達到藉由擴展性的方式應用至另一特定長度傳輸線系統的目的。
本發明的一實施例的擴展具有不同傳輸線長度的模擬方法包含如下步驟:從S參數中提取特徵導納和傳遞函數;從低頻S參數中提取一測量系統的延遲;從S參數中得到該測量系統的一特定長度的傳遞函數;及對該傳遞函數做擴展應用,以計算一實際系統的一特定長度的傳遞函數,該實際系統具有和該測量系統相同的RLGC參數。
本發明的一實施例的擴展具有不同傳輸線長度的模擬裝置包含一提取單元、一計算單元及一擴展單元。該提取單元從S參數中提取特徵導納、傳遞函數及一測量系統的延遲。該計算單元用於計算該測量系統的一特定長度的傳遞函數。該擴展單元將該測量系統的一特定長度的傳遞函數擴展至一實際系統的一特定長度的傳遞函數,該實際系統具有和該測量系統相同的RLGC參數。
本發明的一實施例的提取單元包含一特徵導納提取模組、一傳遞函數提取模組及一測量系統提取模組。該特徵導納提取模組從S參數中提取特徵導納,該傳遞函數提取模組從S參數中提取傳遞函數,而該測量系統提取模組從S參數中提取一測量系統的延遲。
上文已經概略地敍述本發明之技術特徵,俾使下文之詳細描述得以獲得較佳瞭解。構成本發明之申請專利範圍標的之其它技術特徵將描述於下文。本發明所屬技術領域中具有通常知識者應可瞭解,下文揭示之概念與特定實施例可作為基礎而相當輕易地予以修改或設計其它結構或製程而實現與本發明相同之目的。本發明所屬技術領域中具有通常知識者亦應可瞭解,這類等效的建構並無法脫離後附之申請專利範圍所提出之本發明的精神和範圍。
為便於更好的理解本發明的精神,以下結合本發明的優選實施例對其作進一步說明。本發明在此所探討的方向為一種擴展具有不同傳輸線長度的模擬方法與裝置。為了能徹底地瞭解本發明,將在以下的描述中提出詳盡的步驟及組成。顯然,本發明的實施並未限定於電路設計的技術人員所熟悉的特殊細節。另一方面,眾所周知的組成或步驟並未描述於細節中,以避免造成本發明不必要的限制。本發明的較佳實施例會詳細描述如下,然而除了這些詳細描述之外,本發明還可以廣泛地實施在其他的實施例中,且本發明的範圍不受限定,其以申請專利範圍為準。
本發明的傳輸線模擬方法不從S參數中提取RLGC參數,而是直接從S參數中提取特徵導納Y c (ω)和傳遞函數W h (ω),以避免由於相位資訊的週期性帶來的誤差。因為傳輸線的延遲(delay)和損耗(loss)在指數係數上是與線長成正比的,而耦合則只與單位長度上的RLGC參數有關,因此若想從S參數中提取傳輸線的線長相關資訊,則可用線長對傳輸線的延遲和損耗做調整,使得從某一長度的系統中提取的S參數可以應用到其他長度系統的模擬當中。
圖2是本發明的擴展具有不同傳輸線長度的模擬方法流程圖。本發明直接從S參數中提取特徵導納Y c (ω)和傳遞函數W h (ω),其中一個典型的S參數是一個6×6的矩陣,如以下所例示,其中Y 11(ω)和Y 12(ω)為一個3×3的矩陣。
在步驟21,從S參數中提取特徵導納,該特徵導納可以表示為Yc(ω)2=Y 11(ω)2-Y 12(ω)2;從S參數中提取傳遞函數,該傳遞函數可以表示為:W h (ω)=(Y 11(ω)-Yc(ω))×Y 12(ω)-1。
在步驟22,從給定的低頻(使用最低幾個頻率點上的S參數,例如小於100MHz)S參數中提取一測量系統的一特定長度L 1的延遲。
在步驟23,從S參數中得到測量系統的該特定長度L 1的傳遞函數,其中代表損耗,代表延遲。由於延遲參數具有2π的相位週期性,因此步驟22採用低頻較為適合。
在步驟24,對傳遞函數W h (ω,L 1)做擴展應用,以計算實際系統的傳遞函數。亦即,用實際系統的傳輸線線長L 2取代原測量時的傳輸線系統的線長L 1,以擴展到該另一傳輸線系統的傳遞函數。據此,該傳遞函數W h (ω,L 2)將被應用於該具有線長L 2的傳輸線系統的模擬當中,而傳輸線系統中即可擴展地(scalable)應用S參散模型。
換言之,本發明不需針對不同的傳輸線長度的傳輸線系統另外提取S參數,具有相同RLGC但不同線長的傳輸線系統可以共用同一套模型,因此可以節省許多計算上的資源。
圖3例示本發明的一實施例的擴展具有不同傳輸線長度的模擬裝置,其包含一提取單元31、一計算單元32及一擴展單元33。該提取單元31從S參數中提取特徵導納、傳遞函數及一測量系統的延遲。
該計算單元32用於計算該測量系統的一特定長度L 1的傳遞函數。該傳遞函數,其中代表損耗,代表延遲。
該擴展單元33將該測量系統的一特定長度L 1的傳遞函數擴展至一實際系統的一特定長度L 2的傳遞函數,該實際系統具有和該測量系統相同的RLGC參數。該擴展單元33用另一傳輸線系統的線長L 2取代原測量時的傳輸線系統的線長L 1,以擴展到該另一傳輸線系統的傳遞函數。據此,該傳遞函數W h (ω,L 2)將被應用於該具有線長L 2的傳輸線系統的模擬當中,而傳輸線系統中即可擴展地應用S參數模型。
圖4例示本發明的一實施例的提取單元31,其包含一特徵導納提取模組41、一傳遞函數提取模組42及一測量系統提取模組43。
該特徵導納提取模組41從S參數中提取特徵導納,該特徵導納可以表示為:Yc(ω)2=Y 11(ω)2-Y 12(ω)2;另,從S參數中提取傳遞函數,該傳遞函數可以表示為:W h (ω)=(Y 11(ω)-Yc(ω))×Y 12(ω)-1,其中Y 11(ω)和Y 12(ω)是該S參數的部分矩陣。
該傳遞函數提取模組42從S參數中提取傳遞函數,該傳遞函數可以表示為:,其中代表損耗,代表延遲。
該測量系統提取模組43從S參數中提取一測量系統的延遲。在提取時,以在低頻(使用最低幾個頻率點上的S參數,例如小於100MHz)時較為適合。
本發明不從S參數中提取RLGC參數,而是直接從S參數中提取特徵導納Y c (ω)和傳遞函數W h (ω),因此可以避免由於相位資訊的週期性帶來的誤差。本發明利用傳輸線的延遲和損耗在指數係數上與線長成正比的關係,提取傳輸線的延遲和損耗的一般表示式,使得從某一長度的系統中提取的S參數可以應用到其他長度系統的模擬當中,達到藉由擴展性的方式應用至另一特定長度傳輸線系統的目的。
本發明的技術內容及技術特點已揭示如上,然而熟悉本領域的技術人員仍可能基於本發明的教示及揭示而作種種不背離本發明精神的替換及修飾。因此,本發明的保護範圍應不限於實施例所揭示的內容,而應包括各種不背離本發明的替換及修飾,並為本專利申請請求項所涵蓋。
1、2...電路板
11、12、13...傳輸線
21、22、23...傳輸線
21~24...步驟
31...提取單元
32...計算單元
33...擴展單元
41...特徵導納提取模組
42...傳遞函數提取模組
43...測量系統提取模組
圖1顯示一測量提取的電路及實際欲測量的電路的示意圖;
圖2是本發明的一實施例的擴展具有不同傳輸線長度的模擬方法流程圖;
圖3是本發明的一實施例的擴展具有不同傳輸線長度的模擬裝置的示意圖;及
圖4例示本發明的一實施例的提取單元的示意圖。
Claims (9)
- 一種擴展具有不同傳輸線長度的模擬方法,包含如下步驟:提供一測量系統,其具有一第一長度的第一傳輸線,該第一傳輸線係以一組S參數來表示;從該組S參數中得到該第一傳輸線的一第一傳遞函數,其中該第一傳遞函數為,其中代表損耗,代表延遲,L 1代表該測量系統的第一長度;及計算一第一系統的一具有不同於該第一長度之第二長度的第二傳輸線的一第二傳遞函數,其中該第二傳遞函數的計算包含依據該第二長度與該第一長度之比例擴展該第一傳遞函數且不使用該第二傳輸線之另一組S參數,其中該第一系統具有和該測量系統實質上相同的電阻、電感、電導及電容參數,其中該第二長度與該第一長度之比例為任一非整數之正實數。
- 根據請求項1所述的方法,更包含提取該測量系統的一延遲,其係使用最低幾個頻率點上的S參數。
- 根據請求項1所述的方法,更包含從該S參數中提取一特徵導納,該特徵導納表示為Yc(ω)2=Y 11(ω)2-Y 12(ω)2,其中Y 11(ω)和Y 12(ω)是該S參數的部分矩陣。
- 根據請求項1所述的方法,其是使用於HSPICE的電路模擬環境中。
- 一種擴展具有不同傳輸線長度的模擬裝置,包含:一計算單元,計算一測量系統的一具有第一長度的第一傳輸線的一第一傳遞函數,其中該第一傳輸線係以一組S參數來表示,其中該第一傳遞函數為,其中代表損耗,代表延遲,L 1代表該測量系統的第一長度;及一擴展單元,將該測量系統的該第一長度的第一傳輸線之該第一傳遞函數擴展至一實際系統,以計算該實際系統的一具有不同於該第一長度之第二長度的第二傳輸線的一第二傳遞函數,該實際系統具有和該測量系統實質上相同的電阻、電感、電導及電容參數,其中,該第二傳遞函數的計算包含依據該第二長度與該第一長度之比例擴展該第一傳遞函數且不使用該第二傳輸線之另一組S參數,其中該第二長度與該第一長度之比例可為任一非整數之正實數。
- 根據請求項5所述的裝置,更包含一提取單元,其中該提取單元包含:一特徵導納提取模組,從S參數中提取特徵導納;一傳遞函數提取模組,從S參數中提取傳遞函數;及一測量系統提取模組,從S參數中提取一測量系統的延遲。
- 根據請求項6所述的裝置,其中該測量系統提取模組提取一測量系統的延遲時,使用最低幾個頻率點上的S參數。
- 根據請求項6所述的裝置,其中該特徵導納提取模組從該S參數中提取特徵導納時,該特徵導納表示為Yc(ω)2=Y 11(ω)2-Y 12(ω)2,其中Y 11(ω)和Y 12(ω)是該S參數的部分矩陣。
- 根據請求項5所述的裝置,其是使用於HSPICE的電路模擬環境中。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW099104848A TWI659322B (zh) | 2010-02-12 | 2010-02-12 | 擴展具有不同傳輸線長度的模擬方法與裝置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW099104848A TWI659322B (zh) | 2010-02-12 | 2010-02-12 | 擴展具有不同傳輸線長度的模擬方法與裝置 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201128423A TW201128423A (en) | 2011-08-16 |
TWI659322B true TWI659322B (zh) | 2019-05-11 |
Family
ID=45025198
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW099104848A TWI659322B (zh) | 2010-02-12 | 2010-02-12 | 擴展具有不同傳輸線長度的模擬方法與裝置 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI659322B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200532528A (en) * | 2004-03-25 | 2005-10-01 | Fujitsu Ltd | Apparatus and method for S-parameter calculation, and program and recording medium thereof |
US20070005324A1 (en) * | 2005-06-30 | 2007-01-04 | Jian Gong | Method and apparatus for simulating circuits using s-parameters |
TW201006338A (en) * | 2008-06-06 | 2010-02-01 | Univ Tohoku Nat Univ Corp | Multilayer wiring board |
-
2010
- 2010-02-12 TW TW099104848A patent/TWI659322B/zh active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200532528A (en) * | 2004-03-25 | 2005-10-01 | Fujitsu Ltd | Apparatus and method for S-parameter calculation, and program and recording medium thereof |
US20070005324A1 (en) * | 2005-06-30 | 2007-01-04 | Jian Gong | Method and apparatus for simulating circuits using s-parameters |
TW201006338A (en) * | 2008-06-06 | 2010-02-01 | Univ Tohoku Nat Univ Corp | Multilayer wiring board |
Also Published As
Publication number | Publication date |
---|---|
TW201128423A (en) | 2011-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Bracken et al. | S-domain methods for simultaneous time and frequency characterization of electromagnetic devices | |
TWI450116B (zh) | 通用spice等效電路模擬系統及方法 | |
US20150331989A1 (en) | Metal interconnect modeling | |
CN105224755A (zh) | 一种通用的金属互联层电容spice预测模型的构建方法 | |
Kabir et al. | Non-intrusive pseudo spectral approach for stochastic macromodeling of EM systems using deterministic full-wave solvers | |
CN102054072B (zh) | 扩展具有不同传输线长度的仿真方法与装置 | |
TWI659322B (zh) | 擴展具有不同傳輸線長度的模擬方法與裝置 | |
Roy et al. | Closed-form delay and crosstalk models for $ RLC $ on-chip interconnects using a matrix rational approximation | |
Belforte et al. | Automated framework for time-domain piecewise-linear fitting method based on digital wave processing of $ S $-parameters | |
Ravelo et al. | Fast estimation of RL‐loaded microelectronic interconnections delay for the signal integrity prediction | |
US7818149B2 (en) | Transient response of a distributed RLC interconnect based on direct pole extraction | |
JP2004200581A (ja) | Mosfetの等価回路モデルの容量パラメータ算出方法および容量パラメータ算出プログラム | |
CN115660093A (zh) | 含耦合器超导量子比特结构的性能检验信息输出方法及装置 | |
CN115659905B (zh) | 超导量子芯片版图中量子器件间的耦合强度确定方法及装置 | |
Liang et al. | Rational modeling of on-chip inductor by vector fitting | |
Kavicharan et al. | An efficient delay estimation model for high speed VLSI interconnects | |
Wood et al. | An extrinsic component parameter extraction method for high power RF LDMOS transistors | |
Diouf et al. | Robust nonlinear models for CMOS buffers | |
CN117195792A (zh) | 无源器件的宽频带等效电路模型、参数提取方法及系统 | |
Pantoli et al. | Time-domain analysis of RF and microwave autonomous circuits by vector fitting-based approach | |
Wang et al. | Gramian‐based model order reduction of parameterized time‐delay systems | |
KR102541065B1 (ko) | S-파라미터 생성 장치 및 방법 | |
Baghbanbehrouzian et al. | Analytical solutions for distributed interconnect models—part II: arbitrary input response and multicoupled lines | |
Kavicharan et al. | A closed-form delay estimation model for current-mode high speed VLSI interconnects | |
Saraswat et al. | Circuit compatible macromodeling of high-speed vlsi modules characterized by scattering parameters |