JP2004200581A - Ｍｏｓｆｅｔの等価回路モデルの容量パラメータ算出方法および容量パラメータ算出プログラム - Google Patents
Ｍｏｓｆｅｔの等価回路モデルの容量パラメータ算出方法および容量パラメータ算出プログラム Download PDFInfo
- Publication number
- JP2004200581A JP2004200581A JP2002370137A JP2002370137A JP2004200581A JP 2004200581 A JP2004200581 A JP 2004200581A JP 2002370137 A JP2002370137 A JP 2002370137A JP 2002370137 A JP2002370137 A JP 2002370137A JP 2004200581 A JP2004200581 A JP 2004200581A
- Authority
- JP
- Japan
- Prior art keywords
- parameter
- electrode resistance
- mosfet
- capacitance
- equivalent circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Measurement Of Resistance Or Impedance (AREA)
Abstract
【課題】ＭＯＳＦＥＴのゲート酸化膜の膜厚に対応したトンネルコンダクタンスを含む等価回路モデルの容量パラメータを高精度に算出し、デバイス評価または回路シミュレーションの信頼性を向上させる。
【解決手段】ステップ１１で、等価回路モデルを予め記憶し、ステップ１２，１３で、Ｓパラメータ・データからＹパラメータ・データへ変換し、Ｙパラメータ・データの周波数特性の実部２次依存域および虚部１次依存域に基づき容量パラメータの算出可否を判定し、算出可の場合、ステップ１４で、ＭＯＳＦＥＴの等価回路モデル、測定条件および製造条件に対応した２端子対回路のＹパラメータ関係式を生成し、ステップ１５で、実部２次依存域および虚部１次依存域に対応した近似条件により近似式を生成し、ステップ１６で、近似式およびＹパラメータ・データの虚部の等式に基づき容量パラメータを算出する。
【選択図】 図１
【解決手段】ステップ１１で、等価回路モデルを予め記憶し、ステップ１２，１３で、Ｓパラメータ・データからＹパラメータ・データへ変換し、Ｙパラメータ・データの周波数特性の実部２次依存域および虚部１次依存域に基づき容量パラメータの算出可否を判定し、算出可の場合、ステップ１４で、ＭＯＳＦＥＴの等価回路モデル、測定条件および製造条件に対応した２端子対回路のＹパラメータ関係式を生成し、ステップ１５で、実部２次依存域および虚部１次依存域に対応した近似条件により近似式を生成し、ステップ１６で、近似式およびＹパラメータ・データの虚部の等式に基づき容量パラメータを算出する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、ＭＯＳＦＥＴの等価回路モデルの容量パラメータ算出方法に関し、特に、Ｙパラメータ・データに対してフィッティングするＭＯＳＦＥＴの等価回路モデルの容量パラメータ算出方法に関する。
【０００２】
【従来の技術】
従来、この種の等価回路モデルの容量パラメータ算出方法は、設計されたデバイスを評価するため、また、設計された回路を回路シミュレーションまたは遅延シミュレーションするため、広く実施されている。
【０００３】
例えば、ＭＯＳＦＥＴに対する等価回路モデルの容量パラメータを求める最も簡単な方法として、電子部品の高周波特性評価に広く用いられているＣ−Ｖメータにより測定し算出する方法がある。この従来方法では、Ｃ−Ｖメータの測定端子に、測定対象のＭＯＳＦＥＴの端子を接続する前後の共振状態におけるＣおよびＱの値をそれぞれ測定し、これらの測定値から測定対象のＭＯＳＦＥＴの端子間インピーダンスを求める。このとき、Ｃ−Ｖメータの測定端子間にＭＯＳＦＥＴのゲート端子，ドレイン端子，ソース端子および基板端子の接続を組み合わせて測定し、端子接続の組み合わせに対応してＭＯＳＦＥＴの等価回路モデルの容量パラメータを含む連立方程式を解き、個々の容量パラメータの値を算出する。
【０００４】
また、他の方法として、例えば、図６に示すようにゲート端子入力およびドレイン端子出力のＭＯＳＦＥＴを２端子対回路と見做して測定された高周波域の透過および反射のデータから散乱行列のＳパラメータ・データを求めアドミタンス行列のＹパラメータ・データへ変換し、このＹパラメータ・データに対してフィッティングする等価回路モデルの容量パラメータを算出する方法がある。
【０００５】
この方法では、２端子対回路のＹパラメータ関係式およびＹパラメータ・データの実部および虚部の各等式が、等価回路モデルのパラメータをそれぞれ含む連立方程式となり、これら連立方程式を解き、個々のパラメータの値が算出される。このとき、例えば、特許文献１などに示されているように、ＭＯＳＦＥＴと一部異なるダミーＦＥＴを製作および測定して寄生容量パラメータによるＳパラメータ・データを求め、ＭＯＳＦＥＴの測定により求めたＳパラメータ・データから取り除いてＹパラメータ・データへ変換することにより、ＭＯＳＦＥＴ本来の等価回路モデルの真性容量パラメータが、高い動作周波数に対しても、高精度で算出される。
【０００６】
また、この従来方法において、ＭＯＳＦＥＴのゲート端子に閾値以下のバイアス電圧を印加して測定する測定条件の場合、ＭＯＳＦＥＴの等価回路モデルの、チャネル―ゲート間電圧，チャネル―基板ゲート間電圧および相互コンダクタンスに対応した電流源をゼロにでき、２端子対回路から取り除かれ、２端子対回路のＹパラメータの関係式が簡単になり、ＭＯＳＦＥＴの等価回路モデルの容量パラメータが算出される。
【０００７】
【特許文献１】
特開平３−１０５２６８号公報（第２〜５頁，第３図）
【０００８】
【発明が解決しようとする課題】
現在、ＬＳＩ回路の高速化のため、ＭＯＳＦＥＴのゲート酸化膜の薄膜化が進んでいる。しかし、ゲート長が９０ｎｍ以下のＭＯＳＦＥＴでは、ゲート酸化膜のトンネル電流によるゲートリーク成分が発生し、且つ、ゲート端子に接続されるゲート電極膜の膜厚に対応したゲート電極抵抗の影響がデバイス設計時に無視できなくなってきた。
【０００９】
このようなＭＯＳＦＥＴのゲート電極膜およびゲート酸化膜に対して、図７に示すように、ゲート電極膜の膜厚に対応したゲート電極抵抗Ｒと、ゲート酸化膜の膜厚にそれぞれ対応したゲート容量ＣおよびトンネルコンダクタンスＧとを直並列接続したＣＧＲ等価回路モデルを設定する必要がある。
【００１０】
しかし、Ｃ−Ｖメータを用いた容量パラメータ算出方法は、上述したように、回路の共振状態を用いる原理のため、比較的高いインピーダンスまたは非常に低いインピーダンスの測定に適しているが、上述のＣＧＲ等価回路モデルのように、値の小さいゲート容量にゲートリーク成分対応のトンネルコンダクタンスが並列接続されゲート電極抵抗と直列接続されたインピーダンスの測定に対しては、測定感度が低下し、測定値の信頼性が低く、信頼性の高いデバイス評価を行えないと云う問題がある。
【００１１】
また、Ｙパラメータ・データに対してフィッティングする容量パラメータ算出方法は、上述したように、２端子対回路のＹパラメータ関係式の実部および虚部に対応した連立方程式を解き、個々のパラメータの値を算出する方法である。一般に、２端子対回路のＹパラメータ関係式は、等価回路モデルの直並列接続のパラメータ数が増加すると、逆数処理が増加し、高次の複素数の式になり、連立方程式を解くことが難しくなる。
【００１２】
上述のように、ゲート酸化膜の膜厚に対応したトンネルコンダクタンスを無視できず、このため、ゲート電極膜の膜厚に対応したゲート電極抵抗も無視できず、且つ、ゲート電極抵抗と他の電極抵抗との間にゲート容量およびトンネルコンダクタンスそれぞれ並列接続した場合、直並列接続のパラメータ数の増加により、一般的には、連立方程式を解くことが難しくなり、容量パラメータの算出も難しくなると云う問題がある。
【００１３】
従って、本発明の目的は、ＭＯＳＦＥＴのゲート電極膜およびゲート酸化膜の膜厚に対応したゲート電極抵抗およびトンネルコンダクタンスを含む等価回路モデルの容量パラメータを高精度に算出し、デバイス評価または回路シミュレーションの信頼性を向上させることにある。
【００１４】
【課題を解決するための手段】
そのため、本発明は、コンピュータが、ＭＯＳＦＥＴを２端子対回路と見做して測定された高周波域の透過および反射のデータから散乱行列のＳパラメータ・データを求めアドミタンス行列のＹパラメータ・データへ変換し、このＹパラメータ・データに対してフィッティングする等価回路モデルの容量パラメータを算出する、ＭＯＳＦＥＴの等価回路モデルの容量パラメータ算出方法において、
前記等価回路モデルとして、ゲート端子，ドレイン端子，ソース端子，基板端子にゲート電極抵抗，ドレイン電極抵抗，ソース電極抵抗，基板電極抵抗を接続し、ゲート酸化膜の膜厚および電極間面積に対応したゲート容量およびトンネルコンダクタンスを前記ゲート電極抵抗と前記ドレイン電極抵抗，前記ソース電極抵抗，前記基板電極抵抗との間にそれぞれ並列接続し、電極の接合容量およびその損失抵抗を前記基板電極抵抗と前記ドレイン電極抵抗，前記ソース電極抵抗との間にそれぞれ直列接続した回路を予め記憶し、
前記Ｙパラメータ・データの周波数特性の実部２次依存域および虚部１次依存域に基づき容量パラメータの算出可否を判定し、
算出不可の場合、そのメッセージを出力し、算出可の場合、前記ＭＯＳＦＥＴの等価回路モデル、測定条件および製造条件に対応した２端子対回路のＹパラメータ関係式を生成し、
前記実部２次依存域および前記虚部１次依存域に対応した近似条件により前記Ｙパラメータ関係式の実部，虚部を２次関数，１次関数に近似して前記Ｙパラメータ関係式の近似式を生成し、
前記近似式および前記Ｙパラメータ・データの虚部の等式に基づき前記容量パラメータを算出している。
【００１５】
また、本発明は、ＭＯＳＦＥＴを２端子対回路と見做して測定された高周波域の透過および反射のデータから散乱行列のＳパラメータ・データを求めアドミタンス行列のＹパラメータ・データへ変換しこのＹパラメータ・データに対してフィッティングする等価回路モデルの容量パラメータを算出する処理をコンピュータに実行させるための、ＭＯＳＦＥＴの等価回路モデルの容量パラメータ算出プログラムにおいて、
前記処理が、前記等価回路モデルとして、ゲート端子，ドレイン端子，ソース端子，基板端子にゲート電極抵抗，ドレイン電極抵抗，ソース電極抵抗，基板電極抵抗を接続し、ゲート酸化膜の膜厚および電極間面積に対応したゲート容量およびトンネルコンダクタンスを前記ゲート電極抵抗と前記ドレイン電極抵抗，前記ソース電極抵抗，前記基板電極抵抗との間にそれぞれ並列接続し、電極の接合容量およびその損失抵抗を前記基板電極抵抗と前記ドレイン電極抵抗，前記ソース電極抵抗との間にそれぞれ直列接続した回路を予め記憶し、
前記Ｙパラメータ・データの周波数特性の実部２次依存域および虚部１次依存域に基づき容量パラメータの算出可否を判定し、
算出不可の場合、そのメッセージを出力し、算出可の場合、前記ＭＯＳＦＥＴの等価回路モデル、測定条件および製造条件に対応した２端子対回路のＹパラメータ関係式を生成し、
前記実部２次依存域および前記虚部１次依存域に対応した近似条件により前記Ｙパラメータ関係式の実部，虚部を２次関数，１次関数に近似して前記Ｙパラメータ関係式の近似式を生成し、
前記近似式および前記Ｙパラメータ・データの虚部の等式に基づき前記容量パラメータを算出している。
【００１６】
また、前記近似条件が、前記ゲート酸化膜の全トンネルコンダクタンスおよび前記ゲート電極抵抗の積を１比較ゼロ近似する条件と、
前記ゲート酸化膜の全ゲート容量，前記ゲート電極抵抗および角周波数の積の２乗を１比較ゼロ近似する条件と、
前記接合容量，前記損失抵抗および角周波数の積の２乗を１比較ゼロ近似する条件とを含んでいる。
【００１７】
また、前記算出可否の判定が、前記実部２次依存域および前記虚部１次依存域をＹパラメータごとに確認し全Ｙパラメータの共通域の有無に対応して行われている。
【００１８】
【発明の実施の形態】
次に、本発明について、図面を参照して説明する。図１は、本発明によるＭＯＳＦＥＴの等価回路モデルの容量パラメータ算出方法における実施形態を示す流れ図である。図１を参照すると、本実施形態の、ＭＯＳＦＥＴの等価回路モデルの容量パラメータ算出方法は、ステップ１１〜１５の処理を含み、ＭＯＳＦＥＴの等価回路モデルの容量パラメータ算出プログラムをインストールした一般的な構成のコンピュータにより、各コマンド入力に応じて実行される。
【００１９】
まず、ステップ１１において、ＭＯＳＦＥＴの構造に対応したＭＯＳＦＥＴの等価回路モデルとして、ゲート電極膜およびゲート酸化膜の膜厚に対応したゲート電極抵抗およびトンネルコンダクタンスを含む回路モデルを予め記憶する。
【００２０】
図２は、このＭＯＳＦＥＴの等価回路モデルの構成例を示す回路図である。図２を参照すると、このＭＯＳＦＥＴの等価回路モデルは、ゲート端子，ドレイン端子，ソース端子，基板端子に電極抵抗Ｒｇ，Ｒｄ，Ｒｓ，Ｒｂを接続し、ゲート酸化膜の膜厚および電極間面積に対応したゲート容量Ｃｇｄ，Ｃｇｓ，ＣｇｂおよびトンネルコンダクタンスＧｇｄ，Ｇｇｓ，Ｇｇｂを電極抵抗Ｒｇと電極抵抗Ｒｄ，Ｒｓ，Ｒｂとの間にそれぞれ並列接続し、電極の接合容量Ｃｄｂ，Ｃｓｂおよびその損失抵抗Ｒｄｂ，Ｒｓｂを電極抵抗Ｒｂと電極抵抗Ｒｄ，Ｒｓとの間にそれぞれ直列接続する。また、電極抵抗Ｒｄ，Ｒｓ間には、チャネル―ゲート間電圧，チャネル―基板ゲート間電圧および相互コンダクタンスに対応した電流源ｉ（ｖ）が接続される。
【００２１】
次に、ステップ１２において、測定対象の「ゲート端子入力およびドレイン端子出力のＭＯＳＦＥＴ」を２端子対回路と見做して測定された高周波域の透過係数および反射係数のデータから散乱行列のＳパラメータ・データを求め、更に、アドミタンス行列のＹパラメータ・データへ変換し、Ｙパラメータ・データの周波数特性を示す特性図を出力する。
【００２２】
次に、ステップ１３において、Ｙパラメータ・データの周波数特性の実部２次依存域および虚部１次依存域に基づき、等価回路モデルの容量パラメータの算出可否を判定する。この算出可否の判定は、実部２次依存域および虚部１次依存域をＹパラメータごとに確認し、全Ｙパラメータの共通域の有無に対応して行われる。
【００２３】
例えば、図３は、Ｙパラメータ・データの周波数特性例を示す特性図である。ここで、縦軸および横軸はアドミタンスおよび周波数を対数尺度で示し、分図（Ａ），（Ｂ）および（Ｃ）は、２端子対回路のＹパラメータ・データＹ１１，Ｙ１２およびＹ１２＋Ｙ２２の周波数特性例をそれぞれ示す。
【００２４】
分図（Ａ）を参照すると、Ｙ１１の実部Ｒｅ［Ｙ１１］の周波数特性は、１ＧＨｚ〜２０ＧＨｚの周波域で２次依存性を示す実部２次依存域を有し、Ｙ１１の虚部Ｉｍ［Ｙ１１］の周波数特性は、２００ＭＨｚ〜２０ＧＨｚの周波域で１次依存性を示す虚部１次依存域を有し、Ｙ１１の周波数特性は、１ＧＨｚ〜２０ＧＨｚの周波域で実部２次依存域および虚部１次依存域の共通域を有する。同様に、分図（Ｂ），（Ｃ）を参照すると、Ｙ１２の周波数特性は、１ＧＨｚ〜４ＧＨｚの周波域で実部２次依存域および虚部１次依存域の共通域を有し、Ｙ１２＋Ｙ２２の周波数特性は、６００ＭＨｚ〜２ＧＨｚの周波域で実部２次依存域および虚部１次依存域の共通域を有する。
【００２５】
従って、これらＹパラメータ・データＹ１１，Ｙ１２およびＹ１２＋Ｙ２２の周波数特性は、１ＧＨｚ〜２ＧＨｚの周波域で実部２次依存域および虚部１次依存域の共通域を有し、容量パラメータは算出可であると判定される。
【００２６】
次に、算出不可の場合、ステップ１７において、算出不可のメッセージを出力し、算出可の場合、ステップ１４において、ステップ１１で設定記憶されたＭＯＳＦＥＴの等価回路モデルと、ＭＯＳＦＥＴの測定条件および製造条件とに対応した２端子対回路のアドミタンス行列のＹパラメータ関係式を生成する。
【００２７】
例えば、ＭＯＳＦＥＴのソース端子および基板端子を共通接続して測定する測定条件により、ソース電極の接合容量Ｃｓｂおよびその損失抵抗Ｒｓｂは、２端子対回路から取り除かれ、また、ゲート端子に閾値以下のバイアス電圧を印加して測定する測定条件により、チャネル―ゲート間電圧，チャネル―基板ゲート間電圧および相互コンダクタンスに対応した電流源ｉ（ｖ）も、２端子対回路から取り除かれる。更に、ＭＯＳＦＥＴの製造条件により、ゲート電極抵抗Ｒｇ以外の電極抵抗Ｒｄ，Ｒｓ，Ｒｂが、従来と同じく、ゼロ近似Ｒｄ≒０，Ｒｓ≒０，Ｒｂ≒０により、２端子対回路から取り除かれる。
【００２８】
図４は、これらＭＯＳＦＥＴの測定条件および製造条件に対応した２端子対回路を示す回路図であり、図５は、Ｙパラメータ定義対応の等価回路を示す回路図である。図４の２端子対回路のＹパラメータＹ１１，Ｙ１２，Ｙ２２は、入力アドミタンス，帰還アドミタンス，出力アドミタンスであり、これらの関係式は、定義上、図５の分図（Ａ），（Ｂ），（Ｃ）に示すように、出力端子または入力端子を０ｖ短絡した２端子対回路に基づきそれぞれ求められ、全ゲート容量Ｃｇｇ＝Ｃｇｓ＋Ｃｇｂ＋Ｃｇｂ，全トンネルコンダクタンスＧｇｇ＝Ｇｇｓ＋Ｇｇｂ＋Ｇｇｂとすると、電極間面積に対応して比率Ｃｇｄ／Ｃｇｇ≒Ｇｇｄ／Ｇｇｇであり、２端子対回路のＹパラメータ関係式は、次に示す式となる。
【００２９】
次に、ステップ１５において、全Ｙパラメータ・データの実部２次依存域および虚部１次依存域に対応した近似条件により、２端子対回路のＹパラメータ関係式の実部，虚部を２次関数，１次関数に近似して、Ｙパラメータ関係式の近似式を生成する。
【００３０】
このとき、近似条件として、ゲート酸化膜の全トンネルコンダクタンスＧｇｇおよびゲート電極抵抗Ｒｇの積を１比較ゼロ近似する条件Ｒｇ・Ｇｇｇ≪１と、ゲート酸化膜の全ゲート容量Ｃｇｇ，ゲート電極抵抗Ｒｇおよび角周波数ωの積の２乗を１比較ゼロ近似する条件（ω・Ｒｇ・Ｃｇｇ）2≪１と、接合容量Ｃｄｂ，損失抵抗Ｒｄｂおよび角周波数ωの積の２乗を１比較ゼロ近似する条件（ω・Ｒｄｂ・Ｃｄｂ）2≪１とが設定される。これら近似条件により、条件Ｒｇ・（Ｇｇｓ＋Ｇｇｂ）≪１、Ｒｇ・Ｇｇｄ≪１およびω2・Ｒｇ2・Ｃｇｇ・Ｃｇｄ≪１も成立し、Ｙパラメータ関係式の実部および虚部が２次関数および１次関数に近似され、次に示すＹパラメータ近似式が生成される。
【００３１】
次に、ステップ１６において、上述のＹパラメータ近似式およびＹパラメータ・データの虚部の等式に基づき、次に示すように、容量パラメータＣｇｇ，Ｃｇｄ，Ｃｄｂが算出される。
【００３２】
上述したように、本実施形態によるＭＯＳＦＥＴの等価回路モデルの容量パラメータ算出方法は、ゲート酸化膜の膜厚に対応したトンネルコンダクタンスを無視できず、このため、ゲート電極膜の膜厚に対応したゲート電極抵抗も無視できず、ゲート電極抵抗と他の電極抵抗との間にゲート容量およびトンネルコンダクタンスそれぞれ並列接続した場合においても、ＭＯＳＦＥＴの等価回路モデルの容量パラメータＣｇｇ，Ｃｇｄ，Ｃｄｂが、高い動作周波数に対しても、高精度で算出される。
【００３３】
なお、本実施形態の等価回路モデルの容量パラメータ算出方法において、ドレイン電極およびソース電極が非対称構造のＭＯＳＦＥＴの場合、ＭＯＳＦＥＴのドレイン端子およびソース端子を交換して２端子対回路と見做すことにより、同様に、容量パラメータＣｇｓ，Ｃｓｂが容量パラメータＣｇｄ，Ｃｄｂとして算出され、ドレイン電極およびソース電極が対称構造のＭＯＳＦＥＴの場合、容量パラメータＣｇｓ，Ｃｓｂが容量パラメータＣｇｄ，Ｃｄｂと同等であるとして算出される。また、容量パラメータＣｇｂが容量パラメータＣｇｇ，Ｃｇｄ，Ｃｇｓから算出される。
【００３４】
また、本実施形態によるＭＯＳＦＥＴの等価回路モデルの容量パラメータ算出方法において、算出不可の場合、技術者により、Ｙパラメータ近似条件Ｒｇ・Ｇｇｇ≪１の成立／不成立は、ＤＣ測定により別途確認され、２つのＹパラメータ近似条件Ｒｇ・Ｇｇｇ≪１および（ω・Ｒｇ・Ｃｇｇ）2≪１の成立／不成立は、Ｙパラメータ・データＹ１１およびＹ１２の実部２次依存域および虚部１次依存域に基づき個別確認される。仮に、これらＹパラメータ近似条件が不成立の場合、ＭＯＳＦＥＴの測定条件，製造条件または等価回路モデルの再確認が行われる。
【００３５】
【発明の効果】
以上説明したように、本発明によるＭＯＳＦＥＴの等価回路モデルの容量パラメータ算出方法は、ゲート電極膜，ゲート酸化膜の膜厚に対応したゲート電極抵抗，トンネルコンダクタンスを無視せずゲート電極抵抗と他の電極抵抗との間にゲート容量およびトンネルコンダクタンスそれぞれ並列接続したＭＯＳＦＥＴの等価回路モデルの場合においても、ＭＯＳＦＥＴの等価回路モデルの容量パラメータが、高い動作周波数に対して、高精度で算出され、デバイス評価または回路シミュレーションの信頼性が向上するなどの効果がある。
【図面の簡単な説明】
【図１】本発明によるＭＯＳＦＥＴの等価回路モデルの容量パラメータ算出方法における実施形態を示す流れ図である。
図である。
【図２】図１の方法におけるＭＯＳＦＥＴの等価回路モデルの構成例を示す回路図である。
【図３】図１の方法における２端子対回路のＹパラメータ・データの周波数特性例を示す特性図である。
【図４】図１の方法におけるＭＯＳＦＥＴの測定条件および製造条件に対応した２端子対回路を示す回路図である。
【図５】図４に示した２端子対回路のＹパラメータ定義対応の等価回路を示す回路図である。
【図６】ＭＯＳＦＥＴを２端子対回路と見做した測定回路の従来例を示す回路図である。
【図７】ＭＯＳＦＥＴのゲート電極膜およびゲート酸化膜に対するＣＧＲ等価回路モデル例を示す回路図である。
【符号の説明】
１１〜１７ ステップ
【発明の属する技術分野】
本発明は、ＭＯＳＦＥＴの等価回路モデルの容量パラメータ算出方法に関し、特に、Ｙパラメータ・データに対してフィッティングするＭＯＳＦＥＴの等価回路モデルの容量パラメータ算出方法に関する。
【０００２】
【従来の技術】
従来、この種の等価回路モデルの容量パラメータ算出方法は、設計されたデバイスを評価するため、また、設計された回路を回路シミュレーションまたは遅延シミュレーションするため、広く実施されている。
【０００３】
例えば、ＭＯＳＦＥＴに対する等価回路モデルの容量パラメータを求める最も簡単な方法として、電子部品の高周波特性評価に広く用いられているＣ−Ｖメータにより測定し算出する方法がある。この従来方法では、Ｃ−Ｖメータの測定端子に、測定対象のＭＯＳＦＥＴの端子を接続する前後の共振状態におけるＣおよびＱの値をそれぞれ測定し、これらの測定値から測定対象のＭＯＳＦＥＴの端子間インピーダンスを求める。このとき、Ｃ−Ｖメータの測定端子間にＭＯＳＦＥＴのゲート端子，ドレイン端子，ソース端子および基板端子の接続を組み合わせて測定し、端子接続の組み合わせに対応してＭＯＳＦＥＴの等価回路モデルの容量パラメータを含む連立方程式を解き、個々の容量パラメータの値を算出する。
【０００４】
また、他の方法として、例えば、図６に示すようにゲート端子入力およびドレイン端子出力のＭＯＳＦＥＴを２端子対回路と見做して測定された高周波域の透過および反射のデータから散乱行列のＳパラメータ・データを求めアドミタンス行列のＹパラメータ・データへ変換し、このＹパラメータ・データに対してフィッティングする等価回路モデルの容量パラメータを算出する方法がある。
【０００５】
この方法では、２端子対回路のＹパラメータ関係式およびＹパラメータ・データの実部および虚部の各等式が、等価回路モデルのパラメータをそれぞれ含む連立方程式となり、これら連立方程式を解き、個々のパラメータの値が算出される。このとき、例えば、特許文献１などに示されているように、ＭＯＳＦＥＴと一部異なるダミーＦＥＴを製作および測定して寄生容量パラメータによるＳパラメータ・データを求め、ＭＯＳＦＥＴの測定により求めたＳパラメータ・データから取り除いてＹパラメータ・データへ変換することにより、ＭＯＳＦＥＴ本来の等価回路モデルの真性容量パラメータが、高い動作周波数に対しても、高精度で算出される。
【０００６】
また、この従来方法において、ＭＯＳＦＥＴのゲート端子に閾値以下のバイアス電圧を印加して測定する測定条件の場合、ＭＯＳＦＥＴの等価回路モデルの、チャネル―ゲート間電圧，チャネル―基板ゲート間電圧および相互コンダクタンスに対応した電流源をゼロにでき、２端子対回路から取り除かれ、２端子対回路のＹパラメータの関係式が簡単になり、ＭＯＳＦＥＴの等価回路モデルの容量パラメータが算出される。
【０００７】
【特許文献１】
特開平３−１０５２６８号公報（第２〜５頁，第３図）
【０００８】
【発明が解決しようとする課題】
現在、ＬＳＩ回路の高速化のため、ＭＯＳＦＥＴのゲート酸化膜の薄膜化が進んでいる。しかし、ゲート長が９０ｎｍ以下のＭＯＳＦＥＴでは、ゲート酸化膜のトンネル電流によるゲートリーク成分が発生し、且つ、ゲート端子に接続されるゲート電極膜の膜厚に対応したゲート電極抵抗の影響がデバイス設計時に無視できなくなってきた。
【０００９】
このようなＭＯＳＦＥＴのゲート電極膜およびゲート酸化膜に対して、図７に示すように、ゲート電極膜の膜厚に対応したゲート電極抵抗Ｒと、ゲート酸化膜の膜厚にそれぞれ対応したゲート容量ＣおよびトンネルコンダクタンスＧとを直並列接続したＣＧＲ等価回路モデルを設定する必要がある。
【００１０】
しかし、Ｃ−Ｖメータを用いた容量パラメータ算出方法は、上述したように、回路の共振状態を用いる原理のため、比較的高いインピーダンスまたは非常に低いインピーダンスの測定に適しているが、上述のＣＧＲ等価回路モデルのように、値の小さいゲート容量にゲートリーク成分対応のトンネルコンダクタンスが並列接続されゲート電極抵抗と直列接続されたインピーダンスの測定に対しては、測定感度が低下し、測定値の信頼性が低く、信頼性の高いデバイス評価を行えないと云う問題がある。
【００１１】
また、Ｙパラメータ・データに対してフィッティングする容量パラメータ算出方法は、上述したように、２端子対回路のＹパラメータ関係式の実部および虚部に対応した連立方程式を解き、個々のパラメータの値を算出する方法である。一般に、２端子対回路のＹパラメータ関係式は、等価回路モデルの直並列接続のパラメータ数が増加すると、逆数処理が増加し、高次の複素数の式になり、連立方程式を解くことが難しくなる。
【００１２】
上述のように、ゲート酸化膜の膜厚に対応したトンネルコンダクタンスを無視できず、このため、ゲート電極膜の膜厚に対応したゲート電極抵抗も無視できず、且つ、ゲート電極抵抗と他の電極抵抗との間にゲート容量およびトンネルコンダクタンスそれぞれ並列接続した場合、直並列接続のパラメータ数の増加により、一般的には、連立方程式を解くことが難しくなり、容量パラメータの算出も難しくなると云う問題がある。
【００１３】
従って、本発明の目的は、ＭＯＳＦＥＴのゲート電極膜およびゲート酸化膜の膜厚に対応したゲート電極抵抗およびトンネルコンダクタンスを含む等価回路モデルの容量パラメータを高精度に算出し、デバイス評価または回路シミュレーションの信頼性を向上させることにある。
【００１４】
【課題を解決するための手段】
そのため、本発明は、コンピュータが、ＭＯＳＦＥＴを２端子対回路と見做して測定された高周波域の透過および反射のデータから散乱行列のＳパラメータ・データを求めアドミタンス行列のＹパラメータ・データへ変換し、このＹパラメータ・データに対してフィッティングする等価回路モデルの容量パラメータを算出する、ＭＯＳＦＥＴの等価回路モデルの容量パラメータ算出方法において、
前記等価回路モデルとして、ゲート端子，ドレイン端子，ソース端子，基板端子にゲート電極抵抗，ドレイン電極抵抗，ソース電極抵抗，基板電極抵抗を接続し、ゲート酸化膜の膜厚および電極間面積に対応したゲート容量およびトンネルコンダクタンスを前記ゲート電極抵抗と前記ドレイン電極抵抗，前記ソース電極抵抗，前記基板電極抵抗との間にそれぞれ並列接続し、電極の接合容量およびその損失抵抗を前記基板電極抵抗と前記ドレイン電極抵抗，前記ソース電極抵抗との間にそれぞれ直列接続した回路を予め記憶し、
前記Ｙパラメータ・データの周波数特性の実部２次依存域および虚部１次依存域に基づき容量パラメータの算出可否を判定し、
算出不可の場合、そのメッセージを出力し、算出可の場合、前記ＭＯＳＦＥＴの等価回路モデル、測定条件および製造条件に対応した２端子対回路のＹパラメータ関係式を生成し、
前記実部２次依存域および前記虚部１次依存域に対応した近似条件により前記Ｙパラメータ関係式の実部，虚部を２次関数，１次関数に近似して前記Ｙパラメータ関係式の近似式を生成し、
前記近似式および前記Ｙパラメータ・データの虚部の等式に基づき前記容量パラメータを算出している。
【００１５】
また、本発明は、ＭＯＳＦＥＴを２端子対回路と見做して測定された高周波域の透過および反射のデータから散乱行列のＳパラメータ・データを求めアドミタンス行列のＹパラメータ・データへ変換しこのＹパラメータ・データに対してフィッティングする等価回路モデルの容量パラメータを算出する処理をコンピュータに実行させるための、ＭＯＳＦＥＴの等価回路モデルの容量パラメータ算出プログラムにおいて、
前記処理が、前記等価回路モデルとして、ゲート端子，ドレイン端子，ソース端子，基板端子にゲート電極抵抗，ドレイン電極抵抗，ソース電極抵抗，基板電極抵抗を接続し、ゲート酸化膜の膜厚および電極間面積に対応したゲート容量およびトンネルコンダクタンスを前記ゲート電極抵抗と前記ドレイン電極抵抗，前記ソース電極抵抗，前記基板電極抵抗との間にそれぞれ並列接続し、電極の接合容量およびその損失抵抗を前記基板電極抵抗と前記ドレイン電極抵抗，前記ソース電極抵抗との間にそれぞれ直列接続した回路を予め記憶し、
前記Ｙパラメータ・データの周波数特性の実部２次依存域および虚部１次依存域に基づき容量パラメータの算出可否を判定し、
算出不可の場合、そのメッセージを出力し、算出可の場合、前記ＭＯＳＦＥＴの等価回路モデル、測定条件および製造条件に対応した２端子対回路のＹパラメータ関係式を生成し、
前記実部２次依存域および前記虚部１次依存域に対応した近似条件により前記Ｙパラメータ関係式の実部，虚部を２次関数，１次関数に近似して前記Ｙパラメータ関係式の近似式を生成し、
前記近似式および前記Ｙパラメータ・データの虚部の等式に基づき前記容量パラメータを算出している。
【００１６】
また、前記近似条件が、前記ゲート酸化膜の全トンネルコンダクタンスおよび前記ゲート電極抵抗の積を１比較ゼロ近似する条件と、
前記ゲート酸化膜の全ゲート容量，前記ゲート電極抵抗および角周波数の積の２乗を１比較ゼロ近似する条件と、
前記接合容量，前記損失抵抗および角周波数の積の２乗を１比較ゼロ近似する条件とを含んでいる。
【００１７】
また、前記算出可否の判定が、前記実部２次依存域および前記虚部１次依存域をＹパラメータごとに確認し全Ｙパラメータの共通域の有無に対応して行われている。
【００１８】
【発明の実施の形態】
次に、本発明について、図面を参照して説明する。図１は、本発明によるＭＯＳＦＥＴの等価回路モデルの容量パラメータ算出方法における実施形態を示す流れ図である。図１を参照すると、本実施形態の、ＭＯＳＦＥＴの等価回路モデルの容量パラメータ算出方法は、ステップ１１〜１５の処理を含み、ＭＯＳＦＥＴの等価回路モデルの容量パラメータ算出プログラムをインストールした一般的な構成のコンピュータにより、各コマンド入力に応じて実行される。
【００１９】
まず、ステップ１１において、ＭＯＳＦＥＴの構造に対応したＭＯＳＦＥＴの等価回路モデルとして、ゲート電極膜およびゲート酸化膜の膜厚に対応したゲート電極抵抗およびトンネルコンダクタンスを含む回路モデルを予め記憶する。
【００２０】
図２は、このＭＯＳＦＥＴの等価回路モデルの構成例を示す回路図である。図２を参照すると、このＭＯＳＦＥＴの等価回路モデルは、ゲート端子，ドレイン端子，ソース端子，基板端子に電極抵抗Ｒｇ，Ｒｄ，Ｒｓ，Ｒｂを接続し、ゲート酸化膜の膜厚および電極間面積に対応したゲート容量Ｃｇｄ，Ｃｇｓ，ＣｇｂおよびトンネルコンダクタンスＧｇｄ，Ｇｇｓ，Ｇｇｂを電極抵抗Ｒｇと電極抵抗Ｒｄ，Ｒｓ，Ｒｂとの間にそれぞれ並列接続し、電極の接合容量Ｃｄｂ，Ｃｓｂおよびその損失抵抗Ｒｄｂ，Ｒｓｂを電極抵抗Ｒｂと電極抵抗Ｒｄ，Ｒｓとの間にそれぞれ直列接続する。また、電極抵抗Ｒｄ，Ｒｓ間には、チャネル―ゲート間電圧，チャネル―基板ゲート間電圧および相互コンダクタンスに対応した電流源ｉ（ｖ）が接続される。
【００２１】
次に、ステップ１２において、測定対象の「ゲート端子入力およびドレイン端子出力のＭＯＳＦＥＴ」を２端子対回路と見做して測定された高周波域の透過係数および反射係数のデータから散乱行列のＳパラメータ・データを求め、更に、アドミタンス行列のＹパラメータ・データへ変換し、Ｙパラメータ・データの周波数特性を示す特性図を出力する。
【００２２】
次に、ステップ１３において、Ｙパラメータ・データの周波数特性の実部２次依存域および虚部１次依存域に基づき、等価回路モデルの容量パラメータの算出可否を判定する。この算出可否の判定は、実部２次依存域および虚部１次依存域をＹパラメータごとに確認し、全Ｙパラメータの共通域の有無に対応して行われる。
【００２３】
例えば、図３は、Ｙパラメータ・データの周波数特性例を示す特性図である。ここで、縦軸および横軸はアドミタンスおよび周波数を対数尺度で示し、分図（Ａ），（Ｂ）および（Ｃ）は、２端子対回路のＹパラメータ・データＹ１１，Ｙ１２およびＹ１２＋Ｙ２２の周波数特性例をそれぞれ示す。
【００２４】
分図（Ａ）を参照すると、Ｙ１１の実部Ｒｅ［Ｙ１１］の周波数特性は、１ＧＨｚ〜２０ＧＨｚの周波域で２次依存性を示す実部２次依存域を有し、Ｙ１１の虚部Ｉｍ［Ｙ１１］の周波数特性は、２００ＭＨｚ〜２０ＧＨｚの周波域で１次依存性を示す虚部１次依存域を有し、Ｙ１１の周波数特性は、１ＧＨｚ〜２０ＧＨｚの周波域で実部２次依存域および虚部１次依存域の共通域を有する。同様に、分図（Ｂ），（Ｃ）を参照すると、Ｙ１２の周波数特性は、１ＧＨｚ〜４ＧＨｚの周波域で実部２次依存域および虚部１次依存域の共通域を有し、Ｙ１２＋Ｙ２２の周波数特性は、６００ＭＨｚ〜２ＧＨｚの周波域で実部２次依存域および虚部１次依存域の共通域を有する。
【００２５】
従って、これらＹパラメータ・データＹ１１，Ｙ１２およびＹ１２＋Ｙ２２の周波数特性は、１ＧＨｚ〜２ＧＨｚの周波域で実部２次依存域および虚部１次依存域の共通域を有し、容量パラメータは算出可であると判定される。
【００２６】
次に、算出不可の場合、ステップ１７において、算出不可のメッセージを出力し、算出可の場合、ステップ１４において、ステップ１１で設定記憶されたＭＯＳＦＥＴの等価回路モデルと、ＭＯＳＦＥＴの測定条件および製造条件とに対応した２端子対回路のアドミタンス行列のＹパラメータ関係式を生成する。
【００２７】
例えば、ＭＯＳＦＥＴのソース端子および基板端子を共通接続して測定する測定条件により、ソース電極の接合容量Ｃｓｂおよびその損失抵抗Ｒｓｂは、２端子対回路から取り除かれ、また、ゲート端子に閾値以下のバイアス電圧を印加して測定する測定条件により、チャネル―ゲート間電圧，チャネル―基板ゲート間電圧および相互コンダクタンスに対応した電流源ｉ（ｖ）も、２端子対回路から取り除かれる。更に、ＭＯＳＦＥＴの製造条件により、ゲート電極抵抗Ｒｇ以外の電極抵抗Ｒｄ，Ｒｓ，Ｒｂが、従来と同じく、ゼロ近似Ｒｄ≒０，Ｒｓ≒０，Ｒｂ≒０により、２端子対回路から取り除かれる。
【００２８】
図４は、これらＭＯＳＦＥＴの測定条件および製造条件に対応した２端子対回路を示す回路図であり、図５は、Ｙパラメータ定義対応の等価回路を示す回路図である。図４の２端子対回路のＹパラメータＹ１１，Ｙ１２，Ｙ２２は、入力アドミタンス，帰還アドミタンス，出力アドミタンスであり、これらの関係式は、定義上、図５の分図（Ａ），（Ｂ），（Ｃ）に示すように、出力端子または入力端子を０ｖ短絡した２端子対回路に基づきそれぞれ求められ、全ゲート容量Ｃｇｇ＝Ｃｇｓ＋Ｃｇｂ＋Ｃｇｂ，全トンネルコンダクタンスＧｇｇ＝Ｇｇｓ＋Ｇｇｂ＋Ｇｇｂとすると、電極間面積に対応して比率Ｃｇｄ／Ｃｇｇ≒Ｇｇｄ／Ｇｇｇであり、２端子対回路のＹパラメータ関係式は、次に示す式となる。
次に、ステップ１５において、全Ｙパラメータ・データの実部２次依存域および虚部１次依存域に対応した近似条件により、２端子対回路のＹパラメータ関係式の実部，虚部を２次関数，１次関数に近似して、Ｙパラメータ関係式の近似式を生成する。
【００３０】
このとき、近似条件として、ゲート酸化膜の全トンネルコンダクタンスＧｇｇおよびゲート電極抵抗Ｒｇの積を１比較ゼロ近似する条件Ｒｇ・Ｇｇｇ≪１と、ゲート酸化膜の全ゲート容量Ｃｇｇ，ゲート電極抵抗Ｒｇおよび角周波数ωの積の２乗を１比較ゼロ近似する条件（ω・Ｒｇ・Ｃｇｇ）2≪１と、接合容量Ｃｄｂ，損失抵抗Ｒｄｂおよび角周波数ωの積の２乗を１比較ゼロ近似する条件（ω・Ｒｄｂ・Ｃｄｂ）2≪１とが設定される。これら近似条件により、条件Ｒｇ・（Ｇｇｓ＋Ｇｇｂ）≪１、Ｒｇ・Ｇｇｄ≪１およびω2・Ｒｇ2・Ｃｇｇ・Ｃｇｄ≪１も成立し、Ｙパラメータ関係式の実部および虚部が２次関数および１次関数に近似され、次に示すＹパラメータ近似式が生成される。
次に、ステップ１６において、上述のＹパラメータ近似式およびＹパラメータ・データの虚部の等式に基づき、次に示すように、容量パラメータＣｇｇ，Ｃｇｄ，Ｃｄｂが算出される。
上述したように、本実施形態によるＭＯＳＦＥＴの等価回路モデルの容量パラメータ算出方法は、ゲート酸化膜の膜厚に対応したトンネルコンダクタンスを無視できず、このため、ゲート電極膜の膜厚に対応したゲート電極抵抗も無視できず、ゲート電極抵抗と他の電極抵抗との間にゲート容量およびトンネルコンダクタンスそれぞれ並列接続した場合においても、ＭＯＳＦＥＴの等価回路モデルの容量パラメータＣｇｇ，Ｃｇｄ，Ｃｄｂが、高い動作周波数に対しても、高精度で算出される。
【００３３】
なお、本実施形態の等価回路モデルの容量パラメータ算出方法において、ドレイン電極およびソース電極が非対称構造のＭＯＳＦＥＴの場合、ＭＯＳＦＥＴのドレイン端子およびソース端子を交換して２端子対回路と見做すことにより、同様に、容量パラメータＣｇｓ，Ｃｓｂが容量パラメータＣｇｄ，Ｃｄｂとして算出され、ドレイン電極およびソース電極が対称構造のＭＯＳＦＥＴの場合、容量パラメータＣｇｓ，Ｃｓｂが容量パラメータＣｇｄ，Ｃｄｂと同等であるとして算出される。また、容量パラメータＣｇｂが容量パラメータＣｇｇ，Ｃｇｄ，Ｃｇｓから算出される。
【００３４】
また、本実施形態によるＭＯＳＦＥＴの等価回路モデルの容量パラメータ算出方法において、算出不可の場合、技術者により、Ｙパラメータ近似条件Ｒｇ・Ｇｇｇ≪１の成立／不成立は、ＤＣ測定により別途確認され、２つのＹパラメータ近似条件Ｒｇ・Ｇｇｇ≪１および（ω・Ｒｇ・Ｃｇｇ）2≪１の成立／不成立は、Ｙパラメータ・データＹ１１およびＹ１２の実部２次依存域および虚部１次依存域に基づき個別確認される。仮に、これらＹパラメータ近似条件が不成立の場合、ＭＯＳＦＥＴの測定条件，製造条件または等価回路モデルの再確認が行われる。
【００３５】
【発明の効果】
以上説明したように、本発明によるＭＯＳＦＥＴの等価回路モデルの容量パラメータ算出方法は、ゲート電極膜，ゲート酸化膜の膜厚に対応したゲート電極抵抗，トンネルコンダクタンスを無視せずゲート電極抵抗と他の電極抵抗との間にゲート容量およびトンネルコンダクタンスそれぞれ並列接続したＭＯＳＦＥＴの等価回路モデルの場合においても、ＭＯＳＦＥＴの等価回路モデルの容量パラメータが、高い動作周波数に対して、高精度で算出され、デバイス評価または回路シミュレーションの信頼性が向上するなどの効果がある。
【図面の簡単な説明】
【図１】本発明によるＭＯＳＦＥＴの等価回路モデルの容量パラメータ算出方法における実施形態を示す流れ図である。
図である。
【図２】図１の方法におけるＭＯＳＦＥＴの等価回路モデルの構成例を示す回路図である。
【図３】図１の方法における２端子対回路のＹパラメータ・データの周波数特性例を示す特性図である。
【図４】図１の方法におけるＭＯＳＦＥＴの測定条件および製造条件に対応した２端子対回路を示す回路図である。
【図５】図４に示した２端子対回路のＹパラメータ定義対応の等価回路を示す回路図である。
【図６】ＭＯＳＦＥＴを２端子対回路と見做した測定回路の従来例を示す回路図である。
【図７】ＭＯＳＦＥＴのゲート電極膜およびゲート酸化膜に対するＣＧＲ等価回路モデル例を示す回路図である。
【符号の説明】
１１〜１７ ステップ
Claims (6)
- コンピュータが、ＭＯＳＦＥＴを２端子対回路と見做して測定された高周波域の透過および反射のデータから散乱行列のＳパラメータ・データを求めアドミタンス行列のＹパラメータ・データへ変換し、このＹパラメータ・データに対してフィッティングする等価回路モデルの容量パラメータを算出する、ＭＯＳＦＥＴの等価回路モデルの容量パラメータ算出方法において、
前記等価回路モデルとして、ゲート端子，ドレイン端子，ソース端子，基板端子にゲート電極抵抗，ドレイン電極抵抗，ソース電極抵抗，基板電極抵抗を接続し、ゲート酸化膜の膜厚および電極間面積に対応したゲート容量およびトンネルコンダクタンスを前記ゲート電極抵抗と前記ドレイン電極抵抗，前記ソース電極抵抗，前記基板電極抵抗との間にそれぞれ並列接続し、電極の接合容量およびその損失抵抗を前記基板電極抵抗と前記ドレイン電極抵抗，前記ソース電極抵抗との間にそれぞれ直列接続した回路を予め記憶し、
前記Ｙパラメータ・データの周波数特性の実部２次依存域および虚部１次依存域に基づき容量パラメータの算出可否を判定し、
算出不可の場合、そのメッセージを出力し、算出可の場合、前記ＭＯＳＦＥＴの等価回路モデル、測定条件および製造条件に対応した２端子対回路のＹパラメータ関係式を生成し、
前記実部２次依存域および前記虚部１次依存域に対応した近似条件により前記Ｙパラメータ関係式の実部，虚部を２次関数，１次関数に近似して前記Ｙパラメータ関係式の近似式を生成し、
前記近似式および前記Ｙパラメータ・データの虚部の等式に基づき前記容量パラメータを算出することを特徴とする、ＭＯＳＦＥＴの等価回路モデルの容量パラメータ算出方法。 - 前記近似条件が、前記ゲート酸化膜の全トンネルコンダクタンスおよび前記ゲート電極抵抗の積を１比較ゼロ近似する条件と、
前記ゲート酸化膜の全ゲート容量，前記ゲート電極抵抗および角周波数の積の２乗を１比較ゼロ近似する条件と、
前記接合容量，前記損失抵抗および角周波数の積の２乗を１比較ゼロ近似する条件とを含む、請求項１記載の、ＭＯＳＦＥＴの等価回路モデルの容量パラメータ算出方法。 - 前記算出可否の判定が、前記実部２次依存域および前記虚部１次依存域をＹパラメータごとに確認し全Ｙパラメータの共通域の有無に対応して行われる、請求項１または２記載の、ＭＯＳＦＥＴの等価回路モデルの容量パラメータ算出方法。
- ＭＯＳＦＥＴを２端子対回路と見做して測定された高周波域の透過および反射のデータから散乱行列のＳパラメータ・データを求めアドミタンス行列のＹパラメータ・データへ変換しこのＹパラメータ・データに対してフィッティングする等価回路モデルの容量パラメータを算出する処理をコンピュータに実行させるための、ＭＯＳＦＥＴの等価回路モデルの容量パラメータ算出プログラムにおいて、
前記処理が、前記等価回路モデルとして、ゲート端子，ドレイン端子，ソース端子，基板端子にゲート電極抵抗，ドレイン電極抵抗，ソース電極抵抗，基板電極抵抗を接続し、ゲート酸化膜の膜厚および電極間面積に対応したゲート容量およびトンネルコンダクタンスを前記ゲート電極抵抗と前記ドレイン電極抵抗，前記ソース電極抵抗，前記基板電極抵抗との間にそれぞれ並列接続し、電極の接合容量およびその損失抵抗を前記基板電極抵抗と前記ドレイン電極抵抗，前記ソース電極抵抗との間にそれぞれ直列接続した回路を予め記憶し、
前記Ｙパラメータ・データの周波数特性の実部２次依存域および虚部１次依存域に基づき容量パラメータの算出可否を判定し、
算出不可の場合、そのメッセージを出力し、算出可の場合、前記ＭＯＳＦＥＴの等価回路モデル、測定条件および製造条件に対応した２端子対回路のＹパラメータ関係式を生成し、
前記実部２次依存域および前記虚部１次依存域に対応した近似条件により前記Ｙパラメータ関係式の実部，虚部を２次関数，１次関数に近似して前記Ｙパラメータ関係式の近似式を生成し、
前記近似式および前記Ｙパラメータ・データの虚部の等式に基づき前記容量パラメータを算出することを特徴とする、ＭＯＳＦＥＴの等価回路モデルの容量パラメータ算出プログラム。 - 前記近似条件が、前記ゲート酸化膜の全トンネルコンダクタンスおよび前記ゲート電極抵抗の積を１比較ゼロ近似する条件と、
前記ゲート酸化膜の全ゲート容量，前記ゲート電極抵抗および角周波数の積の２乗を１比較ゼロ近似する条件と、
前記接合容量，前記損失抵抗および角周波数の積の２乗を１比較ゼロ近似する条件とを含む、請求項４記載の、ＭＯＳＦＥＴの等価回路モデルの容量パラメータ算出プログラム。 - 前記算出可否の判定が、前記実部２次依存域および前記虚部１次依存域をＹパラメータごとに確認し全Ｙパラメータの共通域の有無に対応して行われる、請求項４または５記載の、ＭＯＳＦＥＴの等価回路モデルの容量パラメータ算出プログラム。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002370137A JP4608179B2 (ja) | 2002-12-20 | 2002-12-20 | Ｍｏｓｆｅｔの等価回路モデルの容量パラメータ算出方法 |
| US10/739,464 US6931609B2 (en) | 2002-12-20 | 2003-12-18 | Capacitance parameters calculation method for MOSFET and program therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002370137A JP4608179B2 (ja) | 2002-12-20 | 2002-12-20 | Ｍｏｓｆｅｔの等価回路モデルの容量パラメータ算出方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004200581A true JP2004200581A (ja) | 2004-07-15 |
| JP4608179B2 JP4608179B2 (ja) | 2011-01-05 |
Family
ID=32677157
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002370137A Expired - Fee Related JP4608179B2 (ja) | 2002-12-20 | 2002-12-20 | Ｍｏｓｆｅｔの等価回路モデルの容量パラメータ算出方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6931609B2 (ja) |
| JP (1) | JP4608179B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006221375A (ja) * | 2005-02-09 | 2006-08-24 | Nec Corp | 電界効果トランジスタモデル、回路シミュレーション装置、回路シミュレーション方法、回路シミュレーション用プログラム及び記録媒体 |
| US9395403B2 (en) | 2013-10-28 | 2016-07-19 | International Business Machines Corporation | Optimization of integrated circuit reliability |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030208347A1 (en) * | 2002-05-03 | 2003-11-06 | Mr. Andy Huang, Acad, Corp. | Accurate junction capacitance model for high-speed circuit simulator |
| JP2004205301A (ja) * | 2002-12-25 | 2004-07-22 | Nec Corp | 評価装置及びそれに用いる回路設計方法 |
| CN100401306C (zh) * | 2005-12-05 | 2008-07-09 | 华为技术有限公司 | 一种电容等效模型的建模装置和方法 |
| US7434186B1 (en) | 2007-11-30 | 2008-10-07 | International Business Machines Corporation | Method and system for calculating high frequency limit capacitance and inductance for coplanar on-chip structure |
| WO2020136469A1 (ja) * | 2018-12-27 | 2020-07-02 | 株式会社半導体エネルギー研究所 | トランジスタモデル、トランジスタモデルの作成方法、シミュレーション装置、プログラム、および記録媒体 |
| CN111505524B (zh) * | 2019-01-30 | 2022-09-23 | 台达电子工业股份有限公司 | 级联变换器的在线监测方法及所适用的级联变换器 |
| US20210019119A1 (en) * | 2019-07-21 | 2021-01-21 | Cyber Reliant Corp. | Random number generator utilizing sensor entropy |
| CN112232008B (zh) * | 2020-10-15 | 2022-05-17 | 三峡大学 | 一种mosfet器件本征特性参数的描述模型及参数辨识方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03105268A (ja) * | 1989-09-20 | 1991-05-02 | Fujitsu Ltd | 電界効果型半導体装置の評価方法 |
| JPH05203697A (ja) * | 1992-01-24 | 1993-08-10 | Nippon Telegr & Teleph Corp <Ntt> | トランジスタの接合容量の測定抽出方法 |
| JP2001318118A (ja) * | 2000-04-28 | 2001-11-16 | Trw Inc | Ｆｅｔ等価回路モデル・パラメータの決定方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5684723A (en) * | 1987-11-16 | 1997-11-04 | Fujitsu Limited | Device simulation method and device simulator |
| US5467291A (en) * | 1991-09-09 | 1995-11-14 | Hewlett-Packard Company | Measurement-based system for modeling and simulation of active semiconductor devices over an extended operating frequency range |
| US5663890A (en) * | 1996-04-01 | 1997-09-02 | The Board Of Trustees University Of Illinois | Method, apparatus and computer program product for determining a frequency domain response of a nonlinear microelectronic circuit |
| JP3116863B2 (ja) * | 1997-07-07 | 2000-12-11 | 日本電気株式会社 | デバイスシミュレーション方法 |
| TW388921B (en) * | 1997-11-28 | 2000-05-01 | Nippon Electric Co | Semiconductor process device simulation method and storage medium storing simulation program |
| US6618837B1 (en) * | 2000-09-14 | 2003-09-09 | Cadence Design Systems, Inc. | MOSFET modeling for IC design accurate for high frequencies |
| US20030065498A1 (en) * | 2001-07-06 | 2003-04-03 | Bois Karl J. | Software tool for generation of scattering parameter models of N-port lumped element circuits for use in spice simulators |
| TW522246B (en) * | 2001-11-20 | 2003-03-01 | Yung-Ling Lai | Method of using discrete capacitance transmission line model to extract parasitic capacitance of field effect transistor |
-
2002
- 2002-12-20 JP JP2002370137A patent/JP4608179B2/ja not_active Expired - Fee Related
-
2003
- 2003-12-18 US US10/739,464 patent/US6931609B2/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03105268A (ja) * | 1989-09-20 | 1991-05-02 | Fujitsu Ltd | 電界効果型半導体装置の評価方法 |
| JPH05203697A (ja) * | 1992-01-24 | 1993-08-10 | Nippon Telegr & Teleph Corp <Ntt> | トランジスタの接合容量の測定抽出方法 |
| JP2001318118A (ja) * | 2000-04-28 | 2001-11-16 | Trw Inc | Ｆｅｔ等価回路モデル・パラメータの決定方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006221375A (ja) * | 2005-02-09 | 2006-08-24 | Nec Corp | 電界効果トランジスタモデル、回路シミュレーション装置、回路シミュレーション方法、回路シミュレーション用プログラム及び記録媒体 |
| JP4539356B2 (ja) * | 2005-02-09 | 2010-09-08 | 日本電気株式会社 | 電界効果トランジスタモデル生成装置、電界効果トランジスタモデル生成方法等 |
| US9395403B2 (en) | 2013-10-28 | 2016-07-19 | International Business Machines Corporation | Optimization of integrated circuit reliability |
| US9739824B2 (en) | 2013-10-28 | 2017-08-22 | International Business Machines Corporation | Optimization of integrated circuit reliability |
| US10564214B2 (en) | 2013-10-28 | 2020-02-18 | International Business Machines Corporation | Optimization of integrated circuit reliability |
| US10989754B2 (en) | 2013-10-28 | 2021-04-27 | International Business Machines Corporation | Optimization of integrated circuit reliability |
| US10996259B2 (en) | 2013-10-28 | 2021-05-04 | International Business Machines Corporation | Optimization of integrated circuit reliability |
| US11054459B2 (en) | 2013-10-28 | 2021-07-06 | International Business Machines Corporation | Optimization of integrated circuit reliability |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040133862A1 (en) | 2004-07-08 |
| US6931609B2 (en) | 2005-08-16 |
| JP4608179B2 (ja) | 2011-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106529102B (zh) | AlGaN/GaN HEMT小信号模型及其参数的提取方法 | |
| CN108062442B (zh) | 一种AlGaN/GaN HEMT微波功率器件小信号本征参数提取方法 | |
| US20190179991A1 (en) | Method and system for testing optimization and molding optimization of semiconductor devices | |
| JP2004200581A (ja) | Ｍｏｓｆｅｔの等価回路モデルの容量パラメータ算出方法および容量パラメータ算出プログラム | |
| US20120197593A1 (en) | Parameter extraction method for semiconductor device | |
| CN112098791B (zh) | 在片校准件模型及在片校准件模型中参数确定的方法 | |
| CN101976293A (zh) | Mos晶体管射频宏模型建立方法 | |
| CN107076822B (zh) | 利用引入器件判断射频器件去嵌入精度的测试结构及方法 | |
| CN103390086B (zh) | 电阻模型的建模方法 | |
| Jarndal | Measurements uncertainty and modeling reliability of GaN HEMTs | |
| CN107818187A (zh) | 一种多栅指AlGaN/GaN HETM小信号模型及其提参方法 | |
| CN112098795B (zh) | 两端口在片校准件模型及参数确定的方法 | |
| Tao et al. | Direct extraction method of HEMT switch small‐signal model with multiparasitic capacitive current path | |
| CN107918708A (zh) | 一种GaN HEMT器件寄生参数的提取方法 | |
| CN108899320B (zh) | 一种mosfet栅氧化层电容校准结构 | |
| CN104750922A (zh) | Soi四端口网络及其模型拓扑结构 | |
| JP2000099559A (ja) | 回路設計方法 | |
| CN112098792B (zh) | 两端口在片校准件模型和参数确定的方法 | |
| CN110516282B (zh) | 一种基于贝叶斯统计的磷化铟晶体管建模方法 | |
| JP2011070430A (ja) | ばらつき分布シミュレーション装置及び方法 | |
| CN112098794B (zh) | 在片校准件模型中参数确定的方法及终端设备 | |
| CN109683078B (zh) | 肖特基二极管测试方法及装置 | |
| Wood et al. | An extrinsic component parameter extraction method for high power RF LDMOS transistors | |
| Ansari et al. | A Width-Scalable SPICE Model of GaN-HEMTs for X-band RF Applications | |
| WO2022033125A1 (zh) | 两端口在片校准件模型和参数确定的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051019 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070703 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070831 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090714 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090911 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100216 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100407 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20100421 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101005 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101008 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131015 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |