JP2004200581A - Mosfetの等価回路モデルの容量パラメータ算出方法および容量パラメータ算出プログラム - Google Patents

Mosfetの等価回路モデルの容量パラメータ算出方法および容量パラメータ算出プログラム Download PDF

Info

Publication number
JP2004200581A
JP2004200581A JP2002370137A JP2002370137A JP2004200581A JP 2004200581 A JP2004200581 A JP 2004200581A JP 2002370137 A JP2002370137 A JP 2002370137A JP 2002370137 A JP2002370137 A JP 2002370137A JP 2004200581 A JP2004200581 A JP 2004200581A
Authority
JP
Japan
Prior art keywords
parameter
electrode resistance
mosfet
capacitance
equivalent circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002370137A
Other languages
English (en)
Other versions
JP4608179B2 (ja
Inventor
Katahisa Narita
容久 成田
Shigetaka Kumashiro
成孝 熊代
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2002370137A priority Critical patent/JP4608179B2/ja
Priority to US10/739,464 priority patent/US6931609B2/en
Publication of JP2004200581A publication Critical patent/JP2004200581A/ja
Application granted granted Critical
Publication of JP4608179B2 publication Critical patent/JP4608179B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/36Circuit design at the analogue level
    • G06F30/367Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Measurement Of Resistance Or Impedance (AREA)

Abstract

【課題】MOSFETのゲート酸化膜の膜厚に対応したトンネルコンダクタンスを含む等価回路モデルの容量パラメータを高精度に算出し、デバイス評価または回路シミュレーションの信頼性を向上させる。
【解決手段】ステップ11で、等価回路モデルを予め記憶し、ステップ12,13で、Sパラメータ・データからYパラメータ・データへ変換し、Yパラメータ・データの周波数特性の実部2次依存域および虚部1次依存域に基づき容量パラメータの算出可否を判定し、算出可の場合、ステップ14で、MOSFETの等価回路モデル、測定条件および製造条件に対応した2端子対回路のYパラメータ関係式を生成し、ステップ15で、実部2次依存域および虚部1次依存域に対応した近似条件により近似式を生成し、ステップ16で、近似式およびYパラメータ・データの虚部の等式に基づき容量パラメータを算出する。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、MOSFETの等価回路モデルの容量パラメータ算出方法に関し、特に、Yパラメータ・データに対してフィッティングするMOSFETの等価回路モデルの容量パラメータ算出方法に関する。
【0002】
【従来の技術】
従来、この種の等価回路モデルの容量パラメータ算出方法は、設計されたデバイスを評価するため、また、設計された回路を回路シミュレーションまたは遅延シミュレーションするため、広く実施されている。
【0003】
例えば、MOSFETに対する等価回路モデルの容量パラメータを求める最も簡単な方法として、電子部品の高周波特性評価に広く用いられているC−Vメータにより測定し算出する方法がある。この従来方法では、C−Vメータの測定端子に、測定対象のMOSFETの端子を接続する前後の共振状態におけるCおよびQの値をそれぞれ測定し、これらの測定値から測定対象のMOSFETの端子間インピーダンスを求める。このとき、C−Vメータの測定端子間にMOSFETのゲート端子,ドレイン端子,ソース端子および基板端子の接続を組み合わせて測定し、端子接続の組み合わせに対応してMOSFETの等価回路モデルの容量パラメータを含む連立方程式を解き、個々の容量パラメータの値を算出する。
【0004】
また、他の方法として、例えば、図6に示すようにゲート端子入力およびドレイン端子出力のMOSFETを2端子対回路と見做して測定された高周波域の透過および反射のデータから散乱行列のSパラメータ・データを求めアドミタンス行列のYパラメータ・データへ変換し、このYパラメータ・データに対してフィッティングする等価回路モデルの容量パラメータを算出する方法がある。
【0005】
この方法では、2端子対回路のYパラメータ関係式およびYパラメータ・データの実部および虚部の各等式が、等価回路モデルのパラメータをそれぞれ含む連立方程式となり、これら連立方程式を解き、個々のパラメータの値が算出される。このとき、例えば、特許文献1などに示されているように、MOSFETと一部異なるダミーFETを製作および測定して寄生容量パラメータによるSパラメータ・データを求め、MOSFETの測定により求めたSパラメータ・データから取り除いてYパラメータ・データへ変換することにより、MOSFET本来の等価回路モデルの真性容量パラメータが、高い動作周波数に対しても、高精度で算出される。
【0006】
また、この従来方法において、MOSFETのゲート端子に閾値以下のバイアス電圧を印加して測定する測定条件の場合、MOSFETの等価回路モデルの、チャネル―ゲート間電圧,チャネル―基板ゲート間電圧および相互コンダクタンスに対応した電流源をゼロにでき、2端子対回路から取り除かれ、2端子対回路のYパラメータの関係式が簡単になり、MOSFETの等価回路モデルの容量パラメータが算出される。
【0007】
【特許文献1】
特開平3−105268号公報(第2〜5頁,第3図)
【0008】
【発明が解決しようとする課題】
現在、LSI回路の高速化のため、MOSFETのゲート酸化膜の薄膜化が進んでいる。しかし、ゲート長が90nm以下のMOSFETでは、ゲート酸化膜のトンネル電流によるゲートリーク成分が発生し、且つ、ゲート端子に接続されるゲート電極膜の膜厚に対応したゲート電極抵抗の影響がデバイス設計時に無視できなくなってきた。
【0009】
このようなMOSFETのゲート電極膜およびゲート酸化膜に対して、図7に示すように、ゲート電極膜の膜厚に対応したゲート電極抵抗Rと、ゲート酸化膜の膜厚にそれぞれ対応したゲート容量CおよびトンネルコンダクタンスGとを直並列接続したCGR等価回路モデルを設定する必要がある。
【0010】
しかし、C−Vメータを用いた容量パラメータ算出方法は、上述したように、回路の共振状態を用いる原理のため、比較的高いインピーダンスまたは非常に低いインピーダンスの測定に適しているが、上述のCGR等価回路モデルのように、値の小さいゲート容量にゲートリーク成分対応のトンネルコンダクタンスが並列接続されゲート電極抵抗と直列接続されたインピーダンスの測定に対しては、測定感度が低下し、測定値の信頼性が低く、信頼性の高いデバイス評価を行えないと云う問題がある。
【0011】
また、Yパラメータ・データに対してフィッティングする容量パラメータ算出方法は、上述したように、2端子対回路のYパラメータ関係式の実部および虚部に対応した連立方程式を解き、個々のパラメータの値を算出する方法である。一般に、2端子対回路のYパラメータ関係式は、等価回路モデルの直並列接続のパラメータ数が増加すると、逆数処理が増加し、高次の複素数の式になり、連立方程式を解くことが難しくなる。
【0012】
上述のように、ゲート酸化膜の膜厚に対応したトンネルコンダクタンスを無視できず、このため、ゲート電極膜の膜厚に対応したゲート電極抵抗も無視できず、且つ、ゲート電極抵抗と他の電極抵抗との間にゲート容量およびトンネルコンダクタンスそれぞれ並列接続した場合、直並列接続のパラメータ数の増加により、一般的には、連立方程式を解くことが難しくなり、容量パラメータの算出も難しくなると云う問題がある。
【0013】
従って、本発明の目的は、MOSFETのゲート電極膜およびゲート酸化膜の膜厚に対応したゲート電極抵抗およびトンネルコンダクタンスを含む等価回路モデルの容量パラメータを高精度に算出し、デバイス評価または回路シミュレーションの信頼性を向上させることにある。
【0014】
【課題を解決するための手段】
そのため、本発明は、コンピュータが、MOSFETを2端子対回路と見做して測定された高周波域の透過および反射のデータから散乱行列のSパラメータ・データを求めアドミタンス行列のYパラメータ・データへ変換し、このYパラメータ・データに対してフィッティングする等価回路モデルの容量パラメータを算出する、MOSFETの等価回路モデルの容量パラメータ算出方法において、
前記等価回路モデルとして、ゲート端子,ドレイン端子,ソース端子,基板端子にゲート電極抵抗,ドレイン電極抵抗,ソース電極抵抗,基板電極抵抗を接続し、ゲート酸化膜の膜厚および電極間面積に対応したゲート容量およびトンネルコンダクタンスを前記ゲート電極抵抗と前記ドレイン電極抵抗,前記ソース電極抵抗,前記基板電極抵抗との間にそれぞれ並列接続し、電極の接合容量およびその損失抵抗を前記基板電極抵抗と前記ドレイン電極抵抗,前記ソース電極抵抗との間にそれぞれ直列接続した回路を予め記憶し、
前記Yパラメータ・データの周波数特性の実部2次依存域および虚部1次依存域に基づき容量パラメータの算出可否を判定し、
算出不可の場合、そのメッセージを出力し、算出可の場合、前記MOSFETの等価回路モデル、測定条件および製造条件に対応した2端子対回路のYパラメータ関係式を生成し、
前記実部2次依存域および前記虚部1次依存域に対応した近似条件により前記Yパラメータ関係式の実部,虚部を2次関数,1次関数に近似して前記Yパラメータ関係式の近似式を生成し、
前記近似式および前記Yパラメータ・データの虚部の等式に基づき前記容量パラメータを算出している。
【0015】
また、本発明は、MOSFETを2端子対回路と見做して測定された高周波域の透過および反射のデータから散乱行列のSパラメータ・データを求めアドミタンス行列のYパラメータ・データへ変換しこのYパラメータ・データに対してフィッティングする等価回路モデルの容量パラメータを算出する処理をコンピュータに実行させるための、MOSFETの等価回路モデルの容量パラメータ算出プログラムにおいて、
前記処理が、前記等価回路モデルとして、ゲート端子,ドレイン端子,ソース端子,基板端子にゲート電極抵抗,ドレイン電極抵抗,ソース電極抵抗,基板電極抵抗を接続し、ゲート酸化膜の膜厚および電極間面積に対応したゲート容量およびトンネルコンダクタンスを前記ゲート電極抵抗と前記ドレイン電極抵抗,前記ソース電極抵抗,前記基板電極抵抗との間にそれぞれ並列接続し、電極の接合容量およびその損失抵抗を前記基板電極抵抗と前記ドレイン電極抵抗,前記ソース電極抵抗との間にそれぞれ直列接続した回路を予め記憶し、
前記Yパラメータ・データの周波数特性の実部2次依存域および虚部1次依存域に基づき容量パラメータの算出可否を判定し、
算出不可の場合、そのメッセージを出力し、算出可の場合、前記MOSFETの等価回路モデル、測定条件および製造条件に対応した2端子対回路のYパラメータ関係式を生成し、
前記実部2次依存域および前記虚部1次依存域に対応した近似条件により前記Yパラメータ関係式の実部,虚部を2次関数,1次関数に近似して前記Yパラメータ関係式の近似式を生成し、
前記近似式および前記Yパラメータ・データの虚部の等式に基づき前記容量パラメータを算出している。
【0016】
また、前記近似条件が、前記ゲート酸化膜の全トンネルコンダクタンスおよび前記ゲート電極抵抗の積を1比較ゼロ近似する条件と、
前記ゲート酸化膜の全ゲート容量,前記ゲート電極抵抗および角周波数の積の2乗を1比較ゼロ近似する条件と、
前記接合容量,前記損失抵抗および角周波数の積の2乗を1比較ゼロ近似する条件とを含んでいる。
【0017】
また、前記算出可否の判定が、前記実部2次依存域および前記虚部1次依存域をYパラメータごとに確認し全Yパラメータの共通域の有無に対応して行われている。
【0018】
【発明の実施の形態】
次に、本発明について、図面を参照して説明する。図1は、本発明によるMOSFETの等価回路モデルの容量パラメータ算出方法における実施形態を示す流れ図である。図1を参照すると、本実施形態の、MOSFETの等価回路モデルの容量パラメータ算出方法は、ステップ11〜15の処理を含み、MOSFETの等価回路モデルの容量パラメータ算出プログラムをインストールした一般的な構成のコンピュータにより、各コマンド入力に応じて実行される。
【0019】
まず、ステップ11において、MOSFETの構造に対応したMOSFETの等価回路モデルとして、ゲート電極膜およびゲート酸化膜の膜厚に対応したゲート電極抵抗およびトンネルコンダクタンスを含む回路モデルを予め記憶する。
【0020】
図2は、このMOSFETの等価回路モデルの構成例を示す回路図である。図2を参照すると、このMOSFETの等価回路モデルは、ゲート端子,ドレイン端子,ソース端子,基板端子に電極抵抗Rg,Rd,Rs,Rbを接続し、ゲート酸化膜の膜厚および電極間面積に対応したゲート容量Cgd,Cgs,CgbおよびトンネルコンダクタンスGgd,Ggs,Ggbを電極抵抗Rgと電極抵抗Rd,Rs,Rbとの間にそれぞれ並列接続し、電極の接合容量Cdb,Csbおよびその損失抵抗Rdb,Rsbを電極抵抗Rbと電極抵抗Rd,Rsとの間にそれぞれ直列接続する。また、電極抵抗Rd,Rs間には、チャネル―ゲート間電圧,チャネル―基板ゲート間電圧および相互コンダクタンスに対応した電流源i(v)が接続される。
【0021】
次に、ステップ12において、測定対象の「ゲート端子入力およびドレイン端子出力のMOSFET」を2端子対回路と見做して測定された高周波域の透過係数および反射係数のデータから散乱行列のSパラメータ・データを求め、更に、アドミタンス行列のYパラメータ・データへ変換し、Yパラメータ・データの周波数特性を示す特性図を出力する。
【0022】
次に、ステップ13において、Yパラメータ・データの周波数特性の実部2次依存域および虚部1次依存域に基づき、等価回路モデルの容量パラメータの算出可否を判定する。この算出可否の判定は、実部2次依存域および虚部1次依存域をYパラメータごとに確認し、全Yパラメータの共通域の有無に対応して行われる。
【0023】
例えば、図3は、Yパラメータ・データの周波数特性例を示す特性図である。ここで、縦軸および横軸はアドミタンスおよび周波数を対数尺度で示し、分図(A),(B)および(C)は、2端子対回路のYパラメータ・データY11,Y12およびY12+Y22の周波数特性例をそれぞれ示す。
【0024】
分図(A)を参照すると、Y11の実部Re[Y11]の周波数特性は、1GHz〜20GHzの周波域で2次依存性を示す実部2次依存域を有し、Y11の虚部Im[Y11]の周波数特性は、200MHz〜20GHzの周波域で1次依存性を示す虚部1次依存域を有し、Y11の周波数特性は、1GHz〜20GHzの周波域で実部2次依存域および虚部1次依存域の共通域を有する。同様に、分図(B),(C)を参照すると、Y12の周波数特性は、1GHz〜4GHzの周波域で実部2次依存域および虚部1次依存域の共通域を有し、Y12+Y22の周波数特性は、600MHz〜2GHzの周波域で実部2次依存域および虚部1次依存域の共通域を有する。
【0025】
従って、これらYパラメータ・データY11,Y12およびY12+Y22の周波数特性は、1GHz〜2GHzの周波域で実部2次依存域および虚部1次依存域の共通域を有し、容量パラメータは算出可であると判定される。
【0026】
次に、算出不可の場合、ステップ17において、算出不可のメッセージを出力し、算出可の場合、ステップ14において、ステップ11で設定記憶されたMOSFETの等価回路モデルと、MOSFETの測定条件および製造条件とに対応した2端子対回路のアドミタンス行列のYパラメータ関係式を生成する。
【0027】
例えば、MOSFETのソース端子および基板端子を共通接続して測定する測定条件により、ソース電極の接合容量Csbおよびその損失抵抗Rsbは、2端子対回路から取り除かれ、また、ゲート端子に閾値以下のバイアス電圧を印加して測定する測定条件により、チャネル―ゲート間電圧,チャネル―基板ゲート間電圧および相互コンダクタンスに対応した電流源i(v)も、2端子対回路から取り除かれる。更に、MOSFETの製造条件により、ゲート電極抵抗Rg以外の電極抵抗Rd,Rs,Rbが、従来と同じく、ゼロ近似Rd≒0,Rs≒0,Rb≒0により、2端子対回路から取り除かれる。
【0028】
図4は、これらMOSFETの測定条件および製造条件に対応した2端子対回路を示す回路図であり、図5は、Yパラメータ定義対応の等価回路を示す回路図である。図4の2端子対回路のYパラメータY11,Y12,Y22は、入力アドミタンス,帰還アドミタンス,出力アドミタンスであり、これらの関係式は、定義上、図5の分図(A),(B),(C)に示すように、出力端子または入力端子を0v短絡した2端子対回路に基づきそれぞれ求められ、全ゲート容量Cgg=Cgs+Cgb+Cgb,全トンネルコンダクタンスGgg=Ggs+Ggb+Ggbとすると、電極間面積に対応して比率Cgd/Cgg≒Ggd/Gggであり、2端子対回路のYパラメータ関係式は、次に示す式となる。
Figure 2004200581
【0029】
次に、ステップ15において、全Yパラメータ・データの実部2次依存域および虚部1次依存域に対応した近似条件により、2端子対回路のYパラメータ関係式の実部,虚部を2次関数,1次関数に近似して、Yパラメータ関係式の近似式を生成する。
【0030】
このとき、近似条件として、ゲート酸化膜の全トンネルコンダクタンスGggおよびゲート電極抵抗Rgの積を1比較ゼロ近似する条件Rg・Ggg≪1と、ゲート酸化膜の全ゲート容量Cgg,ゲート電極抵抗Rgおよび角周波数ωの積の2乗を1比較ゼロ近似する条件(ω・Rg・Cgg)2≪1と、接合容量Cdb,損失抵抗Rdbおよび角周波数ωの積の2乗を1比較ゼロ近似する条件(ω・Rdb・Cdb)2≪1とが設定される。これら近似条件により、条件Rg・(Ggs+Ggb)≪1、Rg・Ggd≪1およびω2・Rg2・Cgg・Cgd≪1も成立し、Yパラメータ関係式の実部および虚部が2次関数および1次関数に近似され、次に示すYパラメータ近似式が生成される。
Figure 2004200581
【0031】
次に、ステップ16において、上述のYパラメータ近似式およびYパラメータ・データの虚部の等式に基づき、次に示すように、容量パラメータCgg,Cgd,Cdbが算出される。
Figure 2004200581
【0032】
上述したように、本実施形態によるMOSFETの等価回路モデルの容量パラメータ算出方法は、ゲート酸化膜の膜厚に対応したトンネルコンダクタンスを無視できず、このため、ゲート電極膜の膜厚に対応したゲート電極抵抗も無視できず、ゲート電極抵抗と他の電極抵抗との間にゲート容量およびトンネルコンダクタンスそれぞれ並列接続した場合においても、MOSFETの等価回路モデルの容量パラメータCgg,Cgd,Cdbが、高い動作周波数に対しても、高精度で算出される。
【0033】
なお、本実施形態の等価回路モデルの容量パラメータ算出方法において、ドレイン電極およびソース電極が非対称構造のMOSFETの場合、MOSFETのドレイン端子およびソース端子を交換して2端子対回路と見做すことにより、同様に、容量パラメータCgs,Csbが容量パラメータCgd,Cdbとして算出され、ドレイン電極およびソース電極が対称構造のMOSFETの場合、容量パラメータCgs,Csbが容量パラメータCgd,Cdbと同等であるとして算出される。また、容量パラメータCgbが容量パラメータCgg,Cgd,Cgsから算出される。
【0034】
また、本実施形態によるMOSFETの等価回路モデルの容量パラメータ算出方法において、算出不可の場合、技術者により、Yパラメータ近似条件Rg・Ggg≪1の成立/不成立は、DC測定により別途確認され、2つのYパラメータ近似条件Rg・Ggg≪1および(ω・Rg・Cgg)2≪1の成立/不成立は、Yパラメータ・データY11およびY12の実部2次依存域および虚部1次依存域に基づき個別確認される。仮に、これらYパラメータ近似条件が不成立の場合、MOSFETの測定条件,製造条件または等価回路モデルの再確認が行われる。
【0035】
【発明の効果】
以上説明したように、本発明によるMOSFETの等価回路モデルの容量パラメータ算出方法は、ゲート電極膜,ゲート酸化膜の膜厚に対応したゲート電極抵抗,トンネルコンダクタンスを無視せずゲート電極抵抗と他の電極抵抗との間にゲート容量およびトンネルコンダクタンスそれぞれ並列接続したMOSFETの等価回路モデルの場合においても、MOSFETの等価回路モデルの容量パラメータが、高い動作周波数に対して、高精度で算出され、デバイス評価または回路シミュレーションの信頼性が向上するなどの効果がある。
【図面の簡単な説明】
【図1】本発明によるMOSFETの等価回路モデルの容量パラメータ算出方法における実施形態を示す流れ図である。
図である。
【図2】図1の方法におけるMOSFETの等価回路モデルの構成例を示す回路図である。
【図3】図1の方法における2端子対回路のYパラメータ・データの周波数特性例を示す特性図である。
【図4】図1の方法におけるMOSFETの測定条件および製造条件に対応した2端子対回路を示す回路図である。
【図5】図4に示した2端子対回路のYパラメータ定義対応の等価回路を示す回路図である。
【図6】MOSFETを2端子対回路と見做した測定回路の従来例を示す回路図である。
【図7】MOSFETのゲート電極膜およびゲート酸化膜に対するCGR等価回路モデル例を示す回路図である。
【符号の説明】
11〜17 ステップ

Claims (6)

  1. コンピュータが、MOSFETを2端子対回路と見做して測定された高周波域の透過および反射のデータから散乱行列のSパラメータ・データを求めアドミタンス行列のYパラメータ・データへ変換し、このYパラメータ・データに対してフィッティングする等価回路モデルの容量パラメータを算出する、MOSFETの等価回路モデルの容量パラメータ算出方法において、
    前記等価回路モデルとして、ゲート端子,ドレイン端子,ソース端子,基板端子にゲート電極抵抗,ドレイン電極抵抗,ソース電極抵抗,基板電極抵抗を接続し、ゲート酸化膜の膜厚および電極間面積に対応したゲート容量およびトンネルコンダクタンスを前記ゲート電極抵抗と前記ドレイン電極抵抗,前記ソース電極抵抗,前記基板電極抵抗との間にそれぞれ並列接続し、電極の接合容量およびその損失抵抗を前記基板電極抵抗と前記ドレイン電極抵抗,前記ソース電極抵抗との間にそれぞれ直列接続した回路を予め記憶し、
    前記Yパラメータ・データの周波数特性の実部2次依存域および虚部1次依存域に基づき容量パラメータの算出可否を判定し、
    算出不可の場合、そのメッセージを出力し、算出可の場合、前記MOSFETの等価回路モデル、測定条件および製造条件に対応した2端子対回路のYパラメータ関係式を生成し、
    前記実部2次依存域および前記虚部1次依存域に対応した近似条件により前記Yパラメータ関係式の実部,虚部を2次関数,1次関数に近似して前記Yパラメータ関係式の近似式を生成し、
    前記近似式および前記Yパラメータ・データの虚部の等式に基づき前記容量パラメータを算出することを特徴とする、MOSFETの等価回路モデルの容量パラメータ算出方法。
  2. 前記近似条件が、前記ゲート酸化膜の全トンネルコンダクタンスおよび前記ゲート電極抵抗の積を1比較ゼロ近似する条件と、
    前記ゲート酸化膜の全ゲート容量,前記ゲート電極抵抗および角周波数の積の2乗を1比較ゼロ近似する条件と、
    前記接合容量,前記損失抵抗および角周波数の積の2乗を1比較ゼロ近似する条件とを含む、請求項1記載の、MOSFETの等価回路モデルの容量パラメータ算出方法。
  3. 前記算出可否の判定が、前記実部2次依存域および前記虚部1次依存域をYパラメータごとに確認し全Yパラメータの共通域の有無に対応して行われる、請求項1または2記載の、MOSFETの等価回路モデルの容量パラメータ算出方法。
  4. MOSFETを2端子対回路と見做して測定された高周波域の透過および反射のデータから散乱行列のSパラメータ・データを求めアドミタンス行列のYパラメータ・データへ変換しこのYパラメータ・データに対してフィッティングする等価回路モデルの容量パラメータを算出する処理をコンピュータに実行させるための、MOSFETの等価回路モデルの容量パラメータ算出プログラムにおいて、
    前記処理が、前記等価回路モデルとして、ゲート端子,ドレイン端子,ソース端子,基板端子にゲート電極抵抗,ドレイン電極抵抗,ソース電極抵抗,基板電極抵抗を接続し、ゲート酸化膜の膜厚および電極間面積に対応したゲート容量およびトンネルコンダクタンスを前記ゲート電極抵抗と前記ドレイン電極抵抗,前記ソース電極抵抗,前記基板電極抵抗との間にそれぞれ並列接続し、電極の接合容量およびその損失抵抗を前記基板電極抵抗と前記ドレイン電極抵抗,前記ソース電極抵抗との間にそれぞれ直列接続した回路を予め記憶し、
    前記Yパラメータ・データの周波数特性の実部2次依存域および虚部1次依存域に基づき容量パラメータの算出可否を判定し、
    算出不可の場合、そのメッセージを出力し、算出可の場合、前記MOSFETの等価回路モデル、測定条件および製造条件に対応した2端子対回路のYパラメータ関係式を生成し、
    前記実部2次依存域および前記虚部1次依存域に対応した近似条件により前記Yパラメータ関係式の実部,虚部を2次関数,1次関数に近似して前記Yパラメータ関係式の近似式を生成し、
    前記近似式および前記Yパラメータ・データの虚部の等式に基づき前記容量パラメータを算出することを特徴とする、MOSFETの等価回路モデルの容量パラメータ算出プログラム。
  5. 前記近似条件が、前記ゲート酸化膜の全トンネルコンダクタンスおよび前記ゲート電極抵抗の積を1比較ゼロ近似する条件と、
    前記ゲート酸化膜の全ゲート容量,前記ゲート電極抵抗および角周波数の積の2乗を1比較ゼロ近似する条件と、
    前記接合容量,前記損失抵抗および角周波数の積の2乗を1比較ゼロ近似する条件とを含む、請求項4記載の、MOSFETの等価回路モデルの容量パラメータ算出プログラム。
  6. 前記算出可否の判定が、前記実部2次依存域および前記虚部1次依存域をYパラメータごとに確認し全Yパラメータの共通域の有無に対応して行われる、請求項4または5記載の、MOSFETの等価回路モデルの容量パラメータ算出プログラム。
JP2002370137A 2002-12-20 2002-12-20 Mosfetの等価回路モデルの容量パラメータ算出方法 Expired - Fee Related JP4608179B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002370137A JP4608179B2 (ja) 2002-12-20 2002-12-20 Mosfetの等価回路モデルの容量パラメータ算出方法
US10/739,464 US6931609B2 (en) 2002-12-20 2003-12-18 Capacitance parameters calculation method for MOSFET and program therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002370137A JP4608179B2 (ja) 2002-12-20 2002-12-20 Mosfetの等価回路モデルの容量パラメータ算出方法

Publications (2)

Publication Number Publication Date
JP2004200581A true JP2004200581A (ja) 2004-07-15
JP4608179B2 JP4608179B2 (ja) 2011-01-05

Family

ID=32677157

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002370137A Expired - Fee Related JP4608179B2 (ja) 2002-12-20 2002-12-20 Mosfetの等価回路モデルの容量パラメータ算出方法

Country Status (2)

Country Link
US (1) US6931609B2 (ja)
JP (1) JP4608179B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006221375A (ja) * 2005-02-09 2006-08-24 Nec Corp 電界効果トランジスタモデル、回路シミュレーション装置、回路シミュレーション方法、回路シミュレーション用プログラム及び記録媒体
US9395403B2 (en) 2013-10-28 2016-07-19 International Business Machines Corporation Optimization of integrated circuit reliability

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030208347A1 (en) * 2002-05-03 2003-11-06 Mr. Andy Huang, Acad, Corp. Accurate junction capacitance model for high-speed circuit simulator
JP2004205301A (ja) * 2002-12-25 2004-07-22 Nec Corp 評価装置及びそれに用いる回路設計方法
CN100401306C (zh) * 2005-12-05 2008-07-09 华为技术有限公司 一种电容等效模型的建模装置和方法
US7434186B1 (en) 2007-11-30 2008-10-07 International Business Machines Corporation Method and system for calculating high frequency limit capacitance and inductance for coplanar on-chip structure
WO2020136469A1 (ja) * 2018-12-27 2020-07-02 株式会社半導体エネルギー研究所 トランジスタモデル、トランジスタモデルの作成方法、シミュレーション装置、プログラム、および記録媒体
CN111505524B (zh) * 2019-01-30 2022-09-23 台达电子工业股份有限公司 级联变换器的在线监测方法及所适用的级联变换器
US20210019119A1 (en) * 2019-07-21 2021-01-21 Cyber Reliant Corp. Random number generator utilizing sensor entropy
CN112232008B (zh) * 2020-10-15 2022-05-17 三峡大学 一种mosfet器件本征特性参数的描述模型及参数辨识方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03105268A (ja) * 1989-09-20 1991-05-02 Fujitsu Ltd 電界効果型半導体装置の評価方法
JPH05203697A (ja) * 1992-01-24 1993-08-10 Nippon Telegr & Teleph Corp <Ntt> トランジスタの接合容量の測定抽出方法
JP2001318118A (ja) * 2000-04-28 2001-11-16 Trw Inc Fet等価回路モデル・パラメータの決定方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5684723A (en) * 1987-11-16 1997-11-04 Fujitsu Limited Device simulation method and device simulator
US5467291A (en) * 1991-09-09 1995-11-14 Hewlett-Packard Company Measurement-based system for modeling and simulation of active semiconductor devices over an extended operating frequency range
US5663890A (en) * 1996-04-01 1997-09-02 The Board Of Trustees University Of Illinois Method, apparatus and computer program product for determining a frequency domain response of a nonlinear microelectronic circuit
JP3116863B2 (ja) * 1997-07-07 2000-12-11 日本電気株式会社 デバイスシミュレーション方法
TW388921B (en) * 1997-11-28 2000-05-01 Nippon Electric Co Semiconductor process device simulation method and storage medium storing simulation program
US6618837B1 (en) * 2000-09-14 2003-09-09 Cadence Design Systems, Inc. MOSFET modeling for IC design accurate for high frequencies
US20030065498A1 (en) * 2001-07-06 2003-04-03 Bois Karl J. Software tool for generation of scattering parameter models of N-port lumped element circuits for use in spice simulators
TW522246B (en) * 2001-11-20 2003-03-01 Yung-Ling Lai Method of using discrete capacitance transmission line model to extract parasitic capacitance of field effect transistor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03105268A (ja) * 1989-09-20 1991-05-02 Fujitsu Ltd 電界効果型半導体装置の評価方法
JPH05203697A (ja) * 1992-01-24 1993-08-10 Nippon Telegr & Teleph Corp <Ntt> トランジスタの接合容量の測定抽出方法
JP2001318118A (ja) * 2000-04-28 2001-11-16 Trw Inc Fet等価回路モデル・パラメータの決定方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006221375A (ja) * 2005-02-09 2006-08-24 Nec Corp 電界効果トランジスタモデル、回路シミュレーション装置、回路シミュレーション方法、回路シミュレーション用プログラム及び記録媒体
JP4539356B2 (ja) * 2005-02-09 2010-09-08 日本電気株式会社 電界効果トランジスタモデル生成装置、電界効果トランジスタモデル生成方法等
US9395403B2 (en) 2013-10-28 2016-07-19 International Business Machines Corporation Optimization of integrated circuit reliability
US9739824B2 (en) 2013-10-28 2017-08-22 International Business Machines Corporation Optimization of integrated circuit reliability
US10564214B2 (en) 2013-10-28 2020-02-18 International Business Machines Corporation Optimization of integrated circuit reliability
US10989754B2 (en) 2013-10-28 2021-04-27 International Business Machines Corporation Optimization of integrated circuit reliability
US10996259B2 (en) 2013-10-28 2021-05-04 International Business Machines Corporation Optimization of integrated circuit reliability
US11054459B2 (en) 2013-10-28 2021-07-06 International Business Machines Corporation Optimization of integrated circuit reliability

Also Published As

Publication number Publication date
US20040133862A1 (en) 2004-07-08
US6931609B2 (en) 2005-08-16
JP4608179B2 (ja) 2011-01-05

Similar Documents

Publication Publication Date Title
CN106529102B (zh) AlGaN/GaN HEMT小信号模型及其参数的提取方法
CN108062442B (zh) 一种AlGaN/GaN HEMT微波功率器件小信号本征参数提取方法
US20190179991A1 (en) Method and system for testing optimization and molding optimization of semiconductor devices
JP2004200581A (ja) Mosfetの等価回路モデルの容量パラメータ算出方法および容量パラメータ算出プログラム
US20120197593A1 (en) Parameter extraction method for semiconductor device
CN112098791B (zh) 在片校准件模型及在片校准件模型中参数确定的方法
CN101976293A (zh) Mos晶体管射频宏模型建立方法
CN107076822B (zh) 利用引入器件判断射频器件去嵌入精度的测试结构及方法
CN103390086B (zh) 电阻模型的建模方法
Jarndal Measurements uncertainty and modeling reliability of GaN HEMTs
CN107818187A (zh) 一种多栅指AlGaN/GaN HETM小信号模型及其提参方法
CN112098795B (zh) 两端口在片校准件模型及参数确定的方法
Tao et al. Direct extraction method of HEMT switch small‐signal model with multiparasitic capacitive current path
CN107918708A (zh) 一种GaN HEMT器件寄生参数的提取方法
CN108899320B (zh) 一种mosfet栅氧化层电容校准结构
CN104750922A (zh) Soi四端口网络及其模型拓扑结构
JP2000099559A (ja) 回路設計方法
CN112098792B (zh) 两端口在片校准件模型和参数确定的方法
CN110516282B (zh) 一种基于贝叶斯统计的磷化铟晶体管建模方法
JP2011070430A (ja) ばらつき分布シミュレーション装置及び方法
CN112098794B (zh) 在片校准件模型中参数确定的方法及终端设备
CN109683078B (zh) 肖特基二极管测试方法及装置
Wood et al. An extrinsic component parameter extraction method for high power RF LDMOS transistors
Ansari et al. A Width-Scalable SPICE Model of GaN-HEMTs for X-band RF Applications
WO2022033125A1 (zh) 两端口在片校准件模型和参数确定的方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051019

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070703

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090714

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090911

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100407

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100421

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101005

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101008

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131015

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees