JP2937978B2 - 多層配線基板 - Google Patents

多層配線基板

Info

Publication number
JP2937978B2
JP2937978B2 JP10004038A JP403898A JP2937978B2 JP 2937978 B2 JP2937978 B2 JP 2937978B2 JP 10004038 A JP10004038 A JP 10004038A JP 403898 A JP403898 A JP 403898A JP 2937978 B2 JP2937978 B2 JP 2937978B2
Authority
JP
Japan
Prior art keywords
layer
power supply
wiring board
multilayer wiring
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP10004038A
Other languages
English (en)
Other versions
JPH11204945A (ja
Inventor
誠 松野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niigata Fuji Xerox Manufacturing Co Ltd
Original Assignee
Niigata Fuji Xerox Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Niigata Fuji Xerox Manufacturing Co Ltd filed Critical Niigata Fuji Xerox Manufacturing Co Ltd
Priority to JP10004038A priority Critical patent/JP2937978B2/ja
Publication of JPH11204945A publication Critical patent/JPH11204945A/ja
Application granted granted Critical
Publication of JP2937978B2 publication Critical patent/JP2937978B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、多層配線基板に関
し、特にコンデンサ部品を介して放射ノイズを軽減する
多層配線基板に関する。
【0002】
【従来の技術】従来、電源層およびグランド層を備えた
複数の層構造を持つ多層配線基板が知られている。
【0003】図6は、従来の多層配線基板の一部破断し
た斜視図である。図7は、図6の多層配線基板において
生ずる帰路電流の分布図である。
【0004】図6に示すように、多層配線基板1は、配
線層2aと配線層2bの間に、上下両側を層間絶縁体3
に挟まれたグランド層4と電源層5を有している。配線
層2aには、実装された二個のIC6a、6bの配線パ
ターン7aが設けられ、各配線パターン7aは、グラン
ド層4および電源層5を貫通する各スルーホール8aを
介して、配線層2bに設けられた配線パターン7bに接
続されている。
【0005】この多層配線基板1には、グランド層4お
よび電源層5に接続しない上記スルーホール8aの他、
グランド層4にのみ接続するスルーホール8b、電源層
5にのみ接続するスルーホール8cが設けられている。
また、配線層2a上には、両スルーホール8b、8cと
配線パターン7cで接続されたコンデンサ9が設置され
ている。
【0006】上記配線方法は、多層配線基板において実
際に数多く用いられており、このような場合、例えばI
C6aからIC6bに電流が流れると、配線層2a上の
配線パターン7aの帰路電流はグランド層4を通り、配
線層2b上の配線パターン7bの帰路電流は電源層5を
通る。この帰路電流の流れの分布は次式から求められ
る。
【0007】
【数1】
【0008】この式1により、例えば、配線層2aとグ
ランド層4の間の層間絶縁体3の厚さを0.3mmとす
ると、帰路電流の流れは図7に示すように分布し、帰路
電流Ixは、各配線パターン7a、7bの真下を中心に
ほぼ±2〜3mmの範囲xに集中して流れることが分か
る。
【0009】ところで、グランド層4および電源層5
は、スルーホール8aの形成部分で両配線パターン7
a、7bに接続されていないことから、帰路電流の流れ
が両層4,5間で連続せず、同一層上で配線されている
場合に比べ放射ノイズが増大してしまう。この放射ノイ
ズ増大への対策として、スルーホール8aの近くのグラ
ンド層4と電源層5の間にコンデンサを介在させ両層
4、5を交流的に接続することにより、帰路電流の流れ
を連続させて放射ノイズを抑える方法がある。この場
合、帰路電流Ixの流れる範囲x内にコンデンサを配置
しないと上記効果を十分に得ることができない。
【0010】放射ノイズを抑えるために、スルーホール
8aの近傍にコンデンサを配置する場合、例えばコンデ
ンサ9を設置した場合と同様に、コンデンサを配置する
ための実装面積が必要となるが、実際の多層配線基板1
において、グランド層4と電源層5に接続しないスルー
ホール8aの全てに同様にコンデンサを配置すること
は、大幅な実装面積および部品の増加をもたらすことか
ら困難である。また、近年、多層配線基板1にあっては
高密度実装化が進んだため、コンデンサを配置できたと
しても帰路電流の流れる範囲内にその配置場所を確保で
きるとは限らない。
【0011】そこで、基板を構成する層内にコンデンサ
の機能を備えた配線基板がいくつか提案されている。
【0012】例えば、特開昭58−158996号公報
に開示された多層印刷配線板は、同一層内に絶縁体層
と誘電体層を並設すると共に表裏面に導体層を設け、特
開昭59−89003号公報に開示された厚膜多層回
路およびその製造方法は、絶縁体層内の一部に誘電体部
分とこの誘電体を挟む電極を設け、特開平2−9899
6号公報に開示された多層基板は、基板層(ポリイミ
ド層)の一部に誘電体薄膜とこの誘電体薄膜を複数層に
挟む導電性薄膜を設けている。
【0013】また、特開平3−209795号公報に開
示された多層プリント基板は、内層プリント基板の一
部に導体層とこの導体層間に設けられた誘電体として作
用するセラミックとが設けられ、特開平7−14287
1号公報に開示されたプリント基板は、層間絶縁材の
ガラスエポキシを挟む電源層に接続されたパターンおよ
びグランド層に接続されたパターンを設けている。
【0014】
【発明が解決しようとする課題】しかしながら、多層
配線基板においては、スルーホールの周囲を囲む絶縁体
を介すことによりスルーホールから離れて誘電体が配置
され、厚膜多層回路およびその製造方法においては、
誘電体をスルーホールの周囲に配置せず、多層基板に
おいては、誘電体薄膜と導電性薄膜が隣接する両スルー
ホールを内部に取り込んで配置され、多層プリント基
板においては、導体層とセラミックが隣接する両スルー
ホールの間に配置され、プリント基板は、ガラスエポ
キシと両パターンが隣接する両スルーホールの間に配置
されている。
【0015】即ち、上記各従来例においては、各スルー
ホール毎に帰路電流の流れを連続させるための最適範囲
内にコンデンサを配置することができず、グランド層と
電源層の間の電気的接続を確保して放射ノイズを抑える
ための効果的なコンデンサ機能を得ることができない。
【0016】本発明の目的は、各スルーホール毎に帰路
電流の流れを連続させるための最適範囲内にコンデンサ
を配置して、グランド層と電源層の間の電気的接続を確
保することができる多層配線基板を提供することであ
る。
【0017】
【課題を解決するための手段】上記目的を達成するた
め、本発明に係る多層配線基板は、電源層およびグラン
ド層を備え、前記電源層および前記グランド層を貫通す
るスルーホールが開けられた多層配線基板において、前
記電源層および前記グランド層と接触せず層間を跨ぐ
接続スルーホールの周囲で、且つ、前記電源層と前記グ
ランド層の間に、前記非接続スルーホール毎個々に層間
誘電体を設けたことを特徴としている。
【0018】上記構成を有することにより、グランド層
と電源層に挟み込まれた個々の誘電体層が非接続スルー
ホール毎に個別のコンデンサとして機能する。これによ
り、多層配線基板の表面上にコンデンサ部品を実装しな
くても、非接続スルーホール毎の周囲に個々にコンデン
サを備えて放射ノイズを抑えることができる。
【0019】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。
【0020】図1は、本発明の実施の形態に係る多層配
線基板の一部破断した斜視図である。図1に示すよう
に、多層配線基板10は、表面の配線層11と裏面の配
線層12の間に、上下両側を層間絶縁体13に挟まれた
グランド層14と電源層15を有する4層に形成されて
いる。配線層11には、実装された二個のIC16、1
7の各配線パターン18、19が設けられ、各配線パタ
ーン18、19は、グランド層14および電源層15を
貫通する各スルーホール(非接続スルーホール)20,
21を介して、配線層12に設けられた配線パターン2
2に接続されている。各スルーホール20,21とグラ
ンド層14および電源層15との間には、クリアランス
23が設けられ、各スルーホール20,21とグランド
層14および電源層15は接続されない。
【0021】また、グランド層14と電源層15の間の
層間絶縁体13には、各スルーホール20,21毎に、
各スルーホール20,21に隣接する所定範囲を占める
層間誘電体24が設けられている。この層間誘電体24
は、各スルーホール20,21の周囲に、クリアランス
23を内包するようにクリアランス23より大きな形状
(ここでは円環状)に形成される。従って、全ての層を
貫通する各スルーホール20,21の周辺には、グラン
ド層14と電源層15の間に挟み込まれた層間誘電体2
4によりコンデンサが形成されることになる。
【0022】この層間誘電体24を層間絶縁体13に設
けた多層配線基板10の製造方法の一例を、以下に説明
する。
【0023】図2は、図1の多層配線基板の製造工程の
一例を示す断面図である。図2に示すように、先ず、上
層を構成する両面基板25と、下層を構成する両面基板
26と、これら両面基板25,26に挟まれた中間層と
なる層間絶縁体13を構成する絶縁体27を形成し、絶
縁体27の層間誘電体24を設けたい領域に必要な数の
挿入孔(図中では1個)を開け、その挿入口に所望の比
誘電率の誘電体材料28を挿入する((a)参照)。両
面基板25には、上面の配線層29にスルーホール用の
パッド30が、下面にグランド層14がそれぞれ設けら
れ、両面基板26には、上面に電源層15が、下面の配
線層31にスルーホール用のパッド30がそれぞれ設け
られる。
【0024】以降の工程は、通常の多層配線基板の製造
工法と同様であり、次に、両面基板25と両面基板26
の間に、誘電体材料28が一部に組み込まれた絶縁体2
7を挟み込んで張り合わせプレスした後((b)参
照)、両パッド30を両端として、誘電体材料28のほ
ぼ中央を通りこれら両面基板25,26と絶縁体27を
貫通するスルーホール用の丸孔32を開け、その後、丸
孔32のメッキ処理を行う((c)参照)。
【0025】この結果、各スルーホール20,21の周
囲のグランド層14と電源層15の間に層間誘電体24
を設けた多層配線基板10を製造することができる(図
1参照)。なお、上述した(a)の工程で、複数個開け
た各挿入孔に対し比誘電率の異なる誘電体を別々に挿入
すれば、複数のスルーホール毎に別々のコンデンサ値を
持たせた多層配線基板を製造することができる。
【0026】上記コンデンサの静電容量は次式から求め
られる。 C=Kεs/h 式2 ここで、C:静電容量[pF]、K:比例定数(0.0
884)、ε:比誘電率、s:誘電体に対するグランド
層、電源層の面積、h:誘電体の厚さ、である。
【0027】従って、比誘電率ε、誘電体に対するグラ
ンド層、電源層の面積sを調整することで、静電容量を
任意の値に調整することが可能である。
【0028】上記構成を有する多層配線基板10に設け
られる層間誘電体24の一例を以下に示す。
【0029】図3は、図1のスルーホール周辺部分を上
方から見た説明図である。図3に示すように、スルーホ
ール20の周囲のグランド層14と電源層15の間に設
けられた層間誘電体24は、クリアランス23の径より
大きい径を有し、グランド層14の配線パターン18の
帰路電流が流れる範囲aの一部、および電源層15の配
線パターン19の帰路電流が流れる範囲bの一部に、そ
れぞれ重なるように配置される。
【0030】配線層11とグランド層14の間および電
源層15と配線層12の間の各層間絶縁体13の厚みを
0.3mm、グランド層14と電源層15間の層間絶縁
体13の厚みを0.4mm、クリアランス23の径を
1.1mmとした場合、式1より求めた配線パターンの
帰路電流の分布(図7参照)に見るように、帰路電流I
xは配線パターンの真下を中心にほぼ±2〜3mmの範
囲xに集中して流れることから、層間誘電体24の径
は、帰路電流範囲の±2mmに合わせて4mmとする。
【0031】誘電体の材質は、その配線パターンの放射
ノイズ帯域によって適した静電容量値になるものを用い
ればよく、例えば、30MHz〜300MHz帯域の放
射ノイズを取り除くには、10000pFのコンデンサ
を用いることが知られているので、10000pFにな
るような誘電体材料を求める。
【0032】静電容量は、式2より、
【0033】
【数2】
【0034】よって、比誘電率が3900位の誘電体材
質を用いればよい。比誘電率が1500〜6000の材
質としては、例えばチタン酸バリュウムがある。なお、
静電容量は、ある比誘電率の誘電体材質に対し、グラン
ド層14、電源層15の誘電体面積sを変更することに
より、任意の値に調整することができる。
【0035】次に、本発明を6層からなる多層配線基板
に適用した場合を示す。
【0036】図4は、本発明の他の実施の形態に係る多
層配線基板の例の一部破断した斜視図である。図4に示
すように、多層配線基板40は、グランド層14と電源
層15の間に、それぞれ層間絶縁体13に挟まれた2層
の配線層41を有し、全体で6層構造からなる他は、上
記多層配線基板10と同様の構成を有している。
【0037】ここで、各層間絶縁体13の厚みを0.2
mm、クリアランス23の径を1.1mm、層間誘電体
の径を4mmとした場合、誘電体材質は、式2より、
【0038】
【数3】
【0039】よって、チタン酸バリュウムを用いればよ
い。
【0040】次に、本発明を複数のスルーホール毎に別
々のコンデンサ値を持たせた多層配線基板に適用した場
合を示す。
【0041】図5は、本発明の更に他の実施の形態に係
る多層配線基板の例の一部破断した斜視図である。図5
に示すように、多層配線基板50は、スルーホール20
が配線層12の配線パターン51に、スルーホール21
が配線層12の配線パターン52に、それぞれ個別に接
続されており、個々のスルーホール20,21毎に別々
の層間誘電体53,54が設けられている他は、上記多
層配線基板10と同様の構成を有している。
【0042】ここで、配線層11とグランド層14およ
び配線層12と電源層15の間の各層間絶縁体13の厚
みを0.3mm、グランド層14と電源層15の間の層
間絶縁体13の厚みを0.4mm、クリアランス23の
径を1.1mm、層間誘電体53,54の径を4mmと
する。
【0043】配線パターン51の放射ノイズ帯域が30
〜300MHz、配線パターン52の放射ノイズ帯域が
700MHz以上とした場合、配線パターン51へは1
0000pF、配線パターン52へは100pFのコン
デンサを用いれば放射ノイズを低減できることが知られ
ている。
【0044】従って、配線パターン51のスルーホール
20の周囲に設ける層間誘電体53、及び配線パターン
52のスルーホール21の周囲に設ける層間誘電体54
のそれぞれの材質は、式2より、
【0045】
【数4】
【0046】比誘電率が30〜80の誘電体材質として
は、例えば酸化チタン磁器がある。よって、層間誘電体
53にはチタン酸バリュウムを、層間誘電体54には酸
化チタン磁器を用いればよい。
【0047】このように、本発明によれば、各スルーホ
ール20,21毎のグランド層14と電源層15の間に
コンデンサを形成することにより、各スルーホール2
0,21毎に帰路電流の流れを連続させるための最適範
囲内にコンデンサを配置して、グランド層14と電源層
15の間の電気的接続を確保することができる。
【0048】この結果、全ての層を貫通するスルーホー
ルによりグランド層14と電源層15が不連続となって
発生する放射ノイズを、効果的に低減することができ、
その上、多層配線基板の表面にコンデンサ部品を装着す
るための実装面積が不要となる。実装面積が不要になる
ことで、配線パターンの集積度を高めて実装密度を更に
高めることが可能となる。また、個々のスルーホールに
対して個別の静電容量を持たせられることから、個々の
配線パターンの放射ノイズ帯域にそれぞれ適したコンデ
ンサを形成することができる。
【0049】なお、多層配線基板の層は、4層あるいは
6層に限るものではなく、また、層間誘電体も異なった
二種類に限らず例えばスルーホール毎に異なった複数種
類を用いてもよい。また、層間誘電体の形状は、円環状
に限るものではなく、クリアランス23より大きく形成
されていれば、例えば矩形状等何れの形状でもよい。
【0050】
【発明の効果】以上説明したように、本発明によれば、
グランド層と電源層に挟み込まれた個々の誘電体層が非
接続スルーホール毎に個別のコンデンサとして機能する
ので、多層配線基板の表面上にコンデンサ部品を実装し
なくても、非接続スルーホール毎の周囲に個々にコンデ
ンサを備えて放射ノイズを抑えることができる。
【図面の簡単な説明】
【図1】本発明の実施の形態に係る多層配線基板の一部
破断した斜視図である。
【図2】図1の多層配線基板の製造工程の一例を示す断
面図である。
【図3】図1のスルーホール周辺部分を上方から見た説
明図である。
【図4】本発明の他の実施の形態に係る多層配線基板の
例の一部破断した斜視図である。
【図5】本発明の更に他の実施の形態に係る多層配線基
板の例の一部破断した斜視図である。
【図6】従来の多層配線基板の一部破断した斜視図であ
る。
【図7】図6の多層配線基板において生ずる帰路電流の
分布図である。
【符号の説明】
10,40,50 多層配線基板 11,12,29,31,41 配線層 13 層間絶縁体 14 グランド層 15 電源層 16,17 IC 18,19,22,51,52 配線パターン 20,21 スルーホール 23 クリアランス 24,53,54 層間誘電体 25,26 両面基板 27 絶縁体 28 誘電体材料 30 パッド 32 丸孔

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】電源層およびグランド層を備え、前記電源
    層および前記グランド層を貫通するスルーホールが開け
    られた多層配線基板において、 前記電源層および前記グランド層と接触せず層間を跨ぐ
    非接続スルーホールの周囲で、且つ、前記電源層と前記
    グランド層の間に、前記非接続スルーホール毎個々に
    間誘電体を設けたことを特徴とする多層配線基板。
  2. 【請求項2】前記各層間誘電体は、比誘電率が異なるこ
    とを特徴とする請求項1に記載の多層配線基板。
  3. 【請求項3】前記各層間誘電体は、配線パターンにおけ
    る帰路電流範囲にかかり前記非接続スルーホールを囲む
    所定範囲に形成されることを特徴とする請求項1または
    2に記載の多層配線基板。
  4. 【請求項4】前記各層間誘電体を挟み込む前記電源層と
    前記グランド層の面積を変更して、前記各層間誘電体、
    前記電源層および前記グランド層からなるコンデンサの
    静電容量を変更することを特徴とする請求項1から3の
    いずれかに記載の多層配線基板。
JP10004038A 1998-01-12 1998-01-12 多層配線基板 Expired - Lifetime JP2937978B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10004038A JP2937978B2 (ja) 1998-01-12 1998-01-12 多層配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10004038A JP2937978B2 (ja) 1998-01-12 1998-01-12 多層配線基板

Publications (2)

Publication Number Publication Date
JPH11204945A JPH11204945A (ja) 1999-07-30
JP2937978B2 true JP2937978B2 (ja) 1999-08-23

Family

ID=11573799

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10004038A Expired - Lifetime JP2937978B2 (ja) 1998-01-12 1998-01-12 多層配線基板

Country Status (1)

Country Link
JP (1) JP2937978B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4830539B2 (ja) * 2006-02-28 2011-12-07 日本電気株式会社 多層プリント回路基板
JP6165640B2 (ja) * 2014-01-10 2017-07-19 株式会社東芝 配線基板およびその製造方法

Also Published As

Publication number Publication date
JPH11204945A (ja) 1999-07-30

Similar Documents

Publication Publication Date Title
KR101508796B1 (ko) 회로 기판을 위한 강화되고 국부화된 배분적인 캐패시턴스
US7378602B2 (en) Multilayer core board and manufacturing method thereof
JP2738590B2 (ja) 印刷配線基板のためのコンデンサ積層体
US6848912B2 (en) Via providing multiple electrically conductive paths through a circuit board
US7271348B1 (en) Providing decoupling capacitors in a circuit board
JPH0513961A (ja) 多層配線板
KR100870380B1 (ko) 저 인덕턴스 내장 커패시터 층 접속부의 디자인
KR100907325B1 (ko) 다층구조를 갖는 매립식 커패시터 코어
US7023073B2 (en) Noise shield type multi-layered substrate
US6750404B1 (en) High density printed wiring board having in-via surface mounting, pads
US6683781B2 (en) Packaging structure with low switching noises
JP3554886B2 (ja) 配線基板
JP2937978B2 (ja) 多層配線基板
US7919804B2 (en) Power distribution for high-speed integrated circuits
US7035082B2 (en) Structure of multi-electrode capacitor and method for manufacturing process of the same
JP2003051427A (ja) キャパシタシートおよびその製造方法、キャパシタ内蔵基板、ならびに半導体装置
US20050176209A1 (en) Embedded passive components
US6859352B1 (en) Capacitor sheet
JP2712295B2 (ja) 混成集積回路
JPH098427A (ja) コンデンサ内蔵プリント基板
JPH0878912A (ja) ストリップ線路を有する多層回路基板
JPH07283541A (ja) 積層セラミック部品
JP2621342B2 (ja) 多層配線基板
KR100653247B1 (ko) 내장된 전기소자를 구비한 인쇄회로기판 및 그 제작방법
JPH0710979U (ja) 多層プリント配線基板