JP2738590B2 - 印刷配線基板のためのコンデンサ積層体 - Google Patents

印刷配線基板のためのコンデンサ積層体

Info

Publication number
JP2738590B2
JP2738590B2 JP51274390A JP51274390A JP2738590B2 JP 2738590 B2 JP2738590 B2 JP 2738590B2 JP 51274390 A JP51274390 A JP 51274390A JP 51274390 A JP51274390 A JP 51274390A JP 2738590 B2 JP2738590 B2 JP 2738590B2
Authority
JP
Japan
Prior art keywords
capacitor
capacitance
capacitive
capacitor laminate
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP51274390A
Other languages
English (en)
Other versions
JPH05500136A (ja
Inventor
アール ハワード，ジェームズ
エル ルーカス，グレゴリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZAIKON CORP
Original Assignee
ZAIKON CORP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=27015899&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2738590(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Priority claimed from US07/397,518 external-priority patent/US5079069A/en
Application filed by ZAIKON CORP filed Critical ZAIKON CORP
Publication of JPH05500136A publication Critical patent/JPH05500136A/ja
Application granted granted Critical
Publication of JP2738590B2 publication Critical patent/JP2738590B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/3154—Of fluorinated addition polymer from unsaturated monomers
    • Y10T428/31544—Addition polymer is perhalogenated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Organic Low-Molecular-Weight Compounds And Preparation Thereof (AREA)
  • Heterocyclic Carbon Compounds Containing A Hetero Ring Having Oxygen Or Sulfur (AREA)

Description

【発明の詳細な説明】 技術分野 本発明は、容量性印刷配線基板上に取りつけられ又は
形成された多数のデバイスに容量性機能を与えるため
に、容量性印刷配線基板内に層を形成するコンデンサ積
層体と、そのための製造方法に関する。
背景技術 印刷配線基板（PCBs）は長い間積層構造として形成さ
れており、その上には広範囲の種類の電子機器内での使
用のために集積回路などの多くのデバイスが取り付けら
れまたは形成されている。典型的には、これらの印刷配
線基板は、内部電源面と内部接地面、または導電性シー
ト、それらの動作を容易にするために電源面と接地面の
両方をもった配線または電気接続を含む種々のデバイス
で形成されている。PCBs内の電源面と接地面との間で生
じる電圧フリッカを補償するために、このようなPCBsと
この上に配置されるデバイスの設計に実質的な努力が費
やされてきており、特に基板表面に取り付けられ又は形
成され、動作のために電源面と接地面の両方に接続され
る集積回路のような敏感なデバイスのために実質的な努
力が費やされてきている。
開閉する集積回路によって上述の電圧フリッカは一般
に起こされ、このフリッカは多くの機器に望まれない及
び／又は喜ばれないノイズとなる。
過去におけるこの問題の普通の解決方法は、あるケー
スでは集積回路と直接に接続された表面コンデンサの設
置であり、他のケースでは選択された集積回路の近くの
電源面と接地面とに接続された表面コンデンサの設置で
ある。いずれにしても、表面コンデンサがPCB表面上に
形成されるか又は取り付けられて、例えば、表面配線又
はスルーホール接続によってそれぞれのデバイス又は集
積回路などと接続されている。
一般に、表面コンデンサは、上述の望まれない電圧フ
リッカを減じる。又は他の表現をすると、滑らかにする
のに有効であることが知られている。しかし、表面コン
デンサ又はバイパスコンデンサは全ての機器にいつも有
効ではない。例えば、コンデンサは容量性値だけでなく
誘電性値をも有しているため、コンデンサ自身は集積回
路や他のデバイスの“応答”に影響を与える傾向にあ
る。もちろん、コンデンサと、デバイス又は電源面と接
地面を結合する配線やコネクタのような導体を通る電流
によってインダクタンスが生じることは良く知られてい
る。
さらに、また上述したように、集積回路や他のデバイ
スは、印刷配線基板内で電圧フリッカからノイズを作る
エネルギを発する第１の源である。異なる速度や周波数
で動作しているデバイスには異なる特性がよく観察され
る。したがって、PCBsとデバイスの配列はもちろん関連
するコンデンサは、一般には高速と低速の両方の動作で
の必要なノイズ抑制を保証するように設計されなければ
ならない。
いずれにしても、これらの問題に打ち勝つための印刷
配線基板とデバイスの配列の設計は、印刷配線基板設計
の当業者によく知られている。本発明の目的のために、
表面に取り付けられて個別的に集積回路やデバイスと接
続されているコンデンサの使用は、それらの信頼性に望
まれない影響を与えるだけでなくPCBsの複雑性と製造コ
ストとを本質的に増加することを理解することが十分で
ある。
シスレーの考えは、種々の集積回路及び／又はデバイ
スに容量性機能を与えることができる容量性素子をPCB
自身に形成することにより、PCB上の多くのデバイス又
は集積回路に個々の表面コンデンサを備えるという問題
を克服した。さらに詳しく言えば、シスレーの考えは、
１又はそれ以上の容量性層をPCBの内部に形成すること
を意図しており、好ましくはPCBの電源面と接地面とを
形成する容量性層上の導電性シートを意図している。
このようにして、一般に個々のデバイス及び／又は集
積回路を電源面と接地面の両方にも、PCBの内部容量性
素子にも一対の配線又はコネクタによって相互に連結す
ることが可能となった。
このように、シスレーの設計は、PCBの設計に多くの
実行可能な重要な効果をもたらした。まず、それはPCB
上の全てではないにしてもほとんどの表面コンデンサの
必要性をまったく除去した。同時に、PCBのために電源
面と接地面をも形成する容量性層によって、シスレーの
設計は集積回路及び／又はデバイスと連結している電気
コネクタの数を約50％減少した。PCBからのこれらの部
品の減少または除去は、その製造の複雑性とコストを最
小にしただけでなくその信頼性をも大きく改善した。さ
らには、PCBからの表面コンデンサの除去は、PCB上のデ
バイスの配置を粗にしたか、又は他の表面デバイスや回
路の追加を可能にした。
上述した全ての重要で望ましい効果を達成するため
に、個々のデバイス及び／又は集積回路のそれぞれに、
内部キャパシタンス層の局部的な面積や部分を指定しま
たは割り当てる必要性をシスレーの設計は考えた。この
ように、シスレーの設計は誘電性シートと導電性シート
とを伴う容量性層の必要性を考えており、この誘電性シ
ートと導電性シートとは一般に現在の技術水準を越えた
厚さの大きな減少及び／又は高い誘電率となっている。
シスレーの概念は上述した設計パラメータのため、必
要な容量性値に達するための多くの手法を考えている。
例えば、シスレーの概念は、200程の高さの誘電率を有
する誘電材料を用いてわずかに約0.0127mm（約0.5ミ
ル）のオーダーの非常に薄い誘電性シートを要求する。
このような特性は、誘電性材料の現在の技術水準にお
いては入手できない。加えるに、理論上であっても、極
薄の容量性層を必要とする考えはまた容量性層を極めて
もろくして作業を困難にする。
したがって、たとえシスレーの考えが製造の容易さと
コスト低減に多くの本質的な効果を与えるだけでなく信
頼性を増加させるとしても、少なくとも理論上は、シス
レーの考えの容量性PCBの加工例を製造するためには実
際に使用できる容量性層が必要とされる。
発明の要約 したがって、本発明の目的は、容量性印刷配線基板の
ために設計パラメータを合わせて、上述した１又はそれ
以上の問題範囲を最小に及び／又は除去するために、上
述した型の容量性印刷配線基板に使用するに有効なコン
デンサ積層体を提供することにある。
本発明の考えは、高速道路の交通の観察による類推と
して発達した。ラッシュアワーの間は、多量の車が同じ
“伝送”空間を占領しようとする結果、一時的停止はな
いとしても交通速度は非常に遅れることに気が付く。反
対に、普通のラッシュアワーでない間は、異なる車が異
なる時間に同じ伝送路に沿って移動することが観察され
る。このように、車は互いに邪魔をせず、それらは比較
的早い速度で移動することが可能であった。
類推によって、印刷基板上のそれぞれのデバイス及び
／又は集積回路の動作により始める電子の流れや電流の
流れは、それらのランダムな動作のために異なる時間に
生じることが理解される。したがって、印刷配線基板の
ための容量性素子は、コンデンサ内のキャパシタンス容
量の借り使用又は分離使用ができるように設計されるこ
とが考えられる。言い換えると、印刷配線基板内に合体
されたコンデンサ素子の適切な設計によって、それぞれ
のデバイスや集積回路にとっては、各々それぞれのデバ
イスのためにコンデンサ面積の特定部分または比例する
部分の使用だけでなく、他のデバイス及び／又は集積回
路に割り当てられたかまたは比例するコンデンサ面積に
隣接する“借りキャパシタンス”の使用が可能となるで
あろう。
このような印刷配線基板内での普通のデバイスと集積
回路にとってのランダムな動作を原因として、上述した
借りキャパシタンスという新しい原理によりデバイスが
コンデンサ積層体の同じコンデンサ面積を事実上使用で
きるために、デバイスは異なる時間間隔を越えて放電す
るかまたは動作する傾向にある。
借りキャパシタンスという考えはコンデンサ積層体内
で形成可能とされ、積層された印刷配線基板内の層とし
て、次の２つの原理に従って本発明により与えられる。
初めに、各デバイス及び／又は集積回路の動作調節のた
めに実質的に大きいコンデンサに比例する面積が必要と
されるため、誘電性材料の誘電率が選択される。同時
に、本発明の借りキャパシタンスの概念から生じる増加
したキャパシタンスをデバイス及び／又は集積回路に利
用可能にする適切な電子または電流の流れを保証するた
めに、誘電性シートの反対側の導電性シートには十分な
コンダクタンスが与えられ、好ましくは導電性シートの
相対的厚さの増加によってコンダクタンスが与えられ
る。
上述の設計の考えは、まず誘電性シートの材料が現在
の技術水準のパラメータのなかで選択されることを可能
にし、一方コンデンサ積層体の構造的剛性を保証する適
切な厚さを有するなかで選択されることも可能とする。
同時に、コンデンサ素子、すなわち、コンデンサ積層体
としての製造を大いに容易にする目的で、本発明により
形成可能である誘電性シートと導電性シートの増加した
厚さは、コンデンサ素子または層が現存する導電性材料
と誘電性材料のシートの積層として形成されることを可
能にする。
特に低い動作速度と周波数における電圧フリッカとノ
イズを有効に抑えるために、例えば、コンデンサ積層体
の異なる領域と結合した限定された数の表面コンデンサ
の設置により、最終の容量性印刷配線基板の付加的同調
を与えることも可能であることがわかった。
上述の借りキャパシタンスの考えを利用するために、
積層板の多層の中に含まれるコンデンサ積層体と共に容
量性印刷配線基板（PCB）を提供することは本発明の目
的であり、上述したような借りキャパシタンス又は分離
キャパシタンスを用いる容量性機能を与えるために、基
板上に取り付けられるかまたは形成されてコンデンサ積
層体（または多数のコンデンサ積層体）と動作的に結合
される集積回路のような多数のデバイスを提供すること
は本発明の目的である。
各コンデンサ積層体は導電材料からなる２枚のシート
と誘電性材料からなる中間シートとを含んでおり、これ
らは印刷配線基板内部にこれらの包含を容易にする構造
的に剛性な装置として一緒に積層されている。誘電性材
料は、本発明の借りキャパシタンスの考えによって各デ
バイスや集積回路をランダム動作で機能できるようにす
る選択された厚さと誘電率とを有する。導電性材料のシ
ートも同様に、各デバイスの適切な動作のために各デバ
イスに十分な借りキャパシタンスを供給するのに必要な
適切な電流にさせる最小のコンダクタンス値を有する。
好ましくは、シスレーの概念によると、上述した設計
上の考えを利用するためにコンデンサ積層体は印刷配線
基板内部に電源面と接地面とを含むと考えられている。
加えて、多数のコンデンサ積層体は、更に増加したキャ
パシタンスのためにPCB内部に一定の間隔を保って配置
されてもよい。
本発明の他の目的は、このようなコンデンサ積層体
に、このコンデンサ積層体の構造的剛性を保証するため
に、少なくとも約0.0127mm（約0.5ミル）の厚さを有す
る誘電性シートと少なくとも同様に約0.0127mm（約0.5
ミル）の厚さをそれぞれ有する導電性シートとを与える
こと、及びデバイスのランダム動作のために十分な借り
キャパシタンスを供給することにある。
本発明によると、誘電性シートと導電性シートの両方
は、構造的剛性のための最小厚さだけに基づくだけでな
く、この文書中で論じた必要なキャパシタンスを保証す
るための電気的特性にも基づいて選択される。更に詳し
くいえば、誘電性シートの最小厚さは、現状の技術水準
にある少なくとも約４の誘電率を有する誘電性材料の使
用を可能にする。以下に更に詳細に説明するように、４
から５の範囲の誘電率を有する誘電性材料は容易に入手
でき、例えば、エポキシを満たしたセラッミクのような
材料から誘電性シートを形成することによって、約10ま
での誘電率を有する誘電性材料の形成が可能となる。
同時に、本発明による借りキャパシタンス又は分離キ
ャパシタンスの考えのために必要な適切な電子の流れや
電流の流れを保証するために、導電性シート内部に最小
コンダクタンスを与えることもまた上述したように重要
である。この点については、コンダクタンスは、導電性
シートが形成される材料だけでなく、寸法または更に詳
しくいえばシート内の導電性材料の量や容積にも依存す
ることが注目される。したがって、銅のようなふさわし
い導電性材料から形成された導電性シートを用いて、希
望するコンダクタンスを達成するための必要な材料を保
証するために、シートの寸法は30.48cm（１フィート）
当たりのグラムに換算して選択される。これに基づい
て、少なくとも約0.0127mm（約0.5ミル）の厚さ、更に
詳しくいえば約0.0152〜0.0178mm（約0.6〜0.7ミル）の
厚さを有する銅シートは、導電性シートの１平方フィー
ト当たり普通14.175g（約0.5オンス）の銅を有してい
る。
コンデンサ積層体は、約4.0〜5.0、より好ましくは約
4.7の誘電率と共に、上述したように少なくとも約0.012
7mm（約0.5ミル）、より好ましくは約0.0381mm（約1.5
ミル）の誘電性厚さを有していると、好ましくは考えら
れている。上述の制限に従って形成された誘電性シート
は、シート内の適切な構造的剛性を保証すると同時に、
現在の技術水準の材料から容易に形成できる。
同様に、導電性シートは導電性材料、好ましくは銅か
ら形成され、約0.0889mm（約3.5ミル）のコンデンサ積
層体の厚さ全体にわたって上述のように約0.0127mm（約
0.5ミル）の最小厚さ（または30.48cm2（約１平方フィ
ート）当たり約14.175g（約0.5オンス））を有し、この
導電性シートは、更に好ましくはそれぞれが約0.0254mm
（約１ミル）の厚さ（または30.48cm2（約１平方フィー
ト）当たり約28.35g（約1.0オンス））を有する。
上述したように中間生成物としてかまたは容量性印刷
配線基板の一部分として、コンデンサ積層体を提供する
ことは本発明の付加的な目的である。
印刷配線基板（PCB）内のコンデンサ積層体自身や単
層や複数層のそばのコンデンサ積層体に関して、コンデ
ンサ積層体に向上した容量性完全に提供することは本発
明の特別の目的である。
この点について、術語“容量性完全”は、コンデンサ
破損の一般的な全てのタイプに対して抵抗の形でのコン
デンサ積層体の望ましい特性を示し、このコンデンサ破
損には、コンデンサ積層体の試験中や実際の使用中にお
ける、導電性箔の間の短絡や、導電性箔の間の印加電圧
の結果として生じる絶縁物破壊などがある。
更に詳しくいえば、薄層に先立って、わずか約0.1016
mm（約４ミル）、さらに好ましくはわずか約0.0508mm
（約２ミル）、最も好ましくはおよそ0.0254〜0.0381mm
（約１〜1.5ミル）の範囲にある初期厚さを有する誘電
性シートを選択すること、および最終のコンデンサ積層
体内の誘電性シートに対する導電性箔の一方の側の付着
力を増強するために十分な表面粗さ又は表面変化を伴う
処理が施された側の一つの表面をそれぞれが有する２つ
の導電性箔を選択することによってこのような望ましい
コンデンサ積層体を提供することが本発明の目的であ
り、この最終のコンデンサ積層体の中では、導電性箔の
処理された側の表面は誘電性シートの向かい合う側と深
い接触をしており、この誘電性シートの中では、容量性
完全の向上のために、導電性箔の全ての向かい合う表面
部分の間で誘電性シートは最小の厚さを有する。
コンデンサ積層体内の導電性箔の表面処理は多くの機
器において特別の価値を有する。本発明の好ましい実施
例と関連して詳しくいえば、本発明は、容量性印刷配線
基板内でのコンデンサ積層体の利用法と考えられている
ところの望ましい容量性完全を供給し、この容量性印刷
配線基板では借りキャパシタンス又は分離キャパシタン
スの考えが用いられ、PCB上に取り付けられてコンデン
サ積層体の異なった部分と連結されている多くのデバイ
スの動作を可能にするか又は容易にすることができる。
このような実施例では、以下に詳細に説明する必要なキ
ャパシタンスを与えるために、誘電性シートの厚さを制
限することが必要である。このような応用のためには、
一般に入手できる誘電性能力と約0.0508mm（約２ミル）
を越えない、最も好ましくは約0.0254〜0.0381mm（約１
〜1.5ミル）の範囲にある厚さを有する誘電性シートを
コンデンサ積層体は含むと考えられている。
従来、コンデンサ積層体内部及び／又はPCB内部、特
に上述したように容量性PCB内部で、導電性箔の適切な
付着を保証するために、一般に導電性箔の上に生じる実
質的な表面粗さ又は表面変化又は“歯”のため、コンデ
ンサ積層体内でそのように薄い誘電性シートの使用は実
行できると考えられていない。
コンデンサ積層体が、上述した分離キャパシタンス又
は借りキャパシタンスの理論に基づいて容量性PCB内部
で単一又は複数層として利用されると考えられていると
ころでは、この文書中のどこかで検討したように導電性
箔内部において最小レベルの導電率を与えることもまた
必要である。
好ましくは、例えば、コンデンサ積層体内部と積層容
量性PCB内部において適切な付着又は結合を保証するた
めに、各誘電性箔の両面は同様に表面処理されている。
最終の導電性箔は、普通は銅であり、“スムース”側又
は“光沢”側とも言われる“バレル”側を有するため、
良く知られている電着技術によって形成されて一般に入
手される導電性箔の使用により、このような応用は容易
に満たされることができる。導電性箔の他の側は一般に
は“マット”側と言われるが、“歯”側としてもまた知
られており、この側は一般には、箔のバレル側より大き
い表面粗さまたは表面変化によって特徴付けられる。表
面粗さ又は表面変化の比較的少ないバレル側やスムース
側は誘電性シートに深く接触して積層されるため、導電
性箔の表裏面の向きを従来使用されている導電性箔の表
裏面の向きとは逆の向きにすることによって、このよう
な導電性箔の所定の面粗さが本発明で使用するのに適し
ていることがわかった。
しかし、このような形状は、誘電性シートに関して導
電性箔の適切な表裏面の向きを保証するために導電性箔
の表裏面の向きを定めるものを要求する。対照的に、本
発明はまた、コンデンサ積層体の薄層の間では導電性箔
の表裏面の向きを定めるものを必要としないために、両
面が同程度の表面粗さと表面変化を有している導電箔を
考えている。
同様に、コンデンサ積層体自身の製造方法と上述した
形状の容量性印刷配線基板の製造方法とを提供すること
は本発明の関連する目的である。
本発明の追加の目的及び効果は、添付図面を参照する
次の説明で明らかにされる。
図面の簡単な説明 図１は、本発明によって形成された容量性印刷配線基
板の平面図である。
図２は、印刷配線基板の表面上に取り付けられて基板
内の他のデバイスや構成部分及び電源とスルーホール接
続によって接続された集積回路などのデバイスを示す印
刷配線基板の一部分の部分拡大図である。
図３は、図２と同様の図であり、印刷配線基板の表面
上に配置されてこの印刷配線基板内の他のデバイスや構
成部分及び電源と表面配線又はパッドによって接続され
たデバイスが取り付けられた表面を示す。
図４は、本発明の印刷配線基板内部のコンデンサ積層
体によって形成された電源面や接地面との代表的デバイ
スの接続や配線を示す印刷配線基板の模式断面図であ
る。
図５は、図４と同様の模式断面図であり、印刷配線基
板内部の多数のコンデンサ積層体を示す。
図６は、本発明によるコンデンサ積層体を含んだ容量
性印刷配線基板の横断面図の顕微鏡写真である。
図７は、0.0889mmの導電性箔の全ての対向面部の間で
最小の厚みや間隔をもつために、誘電性シートの向かい
合う側に隣接して２つの導電性箔のマット側や歯側が配
置されているコンデンサ積層体の断面の顕微鏡写真の形
態による先行技術の代表である。
図８は、この文書中のいずれかで検討したように容量
性完全の増強を維持するために、本発明により形成され
たコンデンサ積層体の断面の同様の顕微鏡写真である。
好適な実施例の説明 本発明により形成されるコンデンサ積層体を以下に詳
細に説明する。
上述したように、本発明のコンデンサ積層体は簡単な
製造を容易にするために設計されており、これは好まし
くは材料の中央部誘電性シートとその対向する側にある
導電性シートとからなるセパレートシートにより形成さ
れる薄層により行われ、この誘電性材料と導電性材料の
両方は現状の技術水準により選択されることを理解する
ことは特に重要である。このような組み合わせは、上で
要約したような借りキャパシタンスまたは分離キャパシ
タンスの考えによって可能とされる。
本発明で説明する借りキャパシタンスまたは分離キャ
パシタンスを、例えば、電力伝送回線の解析において一
般に使用される従来の考えである分布キャパシタンスと
比較して区別することもまた重要である。この分布キャ
パシタンスの理論は印刷配線基板設計の当業者によく知
られていると信じられており、この理論は公式Ｃ＝eA/t
に基づく分布キャパシタンスの計算を含む。ここで、Ｃ
はマイクロファラデーで表されるキャパシタンス、ｅは
誘電性材料の誘電率または比誘電率、Ａは容量性デバイ
スの有効または割当面積、ｔは誘電性層の厚さである。
この公式を用いると、標準印刷配線材料に使用して１
平方インチ当たり普通のバイパスコンデンサ（0.1マイ
クロファラデ）のための計算値を与える誘電性層の要求
厚さは、その設計において２つの分離容量性層が使用さ
れている印刷配線基板にとって容量性層内の誘電性層の
公称厚さは約0.0005mm（約0.000021インチ）となる。こ
の誘電性厚さは、明らかに現在の技術水準または現在の
PCBsに関する製造技術からは製造できない。さらに詳し
く言えば、上の設計計算結果は、シスラの考えを実行す
るために必要と元来考えられる容量性材料の代表と信じ
られており、現在可能な厚さより100倍小さな厚さかま
たは現在の技術水準から得られるより100倍大きな誘電
率をもつ誘電性層を必要とする。
比較的低コストで信頼性の高い容量性印刷配線基板の
製造を容易にするのに加え、本発明は、本発明のコンデ
ンサ積層体によりキャパシタンスを与えられる多くのデ
バイスの応答の改善を可能にすることが見出された。本
発明のコンデンサ積層体は、デバイスのために広範囲の
周波数にわたり正確な電圧調整とノイズの低減とを可能
にすることが見出された。比較的高い周波数でこのよう
な調整を与えるのに加え、以下で詳細に説明するように
限定された数の表面コンデンサがコンデンサ積層体と互
いに連結されている同調によって、例えば40メガヘルツ
の低周波数において、同様な電圧調整とノイズの低減と
が達成できることも見出された。
初めに図１を参照する。本発明によって形成される容
量性印刷配線基板は通常10で示される。この印刷配線基
板10は、以下で詳細に述べる内部コンデンサ積層体の構
造を除くと一般的な従来の構成である。したがって、容
量性印刷配線基板10の外部の特徴は簡単に述べ、当業者
によく知られている一般の型を除く、印刷配線基板に関
する構造と設計の考察をする。
本発明の目的のためには、容量性印刷配線基板10はそ
の表面に配列された多くのデバイス12を含む型であるこ
とを理解することで十分である。広く知られた印刷配線
基板技術によると、デバイスや構成部分は基板の一つま
たは両側に配置されてもよく、集積回路やトランジスタ
などの能動デバイスを含んでもよい。このような能動デ
バイスは真空管またはその種の他のものまでも含んでよ
い。デバイス12はまたコンデンサ、抵抗器、誘電子のよ
うな受動デバイスを含んでもよい。
図２を参照する。集積回路のような能動デバイスは受
動デバイスと共に14で示され、特にコンデンサは16で示
される。これらのデバイス、特に能動デバイスまたは集
積回路14は、図１に一般的に示される印刷配線基板上に
配置される多くのデバイスの代表である。図２に示され
た型の形状では、デバイスは印刷配線基板内部の電源面
と接地面とに相互に接続されており、また一般に18で示
されるスルーホールコネクタやピンによって他のデバイ
スとも相互に接続されている。図２には、コンデンサ16
のための２つのこのようなコネクタまたはピン18が示さ
れており、一方16−ピン設計の集積回路14は図示したよ
うに16個のスルーホールコネクタまたはピン18を含む。
付加的配線が一般的に20で示すように、印刷配線基板上
の様々なデバイスの相互の接続を容易にするために設け
られてもよい。
図３の部分的表示により印刷配線基板のための他の形
状が示され、図３には同様に一般的に14′で示される集
積回路のような能動デバイスが示されており、この集積
回路14′は図３に示す底面から印刷配線基板の反対側面
または最表面に取り付けられているため想像線で示され
ている。受動デバイスまたはコンデンサ16′もまた図３
に示されており、これらは好ましくは印刷配線基板の底
面22に取り付けられている。表面に取り付けられた図３
に示す形状においては、能動デバイス14′とコンデンサ
16′とは表面配線またはパッド24上に取り付けられてい
る。印刷配線基板技術のよく知られた手法によると、パ
ッド24はデバイスの表面取り付けを容易にする一方、必
要な両面配線とスルーホールコネクタまたはピンにより
デバイス相互の接続及び上述の内部電源面と接地面など
の電源とデバイスとの相互の接続を与えることを容易に
する。
図２と図３とを参照する。本発明は特に、多数の表面
コンデンサと置き換えるために、本発明のコンデンサ積
層体の形状において内部容量性層の利用方法を考える。
したがって、たとえほとんどの表面コンデンサ印刷配線
基板10内で本発明のコンデンサ積層体に置き換えられた
としても、限定された数の表面コンデンサは、以下に詳
述するように少なくとも低周波数同調を達成するという
目的のためには図２と図３に示されたような状態である
ことが望まれる。
図４は、図１に示す容量性PCB10の断面図であり、本
発明に従って形成されたコンデンサ積層体26と印刷配線
基板10内部の内部容量性層の形状を示す。コンデンサ積
層体26は導電性材料、好ましくは銅、から形成される所
定間隔離れたシート28と30とを備え、また向かい合った
側には誘電性シート32が配置されている。好ましくは、
導電性シート28と30は印刷配線基板のための電源面と接
地面とを形成する。このような形状は、特に電源面と接
地面の点からは、この分野では広く知られており、この
内容についてはさらに説明するには及ばないと考える。
表面に取り付けられたデバイス14′は、図２の集積回
路に対応するものであり、図４に示す基板の表面に取り
付けられており、導電性シート28と30とにそれぞれ電源
線及び接地線34と36とを介して相互に接続されている。
電源線34は導電性シート28に接続されており、一方他方
の導電性シート30にはホール（図示せず）が形成されて
いる。同様に、接地線36は導電性シート28内のホールを
通り抜け、導電性シート30と電気的に接続される。この
ように、表面デバイス14′は正確に電源面と接地面の両
方に接続される。デバイスの相互間の接続のため又はPC
B内部の他の接続をするために、必要に応じて38で示さ
れるような信号線もまた備えられている。
図５を参照する。容量性印刷配線基板10′の他の実施
例が示されており、この容量性印刷配線基板10′は２つ
のコンデンサ積層体40と42とを備えている。さらに、表
面に取り付けられているデバイス14′は導電性シート2
8′と30′とに、それぞれ電源線34′と接地線36′とを
介して相互に接続されている。
このように、コンデンサ積層体の全体にわたる面積が
等しいと仮定すると、図５に示された２つの容量性層
（またはコンデンサ積層体）は、図４の単一容量性層の
２倍のキャパシタンスを与える。さらに、図５において
電源面と接地面とを形成する導電性シートは平行に接続
されているため、電源面と接地面とには合計２倍の導電
性材料が実際上備えられる。したがって、図５に示され
る設計は多量のキャパシタンスが要求されるときだけに
使用されるのではなく、さらに高い電流を流すかまたは
さらに高い電圧差に耐えるように考えられている電源面
と接地面とを有する高電圧機器およびその他同種類のも
のにおいても使用される。
上述のように、図６は図１に示す容量性印刷配線基板
10の断面の顕微鏡写真であり、以下に詳説するようにコ
ンデンサ積層体26の特殊な形状を説明するつもりであ
る。
図４において26で示すようなコンデンサ積層体の形状
と図１において10で示すような容量性印刷配線基板の形
状とに基づいて、コンデンサ積層体の個々の構成部分が
本発明に特に重要であるため、これらについて以下に詳
細に説明する。
まず、コンデンサ積層体26は、印刷配線基板10の表面
に取り付けられた全て又はかなりの数のデバイスに必要
なキャパシタンスを与えるように設計されている。これ
らのデバイスは図２と図３とにそれぞれ示されるタイプ
の分離スルーホールピンかまたは表面配線によって、電
源面と接地面とに相互に接続されていてもよい。
借りキャパシタンスの考えを達成するために、誘電性
材料からなるシート32は選択された厚さと誘電率とを有
し、それによって印刷配線基板の表面に取り付けられた
個々の各デバイスには、コンデンサ積層体の割り当てら
れた部分とまた周りのコンデンサ積層体の部分からの借
りキャパシタンストとによって容量性機能が与えられ
る。したがって、上述のように、印刷配線基板上のデバ
イスの完全な配列にとって必要な容量性値の部分にだけ
と等しい合計キャパシタンスをコンデンサ積層体26が与
えるため、コンデンサ積層体の容量性機能はデバイスの
ランダム放電開始または動作に依存する。
同時に、そのデバイスの適切な作動のために十分な借
りキャパシタンスをそれぞれのデバイスに供給するのに
必要な十分な電子の流れかまたは電流の流れを可能にす
るために、導電性シート28、30には単位面積当たりの質
量についてかまたは厚さについて十分な導電性材料が与
えられている。
また上述したように、それぞれの導電性シート28と30
は構造的な剛性を達成し、また借りキャパシタンスの考
えに従って十分な電子の流れかまたは電流の流れを可能
にするために、単位面積当たり十分な量の銅により形成
されている。さらに詳しくいえば、それぞれの導電性シ
ート28、30は30.48cm2（約一平方フィート）当たり少な
くとも約14.175g（約0.5オンス）の銅で形成され、その
質量は約0.0127mm（約0.5オンス）の厚さ、さらに詳し
くは約0.0152〜0.0178mm（約0.6〜0.7ミル）の厚さに一
般的に対応する。例えば、特殊な機器内の電源面と接地
面のために容量を運ぶさらに大きな電圧または電流に合
わせるために、導電性シートの厚さを増加させてもよ
い。好ましくは、各導電性シートは30.48cm2（約一平方
フィート）当たり約28.35〜56.7g（約１〜２オンス）の
銅を含み、それらの質量は約0.0305〜0.0610mm（約1.2
〜2.4ミル）の範囲内の各シートの厚さに対応する。よ
り好ましくは、コンデンサ積層体26の最適な性能に到達
するために、導電性シート28と30は30.48cm2（約一平方
フィート）当たり約28.35g（約１オンス）の銅で形成さ
れるか又は約0.0305〜0.0356mm（約1.2〜1.4ミル）の範
囲内の厚さを有する。容量性層26内への導電性シートの
積層に先立って、各導電性シートにおける銅の量はま
た、導電性シート28と30内部で十分な構造的剛性を達成
するための最小値として選択される。
コンデンサ積層体26内への包含と複合容量性層のため
の包含とに先立って、図４に示す単一コンデンサ積層体
26又は図５に示す複式コンデンサ積層体においては、再
び借りキャパシタンスの考えに従って、誘電性シート32
の組成と厚さが必要なコンダクタンスに到達すると共
に、また誘電性シート32の構造的な剛性に到達するよう
に選択される。
本発明は好ましくは、少なくとも約４の誘電率を有す
る誘電性材料の使用を考える。現在の技術水準内で、約
４〜５の範囲内の誘電率を有する誘電性材料は広く入手
できる。さらに、例えば、エポキシが満たされたセラッ
ミクから形成される、例えば10に向かって変化する誘電
率を伴う誘電性組成を公式で表すことは可能である。こ
のように、本発明では少なくとも約４、より好ましくは
約４〜５の範囲内であり最も好ましくは約4.7である誘
電率を有する材料の使用を好ましく考えており、好まし
い実施態様においては少なくとも特定の組成が考えられ
る。
このような好ましい誘電率は、誘電率と構造的剛性と
の必要な組み合わせを形成するために一緒に結合される
編み合わされた構成部分と樹脂部分との組み合わせによ
って達成されることができる。編み合わされた構成部分
は、ポリテトラ フルオロエチレン（テフロンとゴアテ
ックスという商品名で入手できる）とエポキシのような
ポリマーを含んでいてもよい。しかし、編み合わされた
構成部分は好ましくは、石英の種類、好ましくは二酸化
ケイ素からなるガラスで形成されており、このガラス
は、選択された樹脂が満たされるか又はしみ込んだシー
トを形成するために一緒に編まれた糸状で形成されてい
る。樹脂は一般に放電遅延特性のために選ばれ、シアネ
ート エステル類、ポリイミド類、カプトン材や他の知
られた誘電性材料などを含んでもよい。しかし、またPC
Bの製造におけるこのようなレジンの使用に関する現在
の技術水準を利用するために、樹脂は好ましくはエポキ
シである。
単一のガラスの編まれた層から形成されて約70.0％の
樹脂重量である誘電性シートは、上述したように4.7と
いう好ましい誘電率を有し、一方また約0.0381mm（約1.
5ミル）の厚さで良好な構造的剛性を示す。
本発明の誘電材料の厚さは、要求するキャパシタンス
に到達するためだけでなく電気的完全性を保証するため
に、特にコンデンサ積層体26内の導電性シート28と30と
の間に現れる短絡を防止するために選択される。コンデ
ンサ積層体26内部の付着力を増加するために、誘電性シ
ートに隣接する導電性シートの表面処理を一般作業では
考えている。このような付着力は構造的な完全性のため
でだけでなく電気的動作の適正を保証するために必要で
ある。導電性性シート28と30の典型的に隣接する表面44
と46にはそれぞれ鉛または鉛と銅（黄銅）の析出による
典型的な処理が行われ、ふつうはメッキが行われ、この
処理は図６の顕微鏡写真に最もよく示されるように粗い
表面を形成するためである。シート32内の誘電性材料に
対する機械的結合性を増加するために、これらの粗い表
面により“歯”が与えられる。
動作中において、コンデンサ積層体とそれから形成さ
れた容量性PCBとは様々な特性を伴って設計されてお
り、様々な機器の要求を満たすために本発明にあっては
特にキャパシタンスを含む電気的特性を伴って設計され
ている。詳説すると、コンデンサ積層体は、少なくとも
最適条件下においては、PCB上の全てのデバイスの同時
動作のために必要な全キャパシタンスより明白な少ない
全キャパシタンスを伴って形成されている。これは、借
りキャパシタンスの考えとデバイスのランダム動作とを
理由として、デバイスが必要な容量性値をコンデンサ積
層体から引き寄せてくることを可能にする借りキャパシ
タンスの考えを通して可能となる。
基板上に取り付けられたデバイスの容量性の応答に影
響を与えることなく±10％ほど変化され得る誘電性シー
ト32の厚さ内での借りキャパシタンスの考えの効果をさ
らに説明するために、本発明により形成されたコンデン
サ積層体の容量性PCB内部で意図する機能を実行する能
力が見い出された。このような特性は、比例するか又は
割り当てられた剛性キャパシタンス領域内のキャパシタ
ンスにだけに基づいてデバイスは機能しないことを明確
に証明できると信じられる。むしろ、誘電性厚さの実質
的な変化と共に動作する能力は、与えられた機器の動作
に必要なキャパシタンスの合計を借りるデバイスの能力
を示すと信じられている。いずれにしても、この現象
は、たとえ多分十分に理解されなくても、本発明内で設
計変更をさらに増加させると信じられいる。
製造においては、誘電性シートと導電性シートとは、
コンデンサ積層体についての先の検討に従って選択され
る。コンデンサ積層体の種々の層が組み立てられて約17
6.67℃（約350゜F）で6.45cm2（約１平方インチ）当たり
136kg（約300ポンド）の圧力で約１時間の間積層され
る。印刷配線基板内において対向面の包含を容易にして
滑らかな対向表面を保証するために、コンデンサ積層体
の隣接する対向面には好ましくはかたいセパレータが使
用される。
容量性の完全を増加すると共に比較的高いキャパシタ
ンスを達成するためのコンデンサ積層体内の表面処理ま
たは表面特性に関する本発明の他の観点が、図７に示す
先行技術と本発明により形成されたコンデンサ積層体の
断面図の類似顕微鏡写真とについて以下で論議される。
まず図７を参照する。先行技術のコンデンサ積層体は
一般に126′で示され、誘電性シート132′を挟んで対向
する側に積層された導電性箔128′と130′と共に単一の
誘電性シート132′とを含んでいる。
標準的例では、導電性箔128′と130′の各々は、誘電
性シート132′に密接してマット側又は歯側144′と14
6′とを有している。バレル側または滑らかな側148′と
150′とはそれぞれ導電性箔のために外側に面している
かまたは誘電性シートから遠ざかる方向に面している。
２つの導電性箔と誘電性シートとの間の付着を最大にす
るために、このような配列が行われている。
上述を参照にした軍規格では一般的に、このような先
行技術のコンデンサを標準であると考えられている。他
の要求の中では、軍規格は、導電性箔の間の誘電性の0.
0254mm（約１ミル）の厚さ当たり750ボルトの電圧にコ
ンデンサが耐えることを要求している。さらには、軍規
格は、誘電性シートが導電性箔の間に積層された後、導
電性箔のどの対向する表面部分の間でも少なくとも約0.
0889mm（約3.5ミル）の最小の厚さを有していることを
要求している。
128′と130′とで示されるような導電性箔は、ゴール
ド エレクトロニクスとテキサス インスツルメントと
を含んだ多くのところより商業的に供給される。銅から
形成される導電性箔はゴールドから入手でき、その箔の
商品名は、ゴールド株式会社（オハイオ州、イーストレ
イク）から1989年３月に発行されたゴールド報告書8840
1に説明されている“JTC"FOILという名である。ゴール
ドから入手できる他の箔には、ゴールド株式会社から19
89年３月に発行された報告書88406と報告書88405とにそ
れぞれ説明されているLOW PROFILE“JTC"FOILと“TC/T
C"DOUBLE TREATED COPPER FOILという商品名で入手でき
るものを含む。上述したような導電性箔に関する完全な
情報を提供するために、これらの報告書はこの文書中に
編入されている。
上述したような導電性箔の表面粗さと表面変化は、従
来は箔表面の垂直断面の測定値によって示され、一般に
はRa、Rtmで表現される。これらの値は、エッチングに
よる最初の表面処理とまた次に続く酸化物層の形成かま
たは銅亜鉛合金を形成するコーティングによる表面処理
後の箔のそれぞれ表面粗さと表面変化とを示す。垂直断
面の測定値Ra、Rtmはミクロンで示され、上述の２重処
理が行われた箔のマット側では典型的には約8.0〜12.0
ミクロンの範囲となる。いわゆる低断面“JTC"倍は、マ
ット側で約6.0〜9.0ミクロンの範囲の最大垂直断面測定
値を典型的には有する。一般的に、本発明の目的にとっ
て、表面垂直断面の最大値は、この最大値は約12.0ミク
ロンまでであるが、箔のマット側の“歯”の積層間誘電
性シートへの最大浸透を示す傾向にある。このような形
状は図７に示されている。
図７に示す先行技術のコンデンサ積層体と比較する
と、本発明は特に、約0.1マイクロファラッドより大き
い分布キャパシタンスを達成するために、比較的限定さ
れた厚さを有するコンデンサ積層体の誘電性シートと共
に容量性印刷配線基板内で適用されるコンデンサ積層体
を考えている。この値を達成するために、本発明は、そ
の最終的な積層形状において、最小厚みが約0.0190〜0.
0254mm（約0.75〜1.0ミル）の誘電性シートを有するコ
ンデンサ積層体を好ましくは考えている。
さらに、この文書中の他の場所で記載されたコンデン
サ積層体の好ましい実施態様では、コンデンサ積層体は
一般に上述した軍規格に従って検査を受ける。言い換え
れば約0.025〜0.0381mm（約１〜1.5ミル）の誘電性厚さ
と仮定すると、コンデンサ積層体は少なくとも500ボル
ト、750ボルトまたは1000ボルトと同じ位の電位差にさ
らされる。この検査は短絡または絶縁不良の存在結果を
確定するために行われるものである。
このようなコンデンサ積層体において全般的な信頼性
を達成するために、導電性箔と誘電性シートとの間の付
着を保証するのに要求される程度に、誘電性シートに積
層される導電性箔の側において表面粗さと表面変化とを
制限する必要があることがわかった。上述の導電性箔の
マット側の合計の表面変化はこのような付着を保証する
ためには必要ないことがわかった。たとえ付着を達成す
るのに十分な表面変化の精密な限定は知られていなかっ
たとしても、わずか約６ミクロン、より好ましくは約４
ミクロンのＲ値に対応する最大表面粗さまたは最大表面
変化と共にこのような付着が達成されることが検査から
わかった。これらの値は上述した箔の表面特性に対応
す。さらに、この文書中に記載と図７はもちろん図１と
図４〜６に示されるように、ゴールド報告書88405に記
載されているいわゆる“TC/TC"2重処理銅箔を用いて、
容量性印刷配線基板内で導電性箔と誘電性シートとの間
だけでなく導電性箔の他の層との間でもよい付着が達成
されることがわかった。
本発明による２重処理箔を用いると、外側に向いてい
る導電性箔の粗い側またはマット側と共に、誘電性シー
トに対して導電性箔のドラムまたは滑らかな側の位置を
定めることは決定的に重要であることがわかった。これ
はもちろん、上述した先行技術で行われていることと直
接の対照をなすものである。
上述した２重処理箔を使用するときには、図８の148
と150で示すドラム側又は滑らかな側とが誘電性シート1
32に接触して位置決めされていることを保証するため
に、導電性箔を指数付けることが更に必要である。理想
的には、ドラム側又は滑らかな側について上述した好適
な態様に従って似たような表面粗さと表面変化とを両側
に有する導電性箔を本発明は考えている。導電性箔の両
側の同様の表面特性の用意は上述した指数付け過程の必
要性を除去する。
本発明に従って形成されたコンデンサ積層体は、本発
明の特徴である特定の容量性印刷配線基板以外の他の機
器にも使用可能であることもまた注目される。例えば、
上述したように、上述した軍規格をわずか約0.106mm
（約４ミル）の誘電性の最初の最大厚さに合わせること
が可能となるだろう。これは、誘電性のより大きい均一
性を伴うと共に例えば約0.1270〜0.1524mm（約５〜６ミ
ル）の最初の厚さで与えられる誘電性の実質的な量なし
に約0.0889mm（約3.5ミル）の最小厚さを有する最終の
コンデンサ積層体の製造を許すであろう。
しかし、上述したような好適な表面処理かまたは表面
特性を有するコンデンサ積層体は、好ましくは容量性印
刷配線基板内で使用されると考えられ、PCB上に取り付
けられた多くのデバイスのためのキャパシタンス要求を
満たすためにコンデンサ積層体を借りキャパシタンスま
たは分布キャパシタンスの理論で機能させることを可能
とする。
このように、要約すると、コンデンサ積層体は好まし
くは最初の厚さがわずか約0.1016mm（約４ミル）の厚さ
を有する誘電性シートを使用し、この厚さは好ましくは
わずか約0.0508mm（約２ミル）、最も好ましくは約0.02
54〜0.0381mm（約１〜1.5ミル）の範囲である。容量性P
CBのためのコンデンサ積層体内で使用される導電性箔
は、好ましくは銅の少なくとも約１ミルの厚さと同等の
導電率を有している。好ましくは、30.48cm2（約１平方
フィート）当たり約28.35g（約１オンス）の銅で形成さ
れ、最終厚さが約0.0305〜0.0356mm（約1.2〜1.4ミル）
である導電性箔と考えられる。
加えるに、導電性箔には表面処理が施されており、こ
の表面処理は好ましくは両側、少なくとも、約6.0ミク
ロン、好ましくは約4.0ミクロンのＲ値に対応する最大
表面粗さまたは表面変化で誘電性シートに隣接して配置
された側上に施されている。
Ｒ値で示される表面断面が導電性薄膜上の歯の誘電シ
ートへの最大浸透に対応する傾向にあると仮定すれば、
約６ミクロンの最大表面変化を有する２つの導電性箔に
とっての結合浸透は約12ミクロンかまたは約0.0127mm
（約0.5ミル）の結合浸透に対応することにさらに気が
付く。このように、例えば最初の誘電性厚さ0.0381mm
（約1.5ミル）により、最小厚さは約0.0245mm（約1.0ミ
ル）となるであろう。良い容量性の完全はコンデンサ積
層体のために、このような最小厚さ約0.0254mm（約1.0
ミル）可能であれば0.0191mm（約0.75ミル）と同じ程度
の低さ、おそらく約0.0127mm（約0.5ミル）と同じ程度
によって保たれると信じられている。このように、本発
明の誘電性シートは最小厚さ約0.0191〜0.0318mm（約0.
75〜1.25ミル）を有すると考えている。
誘電性シートに隣接して配置される少なくとも導電性
箔側の表面処理は、コンデンサ積層体の容量性特性をさ
らに増加することがさらに見出された。このような表面
処理は、好ましくは、例えば、最初のエッチングとその
後の酸化層好ましくは銅亜鉛合金の利用を含む。しか
し、他の導電性合金または金属が使用されてもよい。い
ずれにしても、表面処理が終了後だけは、導電性箔が、
上述したＲ値で特徴づけられる表面粗さや表面変化の要
求に合うことが要求される。
従って、本発明により形成された製造されたコンデン
サ積層体と容量性印刷配線基板との態様の種類が上に説
明されている。上述したものに加え、変更例と変形例は
当業者にとって明らかであろう。従って、本発明の範囲
は、本発明の更なる例として示されている次に添付した
請求の範囲だけによって定義される。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ルーカス，グレゴリー エル アメリカ合衆国 94560 カリフォルニ ア州 ニュアーク クレストモント ア ヴェニュー 7680 (56)参考文献 特開 昭61−295698（ＪＰ，Ａ) 特開 昭56−87694（ＪＰ，Ａ) 実開 昭52−22162（ＪＰ，Ｕ) 実開 昭61−190180（ＪＰ，Ｕ)

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項１】容量性印刷配線基板の実質的な面積にわた
    って広がる少なくとも１つのコンデンサ積層体、及び該
    コンデンサ積層体のうちの互いに異なる部分にそれぞれ
    接続された複数のデバイスを備えた容量性印刷配線基板
    において、 前記コンデンサ積層体が、 該コンデンサ積層体として積層される前の厚さが0.1016
    mm以下の誘電体シート、及び、該コンデンサ積層体とし
    て積層された前記誘電性シートに対する付着性を促進さ
    せるに十分な表面粗さを有するように表面処理された第
    １の面が形成された、前記誘電体シートを挟む２つの導
    電性フォイルからなり、 該２つの導電性フォイルが、 前記コンデンサ積層体のうち前記デバイスが接続された
    比例部分のキャパシタンス及び前記コンデンサ積層体の
    うちの該比例部分とは異なる他の部分から借りた又は共
    有するキャパシタンス双方を含む全体のキャパシタンス
    を前記デバイスに供給することにより該デバイスのラン
    ダムな動作を容易にする十分な導電率を有するものであ
    り、 前記導電性フォイルの両面のうち前記第１の面とは反対
    側の第２の面が、容量性印刷配線基板内での付着性を促
    進させるに十分な表面粗さを有するように表面処理され
    た面であり、 前記コンデンサ積層体が、前記導電性フォイルの前記第
    １の面を前記誘電性シートに緊密に接触させた状態に１
    つの誘電性シートと２つの導電性フォイルとで形成され
    たものであり、これにより、前記誘電性シートが、前記
    コンデンサ積層体の容量性の完全を高めるために前記導
    電性フォイルに対向する全て部分で最小厚さになってい
    るものであることを特徴とする容量性印刷配線基板。
  2. 【請求項２】前記導電性フォイルが、 厚さ0.0254mmの銅が有する導電率以上の導電率を有する
    ものであり、 前記誘電性シートが、 前記コンデンサ積層体として積層される前に約0.0508mm
    の厚さを有するものであり、前記コンデンサ積層体とし
    て積層された後にあっては、前記導電性フォイルに対向
    する全て部分で約0.0191mm以上0.0318mm以下の範囲内の
    厚さを有するように表面処理されてなるものであること
    を特徴とする請求項１記載の容量性印刷配線基板。
  3. 【請求項３】前記コンデンサ積層体が、 実装された全てのデバイスそれぞれに要求されるキャパ
    シタンスを合計した合計キャパシタンスよりも低いキャ
    パシタンスを有するものであることを特徴とする請求項
    １記載の容量性印刷配線基板。
  4. 【請求項４】前記コンデンサ積層体が、 実装された全てのデバイスそれぞれに要求されるキャパ
    シタンスを合計した合計キャパシタンスの10％以下のキ
    ャパシタンスを有するものであることを特徴とする請求
    項３記載の容量性印刷配線基板。
  5. 【請求項５】前記２つの導電性フォイルが、それぞれ、
    電源用シート及び接地用シートであることを特徴とする
    請求項１記載の容量性印刷配線基板。
  6. 【請求項６】前記誘電性シートが、コンデンサ積層体と
    して積層された後では少なくとも約0.0127mmの厚さを有
    するものであり、 前記導電性フォイルが、 コンデンサ積層体の構造上の堅固性の確保及び容量性印
    刷配線基板上のコンデンサ積層体と結合された複数のデ
    バイスのランダムな動作に対して十分な借りキャパシタ
    ンスを供給するために30.48cm2あたり少なくとも約14.1
    75gの質量を有するものであり、 前記誘電性シートが、 コンデンサ積層体として積層される前では約0.0254mm以
    上0.0508mm以下の範囲内の厚さを有するものであること
    を特徴とする請求項１記載の容量性印刷配線基板。
  7. 【請求項７】前記デバイスが、 所定の動作速度範囲又は所定の動作周波数範囲を超える
    雑音消去を要求するタイプのものであり、 前記コンデンサ積層体が、 各デバイスに結合された複数のコンデンサに類似した借
    りキャパシタンス効果を有し、これにより、前記容量性
    印刷基板内のキャパシタンスの範囲を広げるものである
    ことを特徴とする請求項６記載の容量性印刷配線基板。
JP51274390A 1989-08-23 1990-08-22 印刷配線基板のためのコンデンサ積層体 Expired - Lifetime JP2738590B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US397,518 1989-08-23
US07/397,518 US5079069A (en) 1989-08-23 1989-08-23 Capacitor laminate for use in capacitive printed circuit boards and methods of manufacture
US521,588 1990-05-10
US07/521,588 US5155655A (en) 1989-08-23 1990-05-10 Capacitor laminate for use in capacitive printed circuit boards and methods of manufacture

Publications (2)

Publication Number Publication Date
JPH05500136A JPH05500136A (ja) 1993-01-14
JP2738590B2 true JP2738590B2 (ja) 1998-04-08

Family

ID=27015899

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51274390A Expired - Lifetime JP2738590B2 (ja) 1989-08-23 1990-08-22 印刷配線基板のためのコンデンサ積層体

Country Status (10)

Country Link
US (1) US5155655A (ja)
EP (1) EP0487640B1 (ja)
JP (1) JP2738590B2 (ja)
KR (1) KR100227528B1 (ja)
AT (1) ATE150611T1 (ja)
AU (1) AU6348590A (ja)
CA (1) CA2064784C (ja)
DE (1) DE69030260T2 (ja)
ES (1) ES2103275T3 (ja)
WO (1) WO1991002647A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1377141A2 (en) 2002-06-26 2004-01-02 Nec Tokin Corporation Printed circuit board, method for producing same and semiconductor device
WO2008001897A1 (fr) 2006-06-30 2008-01-03 Shin-Etsu Polymer Co., Ltd. Élément de câblage à suppression de bruit et planchette de câblage imprimé
US7317610B2 (en) 2004-11-16 2008-01-08 Nec Toppan Circuit Solutions, Inc. Sheet-shaped capacitor and method for manufacture thereof
JP2010521074A (ja) * 2007-03-10 2010-06-17 サンミナ−エスシーアイ コーポレーション 内蔵型容量性積層体
US8829648B2 (en) 2012-03-05 2014-09-09 Fuji Xerox Co., Ltd. Package substrate and semiconductor package
KR20160100352A (ko) 2014-02-21 2016-08-23 미쓰이금속광업주식회사 내장 캐패시터층 형성용 동장 적층판, 다층 프린트 배선판 및 다층 프린트 배선판의 제조 방법

Families Citing this family (133)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5261153A (en) * 1992-04-06 1993-11-16 Zycon Corporation In situ method for forming a capacitive PCB
US5450046A (en) * 1992-10-29 1995-09-12 Nec Corporation Composite microwave circuit module assembly and its connection structure
US6728113B1 (en) * 1993-06-24 2004-04-27 Polychip, Inc. Method and apparatus for non-conductively interconnecting integrated circuits
US6343001B1 (en) 1996-06-12 2002-01-29 International Business Machines Corporation Multilayer capacitance structure and circuit board containing the same
US6739027B1 (en) 1996-06-12 2004-05-25 International Business Machines Corporation Method for producing printed circuit board with embedded decoupling capacitance
US5796587A (en) * 1996-06-12 1998-08-18 International Business Machines Corporation Printed circut board with embedded decoupling capacitance and method for producing same
US5879786A (en) * 1996-11-08 1999-03-09 W. L. Gore & Associates, Inc. Constraining ring for use in electronic packaging
WO1998020557A1 (en) * 1996-11-08 1998-05-14 W.L. Gore & Associates, Inc. Method for reducing via inductance in an electronic assembly and device
US5888630A (en) 1996-11-08 1999-03-30 W. L. Gore & Associates, Inc. Apparatus and method for unit area composition control to minimize warp in an integrated circuit chip package assembly
US5912809A (en) * 1997-01-21 1999-06-15 Dell Usa, L.P. Printed circuit board (PCB) including channeled capacitive plane structure
US6498710B1 (en) 1997-04-08 2002-12-24 X2Y Attenuators, Llc Paired multi-layered dielectric independent passive component architecture resulting in differential and common mode filtering with surge protection in one integrated package
US7301748B2 (en) 1997-04-08 2007-11-27 Anthony Anthony A Universal energy conditioning interposer with circuit architecture
US7321485B2 (en) 1997-04-08 2008-01-22 X2Y Attenuators, Llc Arrangement for energy conditioning
US6650525B2 (en) * 1997-04-08 2003-11-18 X2Y Attenuators, Llc Component carrier
US7110235B2 (en) 1997-04-08 2006-09-19 Xzy Altenuators, Llc Arrangement for energy conditioning
US5909350A (en) * 1997-04-08 1999-06-01 X2Y Attenuators, L.L.C. Paired multi-layered dielectric independent passive component architecture resulting in differential and common mode filtering with surge protection in one integrated package
US6603646B2 (en) * 1997-04-08 2003-08-05 X2Y Attenuators, Llc Multi-functional energy conditioner
US6894884B2 (en) * 1997-04-08 2005-05-17 Xzy Attenuators, Llc Offset pathway arrangements for energy conditioning
US6636406B1 (en) 1997-04-08 2003-10-21 X2Y Attenuators, Llc Universal multi-functional common conductive shield structure for electrical circuitry and energy conditioning
US6738249B1 (en) 1997-04-08 2004-05-18 X2Y Attenuators, Llc Universal energy conditioning interposer with circuit architecture
US6373673B1 (en) 1997-04-08 2002-04-16 X2Y Attenuators, Llc Multi-functional energy conditioner
US7336468B2 (en) 1997-04-08 2008-02-26 X2Y Attenuators, Llc Arrangement for energy conditioning
US7336467B2 (en) * 2000-10-17 2008-02-26 X2Y Attenuators, Llc Energy pathway arrangement
US6018448A (en) 1997-04-08 2000-01-25 X2Y Attenuators, L.L.C. Paired multi-layered dielectric independent passive component architecture resulting in differential and common mode filtering with surge protection in one integrated package
US7106570B2 (en) * 1997-04-08 2006-09-12 Xzy Altenuators, Llc Pathway arrangement
US6687108B1 (en) 1997-04-08 2004-02-03 X2Y Attenuators, Llc Passive electrostatic shielding structure for electrical circuitry and energy conditioning with outer partial shielded energy pathways
US6606011B2 (en) * 1998-04-07 2003-08-12 X2Y Attenuators, Llc Energy conditioning circuit assembly
US9054094B2 (en) 1997-04-08 2015-06-09 X2Y Attenuators, Llc Energy conditioning circuit arrangement for integrated circuit
US7042703B2 (en) * 2000-03-22 2006-05-09 X2Y Attenuators, Llc Energy conditioning structure
US20030161086A1 (en) 2000-07-18 2003-08-28 X2Y Attenuators, Llc Paired multi-layered dielectric independent passive component architecture resulting in differential and common mode filtering with surge protection in one integrated package
US7110227B2 (en) * 1997-04-08 2006-09-19 X2Y Attenuators, Llc Universial energy conditioning interposer with circuit architecture
US7274549B2 (en) 2000-12-15 2007-09-25 X2Y Attenuators, Llc Energy pathway arrangements for energy conditioning
US6580595B2 (en) * 1997-04-08 2003-06-17 X2Y Attenuators, Llc Predetermined symmetrically balanced amalgam with complementary paired portions comprising shielding electrodes and shielded electrodes and other predetermined element portions for symmetrically balanced and complementary energy portion conditioning
US6097581A (en) * 1997-04-08 2000-08-01 X2Y Attenuators, Llc Paired multi-layered dielectric independent passive component architecture resulting in differential and common mode filtering with surge protection in one integrated package
US6068782A (en) * 1998-02-11 2000-05-30 Ormet Corporation Individual embedded capacitors for laminated printed circuit boards
TW383482B (en) * 1998-02-13 2000-03-01 United Microelectronics Corp Multi-layered metal wiring structure for reducing simultaneous switching noise
US7427816B2 (en) 1998-04-07 2008-09-23 X2Y Attenuators, Llc Component carrier
EP1070389B1 (en) * 1998-04-07 2007-12-05 X2Y Attenuators, L.L.C. Component carrier
US6616794B2 (en) 1998-05-04 2003-09-09 Tpl, Inc. Integral capacitance for printed circuit board using dielectric nanopowders
US20040109298A1 (en) * 1998-05-04 2004-06-10 Hartman William F. Dielectric material including particulate filler
US6608760B2 (en) 1998-05-04 2003-08-19 Tpl, Inc. Dielectric material including particulate filler
US6631551B1 (en) 1998-06-26 2003-10-14 Delphi Technologies, Inc. Method of forming integral passive electrical components on organic circuit board substrates
DE19847946A1 (de) * 1998-10-09 2000-04-27 Siemens Ag Mehrlagen-Leiterplatte mit integriertem Kondensator
US6783620B1 (en) 1998-10-13 2004-08-31 Matsushita Electronic Materials, Inc. Thin-laminate panels for capacitive printed-circuit boards and methods for making the same
US6114015A (en) * 1998-10-13 2000-09-05 Matsushita Electronic Materials, Inc. Thin-laminate panels for capacitive printed-circuit boards and methods for making the same
US6215649B1 (en) 1998-11-05 2001-04-10 International Business Machines Corporation Printed circuit board capacitor structure and method
US6574090B2 (en) 1998-11-05 2003-06-03 International Business Machines Corporatiion Printed circuit board capacitor structure and method
CA2289239C (en) * 1998-11-23 2010-07-20 Micro Coating Technologies Formation of thin film capacitors
US6207522B1 (en) * 1998-11-23 2001-03-27 Microcoating Technologies Formation of thin film capacitors
US6150895A (en) * 1999-01-25 2000-11-21 Dell Usa, L.P. Circuit board voltage plane impedance matching
US6274224B1 (en) 1999-02-01 2001-08-14 3M Innovative Properties Company Passive electrical article, circuit articles thereof, and circuit articles comprising a passive electrical article
US6309805B1 (en) 1999-09-01 2001-10-30 Morton International, Inc. Method for securing and processing thin film materials
US6212078B1 (en) 1999-10-27 2001-04-03 Microcoating Technologies Nanolaminated thin film circuitry materials
US6441313B1 (en) 1999-11-23 2002-08-27 Sun Microsystems, Inc. Printed circuit board employing lossy power distribution network to reduce power plane resonances
US7113383B2 (en) * 2000-04-28 2006-09-26 X2Y Attenuators, Llc Predetermined symmetrically balanced amalgam with complementary paired portions comprising shielding electrodes and shielded electrodes and other predetermined element portions for symmetrically balanced and complementary energy portion conditioning
US6549389B2 (en) 2000-08-15 2003-04-15 X2Y Attenuators, Llc Electrode arrangement for circuit energy conditioning
US6657849B1 (en) 2000-08-24 2003-12-02 Oak-Mitsui, Inc. Formation of an embedded capacitor plane using a thin dielectric
US6370012B1 (en) 2000-08-30 2002-04-09 International Business Machines Corporation Capacitor laminate for use in printed circuit board and as an interconnector
JP2002111222A (ja) * 2000-10-02 2002-04-12 Matsushita Electric Ind Co Ltd 多層基板
US7193831B2 (en) 2000-10-17 2007-03-20 X2Y Attenuators, Llc Energy pathway arrangement
CN1481603A (zh) 2000-10-17 2004-03-10 X2Y˥�������޹�˾ 屏蔽汞齐和被屏蔽的能量路径及用于单个或多个带公共参考节点电路的其它元件
KR100388279B1 (ko) * 2001-01-29 2003-06-19 전자부품연구원 Ｍｃｍ－ｃ 모듈부품의 고주파용 수동소자 내장기판
EP1251530A3 (en) * 2001-04-16 2004-12-29 Shipley Company LLC Dielectric laminate for a capacitor
SG99360A1 (en) * 2001-04-19 2003-10-27 Gul Technologies Singapore Ltd A method for forming a printed circuit board and a printed circuit board formed thereby
US6577492B2 (en) 2001-07-10 2003-06-10 3M Innovative Properties Company Capacitor having epoxy dielectric layer cured with aminophenylfluorenes
JP4079699B2 (ja) * 2001-09-28 2008-04-23 富士通株式会社 多層配線回路基板
US6693793B2 (en) 2001-10-15 2004-02-17 Mitsui Mining & Smelting Co., Ltd. Double-sided copper clad laminate for capacitor layer formation and its manufacturing method
US6819540B2 (en) * 2001-11-26 2004-11-16 Shipley Company, L.L.C. Dielectric structure
US6661642B2 (en) 2001-11-26 2003-12-09 Shipley Company, L.L.C. Dielectric structure
US20030152309A1 (en) * 2002-02-14 2003-08-14 Howard James Robert Printed circuit board containing optical elements
US7038143B2 (en) 2002-05-16 2006-05-02 Mitsubishi Denki Kabushiki Kaisha Wiring board, fabrication method of wiring board, and semiconductor device
JP4323137B2 (ja) * 2002-06-03 2009-09-02 新光電気工業株式会社 基板埋め込み用キャパシタ、基板埋め込み用キャパシタを埋め込んだ回路基板及び基板埋め込み用キャパシタの製造方法
CN100413383C (zh) * 2002-07-18 2008-08-20 日立化成工业株式会社 多层配线板及其制造方法、以及半导体装置及无线电子装置
US7180718B2 (en) 2003-01-31 2007-02-20 X2Y Attenuators, Llc Shielded energy conditioner
JP4226927B2 (ja) * 2003-02-18 2009-02-18 三井金属鉱業株式会社 キャパシタ層形成用の両面銅張積層板の製造方法
WO2005002018A2 (en) 2003-05-29 2005-01-06 X2Y Attenuators, Llc Connector related structures including an energy
US7015260B2 (en) 2003-06-04 2006-03-21 E.I. Du Pont De Nemours And Company High temperature polymeric materials containing corona resistant composite filler, and methods relating thereto
KR20060036103A (ko) 2003-07-21 2006-04-27 엑스2와이 어테뉴에이터스, 엘.엘.씨 필터 어셈블리
US20060074164A1 (en) * 2003-12-19 2006-04-06 Tpl, Inc. Structured composite dielectrics
US20060074166A1 (en) * 2003-12-19 2006-04-06 Tpl, Inc. Title And Interest In An Application Moldable high dielectric constant nano-composites
US20080128961A1 (en) * 2003-12-19 2008-06-05 Tpl, Inc. Moldable high dielectric constant nano-composites
WO2005065097A2 (en) 2003-12-22 2005-07-21 X2Y Attenuators, Llc Internally shielded energy conditioner
US7413815B2 (en) * 2004-02-19 2008-08-19 Oak-Mitsui Inc. Thin laminate as embedded capacitance material in printed circuit boards
KR100586963B1 (ko) * 2004-05-04 2006-06-08 삼성전기주식회사 유전체 형성용 조성물, 이로 제조된 캐패시터층 및 이를포함하는 인쇄회로기판
JP4552524B2 (ja) * 2004-06-10 2010-09-29 パナソニック株式会社 複合型電子部品
US20060000542A1 (en) * 2004-06-30 2006-01-05 Yongki Min Metal oxide ceramic thin film on base metal electrode
JP2006121046A (ja) 2004-09-24 2006-05-11 Meiko:Kk 回路基板
US7425760B1 (en) 2004-10-13 2008-09-16 Sun Microsystems, Inc. Multi-chip module structure with power delivery using flexible cables
US7290315B2 (en) * 2004-10-21 2007-11-06 Intel Corporation Method for making a passive device structure
US20060099803A1 (en) * 2004-10-26 2006-05-11 Yongki Min Thin film capacitor
US20060091495A1 (en) * 2004-10-29 2006-05-04 Palanduz Cengiz A Ceramic thin film on base metal electrode
US7613007B2 (en) * 2004-12-21 2009-11-03 E. I. Du Pont De Nemours And Company Power core devices
US20060158828A1 (en) * 2004-12-21 2006-07-20 Amey Daniel I Jr Power core devices and methods of making thereof
US7778038B2 (en) * 2004-12-21 2010-08-17 E.I. Du Pont De Nemours And Company Power core devices and methods of making thereof
US7192654B2 (en) * 2005-02-22 2007-03-20 Oak-Mitsui Inc. Multilayered construction for resistor and capacitor formation
KR20070107747A (ko) 2005-03-01 2007-11-07 엑스2와이 어테뉴에이터스, 엘.엘.씨 공통평면의 도전체를 갖는 조절기
WO2006093831A2 (en) 2005-03-01 2006-09-08 X2Y Attenuators, Llc Energy conditioner with tied through electrodes
KR100688743B1 (ko) * 2005-03-11 2007-03-02 삼성전기주식회사 멀티 레이어 커패시터 내장형의 인쇄회로기판의 제조방법
WO2006099297A2 (en) 2005-03-14 2006-09-21 X2Y Attenuators, Llc Conditioner with coplanar conductors
US7375412B1 (en) * 2005-03-31 2008-05-20 Intel Corporation iTFC with optimized C(T)
US7629269B2 (en) * 2005-03-31 2009-12-08 Intel Corporation High-k thin film grain size control
US20060220177A1 (en) * 2005-03-31 2006-10-05 Palanduz Cengiz A Reduced porosity high-k thin film mixed grains for thin film capacitor applications
US20060274478A1 (en) * 2005-06-06 2006-12-07 Wus Printed Circuit Co. Ltd. Etched capacitor laminate for reducing electrical noise
US7453144B2 (en) * 2005-06-29 2008-11-18 Intel Corporation Thin film capacitors and methods of making the same
US20070004844A1 (en) * 2005-06-30 2007-01-04 Clough Robert S Dielectric material
US7621041B2 (en) * 2005-07-11 2009-11-24 E. I. Du Pont De Nemours And Company Methods for forming multilayer structures
KR100665261B1 (ko) * 2005-10-13 2007-01-09 삼성전기주식회사 온도변화에 따른 정전용량변화가 작은 복합 유전체 조성물및 이를 이용한 시그널 매칭용 임베디드 캐패시터
US7457132B2 (en) * 2005-10-20 2008-11-25 Sanmina-Sci Corporation Via stub termination structures and methods for making same
US7504706B2 (en) * 2005-10-21 2009-03-17 E. I. Du Pont De Nemours Packaging having an array of embedded capacitors for power delivery and decoupling in the mid-frequency range and methods of forming thereof
US7456459B2 (en) * 2005-10-21 2008-11-25 Georgia Tech Research Corporation Design of low inductance embedded capacitor layer connections
US7705423B2 (en) * 2005-10-21 2010-04-27 Georgia Tech Research Corporation Device having an array of embedded capacitors for power delivery and decoupling of high speed input/output circuitry of an integrated circuit
TWI295102B (en) * 2006-01-13 2008-03-21 Ind Tech Res Inst Multi-functional substrate structure
TWI279552B (en) * 2006-01-18 2007-04-21 Ind Tech Res Inst Test method of embedded capacitor and test system thereof
US7631423B2 (en) * 2006-02-13 2009-12-15 Sanmina-Sci Corporation Method and process for embedding electrically conductive elements in a dielectric layer
KR101390426B1 (ko) 2006-03-07 2014-04-30 엑스2와이 어테뉴에이터스, 엘.엘.씨 에너지 컨디셔너 구조물들
TWI302372B (en) * 2006-08-30 2008-10-21 Polytronics Technology Corp Heat dissipation substrate for electronic device
JP2007165932A (ja) * 2007-02-22 2007-06-28 Matsushita Electric Ind Co Ltd 多層基板
US7573721B2 (en) * 2007-05-17 2009-08-11 Kinsus Interconnect Technology Corp. Embedded passive device structure and manufacturing method thereof
US20090034156A1 (en) * 2007-07-30 2009-02-05 Takuya Yamamoto Composite sheet
US7733627B2 (en) 2007-09-24 2010-06-08 Wan-Ling Yu Structure of embedded capacitor
TWI382433B (zh) * 2007-10-16 2013-01-11 Ind Tech Res Inst 提升自振頻率之電容結構
US20090154127A1 (en) * 2007-12-18 2009-06-18 Ting-Hao Lin PCB Embedded Electronic Elements Structure And Method Thereof
US8730647B2 (en) * 2008-02-07 2014-05-20 Ibiden Co., Ltd. Printed wiring board with capacitor
US8083954B2 (en) * 2008-06-03 2011-12-27 Kinsus Interconnect Technology Corp. Method for fabricating component-embedded printed circuit board
US20110048777A1 (en) * 2009-08-25 2011-03-03 Chien-Wei Chang Component-Embedded Printed Circuit Board
US8431826B2 (en) 2010-05-14 2013-04-30 James Robert Howard Capacitive power and ground plane structure utilizing fractal elements for the reduction of radiated emissions
WO2012151738A1 (zh) * 2011-05-06 2012-11-15 广东生益科技股份有限公司 埋容材料及其制作方法
KR101771724B1 (ko) * 2012-04-18 2017-08-25 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
CN104584158A (zh) * 2012-08-30 2015-04-29 艾里逊变速箱公司 用于减少来自经电激励或磁激励的电容器的可闻及/或电噪声的方法及系统
WO2014125894A1 (ja) * 2013-02-15 2014-08-21 株式会社村田製作所 積層回路基板
DE102014109990B4 (de) * 2014-07-16 2022-10-27 Infineon Technologies Austria Ag Messwiderstand mit vertikalem Stromfluss, Halbleiterpackage mit einem Messwiderstand und Verfahren zur Herstellung eines Messwiderstandes
WO2017154167A1 (ja) * 2016-03-10 2017-09-14 三井金属鉱業株式会社 多層積層板及びこれを用いた多層プリント配線板の製造方法
EP3639043A1 (en) * 2017-06-13 2020-04-22 3M Innovative Properties Company High-voltage impedance assembly

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2593829A (en) * 1949-01-13 1952-04-22 Bayer Ag Electrical capacitor and foil therefor
US2740732A (en) * 1951-07-16 1956-04-03 Sprague Electric Co Process of bonding a metal film to a thermoplastic sheet and resulting product
US3034930A (en) * 1957-05-10 1962-05-15 Motorola Inc Printed circuit process
US3142047A (en) * 1960-12-14 1964-07-21 Columbia Broadcasting Systems Memory plane
US3345741A (en) * 1963-03-14 1967-10-10 Litton Systems Inc Weldable printed circuit board techniques
US3348990A (en) * 1963-12-23 1967-10-24 Sperry Rand Corp Process for electrically interconnecting elements on different layers of a multilayer printed circuit assembly
US3436819A (en) * 1965-09-22 1969-04-08 Litton Systems Inc Multilayer laminate
FR1492897A (fr) * 1966-04-27 1967-08-25 Thomson Houston Comp Francaise Perfectionnements aux procédés de réalisation de circuits imprimés multicouches et circuits ainsi obtenus
US3506482A (en) * 1967-04-25 1970-04-14 Matsushita Electric Ind Co Ltd Method of making printed circuits
DE1936899A1 (de) * 1969-07-19 1971-02-04 Siemens Ag Baugruppentraeger fuer Steuer- bzw. Regelanlagen
US3619743A (en) * 1970-01-26 1971-11-09 Cornell Dubilier Electric Impregnated capacitor with all-film dielectrics and at least one foil electrode having a chemically produced pattern of passages for promoting impregnation
US3742597A (en) * 1971-03-17 1973-07-03 Hadco Printed Circuits Inc Method for making a coated printed circuit board
BE795626A (fr) * 1972-02-25 1973-08-20 Michelin & Cie Perfectionnements aux enveloppes de pneumatiques
US3932932A (en) * 1974-09-16 1976-01-20 International Telephone And Telegraph Corporation Method of making multilayer printed circuit board
JPS5368870A (en) * 1976-12-01 1978-06-19 Oki Electric Ind Co Ltd Multilayer board
JPS5440170U (ja) * 1977-08-24 1979-03-16
FR2402379A1 (fr) * 1977-08-31 1979-03-30 Cayrol Pierre Henri Perfectionnements apportes aux circuits imprimes
JPS5498956A (en) * 1978-01-21 1979-08-04 Nichicon Capacitor Ltd Oillpregnated condenser
US4211603A (en) * 1978-05-01 1980-07-08 Tektronix, Inc. Multilayer circuit board construction and method
JPS5687694A (en) * 1979-12-19 1981-07-16 Nippon Mining Co Ltd Manufacture of copper foil for printed circuit
US4301192A (en) * 1980-06-02 1981-11-17 Western Electric Co., Inc. Method for coating thru holes in a printed circuit substrate
US4388136A (en) * 1980-09-26 1983-06-14 Sperry Corporation Method of making a polyimide/glass hybrid printed circuit board
US4522888A (en) * 1980-12-29 1985-06-11 General Electric Company Electrical conductors arranged in multiple layers
US4417393A (en) * 1981-04-01 1983-11-29 General Electric Company Method of fabricating high density electronic circuits having very narrow conductors
JPS5932915B2 (ja) * 1981-07-25 1984-08-11 「弐」夫 甲斐 スル−ホ−ルを有する配線基板製造方法
US4494172A (en) * 1982-01-28 1985-01-15 Mupac Corporation High-speed wire wrap board
US4486738A (en) * 1982-02-16 1984-12-04 General Electric Ceramics, Inc. High reliability electrical components
US4554732A (en) * 1982-02-16 1985-11-26 General Electric Company High reliability electrical components
US4633035A (en) * 1982-07-12 1986-12-30 Rogers Corporation Microwave circuit boards
JPS59101356A (ja) * 1982-12-01 1984-06-11 松下電工株式会社 銅箔およびそれを用いた電気用積層板
US4543715A (en) * 1983-02-28 1985-10-01 Allied Corporation Method of forming vertical traces on printed circuit board
JPS59194493A (ja) * 1983-04-18 1984-11-05 松下電器産業株式会社 コンデンサ内蔵型セラミツク多層配線基板
US4560962A (en) * 1983-08-30 1985-12-24 Burroughs Corporation Multilayered printed circuit board with controlled 100 ohm impedance
JPS6048230U (ja) * 1983-09-11 1985-04-04 株式会社村田製作所 積層コンデンサ
US4642569A (en) * 1983-12-16 1987-02-10 General Electric Company Shield for decoupling RF and gradient coils in an NMR apparatus
US4554229A (en) * 1984-04-06 1985-11-19 At&T Technologies, Inc. Multilayer hybrid integrated circuit
JPS60214941A (ja) * 1984-04-10 1985-10-28 株式会社　潤工社 プリント基板
JPS60226197A (ja) * 1984-04-25 1985-11-11 株式会社日立製作所 電子装置
US4605915A (en) * 1984-07-09 1986-08-12 Cubic Corporation Stripline circuits isolated by adjacent decoupling strip portions
JPS6132489A (ja) * 1984-07-24 1986-02-15 株式会社日立製作所 多層印刷回路基板
US4675717A (en) * 1984-10-09 1987-06-23 American Telephone And Telegraph Company, At&T Bell Laboratories Water-scale-integrated assembly
US4635358A (en) * 1985-01-03 1987-01-13 E. I. Du Pont De Nemours And Company Method for forming electrically conductive paths through a dielectric layer
US4584627A (en) * 1985-01-09 1986-04-22 Rogers Corporation Flat decoupling capacitor and method of manufacture thereof
US4636018A (en) * 1985-06-05 1987-01-13 Amp Incorporated Elastomeric electrical connector
US4739257A (en) * 1985-06-06 1988-04-19 Automated Electronic Technology, Inc. Testsite system
JPS634689A (ja) * 1986-06-25 1988-01-09 松下電工株式会社 プリント配線板
US4775573A (en) * 1987-04-03 1988-10-04 West-Tronics, Inc. Multilayer PC board using polymer thick films
JPH01169989A (ja) * 1987-12-24 1989-07-05 Ngk Insulators Ltd セラミックグリーンシート
US5079069A (en) * 1989-08-23 1992-01-07 Zycon Corporation Capacitor laminate for use in capacitive printed circuit boards and methods of manufacture

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1377141A2 (en) 2002-06-26 2004-01-02 Nec Tokin Corporation Printed circuit board, method for producing same and semiconductor device
US6882544B2 (en) 2002-06-26 2005-04-19 Nec Toppan Circuit Solutions, Inc. Printed circuit board, method for producing same and semiconductor device
US7317610B2 (en) 2004-11-16 2008-01-08 Nec Toppan Circuit Solutions, Inc. Sheet-shaped capacitor and method for manufacture thereof
WO2008001897A1 (fr) 2006-06-30 2008-01-03 Shin-Etsu Polymer Co., Ltd. Élément de câblage à suppression de bruit et planchette de câblage imprimé
EP2222144A2 (en) 2006-06-30 2010-08-25 Shin-Etsu Polymer Co., Ltd. Noise suppressing structure and printed wiring board
US8134084B2 (en) 2006-06-30 2012-03-13 Shin-Etsu Polymer Co., Ltd. Noise-suppressing wiring-member and printed wiring board
JP2010521074A (ja) * 2007-03-10 2010-06-17 サンミナ−エスシーアイ コーポレーション 内蔵型容量性積層体
US8829648B2 (en) 2012-03-05 2014-09-09 Fuji Xerox Co., Ltd. Package substrate and semiconductor package
KR20160100352A (ko) 2014-02-21 2016-08-23 미쓰이금속광업주식회사 내장 캐패시터층 형성용 동장 적층판, 다층 프린트 배선판 및 다층 프린트 배선판의 제조 방법
US9924597B2 (en) 2014-02-21 2018-03-20 Mitsui Mining & Smelting Co., Ltd. Copper clad laminate for forming of embedded capacitor layer, multilayered printed wiring board, and manufacturing method of multilayered printed wiring board
KR20190058695A (ko) 2014-02-21 2019-05-29 미쓰이금속광업주식회사 내장 캐패시터층 형성용 동장 적층판, 다층 프린트 배선판 및 다층 프린트 배선판의 제조 방법
US10524360B2 (en) 2014-02-21 2019-12-31 Mitsui Mining & Smelting Co., Ltd. Copper clad laminate for forming of embedded capacitor layer, multilayered printed wiring board, and manufacturing method of multilayered printed wiring board

Also Published As

Publication number Publication date
EP0487640B1 (en) 1997-03-19
EP0487640A4 (en) 1993-08-11
ES2103275T3 (es) 1997-09-16
JPH05500136A (ja) 1993-01-14
AU6348590A (en) 1991-04-03
DE69030260T2 (de) 1997-10-30
EP0487640A1 (en) 1992-06-03
US5155655A (en) 1992-10-13
KR100227528B1 (ko) 1999-11-01
CA2064784A1 (en) 1991-02-24
ATE150611T1 (de) 1997-04-15
DE69030260D1 (de) 1997-04-24
CA2064784C (en) 1998-11-24
WO1991002647A1 (en) 1991-03-07

Similar Documents

Publication Publication Date Title
JP2738590B2 (ja) 印刷配線基板のためのコンデンサ積層体
US5161086A (en) Capacitor laminate for use in capacitive printed circuit boards and methods of manufacture
US5079069A (en) Capacitor laminate for use in capacitive printed circuit boards and methods of manufacture
US5261153A (en) In situ method for forming a capacitive PCB
US6256850B1 (en) Method for producing a circuit board with embedded decoupling capacitance
US4522667A (en) Method for making multi-layer metal core circuit board laminate with a controlled thermal coefficient of expansion
US6370012B1 (en) Capacitor laminate for use in printed circuit board and as an interconnector
US4496793A (en) Multi-layer metal core circuit board laminate with a controlled thermal coefficient of expansion
US6343001B1 (en) Multilayer capacitance structure and circuit board containing the same
JP2005501415A (ja) 電力分配インピーダンスを低減した相互接続モジュール
JP2003174265A (ja) 多層配線回路基板
JP2006060187A (ja) キャパシタ内蔵型プリント回路基板及びその製造方法
US6739027B1 (en) Method for producing printed circuit board with embedded decoupling capacitance
US8051558B2 (en) Manufacturing method of the embedded passive device
JP3252635B2 (ja) 積層電子部品
JPH0754874B2 (ja) 多層プリント配線板
US5763060A (en) Printed wiring board
WO1994002310A1 (en) Printed circuit board with internal capacitor
JP4126753B2 (ja) 多層板
KR100528013B1 (ko) 커패시터를 갖는 인쇄회로기판
CN116827290A (zh) 一种堆叠结构的滤波器、集成电路和电子设备
JP2005129619A (ja) 共振抑制用多層配線基板
JP2001217519A (ja) 配線板のキャパシタ構造及びキャパシタシート
JP2000188449A (ja) 配線基板及びその製造方法
JPH02155290A (ja) プリント配線基板

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090116

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090116

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100116

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110116

Year of fee payment: 13

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110116

Year of fee payment: 13