JP2022502862A - 回路基板、デバイスおよびバイアホール構造の形成方法 - Google Patents

Abstract

本発明の実施例は、回路基板の回路基板本体（１０）内に形成されたバイアホール構造は、回路基板本体（１０）内に、導電層により囲まれて形成されたホール（１２）含み、導電層はホール（１２）のホール壁（１１）を構成し、かつ、当該ホール（１２）のホール壁（１１）の少なくとも一部と回路基板本体（１０）との間に、回路基板本体（１０）の誘電率よりも少ない誘電率を有する誘電体充填層（１３）が設けられており、即ち、いくつかの実施過程において、バイアホールの周りの誘電体の誘電率を回路基板本体（１０）の誘電率よりも小さくすることができ、それによってバイアホールの寄生容量を低減し、バイアホールのインピーダンスを向上させ、伝送路のインピーダンスにより近づけ、システムリンクのインピーダンス連続性を効果的に向上させる、回路基板、デバイスおよびバイアホール構造の形成方法を提供する。【選択図】図１

Description

本発明の実施例は回路基板分野に関するものであるがこれに限定されず、具体的には回路板、デバイスおよびバイアホール構造の形成方法に関するがこれらに限定されるものではない。

システム容量および信号速度はますます高くなり、ＰＣＢ（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ、プリント回路基板）の設計密度もこれに伴って増加し、ＰＣＢの板厚と層数も増加し、信号の完全性に対する要求も以前より厳しくなってきた。バイアホールは高速、高密度の設計において、必ず採用される構造として、その性能は高速、高密度製品の性能に直接影響している。バイアホールの性能を測定する重要な指標の１つは、インピーダンス連続性であり、バイアホールのインピーダンスは接続されるＰＣＢ伝送路の特性インピーダンスよりも一般的に小さく、全体のリンクインピーダンスの連続性を悪くし、信号の完全性に関する問題を引き起こす。

バイアホールのインピーダンスは、バイアホールの寄生容量と寄生インダクタンスと関係があり、寄生容量が大きいほど、バイアホールインピーダンスは小さくなり、寄生インダクタンスが大きいほど、バイアホールインピーダンスは大きくなる。バイアホールのインピーダンスを向上させるための関連したやり方は、バイアホールのアンチパッドに対してある程度拡大して穴あけするというものであるが、実際の穴あけの大きさは制限されていなければならず、さもないと信号の参照面の完全性に影響を及ぼし、その他の信号の完全性に関する問題を引き起こし、さらに一定程度の寸法まで穴をあけると、バイアホールのインピーダンス作用を向上させるネックとなる。関連したやり方のもう一つは、バイアホールの孔径を小さくするというものであり、なぜなら、バイアホールの孔径が小さいほど寄生容量も減少し、バイアホールインピーダンスが大きいほど、システムリンクのインピーダンス連続性がよくなるためである。

しかしながら、システム容量が増加するにつれて、ＰＣＢボードはますます厚くなり、ＰＣＢの加工の難しさに影響を与える重要な指標の一つの径厚比（即ち、板厚とバイアホール直径の比）は孔径の減少とともに大きくなる。よって、小さいホールの設計の加工の難易度は高く、ＰＣＢの歩留まりに影響し、最終的には製品のコストと信頼性に影響し、さらには径厚比が大きすぎることにより、ＰＣＢの加工が失敗して廃棄されることもある。従って、如何にして効果的にバイアホールインピーダンスを向上させるかは、当面の早急に解決すべき技術課題である。

本発明の実施例では、回路基板、デバイスおよびバイアホール構造の形成方法が提供されており、主に解決される技術的問題は、如何にしてバイアホールのインピーダンスを向上させるかということである。

上記技術課題を解決するために、本発明実施例では、多層構造の回路基板本体と、前記回路基板本体に設けられたバイアホール構造を含み、前記バイアホール構造は、前記回路基板本体内に導電層により囲まれて形成されたホールを含み、前記導電層は前記ホールのホール壁を構成し、前記バイアホール構造は、誘電体充填層をさらに含み、少なくとも一部の前記ホール壁と前記回路基板本体との間に、前記誘電体充填層が設けられており、前記誘電体充填層の誘電率は、前記回路基板本体の誘電率よりも小さい、回路基板を提供している。

上記技術課題を解決するために、本発明実施例では、デバイス本体および上記回路基板を含むデバイスをさらに提供しており、前記回路基板は前記デバイス本体上に設けられる。

上記技術課題を解決するために、本発明実施例では、多層構造の回路基板本体に第１ホールを形成し、前記第１ホール内に誘電体を充填し、前記誘電体の誘電率は、前記回路基板本体の誘電率よりも小さく、前記第１ホール内の誘電体領域には、前記誘電体を貫通する第２ホールが設けられており、前記第２ホールの孔径は前記第１ホールの孔径より小さく、前記第２ホールのあいている誘電体が誘電体充填層となるよう設けられており、前記第２ホールのホール壁に導電層を形成することで、バイアホール構造を取得し、そのうち、前記導電層は囲んでホールを形成し、前記導電層は前記ホールのホール壁を構成する、バイアホール構造の形成方法を提供している。

本発明の有益な効果は、本発明の実施例により提供される回路基板、デバイスおよびバイアホール構造の形成方法によれば、回路基板の回路基板本体に形成されるバイアホール構造は、回路基板本体内に導電層により囲まれて形成されるホールを含み、導電層はホールのホール壁を構成し、かつ当該ホールの少なくとも一部のホール壁と回路基板本体との間に、誘電率が回路基板本体の誘電率より小さい誘電体充填層が設けられており、即ち、いくつかの実施過程において、バイアホールの周囲の誘電体の誘電率が回路基板本体の誘電率よりも小さくなるようにして、バイアホールの寄生容量を低下させ、バイアホールのインピーダンスを向上させ、伝送路のインピーダンスにより近づけて、システムリンクのインピーダンス連続性を効果的に向上させることができる。

本発明のその他の特徴および対応する有益な効果は、明細書の後の部分において説明されており、少なくとも一部の有益な効果は、本発明の明細書の記載から明らかになっていることが理解されるべきである。

図１は本発明の実施例１に係る回路基板構造の構成図１である。 図２は本発明の実施例１に係る回路基板構造の構成図２である。 図３は本発明の実施例１に係る回路基板構造の構成図３である。 図４は本発明の実施例１に係る回路基板構造の構成図４である。 図５は本発明の実施例１に係る回路基板構造の構成図５である。 図６は本発明の実施例２に係るバイアホール形成方法のフローチャートである。 図７は本発明の実施例２に係る１回目の開孔断面構造の構成図である。 図８は本発明の実施例２に係る１回目の開孔平面の構成図である。 図９は本発明の実施例２に係る誘電体を充填した後の断面構造の構成図である。 図１０は本発明の実施例２に係る誘電体を充填した後の平面の構成図である。 図１１は本発明の実施例２に係る２回目の開孔断面構造の構成図である。 図１２は本発明の実施例２に係る２回目の開孔平面の構成図である。 図１３は本発明の実施例２に係る別の２回目の開孔断面構造の構成図である。 図１４は本発明の実施例２に係る別の２回目の開孔平面の構成図である。 図１５は本発明の実施例２に係る導電層形成後の断面構造の構成図である。 図１６は本発明の実施例２に係る導電層形成後の平面の構成図である。

本発明の目的、技術案および利点をより明確にするために、以下では、具体的な実施の形態と図面により本発明の実施例をより詳細に説明する。本明細書に記載された具体的な実施例は、本発明を説明するためだけに用いられるものであり、本発明を限定するために用いられないことを理解されたい。

実施例１：
少なくとも回路基板上のバイアホールのインピーダンスを向上させるために、回路基板上の伝送路のインピーダンスにより近づけ、システムリンクのインピーダンス連続性を向上させる。本発明の実施例は、バイアホール構造が設けられた回路基板を含み、当該バイアホール構造は、回路基板本体内に導電層により囲まれて形成されたホールを含み、導電層は当該ホールのホール壁を構成し（当該ホールとホール壁の構成過程）、また当該ホールの少なくとも一部のホール壁と回路基板本体との間には、基板本体の誘電率よりも誘電率が小さい誘電体充填層が設けられており、即ち、回路基板本体に形成されたバイアホールと回路基板本体との間に、回路基板本体自体の誘電率よりも誘電率が小さい誘電体充填層を設けて、バイアホール周囲の誘電体の誘電率を回路基板本体の誘電率よりも小さくし、バイアホールの寄生容量を低下させる。そのうち、バイアホールの寄生容量の計算方法は、以下の式（１）で示される。

上記の式（１）において、Ｃはバイアホールの寄生容量を表し、Ｔは回路基板本体の厚さを表し、Ｄ_２はバイアホールのアンチパッドの直径を表し、Ｄ_１はパッド径を表し、ε_ｒは回路基板本体板材の誘電率を表している。式（１）から分かるように、バイアホールの寄生容量は基板本体の板材の誘電率に比例しているため、本実施例では、バイアホールと回路基板本体の間に誘電率が回路基板本体自身の誘電率より小さい誘電体充填層を設けることにより、従来のバイアホールの周囲が回路基板本体の材質である構造に対して、バイアホール周囲の誘電体の誘電率を小さくすることができ、また即ち、ε_ｒ値を減少させ、さらに、バイアホールの寄生容量Ｃを減少させ、バイアホールのインピーダンスを増大させ、システムリンクのインピーダンス連続性を向上させる。

本実施例で提供される一例の回路基板構成は、図１に示すように、多層構造の回路基板本体１０を含み、図１の一番上の層が回路基板本体１０のトップ層であり、一番下の層が回路基板本体１０のアンダー層であると仮定する。回路基板本体１０に、バイアホール構造を形成し、当該バイアホール構造には回路基板本体１０内に導電層より囲まれて形成されたホール１２が形成されており、このときの導電層はホール１２のホール壁１１を構成し（ホール１２とホール壁１１は本実施例におけるバイアホールを構成する）、前記バイアホール構造は、誘電体充填層１３をさらに含み、ホール壁１１の少なくとも一部の領域と回路基板本体１０との間に、誘電率が回路基板本体１０の誘電率より小さいメデイア充填層１３が設けられている。

本実施例におけるメデイア充填層１３は、回路基板本体１０よりも誘電率が小さい単材質の誘電体で構成されてもよいということが理解されるべきである。基板本体１０の誘電率よりも誘電率が小さい複数の材質の誘電体から構成されてもよい。また、具体的に採用された誘電体の誘電率の大きさおよび具体的な誘電体の材質は、システムに応じて柔軟に選択されてもよく、例えば、当該誘電体は樹脂を含むが、これに限定されず、誘電体が樹脂である場合、当該誘電体はポリエチレン、ベンゼン、シクロブテン、ポリテフロン（またはテフロン）のうちの少なくとも１つを含むが、これらに限定されない。誘電体の誘電率も柔軟に選択することができ、回路基板本体１０の誘電率よりも小さいか、あるいは、現在のバイアホールのインピーダンスの需要を満たしていればよい。

本実施例において、導電層は囲んでホール１２を形成し、即ち、ホール１２のホール壁１１に用いられる導電材である。ホール壁１１を形成する具体的なプロセスも柔軟に選択することができ、例えば、様々な金属めっきをするプロセス（例えば電解めっきを含むが、これに限定されない）を含むがこれに限定されないプロセスによってホール壁１１を形成する。

本実施例においては、ホール１２の断面の形状は円形を含むが、これに限定されず、具体的な応用ニーズに応じて柔軟に設定することができ、例えば、ホール１２の断面を楕円形または他の需要を満たすことのできる形状に設定する場合がある。

本実施例では、ホール壁１１の少なくとも一部の領域と回路基板本体１０との間に、誘電体充填層１３が設けられている。いくつかの例（例えば、図３を参照）では、ホール壁１１全体と回路基板本体１０との間に、誘電体充填層１３が設けられている。また、図１および図２に示すように、ホール壁１１の一部の領域と回路基板本体１０との間だけに、誘電体充填層１３を設けてもよい。需要と具体的な実施プロセスによって、具体的にどのような設定方式を採用するかを柔軟に選択することができる。

例えば、図１を参照すれば分かるように、一例において、回路基板本体１０の多層構造は、前記バイアホール構造に対応するターゲット信号層１０１を含む。ホール１２の下端は、回路基板本体１０の厚さ方向に沿って回路基板本体１０内に延び、回路基板本体１０内の対応するターゲット信号層１０１まで延びている。ホール１２のホール壁１１の、対応するターゲット信号層内１０１に位置する部分の少なくとも一部がターゲット信号層１０１と直接接触し、即ち、ホール１２のホール壁１１の、ターゲット信号層内１０１の部分のうち、少なくとも一部とターゲット信号層１０１との間に誘電体充填層１３がなく、これにより対応するターゲット信号層１０１との間の電気的接続を実現する。図１に示す例では、ホール１２のホール壁１１は、対応するターゲット信号層１０１内の部分の全てと、対応するターゲット信号層１０１との間に誘電体充填層１３がなく、即ち、対応するターゲット信号層１０１に直接接触する。ホール１２のホール壁には、ターゲット信号層１０１以外の部分と回路基板本体１０との間に、誘電体充填層１３が設けられている。

さらに、例えば、一例では、図２に示すように、ホール１２のホール壁１１上の、対応するターゲット信号層１０１内に位置する部分の上部とターゲット信号層１０１との間に、誘電体充填層１３を設置し、ホール１２のホール壁１１には、対応するターゲット信号層１０１内に位置する部分の下部とターゲット信号層１０１との間に誘電体充填層１３がなく、また、ホール１２のホール壁１１の、対応するターゲット信号層１０１以外に位置する部分と回路基板本体１０との間に、誘電体充填層１３が設けられている。

図１および図２の例に示されている誘電体充填層１３の設定方法では、回路基板本体１０にホールをあけて誘電体充填層１３を設けた場合、あけようとするホールの孔径が一般のバイアホールのそれよりも大きいため、開孔時はターゲット信号層１０１まで伸びず、またはターゲット信号層１０１の一部だけまで伸びてターゲット信号層１０１を貫通せず、例えばターゲット信号層１０１内まで延びて、ターゲット信号層１０１内の対応するターゲット回路の上に位置し、ターゲット信号層１０１上の回路やパッドの破壊を回避することで、回路基板の信頼性を保証する。

本実施例では、ホール１２の上端は、ホール１２の下端と対向しており、ホール１２の上端は、回路基板本体１０の厚さと逆の、回路基板本体１０の上層方向または下層方向に沿って延びることができる。即ち、本実施例におけるバイアホールは、回路基板本体１０のトップ層（即ちＴＯＰ層）から回路基板本体内の対応するターゲット信号層に開設してもよく、回路基板本体１０のアンダー層（即ちＢＯＴ層）から回路基板本体１０内の対応するターゲット信号層に開設してもよい。例えば図４に示すように、回路基板本体１０のアンダー層（即ちＢＯＴ層）から回路基板本体１０内の対応するターゲット信号層に開設してもよく、ホール１２の上端は回路基板本体１０のアンダー層に位置している。

本実施例では、ホールの下端とは、回路基板本体１０にホールをあけたときに、回路基板本体１０内部に延びる一端を指し、ホールの上端とは当該下端と対向する他端を指すということを理解すべきである。例えば、一例では、回路基板本体１０のトップ層から下（即ち回路基板本体１０内部）にホールをあけた場合、得られたホールの下端は回路基板本体１０の内部の端に位置し、ホールの上端は回路基板本体１０のトップ層にある端に位置する。また、例えば、一例では、回路基板本体１０のアンダー層から上（即ち回路基板本体１０内部）にホールをあけた場合、得られたホールの下端は回路基板本体１０の内部の端に位置し、ホールの上端は回路基板本体１０のアンダー層にある端に位置する。

また、いくつかの例では、ホール１２の上端と下端は、回路基板本体１０内の、接続する必要がある２つの信号層の中にあってもよく、この２つの層の信号層のそれぞれの回線を接続するために用いられてもよいことが理解されるべきである。この２つの信号層は、いずれも回路基板本体１０の内部に位置する場合も、１つの層が回路本体１０の内部にあり、もう１つの層が回路基板本体１０のトップ層やアンダー層などにある場合もある。例えば、図５に示すように、２つの信号層が回路基板本体１０の内部にある場合には、回路基板本体１０の内部に本実施例が提供するバイアホール構造を形成することができ、図５に示すバイアホール構造を埋込み式バイアホールと呼ぶことができる。

本実施例において、回路基板本体１０に設ける必要があるバイアホール構造の個数および各バイアホール間の距離、サイズ関係は、具体的なシステムニーズに応じて柔軟に設定されてもよく、例えば、１つのバイアホール構造を設けてもよいし、具体的なニーズに応じて、２つ以上のバイアホール構造を設けてもよいし、例えば差動デバイスの応用シーンに用いる２つのバイアホール構造を設定してもよいし、３つ以上のバイアホール構造を設定して、対応するアプリケーションシーンのニーズに対応するようにしてもよい。また、本実施例では、回路基板本体１０に少なくとも２つのバイアホール構造が設けられている場合には、一部のバイアホール構造を本実施例で提供されたバイアホール構造とし、残りのバイアホールを他のバイアホール構造としてもよい。なお、本実施例においては、各バイアホールのアンチパッド構造は、各種のアンチパッド構造を採用することができ、本実施例においてはこれに対してはいかなる制限もしないことが理解されるべきである。よって、本実施例では、回路基板本体１０に形成された上記バイアホール構造は、片端信号のバイアホールに適用可能であり、差動信号のバイアホールにも適用可能である。また、使用されるバイアホールアプリケーションシーンには、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ、半田ボールアレイパッケージ）のバイアホール、圧着コネクタのバイアホール、交流結合容量ファンアウトバイアホール、チップの長方形のパッドファンアウトバイアホール、溶接コネクタのパッドファンアウトバイアホールなどが含まれているが、これらに限定されない。

また、本実施例で提供されるバイアホール構造は、スルーホールだけでなく、レーザブラインドビア、機械ブラインドビア、埋込み式のホール、ＰＯＦＶ（Ｐｌａｔｉｎｇ Ｏｖｅｒ Ｆｉｌｌｅｄ Ｖｉａ、皿のホール）などを含むが、これらに限定されないことが理解されるべきである。

また、本実施例は、バイアホール構造を有する回路基板を採用する必要のあるさまざまなデバイスであってもよく、デバイス本体と上記のような回路基板を備え、当該回路基板はデバイス本体上に設けられる。

本実施例によって提供されるバイアホール構造は、回路基板本体よりも誘電率が小さい誘電体をホールと回路基板本体の間に充填し、さらに、バイアホール周囲の誘電体の誘電率を減少させることにより、バイアホールの寄生容量を低減し、バイアホールのインピーダンスを改善し、伝送路のインピーダンスに近づけ、システムリンクのインピーダンス連続性を効果的に向上させている。また、本実施例で提供されたバイアホール構造は、他のバイアホールインピーダンスを向上させ、かつ結合可能な構造と組み合わせて使用されてもよく、バイアホールインピーダンスを増大させる効果を高めることができる。例えば、バイアホールのアンチパッドをある程度拡大したり、バイアホールの孔径をある程度減らすことができるが、これらに限定されない。

実施例２：
理解しやすくするために、本実施例では、１つのバイアホール構造の形成方法に関連して例示的に説明する。本実施例によって提供されるバイアホール構造の形成方法によって得られるのは、上記実施例に示したバイアホール構造に限定されるものではない。そのうち、１つのバイアホール構造の形成方法の例示的なプロセスは、図６を参照すれば分かるように以下のステップを含む。

多層構造の回路基板本体に第１ホールを形成するステップＳ６０１。

本ステップで回路基板本体に形成される第１ホールは、誘電率が回路基板本体よりも小さい誘電体を設定するためであり、これにより誘電体充填層を形成する。第１ホールの具体的な開孔の深さと孔径の大きさは柔軟に設定でき、第１ホールの具体的な開設方法は、様々な開孔方法が用いられ、例えば、穴をあけることにより実現することを含むが、これに限定されない。

第１ホール内に誘電体を充填するステップＳ６０２。

本ステップにおいて、第１ホールに誘電体を充填する方法は、例えば、射出成形、沈殿、押圧などのプロセスを用いて誘電体の充填を実現することを含むが、これらに限定されず、具体的な応用シーンに応じて柔軟に設定することもできる。

また、誘電体充填層と回路基板本体の各層が一体となって成形することをプロセスが支援する場合にも、このような一体成形プロセスを用いて、回路基板の対応する層の対応する領域に誘電体充填層を形成することができることを理解されたい。本実施例では、誘電体充填層は、誘電率が回路基板本体の誘電率よりも小さい１つの材質の誘電体から構成されてもよいし、回路基板本体の誘電率よりも誘電率が小さい複数の材質の誘電体から誘電体充填層構成されてもよい。例えば、誘電率が２．６、２．５、２．４以下の誘電体を採用し、また、例えば、当該誘電体は、樹脂を含むが、これに限定されない。

第１ホール内の誘電体領域内に誘電体を貫通する第２ホールを開設し、第２バイアホールを開設した誘電体を誘電体充填層に形成するステップＳ６０３。

本実施例では、第２ホールと第１ホールは同心ホールであってもよく、同心ホールでなくてもよい。また、第２ホールの開孔の深さは第１ホール以上であり、第２ホールの孔径は第１ホールの孔径より小さい。

第２ホールのホール壁に導電層を形成してバイアホール構造を取得し、そのうち、前記導電層は囲んでホールを形成し、前記導電層はホールのホール壁を構成するステップＳ６０４。

当該ステップにおける導電層および導電層に囲まれて形成されたホール（導電層が当該ホールのホール壁を構成する）は、本実施例におけるバイアホールを構成し、かつ当該導電層の形成プロセスも柔軟に選択可能である。当該導電層を通して、バイアホールを利用して接続することが必要な各信号層の対応する回線を接続することができる。

図６に示すバイアホール形成方法により得られたバイアホール構造は、バイアホールと回路基板本体との間に、回路基板本体よりも誘電率が小さい誘電体充填層を形成し、バイアホールの寄生容量を低減し、バイアホールのインピーダンスを向上させ、伝送路のインピーダンスに近づけ、システムリンクのインピーダンス連続性を効果的に向上させた。また、本実施例で提供されるバイアホール構造の形成方法は、さらに少なくとも以下の利点を備える。

回路基板（例えば、ＰＣＢを含むが、これに限らない）の設計と加工に有利である。関連する、バイアホール孔径を小さくすることによりバイアホールインピーダンスを向上させる方法には、ＰＣＢの径厚比が大きいほど、加工の難易度が高くなり、コストと歩留まりが保証されにくいという問題があるが、これに対し、本実施例は、バイアホール周囲の誘電体充填層の誘電率を低減する方法により、バイアホールインピーダンスを増加させており、バイアホール孔径を小さくすることでバイアホールインピーダンスを向上させる必要がなく、加工の難しさを大幅に低減し、加工コストを低減し、歩留まりを向上させた。

インピーダンスの連続性を向上させることに有利である。バイアホールの周囲の誘電率が減少し、これによりバイアホールの寄生容量が減少することで、バイアホールのインピーダンスが増加し、ターゲット回路のインピーダンスにより近づき、システムリンクのインピーダンス連続性が効果的に向上する。

上述したように、本実施例においては、第２ホールの開孔の深さは、第１ホール以上であってよい。例えば、１つの例では、第１ホールの下端は回路基板本体の厚さ方向に沿って回路基板本体に延び、回路基板本体内の対応するターゲット信号層の１つ上の層（もちろん、ターゲット信号層の上の他の層であってもよく、具体的には必要に応じて柔軟に設定してよい）に延びたり、ターゲット信号層内の対応するターゲット回路上まで伸びる。

第２ホールの下端は回路基板本体内に延び、ターゲット信号層まで伸びる。

理解しやすくするために、本実施例は、次の実施例において、１つの完成された製造プロセスに関連して例示的に説明する。

図７および図８を参照すると、回路基板本体１０はｎ層を有し、穴あけによって第１ホールまたは第２ホールを形成すると仮定する。ターゲット信号層１０１は、Ｌｍ２層上にあると仮定する。この例では、回路基板本体１０のトップ層ＴＯＰ層から第ｍ１（１＜ｍ１＜ｎ）層（即ち、Ｌｍ１層）まで１回目の穴あけをして第１ホール１４が得られ、第１ホール１４の直径はＤｓ１である。

図９および図１０を参照して、第１ホール１４に誘電体を設け、例えば、低誘電率の誘電体を採用して第１ホール１４を塞ぎ、ここで低誘電率とは、回路基板本体１０の誘電率よりも低い誘電率を指す。例えば、回路基板本体１０がガラス繊維材である場合には、誘電率がガラス繊維の誘電率より低い材質を誘電体充電層に採用し、例えば、樹脂を含むが、これに限定されない。

図１１および図１２を参照して、２回目の穴あけを行い、２回目の穴あけは第１ホールの内部に位置し、回路基板本体１０のトップ層ＴＯＰ層からｍ２（ｍ１＜ｍ２＜ｎ）層まで穴あけをして第２ホール１５を取得し、第２ホール１５の直径はＤｓ２であり、かつＤｓ２はＤｓ１より小さい。第１ホールに充填された誘電体は、第２ホール１５を通ったあと、誘電体充填層１３として形成される。

この例では、２回目の穴あけは第１のバイアホール内部に位置しており、第１ホールの中心から穴をあけて第１ホールと同心する第２ホール１５を得ることに限らず、任意の位置であってもよい。例えば、図１３および図１４を参照すると、第２ホール１５は、第１ホール１４内の任意の偏心位置に位置してもよい。

図１５および図１６を参照して、第２ホール１５内に電気めっき等のプロセスにより導電層１１が形成され、導電層１１は囲んでホール１２を形成する。

理解しやすくするために、本実施例は、以下のいくつかの具体的な応用シーンで、バイアホール構造の形成過程を例示して説明する。

シーン１：高速プレートコネクタ差動圧着ホール

多くのデバイスが高速コネクタを使用しているが、いくつかの応用例では、関連する設計は一般的に、圧着バイアホールのインピーダンスを８０〜８５オームの間に保証しており、１００オームのシステムにとって不連続であれば、リンクの不連続性を増加させる。特に４００Ｇなどの応用シーンに対しては、信号速度がより高く、信号エッジがより急峻であれば、バイアホールインピーダンスに対する要求がより高い。いくつかの例示的なタイプのコネクタに対して、差動バイアホールの穴あけの直径は０．４ｍｍ、アンチパッドの直径は１．２ｍｍであり、この応用シーンにおいてＰＣＢの層数は２４層であると仮定し、Ｍ６Ｇ板を採用し、誘電率は３．５であり、ターゲット信号層はＬ１０層である。この応用シーンのバイアホール構造の形成プロセスは、以下のことを含む。

ＴＯＰ層からＬ９層までの誘電体をｐｐ（ｐｒｅ−ｐｒｅｇｎａｎｔ、半硬化板）／ｃｏｒｅ（内芯板）／ｐｐの順に第一子板（即ち回路基板本体の一部）として圧着し、第一子板に１回目の穴あけを行い、穴あけ直径Ｄｓ１は１．０ｍｍであり、高速コネクタは差動信号を採用するので、第一子板の穴あけ数は２個であり、１．２ｍｍのホール中心距離を設定する。

第一子板の穴あけが終わったら、低誘電率誘電体（例えば、誘電率２．６の誘電体）を用いてホールを塞いで、誘電体充填層を得る。

ＢＯＴＴＯＭ層からＬ１２層までの誘電体をｐｐ／ｃｏｒｅ／ｐｐの順に圧着して第二子板にし、第二子板に一回穴をあけて、穴あけ直径Ｄｓ１＝１．０ｍｍ、穴あけ数は２個で、１．２ｍｍのホール中心距離を設定する。

第二子板の穴あけが終わったら、低誘電率誘電体（例えば、誘電率が２．６の誘電体）を用いてホールを塞いで、誘電体充填層を得る。

第一子板、Ｌ１０〜Ｌ１１層のコアプレートと第二子板を圧着した後、それぞれ前に得られたホール内の誘電体充填層領域の穴あけ中心を二次穴あけし、穴あけ直径Ｄｓ２＝０．４ｍｍとする。

次に二回目の穴あけから得られたホールに電気めっきをして対応するホールを得る。

本応用シーンでは、上記実施形態により、高速コネクタの差動バイアホールの周囲の誘電体の誘電率が３．５から２．６に低減され、差動バイアホールの寄生容量が効果的に低減され、差動バイアホールインピーダンスが向上し、システムリンクインピーダンスの連続性が改善される。

シーン２：高速板ＢＧＡの差動ファンアウトバイアホール

高速チップはＢＧＡパッケージ方式を採用することができ、ＢＧＡファンアウトのバイアホールのインピーダンス連続性はシステムリンクインピーダンスの連続性に影響する重要な要素である。

本応用シーンにおいて、回路基板本体の厚さは３ｍｍ、ＢＧＡ差動バイアホール穴明け直径０．２ｍｍ、回路基板本体の誘電体はＭ６Ｇ、誘電率は３．５で、ターゲット信号層はＬ１０層であり、この応用シーンの一種のバイアホール構造の形成過程は以下を含む。

ＴＯＰ層からＬ９層までの誘電体をｐｐ（ｐｒｅ−ｐｒｅｇｎａｎｔ、半硬化板）／ｃｏｒｅ（内芯板）／ｐｐの順に第一子板として圧着し、第一子板に１回目の穴あけを行い、穴あけの直径Ｄｓ１は０．７ｍｍであり、高速チップに差動信号を採用するため、穴あけの数は２つであり、ホール中心距離は１ｍｍであると仮定する。

第一子板の穴あけが終わったら、低誘電率誘電体（例えば、誘電率２．４の誘電体）でホールを塞いで誘電体充填層を得る。

ＢＯＴＴＯＭ層からＬ１２層までの誘電体をｐｐ／ｃｏｒｅ／ｐｐの順に圧着して第二子板にし、第二子板に一回穴をあけて、穴あけ直径Ｄｓ１＝０．７ｍｍ、穴あけ数は２個で、ホール中心距離を１ｍｍとする。

第二子板の穴あけが終わったら、低誘電率誘電体（例えば、誘電率２．４の誘電体）でホールを塞いで誘電体充填層を得る。

第一子板、Ｌ１０〜Ｌ１１層のコアプレートと第二子板を圧着した後、それぞれ前に得られたホール内の誘電体充填層領域の穴あけ中心を二回穴あけし、穴あけ直径Ｄｓ２＝０．２ｍｍとする。

次に２回目の穴あけから得られたホールに電気めっきをして対応するバイアホールを得る。

本応用シーンでは、上記実施の形態によりＢＧＡ差動バイアホール周囲の誘電体の誘電率を３．６から２．４に低減し、差動バイアホールの寄生容量を効果的に低減することで、差動バイアホールインピーダンスを向上させ、システムリンクインピーダンスの連続性を改善することができる。

シーン３：高密板レーザブラインドビア

高密板においては、内層配線空間を占有しないために、レーザブラインドビアを採用し、本実施例によって提供されたバイアホール構造を利用すれば、レーザブラインドビアの穴あけ性能を効果的に向上させることができる。例えば、回路基板本体の厚さは３ｍｍ、ＢＧＡ差動バイアホールの穴あけ直径０．２５ｍｍ、回路基板本体の誘電体は誘電体Ｍ４Ｓ、誘電率は３．６、信号はＴＯＰ層からＬ３層に切り替わると仮定して、この応用シーンのバイアホール構造の形成過程は以下を含む。

ＴＯＰ層からＬ３層までの誘電体をｐｐ／ｃｏｒｅの順に第一子板として圧着し、圧着した後に機械穴あけ（即ち、１回目の穴あけ）ができ、この回のドリルはＬ２層を貫通するがＬ３層は貫通しない。

第一子板の穴あけが終わったら、低誘電率誘電体（例えば誘電率が２．０の誘電体）を用いてホールを塞いで誘電体充填層を得る。

Ｌ４層からＢＯＴＴＯＭ層までの誘電体をｐｐ／ｃｏｒｅ／ｐｐの順に第２子板として圧着する。

第一子板と第二子板を二次圧着する。

誘電体充填層領域内でＴＯＰから下にレーザ穴あけ（即ち２回目の穴あけ）を行い、Ｌ３層を貫通してからレーザ穴あけによりホールを得て電気めっきして導電層のホール壁として形成した。

本応用シーンでは、上記実施形態による高密板レーザブラインドビア周囲の誘電体の誘電率を３．６から２．０に低減し、バイアホールの寄生容量を効果的に低減することで、バイアホールインピーダンスを向上させ、リンクインピーダンスの連続性を改善することができる。

本実施例で提供されるバイアホール構造は、上記の例のいくつかの応用シーンに適用されることに限定されないことを理解されたい。また、バイアホールインピーダンスを向上させ、結合可能な他の構造を組み合わせて使用することができ、例えば、バイアホールのアンチパッドを一定の程度拡大して穴をあけたり、バイアホールの孔径をある程度小さくして、さらにバイアホールインピーダンスを増大させ、伝送路のインピーダンスにより近づけて、システムリンクのインピーダンス連続性を効果的に向上させることができる。

ここから分かるように、当業者は、上記で開示された方法のすべてまたはいくつかのステップ、システム、デバイス内の機能モジュール／ユニットが、ソフトウェア（計算装置で実行可能なコンピュータプログラムコードで実現できる）、ファームウェア、ハードウェア、および適切な組み合わせとして実装され得ることを理解するだろう。ハードウェアの実施形態では、上述した機能モジュール／ユニット間の区分は、必ずしも物理的コンポーネントの区分に対応していない。例えば、１つの物理的コンポーネントは、複数の機能を有してもよく、または、１つの機能またはステップは、いくつかの物理的コンポーネントによって共同で実行されてもよい。いくつかの物理的コンポーネントまたはすべての物理的コンポーネントは、中央プロセッサ、デジタル信号プロセッサまたはマイクロプロセッサによって実行されるソフトウェアのようなプロセッサとして実装されてもよく、またはハードウェアとして実装されてもよく、または専用集積回路のような集積回路として実装されてもよい。

さらに、当業者にとって周知のように、通信メディアは、通常、コンピュータ可読命令、データ構造、コンピュータプログラムモジュール、または搬送波または他の伝送機構のような変調データ信号の他のデータを含み、任意の情報伝達媒体を含むことができる。したがって、本発明は、任意の特定のハードウェアとソフトウェアの組み合わせに限定されない。

以上の内容は、具体的な実施形態に関連して本発明の実施形態についてさらに詳細に説明したものであり、本発明の具体的な実施はこれらの説明に限定されているとは認められない。当業者にとっては、本発明の構想を逸脱することなく、いくつかの簡単な推論または代替を行うことができ、いずれも本発明の保護範囲に属するものと見なすべきである。

Claims (11)

1. 多層構造の回路基板本体（１０）と、前記回路基板本体（１０）に設けられたバイアホール構造を含み、
   前記バイアホール構造は、前記回路基板本体（１０）内に導電層により囲まれて形成されたホール（１２）を含み、前記導電層は前記ホール（１２）のホール壁（１１）を構成し、
   前記バイアホール構造は、誘電体充填層（１３）をさらに含み、少なくとも一部の前記ホール壁（１１）と前記回路基板本体（１０）との間に、前記誘電体充填層（１３）が設けられており、前記誘電体充填層（１３）の誘電率は、前記回路基板本体（１０）の誘電率よりも小さい、回路基板。
2. 前記回路基板本体（１０）の多層構造は、前記バイアホール構造に対応するターゲット信号層（１０１）を含み、前記ホール（１２）は、前記回路基板本体（１０）の下端である一端に位置し、前記ホール（１２）の下端は、前記回路基板本体（１０）の厚さ方向に沿って前記回路基板本体（１０）内に延伸し、前記回路基板本体（１０）内の対応するターゲット信号層（１０１）まで延伸し、前記ホール（１２）のホール壁（１１）の、対応するターゲット信号層（１０１）内に位置する部分の少なくとも一部が、前記ターゲット信号層（１０１）に直接接触する、
   請求項１に記載の回路基板。
3. 前記ホール（１２）のホール壁（１１）の、対応するターゲット信号層（１０１）以外に位置する部分と前記回路基板本体（１０）との間に前記誘電体充填層（１３）が設けられる、
   請求項２に記載の回路基板。
4. 前記ホール（１２）のホール壁（１１）の、対応するターゲット信号層（１０１）内に位置する部分の全てが、対応するターゲット信号層（１０１）に直接接触する、
   請求項２または３に記載の回路基板。
5. 前記ホール（１２）の上端は、前記回路基板の厚さ方向に沿って、前記回路基板本体（１０）のトップ層またはアンダー層に向かって延伸する、
   請求項２または３に記載の回路基板。
6. 前記回路基板（１０）には、少なくとも２つの前記バイアホール構造が設けられる、
   請求項１〜３のいずれか一項に記載の回路基板。
7. 前記誘電体充填層（１３）は、樹脂から作られる、
   請求項１〜３のいずれか一項に記載の回路基板。
8. デバイス本体および請求項１〜７のいずれか一項に記載の回路基板を備え、
   前記回路基板は前記デバイス本体上に設置されるデバイス。
9. 多層構造の回路基板本体（１０）に第１ホールを形成し、
   前記第１ホール内に誘電体を充填し、前記誘電体の誘電率は、前記回路基板本体（１０）の誘電率よりも小さく、
   前記第１ホール内の誘電体領域には、前記誘電体を貫通する第２ホールが設けられており、前記第２ホールの孔径は前記第１ホールの孔径より小さく、前記第２ホールの誘電体は、誘電体充填層（１３）となるよう設けられており、
   前記第２ホールのホール壁に導電層を形成することで、バイアホール構造を取得し、そのうち、前記導電層は囲んでホール（１２）を形成し、前記導電層は前記ホール（１２）のホール壁（１１）を構成する、
   バイアホール構造の形成方法。
10. 前記回路基板本体（１０）の多層構造は、前記バイアホール構造に対応するターゲット信号層（１０１）を含み、
    前記第１ホールの下端は、前記回路基板本体（１０）の厚さ方向に沿って前記回路基板本体（１０）内に延伸し、かつ前記回路基板本体（１０）内の対応するターゲット信号層（１０１）の１つ上上の層まで延伸するか、または前記ターゲット信号層（１０１）内に延伸し、かつ対応するターゲット回路上に位置し、
    前記第２ホールの下端は、前記回路基板本体（１０）内に延伸し、前記ターゲット信号層（１０１）まで延伸する、
    請求項８に記載のバイアホール構造の形成方法。
11. 前記誘電体は樹脂を含む、
    請求項８または９に記載のバイアホール構造の形成方法。

Images