TWI479973B - 多層配線基板之製造方法 - Google Patents
多層配線基板之製造方法 Download PDFInfo
- Publication number
- TWI479973B TWI479973B TW101104508A TW101104508A TWI479973B TW I479973 B TWI479973 B TW I479973B TW 101104508 A TW101104508 A TW 101104508A TW 101104508 A TW101104508 A TW 101104508A TW I479973 B TWI479973 B TW I479973B
- Authority
- TW
- Taiwan
- Prior art keywords
- core
- conductor
- insulating material
- layer
- substrate
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/15—Position of the PCB during processing
- H05K2203/1536—Temporarily stacked PCBs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/10—Methods of surface bonding and/or assembly therefor
- Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
- Y10T156/1056—Perforating lamina
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本發明係有關於具有在芯絕緣材料之表面及背面將複數層樹脂絕緣層及複數層導體層交互積層而多層化之構造之多層配線基板的製造方法。
使用作為電腦之微處理器等的半導體積體電路元件(IC晶片)近年來有越來越高速化、高功能化,並因此隨著端子數增加,端子間間距亦變窄的傾向。一般,在IC晶片的底面,多數個端子密集並配置成陣列狀,這種端子群對主基板側的端子群以倒裝片形態連接。其中,因為在IC晶片側的端子群與主基板側的端子群在端子間間距有很大的差距,所以難將IC晶片與主基板上直接連接。因此,一般採用製作將IC晶片搭載於IC晶片搭載用配線基板上而成的半導體封裝,並將該半導體封裝搭載於主基板上的手法。
作為構成此種封裝之IC晶片搭載用配線基板,在芯基板(芯絕緣材料)之表面及背面形成增建(build up)層的多層配線基板已實用化(例如參照專利文獻1)。在該多層配線基板中,作為芯基板,例如,使用使樹脂浸泡於補強纖維的樹脂基板(玻璃環氧樹脂基板等)。而且,利用該芯基板的剛性,在芯基板之表面及背面將樹脂絕緣層與導體層交互積層,藉此,形成增建層。即,在該多層配線基板中,芯基板發揮補強的功用,並形成為遠比增建層厚。具體而言,作為芯基板,確保有400μm以
上之厚度。又,在芯基板,貫穿形成用以使在表面及背面所形成之增建層間導通的貫穿孔導體。
可是,近年來,隨著半導體積體電路元件的高速化,所使用之信號頻率成為高頻帶。於是,在信號頻率高的情況下,貫穿芯基板的貫穿孔導體變長時,貫穿孔導體有助於作為大的電感。在此情況下,導致高頻信號之傳送損失或電路錯誤動作的發生,而妨礙高速化。為了解決該問題,進而研究使芯基板之厚度比以往更薄的多層配線基板。
專利文獻1 特開2010-153839號公報
可是,若芯基板變薄,在製造基板時則會無法充分確保芯基板的剛性。因此,在將增建層形成於芯基板上時,會發生配線基板的翹曲或變形。為了避免該翹曲或變形,另外需要支撐治具等之專用的製造設備,因而配線基板的製造費用會變高。
本發明係鑑於上述之課題而開發者,其目的在於提供一種能以低花費成本形成無變形或翹曲,且可靠性高的多層配線基板之多層配線基板的製造方法。
而,作為解決該課題的手段(手段1),有一種多層配線基板之製造方法,係具有在芯絕緣材料之表面及背面將複數層樹脂絕緣層及複數層導體層交互積層而多層化
的積層構造體之多層配線基板的製造方法,其特徵為包含:芯準備步驟,係準備由剛性比該樹脂絕緣層更大的絕緣材料所構成之板狀的芯絕緣材料;貫穿孔形成步驟,係形成在該芯絕緣材料之表面及背面所貫穿的貫穿孔;第1增建步驟,係準備板狀的基材,而且將該樹脂絕緣層與該導體層積層於該基材上;芯密接步驟,係使該芯絕緣材料與在該基材上所形成的該樹脂絕緣層及該導體層密接;第2增建步驟,係在該芯密接步驟之後,將該樹脂絕緣層與該導體層積層於該芯絕緣材料上;及基材除去步驟,係在該第2增建步驟之後,從由該芯絕緣材料、該樹脂絕緣層及該導體層積層而成的該積層構造體除去該基材。
因此,若依據在手段1所記載之發明,在與增建步驟不同之別的步驟的貫穿孔形成步驟中,將貫穿孔形成於芯絕緣材料。然後,在將樹脂絕緣層及導體層積層於基材上之第1增建步驟及第2增建步驟的步驟間進行芯密接步驟。在此情況下,因為即使使用比以往更薄的芯絕緣材料,亦在被基材確實支撐之狀態下將芯絕緣材料積層,所以可確實防止多層配線基板的變形或翹曲。又,在本發明的多層配線基板中,因為芯絕緣材料薄且貫穿孔變短,所以可防止高頻信號的傳送損失或電路錯誤動作的發生。進而,於本發明的製造方法中,因為可利用未具有芯絕緣材料之無芯配線基板的製造設備製造多層配線基板,所以不需要新的製造設備或治具等。又,藉由在基材之表面及背面的雙面,實施第1增建步驟、芯
密接步驟及第2增建步驟,而可分別形成積層構造體。因此,若依據本發明的製造方法,可同時形成2片多層配線基板,而可提高多層配線基板的生產效率。進而,因為在與增建步驟不同的別的步驟中將貫穿孔形成於芯絕緣材料,所以可提高製品產率比。
手段1之多層配線基板的製造方法進而亦可包含芯導體形成步驟,該步驟係在貫穿孔形成步驟之後且芯密接步驟之前,形成包含在貫穿孔內所設置之貫穿孔導體的芯導體部。又,在芯密接步驟中,亦可作成使已形成芯導體部之芯絕緣材料與在基材上所形成的樹脂絕緣層及導體層密接,而且使導體層與貫穿孔導體電性連接。
在手段1之多層配線基板的製造方法中,亦可包含芯積層步驟,該步驟係在芯導體形成步驟之後,將樹脂絕緣層與導體層積層於芯絕緣材料之表面及背面。而且,亦可作成藉由在芯積層步驟之後進行芯密接步驟,而使具有樹脂絕緣層與導體層的芯絕緣材料密接於在第1增建步驟所形成之樹脂絕緣層及導體層上。依此方式,亦可防止多層配線基板之變形或翹曲。
又,亦可將具有樹脂絕緣層與導體層的芯絕緣材料積層複數層來製造多層配線基板。藉由依此方式使用複數層芯絕緣材料,而可充分確保多層配線基板的強度。此外,為了確保多層配線基板的剛性,作為芯絕緣材料,厚度係100μm以上較佳。
作為在芯準備步驟所準備之芯絕緣材料,若考慮耗費性、加工性、絕緣性、機械性強度等,使用使玻璃織
布或玻璃不織布浸泡於樹脂而成的絕緣材料較佳。此外,作為芯絕緣材料,亦可使用陶瓷製或金屬製的絕緣材料。作為陶瓷製芯絕緣材料的具體例,例如有氧化鋁基板、氧化鈹基板、玻璃陶瓷基板、由結晶化玻璃等之低溫燒成材料所構成的絕緣材料等。作為金屬製芯絕緣材料的具體例,例如有銅基板或銅合金基板、由銅以外之金屬單體所構成之絕緣材料、由銅以外之金屬的合金所構成之絕緣材料等。
在芯導體形成步驟中,藉由對芯絕緣材料施加鑽孔加工或雷射加工,而可形成貫穿孔。尤其,藉由對芯絕緣材料施加鑽孔加工,可形成芯主面側及芯背面側之開口徑相等的貫穿孔。在此情況下,能以比較窄的間隔正確地形成貫穿孔,而可使與貫穿孔導體連接之導體層的配線圖案高密度化。
在芯密接步驟中,導體層與貫穿孔導體經由導電性黏接劑以電性連接較佳。在此情況下,可提高多層配線基板中之導體層與貫穿孔導體的連接可靠性。又,芯絕緣材料配置於積層構造體之中心層較佳。依此方式,可更確實地抑制多層配線基板的翹曲。
在增建步驟中,較佳為在樹脂絕緣層形成用以連接其表面側之導體層與背面側之導體層的通孔導體,且芯絕緣材料的貫穿孔導體與通孔導體之正上連接。
樹脂絕緣層係可在考慮絕緣性、耐熱性、耐濕性等因素下適當地選擇。作為各樹脂絕緣層之形成材料的適合例,可列舉環氧樹脂、苯酚樹脂、氨基甲酸乙酯樹脂、
矽樹脂、聚醯亞胺樹脂等之熱硬化性樹脂、聚碳酸酯樹脂、丙烯酸樹脂、聚乙縮醛樹脂、聚丙烯樹脂等之熱可塑性樹脂等。
以下,根據圖式詳細說明將本發明具體化之一實施形態。第1圖係表示本實施形態之多層配線基板10之示意構成的放大剖面圖。
如第1圖所示,本實施形態的多層配線基板10係IC晶片搭載用的配線基板,具有成為IC晶片搭載面的基板主面11與其相反側的基板背面12。具體而言,多層配線基板10具有薄板狀的芯絕緣材料13、在芯絕緣材料13之芯主面14(在第1圖為上面)上所形成的第1增建層31(積層構造體)、及在芯絕緣材料13之芯背面15(在第1圖為下面)上所形成的第2增建層32(積層構造體)。
在本實施形態,第1增建層31具有將由熱硬化性樹脂(環氧樹脂)所構成之2層的樹脂絕緣層21、22、與由銅所構成之導體層26交互積層的構造。第2增建層32亦與第1增建層31一樣,具有將由熱硬化性樹脂(環氧樹脂)所構成之2層的樹脂絕緣層23、24、與由銅所構成之導體層26交互積層的構造。構成各增建層31、32之樹脂絕緣層21~24的厚度係例如約35μm,導體層26之厚度係例如約15μm。
在多層配線基板10中,連接對象為IC晶片的複數個IC晶片連接端子41在第1增建層31的基板主面11側配置成陣列狀。另一方面,在第2增建層32的基板背
面12側,連接對象為主基板(motherboard)的複數個主基板連接端子42配置成陣列狀。這些主基板連接端子42係面積比基板主面11側之IC晶片連接端子41更大的連接端子。
在多層配線基板10中,芯絕緣材料13設置於成為構成各增建層31、32之複數層樹脂絕緣層21~24及複數層導體層26之各層之中心層的位置。芯絕緣材料13係厚度為400μm以下(具體而言,約200μm),並以剛性比樹脂絕緣層21~24更大的絕緣材料構成。具體而言,本實施形態的芯絕緣材料13係以例如使作為補強材料之玻璃纖維布含浸環氧樹脂而成的樹脂絕緣材料(玻璃環氧樹脂材料)而構成。
在芯絕緣材料13中之複數個地方形成在芯主面14及芯背面15(表面及背面)所貫穿的貫穿孔16。貫穿孔導體17(芯導體部)設置於貫穿孔16的內壁面,該貫穿孔導體17的內部例如被埋入環氧樹脂等的閉塞體18。在本實施形態中,貫穿孔16是芯主面14側及芯背面15側之開口徑相等的貫穿孔。又,貫穿孔導體17連接芯主面14側(第1增建層31側的導體層26)與芯背面15側(第2增建層32側的導體層26)而使其導通。此外,芯主面14側的導體層26與貫穿孔導體17經由導電性黏接劑19而電性連接。
又,在構成第1增建層31及第2增建層32的各樹脂絕緣層21~24,分別設置通孔33及填充通孔導體34,在各樹脂絕緣層21~24所形成之各通孔33及各通孔導體
34具有隨著從基板主面11側往基板背面12側而擴徑之錐狀的形狀。
在多層配線基板10中,利用在各樹脂絕緣層21~24所形成之各通孔導體34及在芯絕緣材料13所形成之各貫穿孔導體17,將各導體層26、IC晶片連接端子41及主基板連接端子42彼此電性連接。
該構成的多層配線基板10係例如按照以下的步驟所製作。
首先,準備由厚度為200μm且剛性比樹脂絕緣層21~24更大的樹脂絕緣材料(玻璃環氧樹脂材料)所構成之板狀的芯絕緣材料13(芯準備步驟)。
然後,如第2圖所示,對芯絕緣材料13實施鑽孔加工,在芯絕緣材料13形成在芯主面14及芯背面15之雙方開口的貫穿孔16(貫穿孔形成步驟)。接著,進行無電解銅電鍍,而形成覆蓋芯絕緣材料13之芯主面14及芯背面15或貫穿孔16之內面的全面電鍍層(省略圖示)。
然後,將抗電鍍劑形成用的乾薄膜積層於芯絕緣材料13的芯主面14及芯背面15後,對該乾薄膜進行曝光及顯像。結果,將在貫穿孔16的形成位置具有開口部之既定圖案的抗電鍍劑形成於芯主面14及芯背面15。進而,在形成抗電鍍劑之狀態下選擇性地進行電解銅電鍍,而於貫穿孔16的內壁面形成貫穿孔導體17(芯導體形成步驟)。接著,從芯主面14及芯背面15剝離抗電鍍劑後,進行蝕刻,而除去全面電鍍層(省略圖示)。又,以絕緣樹脂材料(環氧樹脂)填入貫穿孔導體17的空洞部,而形成閉塞體18(參照第3圖)。
其次,準備具有足夠強度的支撐基板50(玻璃環氧樹脂基板等)。然後,如第4圖所示,將由環氧樹脂所構成之片狀的絕緣樹脂基材黏貼於支撐基板50之表面上(在第4圖為上面及下面上),而形成基底樹脂絕緣層51,藉此,得到由支撐基板50及基底樹脂絕緣層51所構成之板狀的基材52。然後,如第5圖所示,將積層金屬片體54配置於基材52之基底樹脂絕緣層51的表面。在此,藉由將積層金屬片體54配置於基底樹脂絕緣層51上,而確保其密接性係在之後的製程中積層金屬片體54不會從基底樹脂絕緣層51剝離之程度。積層金屬片體54係使2片銅箔55、56在可剝離之狀態密接而成。具體而言,形成經由鍍金屬(例如鍍鉻、鍍鎳、鍍鈦、或前述者之複合電鍍)配置銅箔55、銅箔56的積層金屬片體54。
然後,如第6圖所示,以包住積層金屬片體54的方式配置片狀的樹脂絕緣層21,並黏貼樹脂絕緣層21。在此,樹脂絕緣層21係藉由與積層金屬片體54密接,而且在該積層金屬片體54的周圍區域與基底樹脂絕緣層51密接,而將積層金屬片體54密封。
然後,如第7圖所示,例如使用準分子雷射或UV雷射或CO2
雷射等,施加雷射加工,藉此,將通孔33形成於樹脂絕緣層21之既定位置。接著,進行使用過錳酸鉀溶液等的蝕刻液除去各通孔33內之污點的除污步驟。此外,作為除污步驟,除了使用蝕刻液的處理以外,亦可進行例如藉O2
電漿的電漿灰化處理。
在除污步驟之後,根據以往周知的手法進行無電解銅電鍍及電解銅電鍍,藉此,於各通孔33內通孔導體34形成。進而,利用以往周知的手法(例如半加成法)進行蝕刻,藉此,將導體層26的圖案形成於樹脂絕緣層21(參照第8圖)。
又,關於樹脂絕緣層22及導體層26,亦利用與上述之樹脂絕緣層21及導體層26一樣的手法形成,並積層於樹脂絕緣層21上。藉由進行這種第1增建步驟,而將樹脂絕緣層21、22與導體層26積層於積層金屬片體54的銅箔55上(參照第9圖)。
然後,進行芯密接步驟,使樹脂絕緣層21及導體層26上密接芯絕緣材料13(芯密接步驟)。此時,在芯絕緣材料13的芯主面14側,預先將導電性黏接劑19塗布成覆蓋貫穿孔16的開口部分,經由該導電性黏接劑19使導體層26與貫穿孔導體17電性連接(參照第10圖)。在此,貫穿孔導體17亦可與通孔導體34的正上連接,亦可錯開通孔導體34之正上方的位置而地連接。但,如本實施形態所示,在通孔導體34之正上或其附近的位置連接貫穿孔導體17較佳。又,亦可在使芯絕緣材料13完全硬化之狀態進行芯密接步驟,亦可在半硬化之狀態進行芯密接步驟。
進而,在芯絕緣材料13的芯背面15側,例如利用半加成法形成導體層26的圖案(參照第10圖)。此外,該導體層26亦可在芯密接步驟之前,預先形成於芯絕緣材料13的芯背面15。又,亦可在芯密接步驟之前,在
芯絕緣材料13的芯主面14亦預先形成導體層26的圖案,並經由導電性黏接劑19將該芯主面14的導體層26黏接於樹脂絕緣層21側的導體層26,藉此,使導體層26與貫穿孔導體17電性連接。
在芯密接步驟之後,如第11圖所示,關於樹脂絕緣層23、24及導體層26,以與樹脂絕緣層21、22及導體層26一樣的增建步驟(第2增建步驟)形成,並積層於芯絕緣材料13上。然後,將主基板連接端子42形成於最外層的樹脂絕緣層24上。利用以上的步驟,將由積層金屬片體54、樹脂絕緣層21~24、芯絕緣材料13及導體層26所積層的配線積層體60形成於基材52上(參照第11圖)。此外,在配線積層體60中位於積層金屬片體54上的區域是成為多層配線基板10之配線積層部30(增建層31、32)的部分。
然後,利用切割裝置(省略圖示)切割配線積層體60,除去配線積層部30的周圍區域。此時,如第11圖所示,在配線積層部30與位於比該配線積層部30更外周側之周圍部61的邊界(在第11圖以箭號所示的邊界),連基材52(支撐基板50及基底樹脂絕緣層51)一起切斷。利用該切斷,成為以樹脂絕緣層21所密封之積層金屬片體54的外緣部露出之狀態。即,藉由除去周圍部61,而失去基底樹脂絕緣層51與樹脂絕緣層21之密接部分。結果,成為配線積層部30與基材52僅經由積層金屬片體54而連結之狀態。
在此,如第12圖所示,藉由在積層金屬片體54中之一對銅箔55、56的界面剝離,而從配線積層部30除去基材52,使位於第1增建層31(樹脂絕緣層21)之表面上的銅箔55露出(基材除去步驟)。然後,以減法形成配線積層部30中之銅箔55的圖案。具體而言,在配線積層部30的上面及下面上,將乾薄膜積層後,對該乾薄膜進行曝光及顯像。因此,在第2增建層32之表面以覆蓋其整個面的方式形成抗蝕劑,同時在第1增建層31之表面形成與IC晶片連接端子41對應之既定圖案的抗蝕劑。在此狀態下,藉由對配線積層部30的銅箔55進行藉蝕刻的圖案形成,而將IC晶片連接端子41形成於樹脂絕緣層21上。然後,從各增建層31、32之表面將抗蝕劑剝離。經由以上的步驟,而製造第1圖的多層配線基板10。
因此,若依據本實施形態,可得到以下之效果。
(1)在本實施形態中,在與增建步驟不同的別的步驟之貫穿孔形成步驟中將貫穿孔16形成於芯絕緣材料13,而且在芯導體形成步驟中將包含貫穿孔導體17的芯導體部形成於芯絕緣材料13,然後,在將樹脂絕緣層21~24及導體層26積層於板狀之基材52上的第1增建及第2增建步驟的步驟之間進行芯密接步驟。結果,芯絕緣材料13與樹脂絕緣層22及導體層26密接,而導體層26與貫穿孔導體17電性連接。在此情況下,因為即使使用比以往更薄之400μm以下的芯絕緣材料13,亦在被基材52確實支撐之狀態下將芯絕緣材料13積層,
所以可確實防止多層配線基板10的變形或翹曲。又,在多層配線基板10,因為芯絕緣材料13薄且貫穿孔導體17變短,所以可防止高頻信號的傳送損失或電路誤錯動作的發生。
(2)在本實施形態的製造方法中,因為可利用未具有芯絕緣材料13之無芯配線基板的製造設備製造多層配線基板10,所以不需要新的製造設備或治具等。又,藉由在基材52之表面及背面的兩面,實施第1增建步驟、芯密接步驟及第2增建步驟,而可分別形成配線積層部30。因此,若依據本發明的製造方法,可同時形成2片多層配線基板10,而可提高多層配線基板10的生產效率。進而,因為在與增建步驟不同的別的步驟形成貫穿孔16或貫穿孔導體17,所以可提高製品良率。
(3)在本實施形態中,藉由對芯絕緣材料13施加鑽孔加工,可形成芯主面14側及芯背面15側之開口徑相等的貫穿孔16。在此情況下,能以比較窄的間隔正確地形成貫穿孔16,而可使與貫穿孔導體17連接之導體層26的配線圖案高密度化。
(4)在本實施形態的多層配線基板10中,導體層26與貫穿孔導體17經由導電性黏接劑19而電性連接。依此方式,可提高多層配線基板10中之導體層26與貫穿孔導體17的連接可靠性。
(5)在本實施形態的多層配線基板10中,因為芯絕緣材料13配置於成為構成各增建層31、32之複數層樹脂絕緣層21~24及複數層導體層26之各層的中心層的位置,所以可確實抑制多層配線基板10的翹曲。
此外,本發明之實施形態亦可如以下所示作變更。
在該實施形態中,作成在貫穿孔形成步驟將貫穿孔16形成於芯絕緣材料13,而且在芯導體形成步驟將貫穿孔導體17形成於芯絕緣材料13後,進行芯密接步驟,但是未限定如此。具體而言,在芯導體形成步驟之後進行芯積層步驟,如第13圖所示,將樹脂絕緣層22、23及導體層26積層於芯絕緣材料13的芯主面14及芯背面15。然後,在第1增建步驟所形成的樹脂絕緣層21及導體層26上,使具有樹脂絕緣層22、23及導體層26的芯絕緣材料13密接。進而,藉由進行第2增建步驟或基材除去步驟,而製造多層配線基板10。依此方式,亦可防止多層配線基板10的變形或翹曲。
在該實施形態中,在貫穿孔形成步驟之後且芯密接步驟之前,實施形成在貫穿孔16內所設置之貫穿孔導體17的芯導體形成步驟,但是未限定如此。例如,亦可作成除了在芯導體形成步驟形成貫穿孔導體17以外,還形成貫穿孔導體17以外之芯導體部(例如在芯絕緣材料13之芯主面14上或芯背面15上所配置的導體圖案或接線座等)。
在該實施形態中,在貫穿孔形成步驟之後且芯密接步驟之前實施芯導體形成步驟,但是亦可在相異的時序(例如在芯密接步驟之後且第2增建步驟之前)實施該步驟。列舉具體例,在基材上所形成之樹脂絕緣層22及導體層26,進行使未形成芯導體部之芯絕緣材料13密接的芯密接步驟。然後,亦可作成將貫穿孔導體17形成於
芯絕緣材料13所具有之貫穿孔16內,使其與該導體層26電性連接。
在該實施形態中表示實施芯導體形成步驟的例子,但是若無特別需要,亦可省略芯導體形成步驟。
在該實施形態中,示例了進行伴隨導體層26與貫穿孔導體17之電性連接的芯密接步驟,但是未限定如此。例如,亦可實施係僅使芯絕緣材料13與在基才上所形成之樹脂絕緣層22及導體層26密接,而無伴隨導體層26與貫穿孔導體17之電性連接的芯密接步驟。
該實施形態的多層配線基板10係具有一片芯絕緣材料13的配線基板,但是亦可作為具有複數片芯絕緣材料13的配線基板而具體化。例如,亦可藉由在增建步驟的途中實施2次以上的芯密接步驟,藉此,將具有樹脂絕緣層22、23及導體層26的芯絕緣材料13(參照第13圖)積層複數層,而製造多層配線基板10。藉由依此方式使用複數層芯絕緣材料13,而可充分確保多層配線基板10的強度。
在該實施形態中,對芯絕緣材料13實施鑽孔加工,而形成貫穿孔16,但是未限定如此。亦可利用雷射加工,形成貫穿孔16。
在該實施形態中,芯絕緣材料13的貫穿孔導體17係以鍍銅所形成,但是未限定如此。例如,亦可利用印刷法等將含金屬材料填充於貫穿孔16內,藉此,形成貫穿孔導體17。進而,亦可藉由將棒狀的金屬材料插入貫穿孔16內,而形成貫穿孔導體17。
在該實施形態中,從形成IC晶片連接端子41的基板主面11側將樹脂絕緣層21~24、芯絕緣材料13及導體層26積層,而製造多層配線基板10,但是未限定如此。亦可從形成主基板連接端子42的基板背面12側將樹脂絕緣層21~24、芯絕緣材料13及導體層26積層,而製造多層配線基板10。在此情況下,在複數層樹脂絕緣層21~24所形成之複數層導體層26係利用隨著從基板背面12側往基板主面11側而擴徑的通孔導體34相連接。
其次,以下列舉藉上述的實施形態所掌握的技術性構想。
(1)在手段1中,一種多層配線基板的製造方法,其特徵為:作成在該貫穿孔形成步驟中,藉由對該芯絕緣材料實施鑽孔加工,而形成表面側及背面側之開口徑相等的該貫穿孔。
(2)在手段1中,一種多層配線基板的製造方法,其特徵為:在該貫穿孔形成步驟之後,還包含將樹脂絕緣層及導體層積層於該芯絕緣材料之表面及背面的芯積層步驟,在該芯積層步驟之後進行該芯密接步驟,藉此,在該第1增建步驟所形成之樹脂絕緣層及導體層上,將具有該樹脂絕緣層及該導體層的該芯絕緣材料積層複數層。
(3)在手段1中,一種多層配線基板的製造方法,其特徵為:該芯絕緣材料配置於該積層構造體的中心層,
(4)在手段1中,一種多層配線基板的製造方法,其特徵為:在該樹脂絕緣層形成用以連接其表面側之導體層與背面側之導體層的通孔導體,該芯絕緣材料的貫穿孔導體與該通孔導體的正上連接。
(5)在手段1中,一種多層配線基板的製造方法,其特徵為:該板狀的芯絕緣材料係厚度為100μm以上。
10‧‧‧多層配線基板
11‧‧‧基板主面
13‧‧‧芯絕緣材料
14‧‧‧作為芯絕緣材料之表面的芯主面
15‧‧‧作為芯絕緣材料之表面的芯背面
16‧‧‧貫穿孔
17‧‧‧貫穿孔導體
19‧‧‧導電性黏接劑
21~24‧‧‧樹脂絕緣層
26‧‧‧導體層
30‧‧‧配線積層部
33‧‧‧通孔
34‧‧‧通孔導體
42‧‧‧主基板連接端子
50‧‧‧支撐基板
51‧‧‧基底樹脂絕緣層
52‧‧‧基材
54‧‧‧積層金屬片體
60‧‧‧配線積層體
61‧‧‧周圍部
第1圖係表示本實施形態之多層配線基板之示意構成的剖面圖。
第2圖係表示本實施形態之多層配線基板之製造方法的說明圖。
第3圖係表示本實施形態之多層配線基板之製造方法的說明圖。
第4圖係表示本實施形態之多層配線基板之製造方法的說明圖。
第5圖係表示本實施形態之多層配線基板之製造方法的說明圖。
第6圖係表示本實施形態之多層配線基板之製造方法的說明圖。
第7圖係表示本實施形態之多層配線基板之製造方法的說明圖。
第8圖係表示本實施形態之多層配線基板之製造方法的說明圖。
第9圖係表示本實施形態之多層配線基板之製造方法的說明圖。
第10圖係表示本實施形態之多層配線基板之製造方法的說明圖。
第11圖係表示本實施形態之多層配線基板之製造方法的說明圖。
第12圖係表示本實施形態之多層配線基板之製造方法的說明圖。
第13圖係表示別的實施形態之多層配線基板之製造方法的說明圖。
13‧‧‧芯絕緣材料
16‧‧‧貫穿孔
17‧‧‧貫穿孔導體
21~24‧‧‧樹脂絕緣層
26‧‧‧導體層
30‧‧‧配線積層部
33‧‧‧通孔
34‧‧‧通孔導體
42‧‧‧主基板連接端子
50‧‧‧支撐基板
51‧‧‧基底樹脂絕緣層
52‧‧‧基材
54‧‧‧積層金屬片體
60‧‧‧配線積層體
61‧‧‧周圍部
Claims (4)
- 一種多層配線基板之製造方法,係具有在芯絕緣材料之表面及背面將複數層樹脂絕緣層及複數層導體層交互積層而多層化的積層構造體之多層配線基板的製造方法,其特徵為包含:芯準備步驟,係準備由剛性比該樹脂絕緣層更大的絕緣材料所構成之板狀的芯絕緣材料;貫穿孔形成步驟,係形成在該芯絕緣材料之表面及背面所貫穿的貫穿孔;第1增建(build up)步驟,係準備板狀的基材,而且將該樹脂絕緣層與該導體層積層於該基材上;芯密接步驟,係使該芯絕緣材料與在該基材上所形成的該樹脂絕緣層及該導體層密接;第2增建(build up)步驟,係在該芯密接步驟之後,將該樹脂絕緣層與該導體層積層於該芯絕緣材料上;及基材除去步驟,係在該第2增建步驟之後,從將該芯絕緣材料、該樹脂絕緣層及該導體層積層而成的該積層構造體除去該基材;更包含芯積層步驟,該步驟係在該芯導體形成步驟之後,將樹脂絕緣層與導體層積層於該芯絕緣材料之表面及背面;藉由在該芯積層步驟之後進行該芯密接步驟,而使具有該樹脂絕緣層與該導體層的該芯絕緣材料密接 於在該第1增建步驟所形成之樹脂絕緣層及導體層上。
- 如申請專利範圍第1項之多層配線基板之製造方法,其中更包含芯導體形成步驟,該步驟係在該貫穿孔形成步驟之後且該芯密接步驟之前,形成包含設置在該貫穿孔內之貫穿孔導體的芯導體部;在該芯密接步驟中,使形成有該芯導體部之該芯絕緣材料與在該基材上所形成的該樹脂絕緣層及該導體層密接,而且使該導體層與該貫穿孔導體電性連接。
- 如申請專利範圍第2項之多層配線基板之製造方法,其中在該芯密接步驟中,該導體層與該貫穿孔導體係經由導電性黏接劑而電性連接。
- 如申請專利範圍第1至3項中任一項之多層配線基板的製造方法,其中在該芯準備步驟中,作為該芯絕緣材料,使用使玻璃織布或玻璃不織布含浸樹脂而成的絕緣材料。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011030286 | 2011-02-15 | ||
JP2011263275A JP5848110B2 (ja) | 2011-02-15 | 2011-12-01 | 多層配線基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201242469A TW201242469A (en) | 2012-10-16 |
TWI479973B true TWI479973B (zh) | 2015-04-01 |
Family
ID=46636001
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW101104508A TWI479973B (zh) | 2011-02-15 | 2012-02-13 | 多層配線基板之製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8580066B2 (zh) |
JP (1) | JP5848110B2 (zh) |
KR (1) | KR20120093776A (zh) |
CN (1) | CN102686053A (zh) |
TW (1) | TWI479973B (zh) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20130089497A (ko) * | 2012-02-02 | 2013-08-12 | 삼성전기주식회사 | 인쇄회로기판 제조용 캐리어와 그 제조 방법 |
JP2014045071A (ja) * | 2012-08-27 | 2014-03-13 | Ibiden Co Ltd | プリント配線板及びその製造方法 |
CN103442512A (zh) * | 2013-08-26 | 2013-12-11 | 昆山市华升电路板有限公司 | 多层绝缘金属基线路板 |
KR102172674B1 (ko) * | 2014-03-04 | 2020-11-02 | 엘지이노텍 주식회사 | 인쇄회로기판 및 이의 제조 방법 |
US9736939B2 (en) | 2014-09-19 | 2017-08-15 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board and method of manufacturing printed circuit board |
CN105722303B (zh) * | 2014-12-04 | 2019-01-25 | 中山台光电子材料有限公司 | 多层印刷电路板 |
CN104538320B (zh) * | 2014-12-31 | 2018-07-20 | 广州兴森快捷电路科技有限公司 | 无芯板制造方法 |
KR102194717B1 (ko) * | 2015-01-06 | 2020-12-23 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조 방법 |
TWI571994B (zh) * | 2015-06-30 | 2017-02-21 | 旭德科技股份有限公司 | 封裝基板及其製作方法 |
US9899239B2 (en) * | 2015-11-06 | 2018-02-20 | Apple Inc. | Carrier ultra thin substrate |
KR102462505B1 (ko) * | 2016-04-22 | 2022-11-02 | 삼성전자주식회사 | 인쇄회로기판 및 반도체 패키지 |
US10283445B2 (en) | 2016-10-26 | 2019-05-07 | Invensas Corporation | Bonding of laminates with electrical interconnects |
JP6879491B2 (ja) * | 2017-04-27 | 2021-06-02 | エルジー・ケム・リミテッド | 絶縁部材、絶縁部材の製造方法及び前記絶縁部材を含む円筒形電池の製造方法 |
JP7282073B2 (ja) * | 2018-03-02 | 2023-05-26 | 株式会社村田製作所 | 多層セラミック基板及び多層セラミック基板の製造方法 |
JP7001013B2 (ja) * | 2018-08-01 | 2022-01-19 | 株式会社村田製作所 | コイル部品、コイル部品の製造方法 |
WO2020121652A1 (ja) * | 2018-12-14 | 2020-06-18 | 三菱瓦斯化学株式会社 | 半導体素子搭載用パッケージ基板の製造方法 |
US10624213B1 (en) * | 2018-12-20 | 2020-04-14 | Intel Corporation | Asymmetric electronic substrate and method of manufacture |
DE102019108870A1 (de) * | 2019-04-04 | 2020-10-08 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Träger mit verkleinerter Durchkontaktierung |
CN111800945B (zh) * | 2020-06-24 | 2021-06-08 | 珠海越亚半导体股份有限公司 | 一种临时承载板及使用其制造无芯基板的方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070119619A1 (en) * | 2005-08-29 | 2007-05-31 | Shinko Electric Industries Co., Ltd. | Multilayered wiring board and method for fabricating the same |
JP2010153839A (ja) * | 2008-11-26 | 2010-07-08 | Kyocer Slc Technologies Corp | 配線基板の製造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1174641A (ja) * | 1997-08-29 | 1999-03-16 | Kyocera Corp | 多層配線基板 |
TW512653B (en) * | 1999-11-26 | 2002-12-01 | Ibiden Co Ltd | Multilayer circuit board and semiconductor device |
US20010035298A1 (en) * | 2000-05-26 | 2001-11-01 | Paruchuri Mohan R. | Circuit board and a method for making the same |
JP3760101B2 (ja) * | 2001-02-13 | 2006-03-29 | 富士通株式会社 | 多層プリント配線板およびその製造方法 |
CN1925148A (zh) * | 2005-08-29 | 2007-03-07 | 新光电气工业株式会社 | 多层配线基板及其制造方法 |
-
2011
- 2011-12-01 JP JP2011263275A patent/JP5848110B2/ja not_active Expired - Fee Related
-
2012
- 2012-02-13 US US13/372,088 patent/US8580066B2/en not_active Expired - Fee Related
- 2012-02-13 TW TW101104508A patent/TWI479973B/zh not_active IP Right Cessation
- 2012-02-14 KR KR1020120014639A patent/KR20120093776A/ko not_active Application Discontinuation
- 2012-02-15 CN CN2012100336780A patent/CN102686053A/zh active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070119619A1 (en) * | 2005-08-29 | 2007-05-31 | Shinko Electric Industries Co., Ltd. | Multilayered wiring board and method for fabricating the same |
JP2010153839A (ja) * | 2008-11-26 | 2010-07-08 | Kyocer Slc Technologies Corp | 配線基板の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20120093776A (ko) | 2012-08-23 |
TW201242469A (en) | 2012-10-16 |
JP5848110B2 (ja) | 2016-01-27 |
JP2012186442A (ja) | 2012-09-27 |
US20120205039A1 (en) | 2012-08-16 |
CN102686053A (zh) | 2012-09-19 |
US8580066B2 (en) | 2013-11-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI479973B (zh) | 多層配線基板之製造方法 | |
US10398038B2 (en) | Printed wiring board and method for manufacturing printed wiring board | |
TWI475940B (zh) | 多層配線基板之製造方法及多層配線基板 | |
TWI492688B (zh) | 多層配線基板的製造方法 | |
KR101329896B1 (ko) | 다층 배선기판 및 그 제조방법 | |
JP4332162B2 (ja) | 配線基板の製造方法 | |
TWI507107B (zh) | 多層配線基板之製造方法及多層配線基板 | |
TWI488558B (zh) | 多層配線基板之製造方法 | |
JP2011155251A (ja) | 多層配線基板 | |
JP2011138868A (ja) | 多層配線基板 | |
JP2012094662A (ja) | 多層配線基板の製造方法 | |
TW201513761A (zh) | 電路基板、電路基板的製造方法及電子機器 | |
JP4460013B2 (ja) | 配線基板の製造方法 | |
JP5302920B2 (ja) | 多層配線基板の製造方法 | |
TW201347639A (zh) | 多層配線基板之製造方法 | |
TW201206296A (en) | Multilayer wiring substrate and method of manufacturing the same | |
JP4503698B2 (ja) | 配線基板の製造方法 | |
TWI507109B (zh) | A supporting substrate for manufacturing a multilayer wiring board, and a method for manufacturing the multilayer wiring board | |
JP2005244124A (ja) | 配線基板の製造方法 | |
JP5409519B2 (ja) | 配線基板およびその製造方法 | |
JP5269757B2 (ja) | 多層配線基板 | |
JP2014116485A (ja) | 多層配線基板の製造方法 | |
TWI428070B (zh) | 具有內埋元件之電路板之製作方法 | |
JP2008159870A (ja) | 配線基板の製造方法 | |
JP2005063988A (ja) | 配線基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |