TWI507107B - 多層配線基板之製造方法及多層配線基板 - Google Patents

多層配線基板之製造方法及多層配線基板 Download PDF

Info

Publication number
TWI507107B
TWI507107B TW100104843A TW100104843A TWI507107B TW I507107 B TWI507107 B TW I507107B TW 100104843 A TW100104843 A TW 100104843A TW 100104843 A TW100104843 A TW 100104843A TW I507107 B TWI507107 B TW I507107B
Authority
TW
Taiwan
Prior art keywords
layer
main surface
metal
surface side
resin insulating
Prior art date
Application number
TW100104843A
Other languages
English (en)
Other versions
TW201206294A (en
Inventor
Shinnosuke Maeda
Tetsuo Suzuki
Satoshi Hirano
Original Assignee
Ngk Spark Plug Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ngk Spark Plug Co filed Critical Ngk Spark Plug Co
Publication of TW201206294A publication Critical patent/TW201206294A/zh
Application granted granted Critical
Publication of TWI507107B publication Critical patent/TWI507107B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322—Composite web or sheet
    • Y10T428/24331—Composite web or sheet including nonapertured component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322—Composite web or sheet
    • Y10T428/24331—Composite web or sheet including nonapertured component
    • Y10T428/24339—Keyed

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

多層配線基板之製造方法及多層配線基板
本發明係關於一種多層配線基板及其製造方法，該多層配線基板具有將相同的樹脂絕緣材料作為主體之複數個樹脂絕緣層及複數個導體層交替地積層而多層化的積層構造體，另一方面將增建層依序形成於兩面之所謂不具有核心基板作為製品。
作為電腦之微處理器等使用之半導體積體電路元件(IC晶片)，近年來已逐漸高速化、高功能化，隨此端子數增加，而有端子間間距亦變窄的趨勢。一般而言，於IC晶片之底面，多數個端子係密集配置成陣列狀，此種端子群係對母基板(mother board)側之端子群以覆晶(flip chip)之形態連接。然而，由於IC晶片側之端子群與母基板側之端子群，在端子間間距有大幅差異，因此難以將IC晶片直接地連接在母基板上。因此，通常係採用先製作將IC晶片搭載於IC晶片搭載用配線基板上所構成之半導體封裝，再將該半導體封裝搭載於母基板上的方法。
作為構成此種封裝之IC晶片搭載用配線基板，一種於核心基板之表面及背面形成有增建層的多層配線基板已實用化。在該多層配線基板中，作為核心基板，例如係使用將樹脂浸漬於補強纖維的樹脂基板(玻璃環氧基板等)。此外，利用該核心基板之剛性，將樹脂絕緣層與導體層交替地積層於核心基板之表面及背面，藉此而形成增建層。亦即，在該多層配線基板中，核心基板係具有補強之功用，且形成為厚度遠較增建層為厚。又，於核心基板，係貫通形成有用以謀求形成於表面及背面之增建層間之導通的配線(具體而言，通孔導體等)。
而，近年來，隨著半導體積體電路元件之高速化，所使用之信號頻率亦逐漸變成高頻頻帶。此種情況下，貫通核心基板之配線會助長較大之阻抗，導致高頻信號之傳輸損失或電路誤動作之發生，而成為高速化的妨礙。為了解決此問題，已提出將多層配線基板設置成不具有核心基板的基板(例如參照專利文獻一、二)。專利文獻一、二所記述之多層配線基板，由於係藉由省略較厚之核心基板而縮短了整體之配線長，因此可降低高頻信號之傳輸損失，而使半導體積體電路元件以高速動作。
專利文獻一所揭示之製造方法中，係於暫時基板之單面配置金屬箔，在該金屬箔之上形成將複數個導體層及複數個樹脂絕緣層交替地積層而成的增建層。然後，從暫時基板將金屬箔分離，而製得在金屬箔上形成有增建層的構造體。接著，利用蝕刻除去金屬箔，使增建層之最外層的表面(樹脂絕緣層之表面或複數個連接端子之表面)露出，藉此製造多層配線基板。
又，於專利文獻一，係揭示有一種將防焊阻劑形成於增建層之最外層的多層配線基板。此外，於防焊阻劑係形成有使IC晶片連接端子之表面露出的開口部。在專利文獻二所揭示之多層配線基板，亦於IC晶片之搭載面側的最外層設有防焊阻劑，於該防焊阻劑係形成有使IC晶片連接端子之上面露出的開口部。防焊阻劑係以賦予有光硬化性之樹脂絕緣材料之硬化物作為主體所形成，防焊阻劑之開口部係藉由以配置有既定遮罩之狀態進行曝光及顯影而形成。接著，在防焊阻劑之開口部內，於露出之IC晶片連接端子的上面，形成焊料凸塊(solder bump)，透過該焊料凸塊來搭載IC晶片。
[先前技術文獻] [專利文獻]
專利文獻一：日本特開2007-158174號公報
專利文獻二：日本特開2004-111544號公報
而，上述專利文獻一中，揭示有一種多層配線基板，其面積較大之連接端子(例如，連接於母基板之母基板連接端子)的表面，係以與最外層之樹脂絕緣層為一面的方式形成。該多層配線基板中，有應力會施加在母基板連接端子與樹脂絕緣層之邊界部分的情況。因此，如第25圖所示，會產生以母基板連接端子101與樹脂絕緣層102之邊界部分作為起點，於樹脂絕緣層102側發生裂痕103的問題。
作為此對策，若在多層配線基板以被覆母基板連接端子之表面側外周部的方式形成防焊阻劑時，可緩和施加在母基板連接端子與樹脂絕緣層之邊界部分的應力。然而，多層配線基板中，在將防焊阻劑形成於最外層的情況，由於該防焊阻劑與內層之各樹脂絕緣層其熱膨脹係數並不相同，因此會因它們之熱膨脹係數差而發生基板之翹曲。在此情形，由於另外需要用以抑制該翹曲之構成(例如，補強板等)，就結果而言多層配線基板之製造成本便會變高。
本發明係有鑑於上述課題而構成，其目的在於提供一種能製造可靠性高之多層配線基板的多層配線基板之製造方法。又，本發明之另一目的在於提供一種防止樹脂絕緣層中之裂痕的發生且可靠性高的多層配線基板。
其次，作為用以解決上述課題之手段(手段1)，係有一種多層配線基板之製造方法，該多層配線基板具有將以相同的樹脂絕緣材料為主體之複數個樹脂絕緣層及複數個導體層交替地積層而多層化的積層構造體，於該積層構造體之第1主面側，係配置有複數個第1主面側連接端子，於該積層構造體之第2主面側，係配置有複數個第2主面側連接端子，該複數個導體層係形成於該複數個樹脂絕緣層，藉由隨著朝向該第1主面側或該第2主面側而擴徑之導通導體連接，其特徵在於，包含：金屬導體部下層形成製程，係準備以可剝離之狀態積層配置金屬箔而成的基材，並且進行鍍銅以將構成金屬導體部之一部分的金屬導體部下層形成於該金屬箔上；樹脂絕緣層形成製程，係在該金屬導體部下層形成製程後，將以樹脂絕緣材料為主體之增建材積層於該金屬箔及該金屬導體部下層之上，以形成該第2主面側之最外層的樹脂絕緣層；金屬導體部下層露出製程，係使該金屬導體部下層之上端面從該第2主面側之最外層的樹脂絕緣層露出；異種金屬層形成製程，係在該金屬導體部下層露出製程後，於該金屬導體部下層之上端面及該第2主面側之最外層之樹脂絕緣層之上，形成由蝕刻率較銅還低之1種以上之金屬構成的異種金屬層；金屬導體部上層形成製程，係在該異種金屬層上，將面積較該上端面更大且構成該金屬導體部之一部分的金屬導體部上層，形成於對應該上端面的位置；增建製程，係在該金屬導體部上層形成製程後，藉由將由該增建材構成之複數個樹脂絕緣層及複數個導體層交替地積層而多層化以形成積層構造體；基材除去製程，係在該增建製程後除去該基材以使該金屬箔露出；以及連接端子形成製程，係藉由蝕刻除去露出之該金屬箔及該金屬導體部之至少一部分，以形成該複數個第2主面側連接端子。
因此，根據手段1所記述之發明，藉由形成在金屬箔上之金屬導體部下層、形成在金屬導體部下層之上端面的異種金屬層、以及透過異種金屬層形成在金屬導體部下層之上端面側的金屬導體部上層，形成後來成為第2主面側連接端子的金屬導體部。在該金屬導體部，由於異種金屬層係由蝕刻率較銅還低的金屬構成，因此有作為蝕刻停止層之功能。亦即，在連接端子形成製程可控制蝕刻，以逐漸地蝕刻除去金屬導體部下層之部分，且在異種金屬層之部分停止蝕刻除去。如此一來，由於可防止蝕刻除去超過所需以上的金屬導體部，因此可充分地確保樹脂絕緣層與第2主面側連接端子之密接性。又，藉由蝕刻除去金屬導體部下層，而於最外層之樹脂絕緣層形成開口部，面積較該開口部還大之金屬導體部上層殘留在樹脂絕緣層之內層側。於是，殘留在樹脂絕緣層之內層側之金屬導體部上層的部分即成為第2主面側連接端子。以此方式形成第2主面側連接端子時，端子外面之外周部即呈以最外層之樹脂絕緣層被覆的構造，而可充分地提高第2主面側連接端子之強度。又，可緩和施加在第2主面側連接端子與樹脂絕緣層之邊界部分的應力，而減少在樹脂絕緣層發生裂痕的風險。再者，由於最外層之樹脂絕緣層係以與內層側相同之增建材形成，因此最外層之樹脂絕緣層相較於以別的樹脂絕緣材料形成的情形，可減輕因在積層構造體之熱膨脹係數差所造成的影響。其結果，即可抑制多層配線基板之翹曲。
亦可在異種金屬層形成製程後且金屬導體部上層形成製程前，在對應金屬導體部下層之上端面的位置，將具有面積較上端面更大之開口部的防鍍阻劑形成在異種金屬層上；而且在金屬導體部上層形成製程後且增建製程前，進行除去防鍍阻劑之阻劑除去製程、以及蝕刻異種金屬層中之露出部位，而局部地除去異種金屬層的異種金屬層除去製程。如此一來，可在防鍍阻劑之開口部內確實地形成面積較金屬導體部下層之上端面還大的金屬導體部上層。又，由於在金屬導體部上層形成後除去防鍍阻劑或異種金屬層中露出部位，因此可在增建製程確實地形成積層構造體。
在連接端子形成製程中，亦可蝕刻除去露出之金屬箔及金屬導體部下層，於第2主面側之最外層的樹脂絕緣層形成複數個開口部，並且在複數個開口部內於露出之異種金屬層之上形成保護金屬層，藉此形成複數個第2主面側連接端子。如此，可藉由保護金屬層確實地保護第2主面側連接端子，而可提高多層配線基板之可靠性。
在連接端子形成製程中，亦可蝕刻除去露出之金屬箔及金屬導體部下層，於第2主面側之最外層的樹脂絕緣層形成複數個開口部，並且蝕刻除去在複數個開口部內露出之異種金屬層，在露出之金屬導體部上層之上形成保護金屬層，藉此形成複數個第2主面側連接端子。此時，由於除去異種金屬層，因此可在金屬導體部上層之上確實地形成保護金屬層。又，可藉由保護金屬層確實地保護第2主面側連接端子，而可提高多層配線基板之可靠性。
作為異種金屬層可舉由選自金、鎳、鉻、鈦、鈷、鈀、錫以及銀之至少1種金屬所構成的金屬層。又，作為金屬導體部上層，較佳為以銅層為主體形成，更佳為藉由電解銅鍍覆所形成之銅鍍覆層。
又，作為用以解決上述課題之另一手段(手段2)，係有一種多層配線基板，係具有將相同的樹脂絕緣材料為主體之複數個樹脂絕緣層及複數個導體層交替地積層而多層化的積層構造體，於該積層構造體之第1主面側，係配置複數個第1主面側連接端子，於該積層構造體之第2主面側，係配置複數個第2主面側連接端子，該複數個導體層係形成於該複數個樹脂絕緣層，藉由隨著朝向該第1主面側或該第2主面側而擴徑之導通導體連接，其特徵在於：在該積層構造體之該第2主面側，於處於露出狀態之最外層的樹脂絕緣層，係在該複數個第2主面側連接端子，形成使端子外面之一部分露出的複數個開口部；該複數個第2主面側連接端子係以銅層作為主體構成，該銅層中之該端子外面的外周部係藉由該最外層之樹脂絕緣層覆蓋；在該最外層之樹脂絕緣層之內側主面與該銅層中之至少該端子外面之外周部的界面，形成有由蝕刻率較銅還低之1種以上之金屬構成的異種金屬。
因此，根據上述手段2所記述之發明，交替地積層以相同的樹脂絕緣材料作為主體之複數個樹脂絕緣層及複數個導體層，而形成作為不含核心基板的無核心配線基板的多層配線基板。在該多層配線基板中，構成積層構造體之複數個樹脂絕緣層，係使用未賦予光硬化性之樹脂絕緣材料的硬化物形成。此時，最外層之樹脂絕緣層相較於以別的樹脂絕緣材料形成的情形，可減輕因在積層構造體之熱膨脹係數差所造成的影響。其結果，即可抑制多層配線基板之翹曲。再者，由於形成各連接端子之最外層的樹脂絕緣層，係以與內層之樹脂絕緣層相同之絕緣性優異的增建材形成，因此可縮小各連接端子之間隔，而使多層配線基板高度積體化成為可能。又，在積層構造體之第2主面側，於處於露出狀態之最外層的樹脂絕緣層，係形成有使複數個第2主面側連接端子中端子外面之一部分露出的複數個開口部。於是，第2主面側連接端子之端子外面的外周部係藉由最外層之樹脂絕緣層被覆。亦即，第2主面側連接端子之外周部係呈埋設於最外層之樹脂絕緣層的狀態。因此，可充分地提高第2主面側連接端子之強度。以此方式形成第2主面側連接端子時，即可緩和施加在連接端子與樹脂絕緣層之邊界部分的應力，以減少在樹脂絕緣層發生裂痕的風險。再者，在第2主面側連接端子，於最外層之樹脂絕緣層之內側主面與端子外面之外周部的界面，形成有由蝕刻率較銅還低之1種以上之金屬構成的異種金屬層。該異種金屬層由於蝕刻率係較銅還低，因此在藉由銅層之蝕刻形成開口部及第2主面側連接端子時，有作為蝕刻停止層之功能。因此，可防止蝕刻除去超過所需以上的構成第2主面側連接端子之銅層，而可充分地確保樹脂絕緣層與第2主面側連接端子之密接性。
第2主面側連接端子亦可設於連接母基板之主面側，或者設於該主面側之相反側，例如搭載IC晶片之主面側。
就樹脂絕緣層之形成材料的較佳例而言，可列舉環氧樹脂、酚樹脂、胺甲酸乙酯樹脂、矽氧樹脂、聚醯亞胺樹脂等之熱硬化性樹脂、聚碳酸酯樹脂、丙烯酸樹脂、聚縮醛樹脂、聚丙烯樹脂等之熱可塑性樹脂等。此外，亦可使用這些樹脂與玻璃纖維(玻璃織布或玻璃不織布)或與聚醯胺纖維等有機纖維之複合材料、或者使用將環氧樹脂等之熱硬化性樹脂浸漬於連續多孔質PTFE等之三維網目狀氟系樹脂基材的樹脂-樹脂複合材料等。
此外，本發明中，「以相同的樹脂絕緣材料為主體之複數個樹脂絕緣層」，係指即使在例如浸漬於熱硬化性樹脂之上述有機纖維等的添加物有所不同，只要構成主體之熱硬化性樹脂相同，即符合該具體例。
以下，根據圖式詳細地說明將本發明具體化成多層配線基板的一實施形態。第1圖係表示本實施形態之多層配線基板之概略構成的放大截面圖。又，第2圖係從上面側觀看之多層配線基板的俯視圖，第3圖則係從下面側觀看之多層配線基板的俯視圖。
如第1圖所示，多層配線基板10係形成為不含核心基板之無核心配線基板，且具有將以相同的樹脂絕緣材料作為主體之複數個樹脂絕緣層20,21,22,23,24與由銅構成之複數個導體層26交替地積層而多層化的配線積層部30(積層構造體)。各樹脂絕緣層20～24係使用未賦予光硬化性之樹脂絕緣材料，具體而言係以熱硬化性環氧樹脂之硬化物為主體的增建材(build-up material)形成。多層配線基板10中，於配線積層部30之上面31側(第1主面側)，係配置有複數個連接端子41,42(第1主面側連接端子)。
如第1圖及第2圖所示，本實施形態之多層配線基板10中，作為於配線積層部30之上面31側配置的複數個連接端子41,42，存在有連接對象為IC晶片之IC晶片連接端子41、以及連接對象為晶片電容器之電容器連接端子42。在配線積層部30之上面31側，複數個IC晶片連接端子41係在設置於基板中央部之晶片搭載區域43配置成陣列狀。又，電容器連接端子42係面積較IC晶片連接端子41還大之連接端子，配置於較晶片搭載區域43更靠外周側。
另一方面，如第1圖及第3圖所示，於配線積層部30之下面32側(第2主面側)，連接對象為母基板(mother board)之LGA(地柵陣列：land grid array)用的複數個連接端子45(作為第2主面側連接端子之母基板連接端子)係配置成陣列狀。這些母基板連接端子45係面積較上面31側之IC晶片連接端子41及電容器連接端子42更大的連接端子。
於樹脂絕緣層21,22,23,24,係分別設有導通孔33及填充導通導體34。各導通導體34皆具有於同一方向(第1圖中係隨著從下面側朝向上面側)擴徑的形狀，而將各導體層26、IC晶片連接端子41、電容器連接端子42、及母基板連接端子45彼此電氣連接。
在配線積層部30之上面31側，於處於露出狀態之最外層之樹脂絕緣層24，係形成有複數個開口部35,36，對應這些開口部35,36配置有IC晶片連接端子41及電容器連接端子42。具體而言，IC晶片連接端子41係以端子外面41a之高度較樹脂絕緣層24之表面還低的狀態配置於開口部35內，且端子外面41a之外周部係藉由最外層之樹脂絕緣層24被覆。亦即，IC晶片連接端子41係較開口部35還大，且端子外面41a之外周部係埋設於樹脂絕緣層24內。
又，電容器連接端子42係以端子外面42a之高度較樹脂絕緣層24之表面還低的狀態配置於開口部36內，且端子外面42a之外周部係藉由最外層之樹脂絕緣層24被覆。亦即，電容器連接端子42係較開口部36還大，且端子外面42a之外周部係埋設於樹脂絕緣層24內。IC晶片連接端子41及電容器連接端子42，係以銅層作為主體構成。再者，IC晶片連接端子41及電容器連接端子42，係具有以銅以外之鍍覆層46,47(具體而言，係鎳鍍覆層46a,47a及金鍍覆層46b,47b)僅覆蓋於開口部35,36內所露出銅層之上面的構造。
在配線積層部30之下面32側，於處於露出狀態之最外層的樹脂絕緣層20，係形成有複數個開口部37，對應這些複數個開口部37配置有母基板連接端子45。具體而言，母基板連接端子45係以端子外面45a之高度較樹脂絕緣層20之表面還低的狀態配置於開口部37內，且端子外面45a之外周部係藉由最外層之樹脂絕緣層20被覆。亦即，母基板連接端子45係較開口部37還大，且端子外面45a之外周部係埋設於樹脂絕緣層20內。又，母基板連接端子45其端子內面45c之邊緣45d變圓。
母基板連接端子45係以銅層作為主體構成，在位於面臨開口部37側之端子外面45a，係以覆蓋其整面之方式形成有異種金屬層48。異種金屬層48係由蝕刻率較銅還低之金屬(例如，鎳)構成。再者，在母基板連接端子45，係在開口部37內於露出之異種金屬層48之上，形成有作為保護金屬層之鍍覆層49(具體而言，係鎳鍍覆層49a及金鍍覆層49b)。本實施形態中，在開口部37內，於構成異種金屬層48之鎳鍍覆層之上係形成有構成鍍覆層49的鎳鍍覆層49a，且鎳鍍覆層之厚度係較端子外面45a之外周部還厚。開口部37內之異種金屬層48，係亦具有保護金屬層之功能。再者，在母基板連接端子45上，係透過未圖示之焊料連接母基板(mother board)。
上述構成之多層配線基板10，例如係以以下之步驟製作。
首先，準備具有充分之強度的支持基板(玻璃環氧基板等)，於該支持基板上增建樹脂絕緣層20～24及導體層26而形成配線積層部30。
予以詳述時，如第4圖所示，於支持基板50上，貼附由環氧樹脂構成之片狀絕緣樹脂基材而形成基底樹脂絕緣層51，藉此得到由支持基板50及基底樹脂絕緣層51所構成之基材52。接著，如第5圖所示，於基材52之基底樹脂絕緣層51的上面，配置積層金屬片體54(基材準備製程)。此處，藉由於基底樹脂絕緣層51上配置積層金屬片體54，在後續之製程確保積層金屬片體54不會從基底樹脂絕緣層51剝離之程度的密接性。積層金屬片體54係使2片銅箔55,56(一對金屬箔)以可剝離之狀態密接而成。具體而言，透過金屬鍍覆(例如，鍍鉻、鍍鎳、鍍鈦、或這些之複合鍍覆)，形成配置有銅箔55、銅箔56之積層金屬片體54。
在基材準備製程後，進行金屬導體部下層形成製程。具體而言，進行無電解銅鍍覆，以形成覆蓋積層金屬片體54或基材52之整面鍍覆層57(參照第6圖)。接著，在積層金屬片體54之上面，層合防鍍阻劑形成用之乾膜並對該乾膜進行曝光及顯影。其結果，即在對應母基板連接端子45之位置，形成具有開口部71a之既定圖案的防鍍阻劑71(參照第7圖)。接著，以形成有防鍍阻劑71之狀態選擇性地進行電解銅鍍覆，以將構成金屬導體部之一部分的金屬導體部下層58a形成於積層金屬片體54上之後，再將防鍍阻劑71剝離(參照第8圖)。又，為了提高與樹脂絕緣層20之密接性而進行金屬導體部下層58a表面之粗化(CZ處理)。
然後，如第9圖所示，在基材52上，以包覆形成有金屬導體部下層58a之積層金屬片體54的方式，配置片狀之樹脂絕緣層20，並貼附樹脂絕緣層20。(樹脂絕緣層形成製程)。此處，樹脂絕緣層20係與積層金屬片體54及金屬導體部下層58a密接，並且在積層金屬片體54之周圍區域與基底樹脂絕緣層51密接，藉此密封積層金屬片體54。
接著，如第10圖所示，例如藉由進行拋光硏磨，使金屬導體部下層58a之上端面從樹脂絕緣層20露出(金屬導體部下層露出製程)。然後，使用過錳酸鉀溶液等之蝕刻液，進行除去金屬導體部下層58a上之殘渣的除渣製程。除渣製程之後，如第11圖所示，進行無電解鎳鍍覆，以形成覆蓋樹脂絕緣層20或金屬導體部下層58a之上端面的異種金屬層48(異種金屬層形成製程)。
在異種金屬層形成製程後，進行金屬導體部上層形成製程。具體而言，在樹脂絕緣層20之上面，層合防鍍阻劑形成用之乾膜並對該乾膜進行曝光及顯影。其結果，如第12圖所示，在對應金屬導體部下層58a之上端面的位置，形成具有面積較其更大之開口部72a之既定圖案的防鍍阻劑72(阻劑形成製程)。接著，以形成有防鍍阻劑72之狀態選擇性地進行電解銅鍍覆，以將構成金屬導體部58之一部分的金屬導體部上層58b(參照第13圖)形成於開口部72a內之後，再將防鍍阻劑72剝離(阻劑除去製程)。
再者，進行蝕刻而在樹脂絕緣層20之表面局部地除去異種金屬層48之露出部位(異種金屬層除去製程)。藉由以上製程，形成由金屬導體部下層58a及金屬導體部上層58b所構成之金屬導體部58。
金屬導體部58形成後，為了提高與樹脂絕緣層21之密接性而進行金屬導體部58表面之粗化(CZ處理)(參照第14圖)。此時，金屬導體部58表面便受到粗化，並且金屬導體部58之邊緣變圓。然後，在形成有金屬導體部58之樹脂絕緣層20的上面，配置片狀之樹脂絕緣層21，並貼附樹脂絕緣層21。(參照第15圖)。
接著，如第16圖所示，例如藉由使用準分子雷射或UV雷射或CO2 雷射等，施以雷射加工而在樹脂絕緣層21之既定位置(金屬導體部58之上部的位置)形成導通孔33。接著，使用過錳酸鉀溶液等之蝕刻液進行除去各導通孔33內之殘渣的除渣製程。此外，就除渣製程而言，除了使用蝕刻液之處理以外，亦可進行例如由O2 電漿之電漿灰化的處理。
除渣製程之後，依照以往習知之方法進行無電解銅鍍覆及電解銅鍍覆，藉此於各導通孔33內形成導通導體34。進一步，利用以往習知之方法(例如半加法)進行蝕刻，藉此於樹脂絕緣層21上將導體層26形成圖案(參照第17圖)。
又，針對其他樹脂絕緣層22～24及導體層26，亦藉由與上述樹脂絕緣層21及導體層26同樣的方法形成，而陸續積層在樹脂絕緣層21上。接著，藉由對最外層之樹脂絕緣層24施以雷射孔加工而形成複數個開口部35,36(參照第18圖)。接著，以過錳酸鉀溶液或O2 電漿等進行除去各開口部35,36內之殘渣的除渣製程。
藉由上述增建製程，將積層有積層金屬片體54、樹脂絕緣層20～24、及導體層26的配線積層體60形成於基材52上。此外，如第18圖所示，在配線積層體60中，位於積層金屬片體54上之區域係成為多層配線基板10之配線積層部30的部分。又，在配線積層體60中，藉由複數個開口部35露出之導體層26的一部分，係成為IC晶片連接端子41，藉由複數個開口部36露出之導體層26的一部分，則成為電容器連接端子42。
增建製程後，藉由切割裝置(省略圖示)切斷配線積層體60，以除去配線積層部30之周圍區域(切斷製程)。此時，如第18圖所示，在配線積層部30與其周圍部64之邊界(第18圖中以箭頭表示之邊界)，與位於配線積層部30下方之基材52(支持基板50及基底樹脂絕緣層51)一起切斷。藉由該切斷，以樹脂絕緣層20密封之積層金屬片體54的外緣部即呈露出之狀態。亦即，藉由周圍部64之除去，而失去基底樹脂絕緣層51與樹脂絕緣層20之密接部分。其結果，配線積層部30與基材52便呈僅透過積層金屬片體54連結的狀態。
此處，如第19圖所示，在積層金屬片體54中一對銅箔55,56的界面藉由剝離，從配線積層部30除去基材52，而使位於配線積層部30(樹脂絕緣層20)之下面32上的銅箔55露出(基材除去製程)。
然後，在配線積層部30之下面32側，藉由蝕刻除去露出之銅箔55及金屬導體部58之一部分，而形成母基板連接端子45(連接端子形成製程)。具體而言，在配線積層部30之上面31上，層合防蝕刻阻劑形成用之乾膜並對該乾膜進行曝光及顯影，藉此形成覆蓋上面31之表面整體的防蝕刻阻劑。在此狀態，藉由對配線積層部30進行蝕刻，整體地除去銅箔55並且除去構成金屬導體部58之一部分的金屬導體部下層58a。其結果，即於樹脂絕緣層24形成開口部37。又，此時，由於形成在金屬導體部上層58b之表面的異種金屬層48係蝕刻率較銅還低，因此有作為蝕刻停止層之功能。因此，金屬導體部上層58b殘留在開口部37之內層側，該金屬導體部上層58b則成為母基板連接端子45(參照第20圖)。
然後，對IC晶片連接端子41之表面、電容器連接端子42之表面、以及母基板連接端子45之表面，依序實施無電解鎳鍍覆、無電解金鍍覆，藉此形成由鎳鍍覆層46a,47a,49a及金鍍覆層46b,47b,49b構成之鍍覆層46,47,49(鍍覆製程)。藉由經過以上之製程來製造第1圖之多層配線基板10。此外，本實施形態中，在連接端子形成製程後，於母基板連接端子45之表面殘留異種金屬層48(鎳鍍覆層)。在此種異種金屬層48具有充分之厚度的情況下，亦可省略無電解鎳鍍覆，而僅施加無電解金鍍覆，藉此形成鍍覆層49。
因此，根據本實施形態可獲得以下之效果。
(1)　本實施形態中，係藉由形成在積層金屬片體54之銅箔55上的金屬導體部下層58a、形成在金屬導體部下層58a之上端面的異種金屬層48、以及透過異種金屬層48形成在金屬導體部下層58a之上端面側的金屬導體部上層58b，形成後來成為母基板連接端子45的金屬導體部58。由於異種金屬層48係由蝕刻率較構成金屬導體部58之主體之銅層還低的金屬構成，因此有作為蝕刻停止層之功能。亦即，在連接端子形成製程可控制蝕刻，以逐漸地蝕刻除去金屬導體部下層58a之部分，且在異種金屬層48之部分停止蝕刻除去。如此一來，由於防止蝕刻除去超過所需以上的金屬導體部58，因此可充分地確保樹脂絕緣層20與母基板連接端子45之密接性。又，藉由蝕刻除去金屬導體部下層58a，而於最外層之樹脂絕緣層20形成開口部37，面積較該開口部37還大之金屬導體部上層58b殘留在樹脂絕緣層20之內層側。於是，殘留在樹脂絕緣層20之內層側之金屬導體部上層58b的部分即成為母基板連接端子45。以此方式形成母基板連接端子45時，端子外面45a之外周部即呈以最外層之樹脂絕緣層20被覆的構造，而可充分地提高母基板連接端子45之強度。又，可緩和施加在母基板連接端子45與樹脂絕緣層20,21之邊界部分的應力。再者，藉由邊界部分為非直線性而使各種藥液等不易透過邊界部分滲入至基板內部。以上之結果，可減少在樹脂絕緣層20,24發生裂痕的風險，相較於以往提升了多層配線基板10之可靠性。
(2)　本實施形態之多層配線基板10中，由於最外層之樹脂絕緣層20係以與內層側相同之增建材形成，因此相較於以別的樹脂絕緣材料形成最外層之樹脂絕緣層20的情形，可減輕因在配線積層部30之熱膨脹係數差所造成的影響。其結果，即可抑制多層配線基板10之翹曲。
(3)　本實施形態中，係在連接端子形成製程，蝕刻除去露出之銅箔55及金屬導體部下層58a，而於下面32側之最外層的樹脂絕緣層20形成複數個開口部37，並且在複數個開口部37內於露出之異種金屬層48之上，形成作為保護金屬層之鍍覆層49。以此方式形成母基板連接端子45時，即可藉由鍍覆層49確實地保護母基板連接端子45，以提高多層配線基板10之可靠性。
(4)　本實施形態之多層配線基板10中，母基板連接端子45之端子內面45c係邊緣45d變圓。如此一來，由於可避免在母基板連接端子45之邊緣部分的應力集中，因此可減少於樹脂絕緣層20發生裂痕的風險，相較於以往可提升多層配線基板10之可靠性。
(5)　本實施形態之多層配線基板10中，在配線積層部30之上面31側，存在有連接對象為IC晶片之IC晶片連接端子41及連接對象為晶片電容器且面積較IC晶片連接端子41還大之電容器連接端子42的兩種，作為複數個第1主面側連接端子。此時，可將IC晶片確實地連接於面積較小之IC晶片連接端子41，並且可將晶片電容器確實地連接於面積較大之電容器連接端子42。又，在配線積層部30之下面32側，由於存在有面積較上面31側之各連接端子41,42更大的母基板連接端子45，因此可將其連接端子45確實地連接於母基板。
(6)　本實施形態中，由於先將待成為母基板連接端子45之金屬導體部58形成圖案後，再積層配線積層部30中之內層的導體層26，因此可防止母基板連接端子45與內層導體層26的位置偏移。再者，由於在基材除去製程後無需進行母基板連接端子45之圖案形成，因此可比較容易地製造多層配線基板10。
此外，本發明之實施形態亦可變更成以下方式。
‧上述實施形態中，雖藉由進行無電解鎳鍍覆形成異種金屬層48，不過並非限制於此。作為異種金屬層48，亦可使用鎳以外之金屬，例如金、鉻、鈦、以及鈷等之金屬形成。又，亦能以鍍覆以外之方法，例如濺鍍等來形成異種金屬層48。具體而言，在例如以鉻之濺鍍形成異種金屬層48的情況，在連接端子形成製程中，亦可使用專用蝕刻液除去在開口部37內露出之異種金屬層48(參照第21圖)。然後，如第22圖所示，對在開口部37內露出之母基板連接端子45之銅層的表面，依序實施無電解鎳鍍覆、無電解金鍍覆，藉此形成鍍覆層49而製造多層配線基板10A。在此多層配線基板10A，亦於最外層之樹脂絕緣層20之內側主面20a與母基板連接端子45之銅層中之端子外面45a之外周部的邊界，形成有異種金屬層48。作為異種金屬層48之鉻其與樹脂之密接性係較銅還高。因此，使異種金屬層48介於端子外面45a之外周部與樹脂絕緣層20之間存在，藉此增加密封性，以使各種藥液等不易透過邊界部分滲入至基板內部。又，由於可在母基板連接端子45之銅層的表面確實地形成鍍覆層49，因此可提升多層配線基板10A之可靠性。
‧上述各實施形態之多層配線基板10,10A中，作為第1主面側連接端子之IC晶片連接端子41與電容器連接端子42雖以最外層之樹脂絕緣層24被覆，且形成由相同高度構成的各連接端子41,42，不過並非限制於此。例如，如第23圖所示之多層配線基板10B般，亦能以較最外層之樹脂絕緣層24還高的方式來形成電容器連接端子42。此外，在多層配線基板10B，電容器連接端子42係具有以鍍覆層47覆蓋上面及側面的構造。又，如第24圖所示之多層配線基板10C般，亦能以較最外層之樹脂絕緣層24還高的方式來形成IC晶片連接端子41。該多層配線基板10C中，IC晶片連接端子41係具有以鍍覆層46覆蓋上面及側面的構造。如第23圖及第24圖之多層配線基板10B,10C所示般，藉由使IC晶片連接端子41及電容器連接端子42之高度不同，可將種類不同之零件(IC晶片或晶片電容器)確實地連接於各連接端子41,42。
‧上述實施形態中，雖在金屬導體部下層露出製程中，藉由進行拋光硏磨使金屬導體部下層58a之上端面從樹脂絕緣層20露出，不過並非限制於此。亦可藉由進行拋光硏磨以外之表面硏磨或使用雷射或電漿之加工，使金屬導體部下層58a之上端面從樹脂絕緣層20露出。
‧上述實施形態中，形成於複數個樹脂絕緣層21～24之複數個導體層26，雖藉由隨著從下面32側朝向上面31側而擴徑之導通導體34來彼此連接，不過並非限制於此。形成於複數個樹脂絕緣層21～24之導通導體34，只要是擴徑於同一方向之形狀即可，亦可藉由隨著從上面31側朝向下面32側而擴徑之導通導體，將複數個導體層26彼此連接。
‧上述各實施形態中，被覆各連接端子41,42,45之鍍覆層46,47,49，雖為鎳-金鍍覆層，不過只要是銅以外之鍍覆層即可，例如亦可變更為鎳-鈀-金鍍覆層等之其他鍍覆層。
10,10A～10C．．．多層配線基板
20～24．．．樹脂絕緣層
20a．．．內側主面
26．．．導體層
30．．．作為積層構造體之配線積層部
31．．．作為第1主面之上面
32．．．作為第2主面之下面
33．．．導通孔
34．．．導通導體
35,36．．．作為第1開口部之開口部
37．．．作為第2開口部之開口部
41．．．作為第1主面側連接端子之IC晶片連接端子
41a,42a．．．端子外面
42．．．作為第1主面側連接端子之電容器連接端子
43．．．晶片搭載區域
45．．．作為第2主面側連接端子之母基板連接端子
45a．．．端子外面
45c．．．端子內面
45d．．．邊緣
46,47,49．．．鍍覆層
46a,47a,49a．．．鎳鍍覆層
46b,47b,49b．．．金鍍覆層
48．．．異種金屬層
49．．．作為保護金屬層之鍍覆層
50．．．支持基板
51．．．基底樹脂絕緣層
52．．．基材
54．．．積層金屬片體
55,56．．．作為金屬箔之銅箔
57．．．整面鍍覆層
58．．．金屬導體部
58a．．．金屬導體部下層
58b．．．金屬導體部上層
60．．．配線積層體
64．．．周圍部
71．．．防鍍阻劑
71a．．．開口部
72．．．防鍍阻劑
72a．．．開口部
101．．．母基板連接端子
102．．．樹脂絕緣層
103．．．裂痕
第1圖係表示一實施形態中之多層配線基板之概略構成的截面圖。
第2圖係表示多層配線基板之概略構成的俯視圖。
第3圖係表示多層配線基板之概略構成的俯視圖。
第4圖係表示多層配線基板之製造方法的說明圖。
第5圖係表示多層配線基板之製造方法的說明圖。
第6圖係表示多層配線基板之製造方法的說明圖。
第7圖係表示多層配線基板之製造方法的說明圖。
第8圖係表示多層配線基板之製造方法的說明圖。
第9圖係表示多層配線基板之製造方法的說明圖。
第10圖係表示多層配線基板之製造方法的說明圖。
第11圖係表示多層配線基板之製造方法的說明圖。
第12圖係表示多層配線基板之製造方法的說明圖。
第13圖係表示多層配線基板之製造方法的說明圖。
第14圖係表示多層配線基板之製造方法的說明圖。
第15圖係表示多層配線基板之製造方法的說明圖。
第16圖係表示多層配線基板之製造方法的說明圖。
第17圖係表示多層配線基板之製造方法的說明圖。
第18圖係表示多層配線基板之製造方法的說明圖。
第19圖係表示多層配線基板之製造方法的說明圖。
第20圖係表示多層配線基板之製造方法的說明圖。
第21圖係表示多層配線基板之製造方法的說明圖。
第22圖係表示另一實施形態中之多層配線基板之概略構成的截面圖。
第23圖係表示另一實施形態中之多層配線基板之概略構成的截面圖。
第24圖係表示另一實施形態中之多層配線基板之概略構成的截面圖。
第25圖係表示習知之多層配線基板的放大截面圖。
10．．．多層配線基板
20～24．．．樹脂絕緣層
20a．．．內側主面
26．．．導體層
30．．．作為積層構造體之配線積層部
31．．．作為第1主面之上面
32．．．作為第2主面之下面
33．．．導通孔
34．．．導通導體
35,36．．．作為第1開口部之開口部
37．．．作為第2開口部之開口部
41．．．作為第1主面側連接端子之IC晶片連接端子
41a,42a．．．端子外面
42．．．作為被動零件連接端子之電容器連接端子
45．．．作為第2主面側連接端子之母基板連接端子
45a．．．端子外面
45c．．．端子內面
45d．．．邊緣
46,47,49．．．鍍覆層
48．．．異種金屬層
46a,47a,49a．．．鎳鍍覆層
46b,47b,49b．．．金鍍覆層

Claims (12)

  1. 一種多層配線基板之製造方法，該多層配線基板具有將以相同的樹脂絕緣材料為主體之複數個樹脂絕緣層及複數個導體層交替地積層而多層化的積層構造體，於該積層構造體之第1主面側，係配置有複數個第1主面側連接端子，於該積層構造體之第2主面側，係配置有複數個第2主面側連接端子，該複數個導體層係形成於該複數個樹脂絕緣層，藉由隨著朝向該第1主面側或該第2主面側而擴徑之導通導體連接，其特徵在於，包含：金屬導體部下層形成製程，係準備以可剝離之狀態積層配置金屬箔而成的基材，並且進行鍍銅以將構成金屬導體部之一部分的金屬導體部下層形成於該金屬箔上；樹脂絕緣層形成製程，係在該金屬導體部下層形成製程後，將以樹脂絕緣材料為主體之增建材積層於該金屬箔及該金屬導體部下層之上，以形成該第2主面側之最外層的樹脂絕緣層；金屬導體部下層露出製程，係使該金屬導體部下層之上端面從該第2主面側之最外層的樹脂絕緣層露出；異種金屬層形成製程，係在該金屬導體部下層露出製程後，於該金屬導體部下層之上端面及該第2主面側之最外層之樹脂絕緣層之上，形成由蝕刻率較銅還低之1種以上之金屬構成的異種金屬層；金屬導體部上層形成製程，係在該異種金屬層上， 將面積較該上端面更大且構成該金屬導體部之一部分的金屬導體部上層，形成於對應該上端面的位置；增建製程，係在該金屬導體部上層形成製程後，藉由將由該增建材構成之複數個樹脂絕緣層及複數個導體層交替地積層而多層化以形成積層構造體；基材除去製程，係在該增建製程後除去該基材以使該金屬箔露出；以及連接端子形成製程，係藉由蝕刻除去露出之該金屬箔及該金屬導體部之至少一部分，以形成該複數個第2主面側連接端子。
  2. 如申請專利範圍第1項之多層配線基板之製造方法，其中在該異種金屬層形成製程後且該金屬導體部上層形成製程前，在對應該上端面之位置進行將具有面積較該上端面更大之開口部的防鍍阻劑形成在該異種金屬層上的阻劑形成製程；在該金屬導體部上層形成製程後且增建製程前，進行除去該防鍍阻劑之阻劑除去製程、以及蝕刻該異種金屬層中之露出部位，以局部地除去該異種金屬層的異種金屬層除去製程。
  3. 如申請專利範圍第1項之多層配線基板之製造方法，其中在該連接端子形成製程中，蝕刻除去露出之該金屬箔及該金屬導體部下層，於該第2主面側之最外層的樹脂絕緣層形成複數個開口部，並且在該複數個開口部內於露出之該異種金屬層之 上形成保護金屬層，藉此形成該複數個第2主面側連接端子。
  4. 如申請專利範圍第2項之多層配線基板之製造方法，其中在該連接端子形成製程中，蝕刻除去露出之該金屬箔及該金屬導體部下層，於該第2主面側之最外層的樹脂絕緣層形成複數個開口部，並且在該複數個開口部內於露出之該異種金屬層之上形成保護金屬層，藉此形成該複數個第2主面側連接端子。
  5. 如申請專利範圍第1項之多層配線基板之製造方法，其中在該連接端子形成製程中，蝕刻除去露出之該金屬箔及該金屬導體部下層，於該第2主面側之最外層的樹脂絕緣層，形成複數個開口部，並且蝕刻除去在該複數個開口部內露出之該異種金屬層，在露出之該金屬導體部上層之上形成保護金屬層，藉此形成該複數個第2主面側連接端子。
  6. 如申請專利範圍第2項之多層配線基板之製造方法，其中在該連接端子形成製程中，蝕刻除去露出之該金屬箔及該金屬導體部下層，於該第2主面側之最外層的樹脂絕緣層，形成複數個開口部，並且蝕刻除去在該複數個開口部內露出之該異種金屬層，在露出之該金屬導體部上層之上形成保護金屬層，藉此形成該複數個第2主面側連接端子。
  7. 如申請專利範圍第1至6項中任一項之多層配線基板之製造方法，其中該異種金屬層係由選自金、鎳、鉻、鈦、鈷、鈀、錫、以及銀之至少1種金屬所構成。
  8. 一種多層配線基板，係具有將以相同的樹脂絕緣材料為主體之複數個樹脂絕緣層及複數個導體層交替地積層而多層化的積層構造體，於該積層構造體之第1主面側，係配置有複數個第1主面側連接端子，於該積層構造體之第2主面側，係配置有複數個第2主面側連接端子，該複數個導體層係形成於該複數個樹脂絕緣層，藉由隨著朝向該第1主面側或該第2主面側而擴徑之導通導體連接，其特徵在於：在該積層構造體之該第2主面側，於處於露出狀態之最外層的樹脂絕緣層，係在該複數個第2主面側連接端子，形成有使端子外面之一部分露出的複數個開口部，該複數個第2主面側連接端子係以銅層作為主體構成，該銅層中之該端子外面的外周部係藉由該最外層之樹脂絕緣層覆蓋；在該最外層之樹脂絕緣層之內側主面與該銅層中之至少該端子外面之外周部的界面，形成有由蝕刻率較銅還低之1種以上之金屬構成的異種金屬層。
  9. 如申請專利範圍第8項之多層配線基板，其中該異種金屬層係由金、鎳、鉻、鈷、鈀、錫、銀當中1種以上的金屬所構成。
  10. 如申請專利範圍第8項之多層配線基板，其中在該第1主面側連接端子、該第2主面側連接端子的從該樹脂絕緣層露出的表面形成鎳-鈀-金鍍覆層。
  11. 如申請專利範圍第8項之多層配線基板，其中配置在該樹脂絕緣層的複數個朝向該第1主面側或該第2主面側擴徑的該導通導體，係朝向相同的方向擴徑。
  12. 如申請專利範圍第8項之多層配線基板，其中該第2主面側連接端子的外周部係埋入與最外側的樹脂絕緣層相接的樹脂絕緣層。
TW100104843A 2010-02-16 2011-02-15 多層配線基板之製造方法及多層配線基板 TWI507107B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010031865A JP5436259B2 (ja) 2010-02-16 2010-02-16 多層配線基板の製造方法及び多層配線基板

Publications (2)

Publication Number Publication Date
TW201206294A TW201206294A (en) 2012-02-01
TWI507107B true TWI507107B (zh) 2015-11-01

Family

ID=44369833

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100104843A TWI507107B (zh) 2010-02-16 2011-02-15 多層配線基板之製造方法及多層配線基板

Country Status (5)

Country Link
US (1) US8859077B2 (zh)
JP (1) JP5436259B2 (zh)
KR (1) KR101215246B1 (zh)
CN (1) CN102164464B (zh)
TW (1) TWI507107B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5566720B2 (ja) * 2010-02-16 2014-08-06 日本特殊陶業株式会社 多層配線基板及びその製造方法
JP2014086651A (ja) * 2012-10-26 2014-05-12 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
CN104219867A (zh) * 2013-05-31 2014-12-17 宏启胜精密电子(秦皇岛)有限公司 电路板及其制作方法
JP6266907B2 (ja) * 2013-07-03 2018-01-24 新光電気工業株式会社 配線基板及び配線基板の製造方法
CN103547079B (zh) * 2013-10-24 2017-05-24 中国电子科技集团公司第四十一研究所 一种软介质电路的制作方法
JP2015144150A (ja) * 2014-01-31 2015-08-06 京セラサーキットソリューションズ株式会社 配線基板の製造方法
WO2015118951A1 (ja) * 2014-02-07 2015-08-13 株式会社村田製作所 樹脂多層基板および部品モジュール
CN106898583B (zh) * 2015-12-18 2019-06-21 江苏富乐德半导体科技有限公司 一种便于激光切割的覆铜陶瓷基板
TWI595812B (zh) * 2016-11-30 2017-08-11 欣興電子股份有限公司 線路板結構及其製作方法
CN108235558B (zh) * 2016-12-14 2020-12-01 欣兴电子股份有限公司 线路板结构及其制作方法
WO2018180235A1 (ja) * 2017-03-29 2018-10-04 日本電産株式会社 半導体パッケージ装置、およびその製造方法
JP6747467B2 (ja) * 2018-04-06 2020-08-26 Tdk株式会社 多層配線構造体及びその製造方法
JP7001013B2 (ja) * 2018-08-01 2022-01-19 株式会社村田製作所 コイル部品、コイル部品の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050230263A1 (en) * 2002-12-05 2005-10-20 Dubin Valery M Methods for forming interconnect structures by co-plating of noble metals and structures formed thereby
US20070124924A1 (en) * 2005-12-07 2007-06-07 Shinko Electric Industries Co. Ltd. Method of manufacturing wiring substrate and method of manufacturing electronic component mounting structure

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6988312B2 (en) * 2001-10-31 2006-01-24 Shinko Electric Industries Co., Ltd. Method for producing multilayer circuit board for semiconductor device
JP2004111544A (ja) 2002-09-17 2004-04-08 Ngk Spark Plug Co Ltd 多層配線基板
JP4108643B2 (ja) * 2004-05-12 2008-06-25 日本電気株式会社 配線基板及びそれを用いた半導体パッケージ
CN1873935B (zh) * 2005-05-31 2010-06-16 新光电气工业株式会社 配线基板的制造方法及半导体器件的制造方法
US8101868B2 (en) * 2005-10-14 2012-01-24 Ibiden Co., Ltd. Multilayered printed circuit board and method for manufacturing the same
JP5324051B2 (ja) * 2007-03-29 2013-10-23 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
JP5172404B2 (ja) * 2008-03-13 2013-03-27 日本特殊陶業株式会社 多層配線基板の製造方法、及び多層配線基板の中間製品
JP5356876B2 (ja) * 2008-03-28 2013-12-04 日本特殊陶業株式会社 多層配線基板及びその製造方法
JP5290017B2 (ja) * 2008-03-28 2013-09-18 日本特殊陶業株式会社 多層配線基板及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050230263A1 (en) * 2002-12-05 2005-10-20 Dubin Valery M Methods for forming interconnect structures by co-plating of noble metals and structures formed thereby
US20070124924A1 (en) * 2005-12-07 2007-06-07 Shinko Electric Industries Co. Ltd. Method of manufacturing wiring substrate and method of manufacturing electronic component mounting structure

Also Published As

Publication number Publication date
US8859077B2 (en) 2014-10-14
CN102164464B (zh) 2014-03-12
JP5436259B2 (ja) 2014-03-05
JP2011171398A (ja) 2011-09-01
TW201206294A (en) 2012-02-01
US20110200788A1 (en) 2011-08-18
CN102164464A (zh) 2011-08-24
KR101215246B1 (ko) 2012-12-24
KR20110095154A (ko) 2011-08-24

Similar Documents

Publication Publication Date Title
TWI507107B (zh) 多層配線基板之製造方法及多層配線基板
TWI451825B (zh) 多層配線基板及其製造方法
TWI475940B (zh) 多層配線基板之製造方法及多層配線基板
JP5623308B2 (ja) 多層配線基板及びその製造方法
TWI423754B (zh) 多層配線基板及其製造方法
JP5504149B2 (ja) 多層配線基板
US8847082B2 (en) Multilayer wiring substrate
US20110155438A1 (en) Multilayer Wiring Substrate
TWI488558B (zh) 多層配線基板之製造方法
US8450622B2 (en) Multilayer wiring substrate and method of manufacturing the same
US8658905B2 (en) Multilayer wiring substrate
JP5269757B2 (ja) 多層配線基板

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees