JP2011171398A - 多層配線基板の製造方法及び多層配線基板 - Google Patents

多層配線基板の製造方法及び多層配線基板 Download PDF

Info

Publication number
JP2011171398A
JP2011171398A JP2010031865A JP2010031865A JP2011171398A JP 2011171398 A JP2011171398 A JP 2011171398A JP 2010031865 A JP2010031865 A JP 2010031865A JP 2010031865 A JP2010031865 A JP 2010031865A JP 2011171398 A JP2011171398 A JP 2011171398A
Authority
JP
Japan
Prior art keywords
layer
metal
main surface
surface side
multilayer wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010031865A
Other languages
English (en)
Other versions
JP5436259B2 (ja
Inventor
Shinnosuke Maeda
真之介 前田
Tetsuo Suzuki
哲夫 鈴木
Satoshi Hirano
訓 平野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2010031865A priority Critical patent/JP5436259B2/ja
Priority to KR1020110012423A priority patent/KR101215246B1/ko
Priority to TW100104843A priority patent/TWI507107B/zh
Priority to CN201110040305.1A priority patent/CN102164464B/zh
Priority to US13/028,588 priority patent/US8859077B2/en
Publication of JP2011171398A publication Critical patent/JP2011171398A/ja
Application granted granted Critical
Publication of JP5436259B2 publication Critical patent/JP5436259B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322—Composite web or sheet
    • Y10T428/24331—Composite web or sheet including nonapertured component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322—Composite web or sheet
    • Y10T428/24331—Composite web or sheet including nonapertured component
    • Y10T428/24339—Keyed

Abstract

【課題】樹脂絶縁層におけるクラックの発生を防止して信頼性の高い多層配線基板を提供すること。
【解決手段】多層配線基板１０を構成する配線積層部３０の下面３２側の樹脂絶縁層２０には複数の開口部３７が形成され、各開口部３７に対応して複数の母基板接続端子４５が配置される。複数の母基板接続端子４５は、銅層を主体として構成され、銅層における端子外面４５ａの外周部が最外層の樹脂絶縁層２０によって覆われている。最外層の樹脂絶縁層２０の内側主面２０ａと、端子外面４５ａの外周部との界面に、銅よりもエッチングレートが低い金属からなる異種金属層４８が形成されている。
【選択図】図１

Description

本発明は、同じ樹脂絶縁材料を主体とした複数の樹脂絶縁層及び複数の導体層を交互に積層して多層化した積層構造体を有する一方で、両面にビルドアップ層を順次形成していくいわゆるコア基板を製品として有しない多層配線基板及びその製造方法に関するものである。
コンピュータのマイクロプロセッサ等として使用される半導体集積回路素子（ＩＣチップ）は、近年ますます高速化、高機能化しており、これに付随して端子数が増え、端子間ピッチも狭くなる傾向にある。一般的にＩＣチップの底面には多数の端子が密集してアレイ状に配置されており、このような端子群はマザーボード側の端子群に対してフリップチップの形態で接続される。ただし、ＩＣチップ側の端子群とマザーボード側の端子群とでは端子間ピッチに大きな差があることから、ＩＣチップをマザーボード上に直接的に接続することは困難である。そのため、通常はＩＣチップをＩＣチップ搭載用配線基板上に搭載してなる半導体パッケージを作製し、その半導体パッケージをマザーボード上に搭載するという手法が採用される。
この種のパッケージを構成するＩＣチップ搭載用配線基板としては、コア基板の表面及び裏面にビルドアップ層を形成した多層配線基板が実用化されている。この多層配線基板においては、コア基板として、例えば、補強繊維に樹脂を含浸させた樹脂基板（ガラスエポキシ基板など）が用いられている。そして、そのコア基板の剛性を利用して、コア基板の表面及び裏面に樹脂絶縁層と導体層とを交互に積層することにより、ビルドアップ層が形成されている。つまり、この多層配線基板において、コア基板は、補強の役割を果たしており、ビルドアップ層と比べて非常に厚く形成されている。また、コア基板には、表面及び裏面に形成されたビルドアップ層間の導通を図るための配線（具体的には、スルーホール導体など）が貫通形成されている。
ところで近年では、半導体集積回路素子の高速化に伴い、使用される信号周波数が高周波帯域となってきている。この場合、コア基板を貫通する配線が大きなインダクタンスとして寄与し、高周波信号の伝送ロスや回路誤動作の発生につながり、高速化の妨げとなってしまう。この問題を解決するために、多層配線基板を、コア基板を有さない基板とすることが提案されている（例えば特許文献１，２参照）。特許文献１，２に記載の多層配線基板は、比較的に厚いコア基板を省略することにより全体の配線長を短くしたものであるため、高周波信号の伝送ロスが低減され、半導体集積回路素子を高速で動作させることが可能となる。
特許文献１に開示されている製造方法では、仮基板の片面に金属箔を配置し、その金属箔の上に複数の導体層及び複数の樹脂絶縁層を交互に積層してなるビルドアップ層を形成する。その後、仮基板から金属箔を分離して、金属箔上にビルドアップ層が形成された構造体を得る。そして、金属箔をエッチングにより除去して、ビルドアップ層の最外層の表面（樹脂絶縁層の表面や複数の接続端子の表面）を露出させることで多層配線基板を製造している。
また、特許文献１には、ビルドアップ層の最外層にソルダーレジストを形成した多層配線基板が開示されている。なお、ソルダーレジストには、ＩＣチップ接続端子の表面を露出させる開口部が形成されている。特許文献２に開示されている多層配線基板でも、ＩＣチップの搭載面側の最外層にソルダーレジストが設けられ、そのソルダーレジストには、ＩＣチップ接続端子の上面を露出させる開口部が形成されている。ソルダーレジストは光硬化性を付与した樹脂絶縁材料の硬化物を主体として形成されており、ソルダーレジストの開口部は、所定のマスクを配置した状態で露光及び現像を行うことで形成される。そして、ソルダーレジストの開口部内にて露出したＩＣチップ接続端子の上面にはんだバンプが形成され、そのはんだバンプを介してＩＣチップが搭載されるようになっている。
特開２００７−１５８１７４号公報 特開２００４−１１１５４４号公報
ところで、上記特許文献１において、比較的面積が大きな接続端子（例えば、マザーボードに接続される母基板接続端子）の表面が最外層の樹脂絶縁層と面一となるよう形成された多層配線基板が開示されている。この多層配線基板では、母基板接続端子と樹脂絶縁層との境界部分に応力が加わる場合がある。このため、図２５に示されるように、母基板接続端子１０１と樹脂絶縁層１０２との境界部分を起点として樹脂絶縁層１０２側にクラック１０３が発生するといった問題が生じてしまう。
この対策として、多層配線基板において母基板接続端子の表面側外周部を被覆するようソルダーレジストを形成すると、母基板接続端子と樹脂絶縁層との境界部分に加わる応力が緩和される。ところが、多層配線基板において、最外層にソルダーレジストを形成する場合、そのソルダーレジストと内層の各樹脂絶縁層とは熱膨張係数が異なるため、それらの熱膨張係数差に応じて基板の反りが発生してしまう。この場合には、その反りを抑えるための構成（例えば、補強板など）が別途必要になり、結果として多層配線基板の製造コストが高くなってしまう。
本発明は上記の課題に鑑みてなされたものであり、その目的は、信頼性の高い多層配線基板を製造することができる多層配線基板の製造方法を提供することにある。また、本発明の別の目的は、樹脂絶縁層におけるクラックの発生を防止して信頼性の高い多層配線基板を提供することにある。
そして上記課題を解決するための手段（手段１）としては、同じ樹脂絶縁材料を主体とする複数の樹脂絶縁層及び複数の導体層を交互に積層して多層化した積層構造体を有し、前記積層構造体の第１主面側には複数の第１主面側接続端子が配置され、前記積層構造体の第２主面側には複数の第２主面側接続端子が配置され、前記複数の導体層は、前記複数の樹脂絶縁層に形成され、前記第１主面側または前記第２主面側に向うに従って拡径したビア導体により接続されている多層配線基板の製造方法であって、金属箔を剥離可能な状態で積層配置してなる基材を準備するとともに、銅めっきを行って金属導体部の一部をなす金属導体部下層を前記金属箔上に形成する金属導体部下層形成工程と、前記金属導体部下層形成工程後、樹脂絶縁材料を主体とするビルドアップ材を前記金属箔及び前記金属導体部下層の上に積層して、前記第２主面側の最外層の樹脂絶縁層を形成する樹脂絶縁層形成工程と、前記金属導体部下層の上端面を前記第２主面側の最外層の樹脂絶縁層から露出させる金属導体部下層露出工程と、前記金属導体部下層露出工程後、前記金属導体部下層の上端面及び前記第２主面側の最外層の樹脂絶縁層の上に、銅よりもエッチングレートが低い１種以上の金属からなる異種金属層を形成する異種金属層形成工程と、前記異種金属層上に、前記上端面よりも面積が大きくて前記金属導体部の一部をなす金属導体部上層を、前記上端面に対応した位置に形成する金属導体部上層形成工程と、前記金属導体部上層形成工程後、前記ビルドアップ材からなる複数の樹脂絶縁層及び複数の導体層を交互に積層して多層化することにより積層構造体を形成するビルドアップ工程と、前記ビルドアップ工程後、前記基材を除去して前記金属箔を露出させる基材除去工程と、露出した前記金属箔及び前記金属導体部の少なくとも一部をエッチング除去することによって、前記複数の第２主面側接続端子を形成する接続端子形成工程とを含むことを特徴とする多層配線基板の製造方法がある。
従って、手段１に記載の発明によると、金属箔上に形成される金属導体部下層と、金属導体部下層の上端面に形成される異種金属層と、異種金属層を介して金属導体部下層の上端面側に形成される金属導体部上層とによって、後に第２主面側接続端子となる金属導体部が形成される。この金属導体部において、異種金属層は、銅よりもエッチングレートが低い金属からなるため、エッチングストップ層として機能する。つまり、接続端子形成工程において、金属導体部下層の部分が徐々にエッチング除去され、異種金属層の部分でエッチング除去が止まるようにエッチングを制御することができる。このようにすると、金属導体部が必要以上にエッチング除去されることを防止でき、樹脂絶縁層と第２主面側接続端子との密着性を十分に確保することができる。また、金属導体部下層をエッチング除去することによって、最外層の樹脂絶縁層に開口部が形成され、その開口部よりも面積の大きな金属導体部上層が樹脂絶縁層の内層側に残る。そして、樹脂絶縁層の内層側に残った金属導体部上層の部分が第２主面側接続端子となる。このように第２主面側接続端子を形成すると、端子外面の外周部が最外層の樹脂絶縁層で被覆された構造となり、第２主面側接続端子の強度を十分に高めることができる。また、第２主面側接続端子と樹脂絶縁層との境界部分に加わる応力を緩和することができ、樹脂絶縁層にクラックが発生するリスクが減る。さらに、最外層の樹脂絶縁層が内層側と同じビルドアップ材で形成されるので、最外層の樹脂絶縁層が別の樹脂絶縁材料で形成される場合と比較して、積層構造体での熱膨張係数差による影響が軽減される。この結果、多層配線基板の反りを抑えることができる。
異種金属層形成工程後かつ金属導体部上層形成工程前に、金属導体部下層の上端面に対応した位置にて上端面よりも面積が大きい開口部を有するめっきレジストを異種金属層上に形成するレジスト形成工程を行い、金属導体部上層形成工程後かつビルドアップ工程前に、めっきレジストを除去するレジスト除去工程と、異種金属層における露出箇所をエッチングして異種金属層を部分的に除去する異種金属層除去工程とを行うようにしてもよい。このようにすると、めっきレジストの開口部内に、金属導体部下層の上端面よりも面積が大きな金属導体部上層を確実に形成することができる。また、金属導体部上層の形成後にめっきレジストや異種金属層における露出箇所が除去されるので、ビルドアップ工程にて積層構造体を確実に形成することができる。
接続端子形成工程では、露出した金属箔及び金属導体部下層をエッチング除去して、第２主面側の最外層の樹脂絶縁層に複数の開口部を形成するとともに、複数の開口部内にて露出した異種金属層の上に保護金属層を形成することによって、複数の第２主面側接続端子を形成してもよい。このようにすれば、保護金属層によって第２主面側接続端子を確実に保護することができ、多層配線基板の信頼性を高めることができる。
接続端子形成工程では、露出した金属箔及び金属導体部下層をエッチング除去して、第２主面側の最外層の樹脂絶縁層に複数の開口部を形成するとともに、複数の開口部内にて露出した異種金属層をエッチング除去し、露出した金属導体部上層の上に保護金属層を形成することによって、複数の第２主面側接続端子を形成してもよい。この場合、異種金属層が除去されるので、金属導体部上層の上に保護金属層を確実に形成することができる。また、保護金属層によって第２主面側接続端子を確実に保護することができ、多層配線基板の信頼性を高めることができる。
異種金属層としては、金、ニッケル、クロム、チタン、コバルト、パラジウム、スズ及び銀から選択される少なくとも１種の金属からなる金属層を挙げることができる。また、金属導体部上層としては、銅層を主体として形成されることが好ましく、電解銅めっきにより形成される銅めっき層であることがより好ましい。
また、上記課題を解決するための別の手段（手段２）としては、同じ樹脂絶縁材料を主体とする複数の樹脂絶縁層及び複数の導体層を交互に積層して多層化した積層構造体を有し、前記積層構造体の第１主面側には複数の第１主面側接続端子が配置され、前記積層構造体の第２主面側には複数の第２主面側接続端子が配置され、前記複数の導体層は、前記複数の樹脂絶縁層に形成され、前記第１主面側または前記第２主面側に向うに従って拡径したビア導体により接続されている多層配線基板であって、前記積層構造体の前記第２主面側において露出状態にある最外層の樹脂絶縁層には、前記複数の第２主面側接続端子において端子外面の一部を露呈させる複数の開口部が形成され、前記複数の第２主面側接続端子は、銅層を主体として構成され、前記銅層における前記端子外面の外周部が前記最外層の樹脂絶縁層によって覆われ、前記最外層の樹脂絶縁層の内側主面と、前記銅層における少なくとも前記端子外面の外周部との界面に、銅よりもエッチングレートが低い１種以上の金属からなる異種金属層が形成されていることを特徴とする多層配線基板がある。
従って、上記手段２に記載の発明によると、同じ樹脂絶縁材料を主体とした複数の樹脂絶縁層及び複数の導体層が交互に積層され、コア基板を含まないコアレス配線基板として多層配線基板が形成されている。この多層配線基板において、積層構造体を構成する複数の樹脂絶縁層は、光硬化性を付与していない樹脂絶縁材料の硬化物を用いて形成されている。この場合、最外層の樹脂絶縁層が別の樹脂絶縁材料で形成される場合と比較して、積層構造体での熱膨張係数差による影響が軽減される。この結果、多層配線基板の反りを抑えることができる。さらに、各接続端子が形成される最外層の樹脂絶縁層は、内層の樹脂絶縁層と同じ絶縁性に優れたビルドアップ材で形成されるため、各接続端子の間隔を狭くすることができ、多層配線基板の高集積化が可能となる。また、積層構造体の第２主面側において露出状態にある最外層の樹脂絶縁層には、複数の第２主面側接続端子における端子外面の一部を露呈させる複数の開口部が形成されている。そして、第２主面側接続端子の端子外面の外周部は最外層の樹脂絶縁層により被覆されている。つまり、第２主面側接続端子の外周部は最外層の樹脂絶縁層に埋まり込んだ状態となる。従って、第２主面側接続端子の強度を十分に高めることができる。このように第２主面側接続端子を形成すると、接続端子と樹脂絶縁層との境界部分に加わる応力を緩和することができ、樹脂絶縁層にクラックが発生するリスクが減る。さらに、第２主面側接続端子において、最外層の樹脂絶縁層の内側主面と端子外面の外周部との界面には、銅よりもエッチングレートが低い１種以上の金属からなる異種金属層が形成されている。この異種金属層は、銅よりもエッチングレートが低いため、銅層のエッチングにより開口部及び第２主面側接続端子を形成する際に、エッチングストップ層として機能する。従って、第２主面側接続端子を構成する銅層が必要以上にエッチング除去されることを防止でき、樹脂絶縁層と第２主面側接続端子との密着性を十分に確保することができる。
第２主面側接続端子は、母基板が接続される主面側に設けられてもよいし、その主面の反対側、例えばＩＣチップが搭載される主面側に設けられてもよい。
樹脂絶縁層の形成材料の好適例としては、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂などの熱硬化性樹脂、ポリカーボネート樹脂、アクリル樹脂、ポリアセタール樹脂、ポリプロピレン樹脂などの熱可塑性樹脂等が挙げられる。そのほか、これらの樹脂とガラス繊維（ガラス織布やガラス不織布）やポリアミド繊維等の有機繊維との複合材料、あるいは、連続多孔質ＰＴＦＥ等の三次元網目状フッ素系樹脂基材にエポキシ樹脂などの熱硬化性樹脂を含浸させた樹脂−樹脂複合材料等を使用してもよい。
なお、本発明において、「同じ樹脂絶縁材料を主体とする複数の樹脂絶縁層」とは、例えば熱硬化性樹脂に含浸させる上記有機繊維等の添加物に違いがあったとしても、主体となる熱硬化性樹脂が同じであれば、その具体例に該当する。
一実施の形態における多層配線基板の概略構成を示す断面図。 多層配線基板の概略構成を示す平面図。 多層配線基板の概略構成を示す平面図。 多層配線基板の製造方法を示す説明図。 多層配線基板の製造方法を示す説明図。 多層配線基板の製造方法を示す説明図。 多層配線基板の製造方法を示す説明図。 多層配線基板の製造方法を示す説明図。 多層配線基板の製造方法を示す説明図。 多層配線基板の製造方法を示す説明図。 多層配線基板の製造方法を示す説明図。 多層配線基板の製造方法を示す説明図。 多層配線基板の製造方法を示す説明図。 多層配線基板の製造方法を示す説明図。 多層配線基板の製造方法を示す説明図。 多層配線基板の製造方法を示す説明図。 多層配線基板の製造方法を示す説明図。 多層配線基板の製造方法を示す説明図。 多層配線基板の製造方法を示す説明図。 多層配線基板の製造方法を示す説明図。 多層配線基板の製造方法を示す説明図。 別の実施の形態における多層配線基板の概略構成を示す断面図。 別の実施の形態における多層配線基板の概略構成を示す断面図。 別の実施の形態における多層配線基板の概略構成を示す断面図。 従来の多層配線基板を示す拡大断面図。
以下、本発明を多層配線基板に具体化した一実施の形態を図面に基づき詳細に説明する。図１は、本実施の形態の多層配線基板の概略構成を示す拡大断面図である。また、図２は、上面側から見た多層配線基板の平面図であり、図３は、下面側から見た多層配線基板の平面図である。
図１に示されるように、多層配線基板１０は、コア基板を含まずに形成されたコアレス配線基板であって、同じ樹脂絶縁材料を主体とした複数の樹脂絶縁層２０，２１，２２，２３，２４と銅からなる複数の導体層２６とを交互に積層して多層化した配線積層部３０（積層構造体）を有している。各樹脂絶縁層２０〜２４は、光硬化性を付与していない樹脂絶縁材料、具体的には熱硬化性エポキシ樹脂の硬化物を主体としたビルドアップ材を用いて形成されている。多層配線基板１０において、配線積層部３０の上面３１側（第１主面側）には、複数の接続端子４１，４２（第１主面側接続端子）が配置されている。
図１及び図２に示されるように、本実施の形態の多層配線基板１０では、配線積層部３０の上面３１側に配置される複数の接続端子４１，４２として、接続対象がＩＣチップであるＩＣチップ接続端子４１と、接続対象がチップコンデンサであるコンデンサ接続端子４２とが存在している。配線積層部３０の上面３１側において、複数のＩＣチップ接続端子４１は、基板中央部に設けられたチップ搭載領域４３にてアレイ状に配置されている。また、コンデンサ接続端子４２は、ＩＣチップ接続端子４１よりも面積の大きい接続端子であり、チップ搭載領域４３よりも外周側に配置されている。
一方、図１及び図３に示されるように、配線積層部３０の下面３２側（第２主面側）には、接続対象がマザーボード（母基板）であるＬＧＡ（ランドグリッドアレイ）用の複数の接続端子４５（第２主面側接続端子としての母基板接続端子）がアレイ状に配置されている。これら母基板接続端子４５は、上面３１側のＩＣチップ接続端子４１及びコンデンサ接続端子４２よりも面積の大きな接続端子である。
樹脂絶縁層２１，２２，２３，２４には、それぞれビア穴３３及びフィルドビア導体３４が設けられている。各ビア導体３４は、いずれも同一方向に（図１では下面側から上面側に向かうに従って）拡径した形状を有し、各導体層２６、ＩＣチップ接続端子４１、コンデンサ接続端子４２、及び母基板接続端子４５を相互に電気的に接続している。
配線積層部３０の上面３１側において露出状態にある最外層の樹脂絶縁層２４には複数の開口部３５，３６が形成されており、それら開口部３５，３６に対応してＩＣチップ接続端子４１及びコンデンサ接続端子４２が配置されている。具体的には、ＩＣチップ接続端子４１は、端子外面４１ａの高さが樹脂絶縁層２４の表面よりも低くなるような状態で開口部３５内に配置されており、端子外面４１ａの外周部が最外層の樹脂絶縁層２４により被覆されている。つまり、ＩＣチップ接続端子４１は、開口部３５よりも大きく、端子外面４１ａの外周部が樹脂絶縁層２４内に埋まっている。
また、コンデンサ接続端子４２は、端子外面４２ａの高さが樹脂絶縁層２４の表面よりも低くなるような状態で開口部３６内に配置されており、端子外面４２ａの外周部が最外層の樹脂絶縁層２４により被覆されている。つまり、コンデンサ接続端子４２は、開口部３６よりも大きく、端子外面４２ａの外周部が樹脂絶縁層２４内に埋まっている。ＩＣチップ接続端子４１及びコンデンサ接続端子４２は銅層を主体として構成されている。さらに、ＩＣチップ接続端子４１及びコンデンサ接続端子４２は、開口部３５，３６内に露出する銅層の上面のみを銅以外のめっき層４６，４７（具体的には、ニッケルめっき層４６ａ，４７ａ及び金めっき層４６ｂ，４７ｂ）で覆った構造を有している。
配線積層部３０の下面３２側において露出状態にある最外層の樹脂絶縁層２０には複数の開口部３７が形成されており、それら複数の開口部３７に対応して母基板接続端子４５が配置されている。具体的には、母基板接続端子４５は、端子外面４５ａの高さが樹脂絶縁層２０の表面よりも低くなるような状態で開口部３７内に配置されており、端子外面４５ａの外周部が最外層の樹脂絶縁層２０により被覆されている。つまり、母基板接続端子４５は、開口部３７よりも大きく、端子外面４５ａの外周部が樹脂絶縁層２０内に埋まっている。また、母基板接続端子４５は、端子内面４５ｃのエッジ４５ｄが丸くなっている。
母基板接続端子４５は、銅層を主体として構成されており、開口部３７に臨む側にある端子外面４５ａには、その全面を覆うように異種金属層４８が形成されている。異種金属層４８は、銅よりもエッチングレートが低い金属（例えば、ニッケル）からなる。さらに、母基板接続端子４５において、開口部３７内にて露出した異種金属層４８の上に保護金属層としてのめっき層４９（具体的には、ニッケルめき層４９ａ及び金めっき層４９ｂ）が形成されている。本実施の形態では、開口部３７内において、異種金属層４８を構成するニッケルめっき層の上にめっき層４９を構成するニッケルめっき層４９ａが形成されており、ニッケルめっき層の厚さは、端子外面４５ａの外周部よりも厚くなっている。開口部３７内における異種金属層４８は、保護金属層としても機能する。そして、母基板接続端子４５上に、図示しないはんだを介してマザーボードが接続されるようになっている。
上記構成の多層配線基板１０は例えば以下の手順で作製される。
先ず、十分な強度を有する支持基板（ガラスエポキシ基板など）を準備し、その支持基板上に、樹脂絶縁層２０〜２４及び導体層２６をビルドアップして配線積層部３０を形成する。
詳述すると、図４に示されるように、支持基板５０上に、エポキシ樹脂からなるシート状の絶縁樹脂基材を貼り付けて下地樹脂絶縁層５１を形成することにより、支持基板５０及び下地樹脂絶縁層５１からなる基材５２を得る。そして、図５に示されるように、基材５２の下地樹脂絶縁層５１の上面に、積層金属シート体５４を配置する（基材準備工程）。ここで、下地樹脂絶縁層５１上に積層金属シート体５４を配置することにより、以降の製造工程で積層金属シート体５４が下地樹脂絶縁層５１から剥がれない程度の密着性が確保される。積層金属シート体５４は、２枚の銅箔５５，５６（一対の金属箔）を剥離可能な状態で密着させてなる。具体的には、金属めっき（例えば、クロムめっき、ニッケルめっき、チタンめっき、またはこれらの複合めっき）を介して銅箔５５、銅箔５６が配置された積層金属シート体５４が形成されている。
基材準備工程後に金属導体部下層形成工程を行う。具体的には、無電解銅めっきを行い、積層金属シート体５４や基材５２を覆う全面めっき層５７を形成する（図６参照）。そして、積層金属シート体５４の上面にめっきレジスト形成用のドライフィルムをラミネートし、同ドライフィルムに対して露光及び現像を行う。この結果、母基板接続端子４５に対応した位置に開口部７１ａを有する所定のパターンのめっきレジスト７１を形成する（図７参照）。そして、めっきレジスト７１を形成した状態で選択的に電解銅めっきを行って、積層金属シート体５４上に金属導体部の一部をなす金属導体部下層５８ａを形成した後、めっきレジスト７１を剥離する（図８参照）。また、樹脂絶縁層２０との密着性を高めるために金属導体部下層５８ａ表面の粗化（ＣＺ処理）を行う。
その後、図９に示されるように、基材５２上において、金属導体部下層５８ａが形成された積層金属シート体５４を包むようにシート状の樹脂絶縁層２０を配置し、樹脂絶縁層２０を貼り付ける。（樹脂絶縁層形成工程）。ここで、樹脂絶縁層２０は、積層金属シート体５４及び金属導体部下層５８ａと密着するとともに、積層金属シート体５４の周囲領域において下地樹脂絶縁層５１と密着することで、積層金属シート体５４を封止する。
そして、図１０に示されるように、例えばバフ研磨を行うことにより、金属導体部下層５８ａの上端面を樹脂絶縁層２０から露出させる（金属導体部下層露出工程）。その後、過マンガン酸カリウム溶液などのエッチング液を用いて金属導体部下層５８ａ上のスミアを除去するデスミア工程を行う。デスミア工程の後、図１１に示されるように、無電解ニッケルめっきを行い、樹脂絶縁層２０や金属導体部下層５８ａの上端面を覆う異種金属層４８を形成する（異種金属層形成工程）。
異種金属層形成工程後に金属導体部上層形成工程を行う。具体的には、樹脂絶縁層２０の上面にめっきレジスト形成用のドライフィルムをラミネートし、同ドライフィルムに対して露光及び現像を行う。この結果、図１２に示されるように、金属導体部下層５８ａの上端面に対応した位置にそれよりも面積の大きい開口部７２ａを有する所定のパターンのめっきレジスト７２を形成する（レジスト形成工程）。そして、めっきレジスト７２を形成した状態で選択的に電解銅めっきを行って、開口部７２ａ内に金属導体部５８の一部をなす金属導体部上層５８ｂ（図１３参照）を形成した後、めっきレジスト７２を剥離する（レジスト除去工程）。
さらに、エッチングを行い、樹脂絶縁層２０の表面において異種金属層４８の露出箇所を部分的に除去する（異種金属層除去工程）。以上の工程によって、金属導体部下層５８ａ及び金属導体部上層５８ｂからなる金属導体部５８を形成する。
金属導体部５８の形成後、樹脂絶縁層２１との密着性を高めるために金属導体部５８表面の粗化（ＣＺ処理）を行う（図１４参照）。このとき、金属導体部５８表面が粗化されるとともに、金属導体部５８のエッジが丸くなる。その後、金属導体部５８が形成された樹脂絶縁層２０の上面にシート状の樹脂絶縁層２１を配置し、樹脂絶縁層２１を貼り付ける。（図１５参照）。
そして、図１６に示されるように、例えばエキシマレーザーやＵＶレーザーやＣＯ２レーザーなどを用いてレーザー加工を施すことによって樹脂絶縁層２１の所定の位置（金属導体部５８の上部の位置）にビア穴３３を形成する。次いで、過マンガン酸カリウム溶液などのエッチング液を用いて各ビア穴３３内のスミアを除去するデスミア工程を行う。なお、デスミア工程としては、エッチング液を用いた処理以外に、例えばＯ２プラズマによるプラズマアッシングの処理を行ってもよい。
デスミア工程の後、従来公知の手法に従って無電解銅めっき及び電解銅めっきを行うことで、各ビア穴３３内にビア導体３４を形成する。さらに、従来公知の手法（例えばセミアディティブ法）によってエッチングを行うことで、樹脂絶縁層２１上に導体層２６をパターン形成する（図１７参照）。
また、他の樹脂絶縁層２２〜２４及び導体層２６についても、上述した樹脂絶縁層２１及び導体層２６と同様の手法によって形成し、樹脂絶縁層２１上に積層していく。そして、最外層の樹脂絶縁層２４に対してレーザー穴加工を施すことにより複数の開口部３５，３６を形成する（図１８参照）。次いで、過マンガン酸カリウム溶液やＯ２プラズマなどにて各開口部３５，３６内のスミアを除去するデスミア工程を行う。
上述したビルドアップ工程によって、基材５２上に積層金属シート体５４、樹脂絶縁層２０〜２４及び導体層２６を積層した配線積層体６０を形成する。なお図１８に示されるように、配線積層体６０において積層金属シート体５４上に位置する領域が、多層配線基板１０の配線積層部３０となる部分である。また、配線積層体６０において複数の開口部３５によって露出される導体層２６の一部がＩＣチップ接続端子４１となり、複数の開口部３６によって露出される導体層２６の一部がコンデンサ接続端子４２となる。
ビルドアップ工程後、配線積層体６０をダイシング装置（図示略）により切断し、配線積層部３０の周囲領域を除去する（切断工程）。この際、図１８に示すように、配線積層部３０とその周囲部６４との境界（図１８では矢印で示す境界）において、配線積層部３０の下方にある基材５２（支持基板５０及び下地樹脂絶縁層５１）ごと切断する。この切断によって、樹脂絶縁層２０にて封止されていた積層金属シート体５４の外縁部が露出した状態となる。つまり、周囲部６４の除去によって、下地樹脂絶縁層５１と樹脂絶縁層２０との密着部分が失われる。この結果、配線積層部３０と基材５２とは積層金属シート体５４のみを介して連結した状態となる。
ここで、図１９に示されるように、積層金属シート体５４における一対の銅箔５５，５６の界面にて剥離することで、配線積層部３０から基材５２を除去して配線積層部３０（樹脂絶縁層２０）の下面３２上にある銅箔５５を露出させる（基材除去工程）。
その後、配線積層部３０の下面３２側において、露出した銅箔５５及び金属導体部５８の一部をエッチング除去することによって、母基板接続端子４５を形成する（接続端子形成工程）。具体的には、配線積層部３０の上面３１上において、エッチングレジスト形成用のドライフィルムをラミネートし、同ドライフィルムに対して露光及び現像を行うことにより、上面３１の表面全体を覆うエッチングレジストを形成する。この状態で、配線積層部３０に対してエッチングを行うことで、銅箔５５を全体的に除去するとともに、金属導体部５８の一部をなす金属導体部下層５８ａを除去する。この結果、樹脂絶縁層２４に開口部３７が形成される。またこのとき、金属導体部上層５８ｂの表面に形成されている異種金属層４８は、銅よりもエッチングレートが低いため、エッチングストップ層として機能する。このため、開口部３７の内層側に金属導体部上層５８ｂが残り、その金属導体部上層５８ｂが母基板接続端子４５となる（図２０参照）。
その後、ＩＣチップ接続端子４１の表面、コンデンサ接続端子４２の表面、母基板接続端子４５の表面に対し、無電解ニッケルめっき、無電解金めっきを順次施すことにより、ニッケルめっき層４６ａ，４７ａ，４９ａ及び金めっき層４６ｂ，４７ｂ，４９ｂからなるめっき層４６，４７，４９を形成する（めっき工程）。以上の工程を経ることで図１の多層配線基板１０を製造する。なお、本実施の形態では、接続端子形成工程後において、母基板接続端子４５の表面には異種金属層４８（ニッケルめっき層）が残る。この異種金属層４８が十分な厚さを有する場合には、無電解ニッケルめっきを省略し、無電解金めっきのみを施すことによってめっき層４９を形成してもよい。
従って、本実施の形態によれば以下の効果を得ることができる。
（１）本実施の形態では、積層金属シート体５４の銅箔５５上に形成される金属導体部下層５８ａと、金属導体部下層５８ａの上端面に形成される異種金属層４８と、異種金属層４８を介して金属導体部下層５８ａの上端面側に形成される金属導体部上層５８ｂとよって、後に母基板接続端子４５となる金属導体部５８が形成される。異種金属層４８は、金属導体部５８の主体をなす銅層よりもエッチングレートが低い金属からなるため、エッチングストップ層として機能する。つまり、接続端子形成工程において、金属導体部下層５８ａの部分が徐々にエッチング除去され、異種金属層４８の部分でエッチング除去が止まるようにエッチングを制御することができる。このようにすると、金属導体部５８が必要以上にエッチング除去されることが防止されるため、樹脂絶縁層２０と母基板接続端子４５との密着性を十分に確保することができる。また、金属導体部下層５８ａをエッチング除去することによって、最外層の樹脂絶縁層２０に開口部３７が形成され、その開口部３７よりも面積の大きな金属導体部上層５８ｂが樹脂絶縁層２０の内層側に残る。そして、樹脂絶縁層２０の内層側に残った金属導体部上層５８ｂの部分が母基板接続端子４５となる。このように母基板接続端子４５を形成すると、端子外面４５ａの外周部が最外層の樹脂絶縁層２０で被覆された構造となり、母基板接続端子４５の強度を十分に高めることができる。また、母基板接続端子４５と樹脂絶縁層２０，２１との境界部分に加わる応力を緩和することができる。さらに、境界部分が非直線的になることで、各種の薬液などが境界部分を介して基板内部に侵入しにくくなる。以上の結果、樹脂絶縁層２０，２４にクラックが発生するリスクが減り、従来に比べて多層配線基板１０の信頼性が向上する。
（２）本実施の形態の多層配線基板１０では、最外層の樹脂絶縁層２０が内層側と同じビルドアップ材で形成されるので、最外層の樹脂絶縁層２０が別の樹脂絶縁材料で形成される場合と比較して、配線積層部３０での熱膨張係数差による影響が軽減される。この結果、多層配線基板１０の反りを抑えることができる。
（３）本実施の形態では、接続端子形成工程において、露出した銅箔５５及び金属導体部下層５８ａをエッチング除去して、下面３２側の最外層の樹脂絶縁層２０に複数の開口部３７を形成するとともに、複数の開口部３７内にて露出した異種金属層４８の上に保護金属層としてのめっき層４９を形成している。このように母基板接続端子４５を形成すると、めっき層４９によって母基板接続端子４５を確実に保護することができ、多層配線基板１０の信頼性を高めることができる。
（４）本実施の形態の多層配線基板１０では、母基板接続端子４５の端子内面４５ｃは、エッジ４５ｄが丸くなっている。このようにすると、母基板接続端子４５のエッジ部分での応力集中が回避されるため、樹脂絶縁層２０にクラックが発生するリスクが減り、従来に比べて多層配線基板１０の信頼性が向上する。
（５）本実施の形態の多層配線基板１０では、配線積層部３０の上面３１側において、接続対象がＩＣチップであるＩＣチップ接続端子４１及び接続対象がチップコンデンサでありＩＣチップ接続端子４１よりも面積の大きいコンデンサ接続端子４２の２種類が、複数の第１主面側接続端子として存在している。この場合、面積の小さいＩＣチップ接続端子４１にＩＣチップを確実に接続できるとともに、面積が大きいコンデンサ接続端子４２にチップコンデンサを確実に接続できる。また、配線積層部３０の下面３２側において、上面３１側の各接続端子４１，４２よりも面積の大きい母基板接続端子４５が存在しているので、その接続端子４５を母基板に確実に接続することができる。
（６）本実施の形態では、母基板接続端子４５となるべき金属導体部５８を先にパターン形成した後、配線積層部３０における内層の導体層２６が積層されるので、母基板接続端子４５と内層の導体層２６との位置ズレを防止することができる。さらに、基材除去工程後に母基板接続端子４５のパターン形成を行う必要がないため、比較的容易に多層配線基板１０を製造することができる。
なお、本発明の実施の形態は以下のように変更してもよい。
・上記実施の形態では、無電解ニッケルめっきを行うことによって異種金属層４８を形成するものであったが、これに限定されるものではない。異種金属層４８としては、ニッケル以外の金属、例えば、金、クロム、チタン、コバルトなどの金属を用いて形成してもよい。また、めっき以外の手法、例えばスパッタリング等で異種金属層４８を形成してもよい。具体的には、例えばクロムのスパッタリングで異種金属層４８を形成した場合、接続端子形成工程において、開口部３７内にて露出する異種金属層４８を専用エッチング液を用いて除去してもよい（図２１参照）。その後、図２２に示されるように、開口部３７内にて露出した母基板接続端子４５の銅層の表面に対し、無電解ニッケルめっき、無電解金めっきを順次施すことにより、めっき層４９を形成して多層配線基板１０Ａを製造する。この多層配線基板１０Ａにおいても、最外層の樹脂絶縁層２０の内側主面２０ａと、母基板接続端子４５の銅層における端子外面４５ａの外周部との境界に異種金属層４８が形成されている。異種金属層４８としてのクロムは、銅よりも樹脂との密着性が高い。このため、端子外面４５ａの外周部と樹脂絶縁層２０との間に異種金属層４８を介在させることでシール性が増し、各種の薬液が境界部分を介して基板内部に侵入しにくくなる。また、母基板接続端子４５の銅層の表面にめっき層４９を確実に形成できるため、多層配線基板１０Ａの信頼性が向上する。
・上記各実施の形態の多層配線基板１０，１０Ａでは、第１主面側接続端子としてのＩＣチップ接続端子４１とコンデンサ接続端子４２とが最外層の樹脂絶縁層２４にて被覆され、同じ高さとなるよう各接続端子４１，４２が形成されていたが、これに限定されるものではない。例えば、図２３に示される多層配線基板１０Ｂのように、コンデンサ接続端子４２を最外層の樹脂絶縁層２４よりも高くなるよう形成してもよい。なお、多層配線基板１０Ｂにおいて、コンデンサ接続端子４２は、上面及び側面をめっき層４７で覆った構造を有している。また、図２４に示される多層配線基板１０Ｃのように、ＩＣチップ接続端子４１を最外層の樹脂絶縁層２４よりも高くなるよう形成してもよい。この多層配線基板１０Ｃにおいて、ＩＣチップ接続端子４１は、上面及び側面をめっき層４６で覆った構造を有している。図２３及び図２４の多層配線基板１０Ｂ，１０Ｃのように、ＩＣチップ接続端子４１及びコンデンサ接続端子４２の高さを異ならせることにより、種類の異なる部品（ＩＣチップやチップコンデンサ）を各接続端子４１，４２に確実に接続することができる。
・上記実施の形態では、金属導体部下層露出工程において、バフ研磨を行うことにより、金属導体部下層５８ａの上端面を樹脂絶縁層２０から露出させていたが、これに限定されるものではない。バフ研磨以外の表面研磨やレーザーやプラズマを用いた加工を行うことによって、金属導体部下層５８ａの上端面を樹脂絶縁層２０から露出させてもよい。
・上記実施の形態では、複数の樹脂絶縁層２１〜２４に形成される複数の導体層２６は、下面３２側から上面３１側に向かうに従って拡径したビア導体３４により互いに接続されていたが、これに限定されるものではない。複数の樹脂絶縁層２１〜２４に形成されるビア導体３４は同一方向に拡径した形状であればよく、上面３１側から下面３２側に向かうに従って拡径したビア導体により、複数の導体層２６を互いに接続してもよい。
・上記実施の形態では、各接続端子４１，４２，４５を被覆するめっき層４６，４７，４９は、ニッケル−金めっき層であったが、銅以外のめっき層であればよく、例えば、ニッケル−パラジウム−金めっき層などの他のめっき層に変更してもよい。
１０，１０Ａ〜１０Ｃ…多層配線基板
２０〜２４…樹脂絶縁層
２０ａ…内側主面
２６…導体層
３０…積層構造体としての配線積層部
３１…第１主面としての上面
３２…第２主面としての下面
３４…ビア導体
３７…開口部
４１…第１主面側接続端子としてのＩＣチップ接続端子
４２…第１主面側接続端子としてのコンデンサ接続端子
４５…第２主面側接続端子としての母基板接続端子
４５ａ…端子外面
４８…異種金属層
４９…保護金属層としてのめっき層
５２…基材
５５…金属箔としての銅箔
５８…金属導体部
５８ａ…金属導体部下層
５８ｂ…金属導体部上層
７２…めっきレジスト
７２ａ…開口部

Claims (6)

  1. 同じ樹脂絶縁材料を主体とする複数の樹脂絶縁層及び複数の導体層を交互に積層して多層化した積層構造体を有し、前記積層構造体の第１主面側には複数の第１主面側接続端子が配置され、前記積層構造体の第２主面側には複数の第２主面側接続端子が配置され、前記複数の導体層は、前記複数の樹脂絶縁層に形成され、前記第１主面側または前記第２主面側に向うに従って拡径したビア導体により接続されている多層配線基板の製造方法であって、
    金属箔を剥離可能な状態で積層配置してなる基材を準備するとともに、銅めっきを行って金属導体部の一部をなす金属導体部下層を前記金属箔上に形成する金属導体部下層形成工程と、
    前記金属導体部下層形成工程後、樹脂絶縁材料を主体とするビルドアップ材を前記金属箔及び前記金属導体部下層の上に積層して、前記第２主面側の最外層の樹脂絶縁層を形成する樹脂絶縁層形成工程と、
    前記金属導体部下層の上端面を前記第２主面側の最外層の樹脂絶縁層から露出させる金属導体部下層露出工程と、
    前記金属導体部下層露出工程後、前記金属導体部下層の上端面及び前記第２主面側の最外層の樹脂絶縁層の上に、銅よりもエッチングレートが低い１種以上の金属からなる異種金属層を形成する異種金属層形成工程と、
    前記異種金属層上に、前記上端面よりも面積が大きくて前記金属導体部の一部をなす金属導体部上層を、前記上端面に対応した位置に形成する金属導体部上層形成工程と、
    前記金属導体部上層形成工程後、前記ビルドアップ材からなる複数の樹脂絶縁層及び複数の導体層を交互に積層して多層化することにより積層構造体を形成するビルドアップ工程と、
    前記ビルドアップ工程後、前記基材を除去して前記金属箔を露出させる基材除去工程と、
    露出した前記金属箔及び前記金属導体部の少なくとも一部をエッチング除去することによって、前記複数の第２主面側接続端子を形成する接続端子形成工程と
    を含むことを特徴とする多層配線基板の製造方法。
  2. 前記異種金属層形成工程後かつ前記金属導体部上層形成工程前に、前記上端面に対応した位置にて前記上端面よりも面積が大きい開口部を有するめっきレジストを前記異種金属層上に形成するレジスト形成工程を行い、
    前記金属導体部上層形成工程後かつビルドアップ工程前に、前記めっきレジストを除去するレジスト除去工程と、前記異種金属層における露出箇所をエッチングして前記異種金属層を部分的に除去する異種金属層除去工程とを行う
    ことを特徴とする請求項１に記載の多層配線基板の製造方法。
  3. 前記接続端子形成工程では、
    露出した前記金属箔及び前記金属導体部下層をエッチング除去して、前記第２主面側の最外層の樹脂絶縁層に複数の開口部を形成するとともに、前記複数の開口部内にて露出した前記異種金属層の上に保護金属層を形成することによって、前記複数の第２主面側接続端子を形成する
    ことを特徴とする請求項１または２に記載の多層配線基板の製造方法。
  4. 前記接続端子形成工程では、
    露出した前記金属箔及び前記金属導体部下層をエッチング除去して、前記第２主面側の最外層の樹脂絶縁層に複数の開口部を形成するとともに、前記複数の開口部内にて露出した前記異種金属層をエッチング除去し、露出した前記金属導体部上層の上に保護金属層を形成することによって、前記複数の第２主面側接続端子を形成する
    ことを特徴とする請求項１または２に記載の多層配線基板の製造方法。
  5. 前記異種金属層は、金、ニッケル、クロム、チタン、コバルト、パラジウム、スズ及び銀から選択される少なくとも１種の金属からなることを特徴とする請求項１乃至４のいずれか１項に記載の多層配線基板の製造方法。
  6. 同じ樹脂絶縁材料を主体とする複数の樹脂絶縁層及び複数の導体層を交互に積層して多層化した積層構造体を有し、前記積層構造体の第１主面側には複数の第１主面側接続端子が配置され、前記積層構造体の第２主面側には複数の第２主面側接続端子が配置され、前記複数の導体層は、前記複数の樹脂絶縁層に形成され、前記第１主面側または前記第２主面側に向うに従って拡径したビア導体により接続されている多層配線基板であって、
    前記積層構造体の前記第２主面側において露出状態にある最外層の樹脂絶縁層には、前記複数の第２主面側接続端子において端子外面の一部を露呈させる複数の開口部が形成され、
    前記複数の第２主面側接続端子は、銅層を主体として構成され、前記銅層における前記端子外面の外周部が前記最外層の樹脂絶縁層によって覆われ、
    前記最外層の樹脂絶縁層の内側主面と、前記銅層における少なくとも前記端子外面の外周部との界面に、銅よりもエッチングレートが低い１種以上の金属からなる異種金属層が形成されている
    ことを特徴とする多層配線基板。
JP2010031865A 2010-02-16 2010-02-16 多層配線基板の製造方法及び多層配線基板 Expired - Fee Related JP5436259B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2010031865A JP5436259B2 (ja) 2010-02-16 2010-02-16 多層配線基板の製造方法及び多層配線基板
KR1020110012423A KR101215246B1 (ko) 2010-02-16 2011-02-11 다층 배선기판의 제조방법 및 다층 배선기판
TW100104843A TWI507107B (zh) 2010-02-16 2011-02-15 多層配線基板之製造方法及多層配線基板
CN201110040305.1A CN102164464B (zh) 2010-02-16 2011-02-16 多层布线基板的制造方法及多层布线基板
US13/028,588 US8859077B2 (en) 2010-02-16 2011-02-16 Method of manufacturing multilayer wiring substrate, and multilayer wiring substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010031865A JP5436259B2 (ja) 2010-02-16 2010-02-16 多層配線基板の製造方法及び多層配線基板

Publications (2)

Publication Number Publication Date
JP2011171398A true JP2011171398A (ja) 2011-09-01
JP5436259B2 JP5436259B2 (ja) 2014-03-05

Family

ID=44369833

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010031865A Expired - Fee Related JP5436259B2 (ja) 2010-02-16 2010-02-16 多層配線基板の製造方法及び多層配線基板

Country Status (5)

Country Link
US (1) US8859077B2 (ja)
JP (1) JP5436259B2 (ja)
KR (1) KR101215246B1 (ja)
CN (1) CN102164464B (ja)
TW (1) TWI507107B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015144150A (ja) * 2014-01-31 2015-08-06 京セラサーキットソリューションズ株式会社 配線基板の製造方法
JPWO2015118951A1 (ja) * 2014-02-07 2017-03-23 株式会社村田製作所 樹脂多層基板および部品モジュール

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5566720B2 (ja) * 2010-02-16 2014-08-06 日本特殊陶業株式会社 多層配線基板及びその製造方法
JP2014086651A (ja) * 2012-10-26 2014-05-12 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
CN104219867A (zh) * 2013-05-31 2014-12-17 宏启胜精密电子(秦皇岛)有限公司 电路板及其制作方法
JP6266907B2 (ja) * 2013-07-03 2018-01-24 新光電気工業株式会社 配線基板及び配線基板の製造方法
CN103547079B (zh) * 2013-10-24 2017-05-24 中国电子科技集团公司第四十一研究所 一种软介质电路的制作方法
CN106898583B (zh) * 2015-12-18 2019-06-21 江苏富乐德半导体科技有限公司 一种便于激光切割的覆铜陶瓷基板
TWI595812B (zh) * 2016-11-30 2017-08-11 欣興電子股份有限公司 線路板結構及其製作方法
CN108235558B (zh) * 2016-12-14 2020-12-01 欣兴电子股份有限公司 线路板结构及其制作方法
JPWO2018180235A1 (ja) * 2017-03-29 2020-02-06 日本電産株式会社 半導体パッケージ装置、およびその製造方法
JP6747467B2 (ja) * 2018-04-06 2020-08-26 Tdk株式会社 多層配線構造体及びその製造方法
JP7001013B2 (ja) 2018-08-01 2022-01-19 株式会社村田製作所 コイル部品、コイル部品の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005327780A (ja) * 2004-05-12 2005-11-24 Nec Corp 配線基板及びそれを用いた半導体パッケージ
JP2008251702A (ja) * 2007-03-29 2008-10-16 Shinko Electric Ind Co Ltd 配線基板の製造方法及び半導体装置の製造方法及び配線基板
JP2008258646A (ja) * 2005-05-31 2008-10-23 Shinko Electric Ind Co Ltd 配線基板及びその製造方法、並びに半導体装置及び半導体装置の製造方法
JP2009224415A (ja) * 2008-03-13 2009-10-01 Ngk Spark Plug Co Ltd 多層配線基板の製造方法、及び多層配線基板の中間製品

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1224305C (zh) * 2001-10-31 2005-10-19 新光电气工业株式会社 半导体器件用多层电路基板的制造方法
JP2004111544A (ja) 2002-09-17 2004-04-08 Ngk Spark Plug Co Ltd 多層配線基板
US20040108217A1 (en) * 2002-12-05 2004-06-10 Dubin Valery M. Methods for forming copper interconnect structures by co-plating of noble metals and structures formed thereby
US8101868B2 (en) * 2005-10-14 2012-01-24 Ibiden Co., Ltd. Multilayered printed circuit board and method for manufacturing the same
JP4334005B2 (ja) * 2005-12-07 2009-09-16 新光電気工業株式会社 配線基板の製造方法及び電子部品実装構造体の製造方法
JP5356876B2 (ja) * 2008-03-28 2013-12-04 日本特殊陶業株式会社 多層配線基板及びその製造方法
JP5290017B2 (ja) * 2008-03-28 2013-09-18 日本特殊陶業株式会社 多層配線基板及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005327780A (ja) * 2004-05-12 2005-11-24 Nec Corp 配線基板及びそれを用いた半導体パッケージ
JP2008258646A (ja) * 2005-05-31 2008-10-23 Shinko Electric Ind Co Ltd 配線基板及びその製造方法、並びに半導体装置及び半導体装置の製造方法
JP2008251702A (ja) * 2007-03-29 2008-10-16 Shinko Electric Ind Co Ltd 配線基板の製造方法及び半導体装置の製造方法及び配線基板
JP2009224415A (ja) * 2008-03-13 2009-10-01 Ngk Spark Plug Co Ltd 多層配線基板の製造方法、及び多層配線基板の中間製品

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015144150A (ja) * 2014-01-31 2015-08-06 京セラサーキットソリューションズ株式会社 配線基板の製造方法
JPWO2015118951A1 (ja) * 2014-02-07 2017-03-23 株式会社村田製作所 樹脂多層基板および部品モジュール

Also Published As

Publication number Publication date
US20110200788A1 (en) 2011-08-18
JP5436259B2 (ja) 2014-03-05
US8859077B2 (en) 2014-10-14
TW201206294A (en) 2012-02-01
KR101215246B1 (ko) 2012-12-24
CN102164464A (zh) 2011-08-24
TWI507107B (zh) 2015-11-01
KR20110095154A (ko) 2011-08-24
CN102164464B (zh) 2014-03-12

Similar Documents

Publication Publication Date Title
JP5436259B2 (ja) 多層配線基板の製造方法及び多層配線基板
JP5566720B2 (ja) 多層配線基板及びその製造方法
JP5623308B2 (ja) 多層配線基板及びその製造方法
JP5504149B2 (ja) 多層配線基板
US8707554B2 (en) Method of manufacturing multilayer wiring substrate
JP5566771B2 (ja) 多層配線基板
KR101281410B1 (ko) 다층 배선기판
JP5462777B2 (ja) 多層配線基板の製造方法
JP2012094662A (ja) 多層配線基板の製造方法
JP5638269B2 (ja) 多層配線基板
JP2011181542A (ja) 多層配線基板及びその製造方法
JP5269757B2 (ja) 多層配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120511

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130604

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130802

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131210

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees