JP2011165999A - 配線板の製造方法 - Google Patents

配線板の製造方法 Download PDF

Info

Publication number
JP2011165999A
JP2011165999A JP2010028668A JP2010028668A JP2011165999A JP 2011165999 A JP2011165999 A JP 2011165999A JP 2010028668 A JP2010028668 A JP 2010028668A JP 2010028668 A JP2010028668 A JP 2010028668A JP 2011165999 A JP2011165999 A JP 2011165999A
Authority
JP
Japan
Prior art keywords
forming
insulating substrate
conductor
film
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010028668A
Other languages
English (en)
Other versions
JP5251900B2 (ja
Inventor
Hiroshi Ishikawa
浩史 石川
Nagayoshi Matsuo
長可 松尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2010028668A priority Critical patent/JP5251900B2/ja
Publication of JP2011165999A publication Critical patent/JP2011165999A/ja
Application granted granted Critical
Publication of JP5251900B2 publication Critical patent/JP5251900B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】空中配線部を有する両面配線板の製造方法において、製造時間を短縮するとともに製造コストを低減し、安定したチップとの接合が可能な配線板の製造方法を提供する。
【解決手段】絶縁基板の第1、第2主面とに第1及び第2導体膜とが設けられ、第2主面に接着剤がない両面銅張積層板を準備する工程と、第1導体膜と絶縁基板とを貫通するブラインドビアホールを形成する工程と、絶縁基板の第1主面側の表面全面に導電膜を形成する工程と、第1導体膜上及びブラインドビアホール内にめっきを形成する工程と、第1導体膜及び第2導体膜をパターニングして第1、第2導体パターンを形成する工程とを有し、導体パターンの形成工程の後、デバイスホール形成予定領域を除いた第1主面側及び第2主面側の表面全面にレジスト膜を形成する工程と、エッチングにより絶縁基板にデバイスホールを形成する工程と、レジスト膜を剥膜する工程とを備える。
【選択図】図3

Description

本発明は、配線板の製造方法に関し、特に、絶縁基板の両面に配線が設けられ、かつ、前記配線の一部が前記絶縁基板の開口部上を通る配線板に適用して有効な技術に関するものである。
従来、フィルム状の絶縁基板の表面に導体パターン(配線)が設けられた配線板には、前記絶縁基板の両面に導体パターンが設けられた両面配線板がある。このとき、前記絶縁基板の各面に設けられた導体パターンは、前記絶縁基板に設けられたビアホール(via hole)やスルーホールなどの開口部に沿って設けたビアやめっきスルーホール(PTH)により電気的に接続されている。
また、前記両面配線板には、例えば、前記絶縁基板に、前記ビアホールやスルーホールとは別の開口部が設けられており、前記導体パターンの一部が、前記絶縁基板の開口部上を通っている配線板がある。以下、前記絶縁基板に設けられた開口部のうち、前記ビアや前記めっきスルーホールを設けるための開口部を第1開口部と称し、それ以外の開口部を第2開口部と称する。
このとき、前記導体パターンのうち、前記絶縁基板の第2開口部上を通る部分は、例えば、前記配線板上に半導体チップを実装するときに、前記半導体チップの外部電極と電気的に接続される部分である。以下、前記導体パターンのうち、前記絶縁基板の開口部上を通っている部分を空中配線部と称する。
前記空中配線部を有する両面配線板の製造方法には、前記絶縁基板の第1主面側の導体パターンを形成した後、レーザエッチングにより、前記絶縁基板に前記第2開口部を形成し、前記絶縁基板の前記第1主面の裏面(第2主面)の導体パターンを形成する方法がある(例えば、特許文献1を参照)。
前記特許文献1に記載された配線板の製造方法を簡単に説明すると、まず、ポリイミドテープなどの絶縁基板の両面に、銅箔などの導体膜を接着し、前記ビアやめっきスルーホールを形成して前記各導体膜を電気的に接続した後、前記導体膜の一方をパターニングして第1導体パターンを形成する。次に、前記第1導体パターンを形成した面から、例えば、炭酸ガスレーザを照射するレーザエッチングにより、前記絶縁基板に第2開口部(デバイスホール)を形成する。その後、もう一方の導体膜をパターニングして、前記空中配線部を有する第2導体パターンを形成する。
また、前記空中配線部を有する両面配線板の製造方法には、絶縁基板の予め設けられた第1主面側の第1導体箔を接着した状態で前記絶縁基板と前記第1導体箔とを打ち抜き加工し、前記絶縁基板及び前記第1導体箔とを貫通する開口部を設け、その後第2主面側に第2導体箔を貼り付け、第1、第2導体箔に導体パターンを形成する方法がある(例えば、特許文献2参照)。
前記特許文献2に記載された配線板の製造方法を簡単に説明すると、ポリイミドテープなどの絶縁基板の第1主面に第1導体膜を接着した状態で、絶縁基板及び第1導体膜を貫通するように前記ビア、めっきスルーホール、デバイスホール等の開口部を金型を用いた打ち抜き加工で形成した後、第2主面に第2導体膜を貼り付け、前記第1の導体膜をパターニングして第1導体パターンを形成し、そして、前記第2の導体膜をパターニングして前記空中配線部を有する第2導体配線部を有する第2導体パターンを形成する。
特開平10−12677号公報(第1図−第3図) 特開2005−273516号公報(第4図−第7図)
しかしながら、前記従来の技術では、例えば、前記レーザエッチングにより前記絶縁基板の第2開口部(デバイスホール)を形成するには、広い領域を開口する場合に加工時間が長くなるという問題があり、また、レーザ発振器の保守管理等のコストも高くなる。また、レーザの熱により、第2導体面が変形し、チップとの接合に不具合が生じる可能性がある。
また、金型で打ち抜く方法によれば、次のような問題が生じる。つまり、近年パッケージサイズの小型化により、はんだボール搭載領域の面積が小さくなることが影響してボールパッドの間隔が密になるとともにビア径の小径化が進んでいる。そのため、開口部を形成するための金型自体もピンを細く密にする必要があり、加工精度をより高いものとしなければならないという問題がある。現状では最小径でも200μmが限界であり、金型での打ち抜きでは、小径のビアが形成できない。
したがって、本発明の目的は、空中配線部を有する両面配線板の製造方法において、製造時間を短縮するとともに製造コストを低減し、空中配線に変形がなく安定したチップとの接合が可能な技術を提供することにある。
また、本発明の他の目的は、空中配線部を有する両面配線基板の製造方法において、小型化に対応し安定したビアの形成が可能な技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
本願において開示される発明の概要を説明すれば、以下の通りである。
絶縁基板の第1主面と第2主面とに夫々第1導体膜と第2導電膜とが設けられ、前記絶縁基板の前記第2主面に接着剤がない両面銅張積層板を準備する工程と、前記両面銅張積層板に前記第1導体膜と前記絶縁基板とを貫通するブラインドビアホールを形成する工程と、前記絶縁基板の第1主面側の表面全面に導電膜を形成する工程と、前記第1導体膜上及び前記ブラインドビアホール内にめっきを形成する工程と、前記第1導体膜をパターニングして第1導体パターンを形成する工程と、前記第2導体膜をパターニングして第2導体パターンを形成する工程とを有し、前記第1導体パターン及び前記第2導体パターンを形成する工程の後、デバイスホール形成予定領域を除いた第1主面側の表面と、第2主面側の表面全面にレジスト膜を形成する工程と、前記レジスト膜を形成する工程の後、エッチングにより前記絶縁基板にデバイスホールを形成する工程と、前記レジスト膜を剥膜する工程とを備えることを特徴とする配線板の製造方法である。
前記手段によれば、第2主面側に接着剤層を設けないので、ブラインドビアホールをレーザで穿孔した場合であってもデスミアプロセスにより接着剤層が侵食されず、安定したビアホール形状となる。
また、出発材料として絶縁基板の両面に導体膜が設けられた両面銅張積層板を用いるので、導体箔を貼り付ける工程が不要であり、前記配線板の製造にかかる時間を短縮することができる。
また、導電化やパターニング後にデバイスホールを形成するため、デバイスホール内の導電膜を除去する工程の必要がないので、前記配線板の製造にかかる時間を短縮することができる。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。
(1)空中配線部を有する両面配線板の製造方法において、製造にかかる時間を短縮することができる。
(2)空中配線部を有する両面配線板の製造方法において、製造コストを低減することができる。
(3)空中配線部を有する両面配線板の製造方法において、細径のブラインドビアホールを形成することができ、延いてはパッケージの小型化を図ることができる。
本発明に関わる配線板の概略構成を示す模式図であり、空中配線部を有する配線板の一例を示す平面図である。 本発明に関わる配線板の概略構成を示す模式図であり、図1のA−A’線での断面図である。 本発明による一実施形態の配線板の製造方法を説明するための模式図であり、製造方法の手順を説明するためのフロー図である。 本実施形態の配線板の製造方法を説明するための模式図である。
以下、本発明について、図面を参照して実施の形態(実施例)とともに詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは、同一符号を付け、その繰り返しの説明は省略する。
本発明の実施の形態を説明する前に、まず、本発明に関わる配線板の概略構成について説明する。
図1及び図2は、本発明に関わる配線板の概略構成を示す模式図であり、図1は空中配線部を有する配線板の一例を示す平面図、図2は図1のA−A’線での断面図である。
本発明に関わる配線板は、例えば、図1及び図2に示すように、フィルム状の絶縁基板1の第1主面に第1導体パターン2が設けられ、前記絶縁基板1の第1主面の裏面(以下、第2主面と称する)に第2導体パターン3が設けられている。また、前記第1導体パターン2と前記第2導体パターン3は、例えば、図2に示したように、前記絶縁基板1に設けられた開口部(以下、ブラインドビアホールと称する)1Aに沿って設けられたビア2Vにより電気的に接続されている。
また、前記絶縁基板1には、前記ブラインドビアホール1Aとは異なる開口部1B(以下、デバイスホールと称する)が設けられており、例えば、前記第2導体パターン3の一部3Aが、前記デバイスホール1B上を通っている。以下、前記第2導体パターン3のうち、前記デバイスホール1B上を通る部分3Aを空中配線部と称する。
前記空中配線部3Aは、例えば、前記配線板に半導体チップを実装したときに、前記半導体チップの外部電極と電気的に接続される部分である。またこのとき、前記空中配線部3Aは、例えば、前記半導体チップの外部電極と接続するときに、前記絶縁基板1のデバイスホール1B上で切断され、どちらか一方、あるいは両方が前記半導体チップの外部電極と接続される。
また、前記第1導体パターン2及び第2導体パターン3上には、図2に示したように、ソルダレジストなどの保護膜4、あるいは金めっきや錫めっきなどの機能めっき5が設けられている。
以下、図1及び図2に示した配線板を例に挙げ、その製造方法についての実施の形態を説明する。
(実施形態)
図3及び図4は、本発明による一実施形態の配線板の製造方法を説明するための模式図であり、図3は製造方法の手順を説明するためのフロー図、図4(a)は両面銅張積層板を示す断面図、図4(b)はブラインドビアホールを形成する工程の断面図、図4(c)は導電化処理を行う工程の断面図、図4(d)はブラインドビアホールにめっきを施す工程の断面図、図4(e)はパターニングを行う工程の断面図、図4(f)はレジスト膜を形成する工程の断面図、図4(g)は絶縁基板をエッチングする工程の断面図である。なお、図4の各断面図は、図2に示した断面図と同じ断面を示しているものとする。
本実施形態の配線板の製造方法は、図3に示すように、絶縁基板の第1主面と第2主面とに導体膜が設けられ、前記絶縁基板の第2主面に接着剤がない両面銅張積層板を準備し、前記絶縁基板及び前記第1導体膜を貫通するブラインドビアホールを形成するブラインドビアホール形成工程601と、前記絶縁基板の第1主面側の表面全面を導電化する導電化工程602と、前記第1導体膜上及び前記絶縁基板のブラインドビアホール(第1開口部)内にめっきを形成するめっき工程603と、前記第1導体膜及び第2導体膜をパターニングして第1導体パターン及び第2導体パターンを形成するパターニング工程604と、第1主面のデバイスホール形成予定領域を除く部分にレジスト膜を形成するレジスト膜形成工程605と、前記デバイスホール形成予定領域の絶縁基板をエッチングで除去するエッチング工程606と、保護膜及び機能めっきを形成する工程607とを有する。
本実施形態の製造方法を用いて、図1及び図2に示したような配線板を製造するときには、まず、前記ブラインドビアホール形成工程601を行い、図4(a)に示すようなフィルム上の絶縁基板1の両面に導体膜201、301が設けられた両面銅張積層板を準備する。前記絶縁基板1には、例えば厚さが50μmのポリイミドテープを用いる。また、前記第1導体膜201及び第2導体膜301には、例えば、厚さが12μmの銅箔を用いる。また、少なくとも第2導体膜301は接着剤を介さずに絶縁基板1に貼り付けられている。そして、図4(b)に示すように、前記ブラインドビアホール1Aを形成する。前記ブラインドビアホール1Aは、例えば、UVレーザやCO2レーザを用いて形成する。また、ブラインドビアホール1Aは第1導体膜201と絶縁基板1の両方をレーザ加工することで形成できるが、前記第1導体膜201に所望とする径(ブラインドビアホール径)の開口をエッチング等で形成した後、絶縁基板1にレーザ照射することでも形成することが可能である。
次に、前記導電化工程602を行い、図4(c)に示すように、前記絶縁基板1の第1主面側の表面全面に薄い導電膜7を形成して導電化する。前記導電膜7は、例えば、DPS(Direct Plating System)あるいは無電解銅めっき等で形成する。このとき、前記導電膜7は、前記第1導体膜201の表面だけでなく、絶縁基板1の第1導体膜201側の全面に形成し、前記ブラインドビアホール1Aの内部にも形成する。
次に、前記めっき工程603を行い、図4(d)に示すように、前記導電膜7の露出面上にめっきをして、前記ブラインドビアホール1A内にビア2Vを形成する。前記ビア2Vは、例えば、電気銅めっきで形成する。またこのとき、前記第1導体膜201上にも、薄くめっきが積層される。そのため、前記絶縁基板1の第1主面上の導体膜は、前記第1導体膜201上にめっきが積層した積層導体膜202になる。
次に、前記パターニング工程604を行う。まずは、前記第1導体膜201及び導電膜7、ならびにめっきからなる積層導体膜202上及び前記第2導体膜301上にエッチングレジスト(図示しない)を形成する。そして、図4(e)に示すように、前記積層導体膜202の不要な部分を除去して第1導体パターン2を形成するとともに、前記第2導体膜301の不要な部分を除去して第2導体パターン3を形成する。パターニング後、前記エッチングレジストを剥膜する。
前記第1導体パターン2と前記第2導体パターン3を形成する工程は、一度に行ってもよいし、それぞれを分けて行ってもよい。
次に、前記レジスト膜形成工程605を行い、図4(f)に示すように前記絶縁基板1のデバイスホール1B形成予定領域を除く第1主面にレジスト膜8を形成する。前記レジスト膜8は、例えば厚さ40μmのドライフィルムレジストを用いる。まず、前記デバイスホール1Bを含む第1主面全面にドライフィルムレジストを貼り付け、前記デバイスホール1Bの形成予定領域のドライフィルムが除去されるように露光・現像される。
その後、エッチング工程606を行い、図4(g)に示すように、前記デバイスホール1B形成予定領域においてレジスト膜8から露出した絶縁基板1をエッチング処理によって除去する。エッチングに用いられる薬液として、例えば、東レエンジニアリング(株)製のポリイミドケミカルエッチング液TPE3000を用いればよい。そして、エッチング後、レジスト膜8を剥膜する。
その後、保護膜及び機能めっきを形成する工程607を行い、前記第1導体パターン2及び第2導体パターン3の表面に、ソルダレジストなどの保護膜4、及び金めっきや錫めっき等の機能めっき5を形成すると、図1及び図2に示したような配線板が得られる。
以上、本発明を、前記実施形態に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において、種々変更可能であることはもちろんである。
例えば、前記実施形態では、図1及び図2に示したような配線板の製造方法を例に挙げて説明したが、これに限らず、前記空中配線部3Aを有する両面配線板に適用できることは言うまでもない。このとき、前記空中配線部3Aは、例えば、一端が前記ブラインドビアホール1A上にあってもよい。
また、前記空中配線部3Aは、例えば、半導体チップの外部電極と接続する部分である必要はなく、例えば、高周波伝送路等で、絶縁基板の誘電率の影響を防ぐために形成した開口部上を通る配線であってもよい。
1 絶縁基板
1A 第1開口部(ブラインドビアホール)
1B 第2開口部(デバイスホール)
2 第1導体パターン
201 第1導体膜
202 積層導体膜
2V ビア
3 第2導体パターン
301 第2導体膜
3A 空中配線部
4 保護膜
5 機能めっき
7 導電膜
8 レジスト膜(ドライフィルムレジスト)

Claims (4)

  1. 絶縁基板の第1主面と第2主面とに夫々第1導体膜と第2導体膜とが設けられ、前記絶縁基板の前記第2主面に接着剤がない両面銅張積層板を準備する工程と、
    前記両面銅張積層板に前記第1導体膜と前記絶縁基板とを貫通するブラインドビアホールを形成する工程と、
    前記絶縁基板の第1主面側の表面全面に導電膜を形成する工程と、
    前記第1導体膜上及び前記ブラインドビアホール内にめっきを形成する工程と、
    前記第1導体膜をパターニングして第1導体パターンを形成する工程と、
    前記第2導体膜をパターニングして第2導体パターンを形成する工程とを有し、
    前記第1導体パターン及び前記第2導体パターンを形成する工程の後、デバイスホール形成予定領域を除いた第1主面側の表面と、第2主面側の表面全面にレジスト膜を形成する工程と、
    前記レジスト膜を形成する工程の後、エッチングにより前記絶縁基板にデバイスホールを形成する工程と、
    前記レジスト膜を剥膜する工程と
    を備えることを特徴とする配線板の製造方法。
  2. 前記ブラインドビアホールを形成する工程は、第1主面側からレーザを照射して行うことを特徴とする請求項1に記載の配線板の製造方法。
  3. 前記導電膜を形成する工程は、DPSまたは無電解めっきにより行われることを特徴とする請求項1又は2に記載の配線板の製造方法。
  4. 前記第1導体パターンおよび/又は前記第2導体パターンに機能めっきを施す工程を有することを特徴とする請求項1乃至3のいずれかに記載の配線板の製造方法。
JP2010028668A 2010-02-12 2010-02-12 配線板の製造方法 Active JP5251900B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010028668A JP5251900B2 (ja) 2010-02-12 2010-02-12 配線板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010028668A JP5251900B2 (ja) 2010-02-12 2010-02-12 配線板の製造方法

Publications (2)

Publication Number Publication Date
JP2011165999A true JP2011165999A (ja) 2011-08-25
JP5251900B2 JP5251900B2 (ja) 2013-07-31

Family

ID=44596311

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010028668A Active JP5251900B2 (ja) 2010-02-12 2010-02-12 配線板の製造方法

Country Status (1)

Country Link
JP (1) JP5251900B2 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005217216A (ja) * 2004-01-30 2005-08-11 Hitachi Cable Ltd 半導体装置用両面配線テープキャリアおよびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005217216A (ja) * 2004-01-30 2005-08-11 Hitachi Cable Ltd 半導体装置用両面配線テープキャリアおよびその製造方法

Also Published As

Publication number Publication date
JP5251900B2 (ja) 2013-07-31

Similar Documents

Publication Publication Date Title
US8580066B2 (en) Method for manufacturing multilayer wiring substrate
JP6711509B2 (ja) プリント回路基板、半導体パッケージ及びその製造方法
EP1708552A2 (en) Method of production of circuit board utilizing electroplating
JP2011199270A (ja) 多層配線基板及びその製造方法
JP2009231770A (ja) 多層フレキシブルプリント配線板およびその製造方法
KR20110095154A (ko) 다층 배선기판의 제조방법 및 다층 배선기판
JP2016063130A (ja) プリント配線板および半導体パッケージ
TWI481329B (zh) 貫通孔形成方法及配線電路基板的製造方法
JP2018032657A (ja) プリント配線板およびプリント配線板の製造方法
TW200412205A (en) Double-sided printed circuit board without via holes and method of fabricating the same
KR20150102504A (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
JP2019121626A (ja) 印刷配線板の製造方法
JP2012243836A (ja) フレキシブル配線基板およびその製造方法
TWI459879B (zh) Method for manufacturing multilayer flexible printed wiring board
CN107645855B (zh) 无导线电镀电路板及其制作方法
KR100772432B1 (ko) 인쇄 회로 기판 제조 방법
TW201206296A (en) Multilayer wiring substrate and method of manufacturing the same
JP2009164492A (ja) 配線基板の製造方法
JP2019067864A (ja) プリント配線板の製造方法
JP5251900B2 (ja) 配線板の製造方法
KR100704911B1 (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
JP2005197648A (ja) 電解めっきを利用した配線基板の製造方法
JP2011100792A (ja) 配線基板の製造方法
JP2011061161A (ja) プリント配線板の製造方法
JP2015204379A (ja) プリント配線板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120518

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130319

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130401

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5251900

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160426

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250