JP2011199270A - 多層配線基板及びその製造方法 - Google Patents

多層配線基板及びその製造方法 Download PDF

Info

Publication number
JP2011199270A
JP2011199270A JP2011036476A JP2011036476A JP2011199270A JP 2011199270 A JP2011199270 A JP 2011199270A JP 2011036476 A JP2011036476 A JP 2011036476A JP 2011036476 A JP2011036476 A JP 2011036476A JP 2011199270 A JP2011199270 A JP 2011199270A
Authority
JP
Japan
Prior art keywords
surface side
main surface
solder resist
wiring board
multilayer wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011036476A
Other languages
English (en)
Other versions
JP5623308B2 (ja
Inventor
Shinnosuke Maeda
真之介 前田
Satoshi Hirano
訓 平野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2011036476A priority Critical patent/JP5623308B2/ja
Publication of JP2011199270A publication Critical patent/JP2011199270A/ja
Application granted granted Critical
Publication of JP5623308B2 publication Critical patent/JP5623308B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/094Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09472Recessed pad for surface mounting; Recessed electrode of component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099Coating over pads, e.g. solder resist partly over pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147Assembling terminal to base

Abstract

【課題】接続端子の密着強度を十分に高めることができ、信頼性の高い多層配線基板を提供する。
【解決手段】多層配線基板10において、配線積層部30の上面31には、ICチップ接続端子41及びコンデンサ接続端子42が形成され、下面32側には、母基板接続端子45が形成されている。配線積層部30の下面32側には、ソルダーレジスト38が配設されている。ソルダーレジスト38に接している樹脂絶縁層21には複数の開口部37が形成される。母基板接続端子45は、開口部37内に埋設されかつ端子外面45aが樹脂絶縁層21の表面21aよりも内層側に位置している。ソルダーレジスト38は開口部37内に入り込んで端子外面45aの外周部に接触している。
【選択図】図1

Description

本発明は、同じ樹脂絶縁材料を主体とした複数の樹脂絶縁層及び複数の導体層を交互に積層して多層化した積層構造体を有する一方で、両面にビルドアップ層を順次形成していくいわゆるコア基板を製品として有しない多層配線基板及びその製造方法に関するものである。
コンピュータのマイクロプロセッサ等として使用される半導体集積回路素子(ICチップ)は、近年ますます高速化、高機能化しており、これに付随して端子数が増え、端子間ピッチも狭くなる傾向にある。一般的にICチップの底面には多数の端子が密集してアレイ状に配置されており、このような端子群はマザーボード側の端子群に対してフリップチップの形態で接続される。ただし、ICチップ側の端子群とマザーボード側の端子群とでは端子間ピッチに大きな差があることから、ICチップをマザーボード上に直接的に接続することは困難である。そのため、通常はICチップをICチップ搭載用配線基板上に搭載してなる半導体パッケージを作製し、その半導体パッケージをマザーボード上に搭載するという手法が採用される。
この種のパッケージを構成するICチップ搭載用配線基板としては、コア基板の表面及び裏面にビルドアップ層を形成した多層配線基板が実用化されている。この多層配線基板においては、コア基板として、例えば、補強繊維に樹脂を含浸させた樹脂基板(ガラスエポキシ基板など)が用いられている。そして、そのコア基板の剛性を利用して、コア基板の表面及び裏面に樹脂絶縁層と導体層とを交互に積層することにより、ビルドアップ層が形成されている。つまり、この多層配線基板において、コア基板は、補強の役割を果たしており、ビルドアップ層と比べて非常に厚く形成されている。また、コア基板には、表面及び裏面に形成されたビルドアップ層間の導通を図るための配線(具体的には、スルーホール導体など)が貫通形成されている。
ところで近年では、半導体集積回路素子の高速化に伴い、使用される信号周波数が高周波帯域となってきている。この場合、コア基板を貫通する配線が大きなインダクタンスとして寄与し、高周波信号の伝送ロスや回路誤動作の発生につながり、高速化の妨げとなってしまう。この問題を解決するために、多層配線基板を、コア基板を有さない基板とすることが提案されている(例えば特許文献1,2参照)。特許文献1,2に記載の多層配線基板は、比較的に厚いコア基板を省略することにより全体の配線長を短くしたものであるため、高周波信号の伝送ロスが低減され、半導体集積回路素子を高速で動作させることが可能となる。
図17及び図18には、特許文献1に開示されている配線基板100A,100Bの具体例を示している。配線基板100A,100Bでは、配線101やビア導体102などが形成された絶縁層103の両面にソルダーレジスト104,105が形成されており、上側のソルダーレジスト104にはICチップ接続用の配線101を露出させるための開口部106が設けられている。また、下側のソルダーレジスト105にも開口部107が形成され、その開口部107内にマザーボートなどの接続端子108が形成されている。
図17の配線基板100Aでは、接続端子108がソルダーレジスト105側に埋設されており、接続端子108とソルダーレジスト105との厚さがほぼ同じとなっている。一方、図18の配線基板100Bでは、接続端子108は絶縁層103側に埋設されており、端子外面108aの外周部がソルダーレジスト105により覆われている。なお、特許文献2の配線基板においても、ICチップの接続端子が絶縁層側に埋設されており、端子外面の外周部がソルダーレジストにより覆われている。
特許第4146864号公報(図1、図4など) 特開2009−141121号公報(図7など)
ところで、上記従来の配線基板100Bにおいて、接続端子108には内層側からニッケルめっき層109a及び金めっき層109bの2層のめっき層が形成されている(図18参照)。この接続端子108上にはんだ110を形成する場合、接続端子108の表層側に存在する金が溶融したはんだ110中に拡散してしまい、端子外面108aの外周部においてソルダーレジスト105との間に隙間が生じてしまう(図19参照)。この場合、ソルダーレジスト105と接続端子108とが密着しなくなるため、接続端子108の密着強度が低下してしまう。また、図17の配線基板100Aでは、接続端子108の側面のみがソルダーレジスト105に密着し、端子外面108aはソルダーレジスト105に接触していないため、接続端子108の密着強度を十分に得ることができない。従って、このような場合には信頼性の高い配線基板100A,100Bとすることが困難になる。
さらに、図17及び図18の配線基板100A,100Bにおいて、配線101は絶縁層103上に形成されており、絶縁層103の上面から突出した状態となっている。つまり、配線基板100A,100Bにおいて、上側のソルダーレジスト104に埋設された状態で各配線101が形成されている。例えば、ソルダーレジスト104は、光硬化性を付与した樹脂絶縁材料の硬化物を主体として形成されている場合は、内層の絶縁層103と比較して一般的に絶縁性が劣る。このため、配線基板100A,100Bのように、ソルダーレジスト104側に配線101が突出した状態で設けられている場合には、配線101の高密度化により配線101間の絶縁性が確保できなくなるといった問題が生じてしまう。そして、このことも信頼性を低下させる原因となる。
本発明は上記の課題に鑑みてなされたものであり、その目的は、接続端子の密着強度を十分に高めることができ、信頼性の高い多層配線基板及びその製造方法を提供することにある。また、本発明の別の目的は、さらに接続端子間の絶縁性を十分に確保することができる多層配線基板及びその製造方法を提供することにある。
そして上記課題を解決するための手段(手段1)としては、同じ樹脂絶縁材料を主体とする複数の樹脂絶縁層及び複数の導体層を交互に積層して多層化した積層構造体を有し、前記積層構造体の第1主面側には複数の第1主面側接続端子が配置され、前記積層構造体の第2主面側には複数の第2主面側接続端子が配置され、前記複数の導体層は、前記複数の樹脂絶縁層に形成され、前記第1主面側または前記第2主面側に向うに従って拡径したビア導体により接続されている多層配線基板であって、前記積層構造体の前記第1主面側及び前記第2主面側の少なくとも一方には、ソルダーレジストが配設され、前記ソルダーレジストに接している最外層の樹脂絶縁層には複数の開口部が形成され、前記複数の第1主面側接続端子または前記複数の第2主面側接続端子は、銅層を主体として構成され、前記複数の開口部内に埋設されかつ端子外面が前記最外層の樹脂絶縁層の表面よりも内層側に位置し、前記ソルダーレジストは前記複数の開口部内に入り込んで前記端子外面の外周部に接触していることを特徴とする多層配線基板がある。
従って、手段1に記載の発明によると、同じ樹脂絶縁材料を主体とする複数の樹脂絶縁層及び複数の導体層を交互に積層され、コアを含まないコアレス配線基板として多層配線基板が形成されている。この多層配線基板において、最外層の樹脂絶縁層に形成された開口部内に、複数の第1主面側接続端子または複数の第2主面側接続端子が埋設されており、それら接続端子の端子外面が最外層の樹脂絶縁層の表面よりも内層側に位置している。さらに、最外層の樹脂絶縁層に形成された開口部内にソルダーレジストが入り込んで端子外面の外周部に接触することで、端子外面の外周部がいわば基板厚さ方向から押さえ付けられた状態となる。ゆえに、接続端子が最外層の樹脂絶縁層に対して確実に固定され、ソルダーレジストと端子外面の外周部との間に隙間が生じなくなり、接続端子の密着強度を十分に高めることができる。さらに、端子外面や樹脂絶縁層に対するソルダーレジストの密着面積が増すため、多層配線基板の強度を高めることができる。また、接続端子は、端子外面がソルダーレジスト側に突出しておらず、絶縁性の高い樹脂絶縁層に埋設されているので、接続端子間の絶縁性を十分に確保することができる。
端子外面には、中央部が外周部よりも内層側に位置するように凹んだ丸み部が形成されていることが好ましい。このように接続端子を形成すると、ソルダーレジストの密着面積が増すため、ソルダーレジストとの密着性を十分に高めることができる。また、ソルダーレジストが接触する端子外面の外周部が中央部よりも厚くなるため、端子強度を向上させることができる。
ソルダーレジストと最外層の樹脂絶縁層との界面に存在する導体層は、最外層の樹脂絶縁層側に埋まっていることが好ましい。このようにすると、配線パターンなどの導体層間には絶縁性の高い樹脂絶縁層が介在されることとなり、各配線を比較的狭いピッチで設けることができるため、多層配線基板の高集積化を図ることができる。
ここで、手段1の多層配線基板において、ソルダーレジストと最外層の樹脂絶縁層との界面に存在する導体層は、複数の第1主面側接続端子または複数の第2主面側接続端子と隣接する配線パターン用導体部を備えていてもよい。そしてこの場合、最外層の樹脂絶縁層は、複数の第1主面側接続端子または複数の第2主面側接続端子と配線パターン用導体部との間において、それらよりもソルダーレジスト側に突出していてもよい。このように突出した部分を有していると、上記接続端子と配線パターン用導体部との間の絶縁距離が長くなるため、それらの間でのマイグレーションの発生を抑制することができる。
ソルダーレジストが有する開口部は、最外層の樹脂絶縁層が有する開口部よりも小径であり、ソルダーレジストが有する開口部に配置された端子外面上の中央部には、銅以外の1種以上の金属からなる被覆金属層が形成されていることが好ましい。この場合、ソルダーレジストの開口部から露出する端子外面上の中央部に被覆金属層が形成され、ソルダーレジストが接触する端子外面の外周部においてソルダーレジストとの界面には被覆金属層が存在しない。ここで、被覆金属層として例えばニッケル−金めっき層を用いる場合、はんだ接続の際に金が溶融したはんだ中に拡散するが、本発明では端子外面とソルダーレジストとの界面には金めっきが存在していない。従って、はんだ中への金の拡散に起因して端子外面とソルダーレジストとの界面に隙間が形成されるといった問題は解消される。この結果、接続端子上にはんだを形成した後においても、端子外面とソルダーレジストとを確実に密着させることができ、接続端子の密着強度を十分に確保することができる。
ソルダーレジストが積層構造体の第2主面側に配置され、第2主面側には、接続対象が母基板である複数の母基板接続端子が、複数の第2主面側接続端子として存在していることが好ましい。この場合、母基板接続端子は比較的面積が大きくて高い密着強度を必要とするが、上述した開口部内へのソルダーレジストの入り込みによって、端子外面の外周部がいわば基板厚さ方向から押さえ付けられることから、母基板接続端子に十分な密着強度が確保され、多層配線基板の信頼性を高めることができる。なお、ソルダーレジストは、母基板が接続される主面側に設けられてもよいし、その主面の反対側、例えばICチップが搭載される主面側に設けられてもよい。
複数の樹脂絶縁層に形成されたビア導体は、いずれも第2主面側から第1主面側に向うに従って拡径した形状を有していてもよい。また逆に、複数の樹脂絶縁層に形成されたビア導体は、いずれも第1主面側から第2主面側に向うに従って拡径した形状を有していてもよい。このようにすると、コア基板を有さないコアレス配線基板を確実に製造することができる。
また、上記課題を解決するための別の手段(手段2)としては、同じ樹脂絶縁材料を主体とする複数の樹脂絶縁層及び複数の導体層を交互に積層して多層化した積層構造体を有し、前記積層構造体の第1主面側には複数の第1主面側接続端子が配置され、前記積層構造体の第2主面側には複数の第2主面側接続端子が配置され、前記複数の導体層は、前記複数の樹脂絶縁層に形成され、前記第1主面側または前記第2主面側に向うに従って拡径したビア導体により接続されている多層配線基板の製造方法であって、後に前記第1主面側接続端子または前記第2主面側接続端子となるべき金属導体部を基材上に形成する金属導体部形成工程と、前記金属導体部形成工程後、複数の樹脂絶縁層及び複数の導体層を交互に積層して多層化することにより積層構造体を形成するビルドアップ工程と、前記ビルドアップ工程後、前記金属導体部の一部を残しつつ前記基材を除去することによって、最外層の樹脂絶縁層における複数の開口部内にて前記複数の第1主面側接続端子または前記複数の第2主面側接続端子を形成する接続端子形成工程と、前記接続端子形成工程後、前記最外層の樹脂絶縁層上にソルダーレジストを形成するとともに、その際に前記複数の開口部内に前記ソルダーレジストの一部を入り込ませて端子外面の外周部に接触させるようにするソルダーレジスト形成工程とを含むことを特徴とする多層配線基板の製造方法がある。
従って、手段2に記載の発明によると、最外層の樹脂絶縁層に形成された複数の開口部内に複数の第1主面側接続端子または複数の第2主面側接続端子が埋設され、端子外面が最外層の樹脂絶縁層の表面よりも内層側に位置するように各接続端子が形成される。さらに、ソルダーレジスト形成工程を行うことにより、最外層の樹脂絶縁層に形成された開口部内にソルダーレジストが入り込んで端子外面の外周部に接触することで、端子外面の外周部がいわば基板厚さ方向から押さえ付けられた状態となる。ゆえに、接続端子が最外層の樹脂絶縁層に対して確実に固定され、ソルダーレジストと端子外面の外周部との間に隙間が生じなくなり、接続端子の密着強度を十分に高めることができる。このような方法により得られた多層配線基板では、端子外面や樹脂絶縁層に対するソルダーレジストの密着面積が増すため、強度を高めることができる。また、接続端子は、端子外面がソルダーレジスト側に突出しておらず、絶縁性の高い樹脂絶縁層に埋設されるので、接続端子間の絶縁性を十分に確保することができる。
金属導体部形成工程において、金属箔を剥離可能な状態で積層配置してなる基材を準備するとともに、その金属箔上に金属導体部を形成することが好ましい。またこの場合、ビルドアップ工程後に、基材を除去して金属箔を露出させる基材除去工程を行い、接続端子形成工程において、積層構造体における金属箔をエッチング除去することにより、複数の第1主面側接続端子または複数の第2主面側接続端子を形成することが好ましい。このようにすると、最外層の樹脂絶縁層に形成された複数の開口部内に埋設されかつ端子外面が最外層の樹脂絶縁層の表面よりも内層側に位置するように複数の第1主面側接続端子または複数の第2主面側接続端子を確実に形成することができる。
複数の樹脂絶縁層を形成するための高分子材料の好適例としては、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂などの熱硬化性樹脂、ポリカーボネート樹脂、アクリル樹脂、ポリアセタール樹脂、ポリプロピレン樹脂などの熱可塑性樹脂等が挙げられる。そのほか、これらの樹脂とガラス繊維(ガラス織布やガラス不織布)やポリアミド繊維等の有機繊維との複合材料、あるいは、連続多孔質PTFE等の三次元網目状フッ素系樹脂基材にエポキシ樹脂などの熱硬化性樹脂を含浸させた樹脂−樹脂複合材料等を使用してもよい。なお、本発明において、「同じ樹脂絶縁材料を主体とする複数の樹脂絶縁層」とは、例えば熱硬化性樹脂に含浸させる上記有機繊維等の添加物に違いがあったとしても、主体となる熱硬化性樹脂が同じであれば、その具体例に該当する。また、「ソルダーレジスト」とは、耐熱性被覆材料であり、はんだ付け作業の際にはんだ流れ防止のダムになるレジストのことをいう。
一実施の形態における多層配線基板の概略構成を示す拡大断面図。 多層配線基板の概略構成を示す平面図。 多層配線基板の概略構成を示す平面図。 多層配線基板の製造方法を示す説明図。 多層配線基板の製造方法を示す説明図。 多層配線基板の製造方法を示す説明図。 多層配線基板の製造方法を示す説明図。 多層配線基板の製造方法を示す説明図。 多層配線基板の製造方法を示す説明図。 多層配線基板の製造方法を示す説明図。 多層配線基板の製造方法を示す説明図。 多層配線基板の製造方法を示す説明図。 多層配線基板の製造方法を示す説明図。 多層配線基板の製造方法を示す説明図。 多層配線基板の製造方法を示す説明図。 別の実施の形態の多層配線基板の概略構成を示す拡大断面図。 従来の配線基板を示す断面図。 従来の配線基板を示す断面図。 従来の配線基板を示す拡大断面図。
以下、本発明を多層配線基板に具体化した一実施の形態を図面に基づき詳細に説明する。図1は、本実施の形態の多層配線基板の概略構成を示す拡大断面図である。また、図2は、上面側から見た多層配線基板の平面図であり、図3は、下面側から見た多層配線基板の平面図である。
図1に示されるように、多層配線基板10は、コア基板を含まずに形成されたコアレス配線基板であって、同じ樹脂絶縁材料を主体とした4層の樹脂絶縁層21,22,23,24と銅からなる導体層26とを交互に積層して多層化した配線積層部30(積層構造体)を有している。各樹脂絶縁層21〜24は、光硬化性を付与していない樹脂絶縁材料、具体的には熱硬化性エポキシ樹脂の硬化物を主体としたビルドアップ材を用いて形成されている。多層配線基板10において、配線積層部30の上面31側(第1主面側)には、複数の接続端子41,42(第1主面側接続端子)が配置されている。
図1及び図2に示されるように、本実施の形態の多層配線基板10では、配線積層部30の上面31側に配置される複数の接続端子41,42として、接続対象がICチップであるICチップ接続端子41と、接続対象がチップコンデンサであるコンデンサ接続端子42とが存在している。配線積層部30の上面31側において、複数のICチップ接続端子41は、基板中央部に設けられたチップ搭載領域43にてアレイ状に配置されている。また、コンデンサ接続端子42は、ICチップ接続端子41よりも面積の大きい接続端子であり、チップ搭載領域43よりも外周側に配置されている。
一方、図1及び図3に示されるように、配線積層部30の下面32側(第2主面側)には、接続対象がマザーボード(母基板)であるLGA(ランドグリッドアレイ)用の複数の接続端子45(第2主面側接続端子としての母基板接続端子)がアレイ状に配置されている。これら母基板接続端子45は、上面31側のICチップ接続端子41及びコンデンサ接続端子42よりも面積の大きな接続端子である。
樹脂絶縁層21,22,23,24には、それぞれビア穴33及びフィルドビア導体34が設けられている。各ビア導体34は、いずれも同一方向に(図1では下面側から上面側に向かうに従って)拡径した形状を有し、各導体層26、ICチップ接続端子41、コンデンサ接続端子42、及び母基板接続端子45を相互に電気的に接続している。
配線積層部30の上面31側において露出状態にある最外層の樹脂絶縁層24には複数の開口部35,36が形成されており、それら開口部35,36に対応してICチップ接続端子41及びコンデンサ接続端子42が配置されている。具体的には、ICチップ接続端子41は、端子外面41aの高さが樹脂絶縁層24の表面よりも低くなるような状態で開口部35内に配置されており、端子外面41aの外周部が最外層の樹脂絶縁層24により被覆されている。つまり、ICチップ接続端子41は、開口部35よりも大きく、端子外面41aの外周部が樹脂絶縁層24内に埋まっている。
また、コンデンサ接続端子42は、端子外面42aの高さが樹脂絶縁層24の表面よりも低くなるような状態で開口部36内に配置されており、端子外面42aの外周部が最外層の樹脂絶縁層24により被覆されている。つまり、コンデンサ接続端子42は、開口部36よりも大きく、端子外面42aの外周部が樹脂絶縁層24内に埋まっている。ICチップ接続端子41及びコンデンサ接続端子42は銅層を主体として構成されている。さらに、ICチップ接続端子41及びコンデンサ接続端子42は、開口部35,36内に露出する銅層の上面のみを銅以外の金属からなるめっき層46,47(具体的には、ニッケルめっき層46a,47a及び金めっき層46b,47b)で覆った構造を有している。
配線積層部30の下面32側において最外層の樹脂絶縁層21には複数の開口部37が形成されており、それら複数の開口部37に対応して母基板接続端子45が配置されている。具体的には、母基板接続端子45は、端子外面45aが樹脂絶縁層21の表面21aよりも内層側に位置する状態で開口部37内に埋設されている。母基板接続端子45は、銅層を主体として構成されており、開口部37の直径と同じ直径を有している。
また、配線積層部30の下面32側において、最外層の樹脂絶縁層21の表面はソルダーレジスト38によってほぼ全体的に覆われており、ソルダーレジスト38には、母基板接続端子45を露出させる開口部39が形成されている。ソルダーレジスト38は、光硬化性を付与した樹脂材料の硬化物を主体として構成されており、樹脂絶縁層21に形成された複数の開口部37内に入り込んで母基板接続端子45の端子外面45aの外周部に接触している。つまり、ソルダーレジスト38は、樹脂絶縁層21の表面21aに加え、端子外面45aの外周部に密着している。なお、本実施形態においてソルダーレジスト38は3μm〜10μmほど内層側に入り込んでいる。
ソルダーレジスト38が有する開口部39は、樹脂絶縁層21が有する開口部37よりも若干小径である。この開口部39に配置された端子外面45a上の中央部(母基板接続端子45の露出部分)には、銅以外の金属からなるめっき層48(具体的には、ニッケルめき層48a及び金めっき層48bからなる被覆金属層)が形成されている。そして、母基板接続端子45上に、図示しないはんだを介してマザーボードが接続されるようになっている。
また、多層配線基板10において、樹脂絶縁層21とソルダーレジスト38との界面には、母基板接続端子45以外に、配線パターンを形成する導体層26(配線パターン用導体部26c)が形成されている。この導体層26も、母基板接続端子45と同様に樹脂絶縁層21側に埋まっており、ソルダーレジスト38側には突出していない。母基板接続端子45とその母基板接続端子45と隣接する配線パターン用導体部26cとの間には、突出部21cが介在されている。この突出部21は、最外層の樹脂絶縁層21の一部であって、母基板接続端子45及び配線パターン用導体部26cよりもソルダーレジスト38側に突出している。
上記構成の多層配線基板10は例えば以下の手順で作製される。
先ず、ビルドアップ工程において、十分な強度を有する支持基板(ガラスエポキシ基板など)を準備し、その支持基板上に、樹脂絶縁層21〜24及び導体層26をビルドアップして配線積層部30を形成する。
詳述すると、図4に示されるように、支持基板50上に、エポキシ樹脂からなるシート状の絶縁樹脂基材を貼り付けて下地樹脂絶縁層51を形成することにより、支持基板50及び下地樹脂絶縁層51からなる基材52を得る。そして、図5に示されるように、基材52の下地樹脂絶縁層51の上面に、積層金属シート体54を配置する。ここで、下地樹脂絶縁層51上に積層金属シート体54を配置することにより、以降の製造工程で積層金属シート体54が下地樹脂絶縁層51から剥がれない程度の密着性が確保される。積層金属シート体54は、2枚の銅箔55,56(一対の金属箔)を剥離可能な状態で密着させてなる。具体的には、金属めっき(例えば、クロムめっき、ニッケルめっき、チタンめっき、またはこれらの複合めっき)を介して銅箔55、銅箔56が配置された積層金属シート体54が形成されている。
その後、積層金属シート体54上に、母基板接続端子45となるべき金属導体部や導体層26となるべき金属導体部を形成する(金属導体部形成工程)。具体的には、積層金属シート体54の上面にめっきレジスト形成用のドライフィルムをラミネートし、同ドライフィルムに対して露光及び現像を行う。その結果、母基板接続端子45や導体層26に対応した箇所に開口部を有する所定のパターンのめっきレジスト57を形成する(図6参照)。そして、めっきレジスト57を形成した状態で選択的に電解銅めっきを行って、積層金属シート体54上に金属導体部58,59を形成した後、めっきレジスト57を剥離する(図7参照)。
金属導体部58,59の形成後、樹脂絶縁層との密着性を高めるために金属導体部58,59表面の粗化(CZ処理)を行う。その後、金属導体部58,59が形成された積層金属シート体54を包むようにシート状の樹脂絶縁層21を配置し、樹脂絶縁層21を貼り付ける(図8参照)。ここで、樹脂絶縁層21は、積層金属シート体54及び金属導体部58,59と密着するとともに、積層金属シート体54の周囲領域において下地樹脂絶縁層51と密着することで、積層金属シート体54を封止する。
そして、図9に示されるように、例えばエキシマレーザーやUVレーザーやCOレーザーなどを用いてレーザー加工を施すことによって樹脂絶縁層21の所定の位置(金属導体部58の上部の位置)にビア穴33を形成する。次いで、過マンガン酸カリウム溶液などのエッチング液を用いて各ビア穴33内のスミアを除去するデスミア工程を行う。なお、デスミア工程としては、エッチング液を用いた処理以外に、例えばOプラズマによるプラズマアッシングの処理を行ってもよい。
デスミア工程の後、従来公知の手法に従って無電解銅めっき及び電解銅めっきを行うことで、各ビア穴33内にビア導体34を形成する。さらに、従来公知の手法(例えばセミアディティブ法)によってエッチングを行うことで、樹脂絶縁層21上に導体層26をパターン形成する(図10参照)。
また、第2層〜第4層の樹脂絶縁層22〜24及び導体層26についても、上述した第1層の樹脂絶縁層21及び導体層26と同様の手法によって形成し、樹脂絶縁層21上に積層していく。以上のビルドアップ工程によって、基材52上に積層金属シート体54、樹脂絶縁層21〜24及び導体層26を積層した配線積層体60を形成する(図11参照)。なお、配線積層体60において積層金属シート体54上に位置する領域が、多層配線基板10の配線積層部30となる部分である。
そして、最外層の樹脂絶縁層24に対してレーザー穴加工を施すことにより複数の開口部35,36を形成する(図12参照)。次いで、過マンガン酸カリウム溶液やOプラズマなどにて各開口部35,36内のスミアを除去するデスミア工程を行う。なおここで、配線積層体60において複数の開口部35によって露出される導体層26の一部がICチップ接続端子41となり、複数の開口部36によって露出される導体層26の一部がコンデンサ接続端子42となる。
デスミア工程後、金属導体部58,59の一部を残しつつ基材52を除去することによって、最外層の樹脂絶縁層21における複数の開口部37内にて母基板接続端子45を形成するとともに導体層26を形成する(接続端子形成工程)。接続端子形成工程では、先ず、配線積層体60をダイシング装置(図示略)により切断し、配線積層部30の周囲領域を除去する。この際、図12に示すように、配線積層部30とその周囲部64との境界(図12では矢印で示す境界)において、配線積層部30の下方にある基材52(支持基板50及び下地樹脂絶縁層51)ごと切断する。この切断によって、樹脂絶縁層21にて封止されていた積層金属シート体54の外縁部が露出した状態となる。つまり、周囲部64の除去によって、下地樹脂絶縁層51と樹脂絶縁層21との密着部分が失われる。この結果、配線積層部30と基材52とは積層金属シート体54のみを介して連結した状態となる。
ここで、図13に示されるように、積層金属シート体54における一対の銅箔55,56の界面にて剥離することで、配線積層部30から基材52を除去して配線積層部30(樹脂絶縁層21)の下面32上にある銅箔55を露出させる(基材除去工程)。
その後、配線積層部30の下面32側において、露出した銅箔55及び金属導体部58,59の一部をエッチング除去することによって、母基板接続端子45や導体層26を形成する。具体的には、配線積層部30の上面31上において、エッチングレジスト形成用のドライフィルムをラミネートし、同ドライフィルムに対して露光及び現像を行うことにより、上面31の表面全体を覆うエッチングレジストを形成する。この状態で、配線積層部30に対してエッチングを行うことで、銅箔55を全体的に除去するとともに、金属導体部58,59の一部を除去する。この結果、図14に示されるように、樹脂絶縁層21に開口部37が形成されるとともに、開口部37内に残った金属導体部58が母基板接続端子45となる。また、樹脂絶縁層21に開口部40が形成されるとともに、開口部40内に残った金属導体部59の一部が配線パターンの導体層26となる。
接続端子形成工程後、樹脂絶縁層21上に感光性エポキシ樹脂を塗布して硬化させることにより、ソルダーレジスト38を形成する(ソルダーレジスト形成工程)。この際、複数の開口部37,40内にソルダーレジスト38の一部を入り込ませて母基板接続端子45の端子外面45aに接触させるとともに導体層26の表面に接触させる。その後、所定のマスクを配置した状態で露光及び現像を行い、ソルダーレジスト38に開口部39をパターニングする(図15参照)。この結果、母基板接続端子45の端子外面45aにおける中央部がソルダーレジスト38の開口部39から露出される。また、導体層26の表面はソルダーレジスト38によって被覆されている。
その後、開口部35から露出しているICチップ接続端子41の表面、開口部36から露出しているコンデンサ接続端子42の表面、及び開口部39から露出している母基板接続端子45の表面に対し、無電解ニッケルめっき、無電解金めっきを順次施す。これにより、ニッケルめっき層46a,47a,48a及び金めっき層46b,47b,48bからなるめっき層46,47,48を形成する。以上の工程を経ることで図1の多層配線基板10を製造する。
従って、本実施の形態によれば以下の効果を得ることができる。
(1)本実施の形態の多層配線基板10では、最外層の樹脂絶縁層21に形成された開口部37内に、母基板接続端子45が埋設されており、母基板接続端子45の端子外面45aが樹脂絶縁層21の表面21aよりも内層側に位置している。さらに、最外層の樹脂絶縁層21に形成された開口部37内にソルダーレジスト38が入り込んで端子外面45aの外周部に接触することで、端子外面45aの外周部がいわば基板厚さ方向から押さえ付けられた状態となる。ゆえに、母基板接続端子45が最外層の樹脂絶縁層21に対して確実に固定され、ソルダーレジスト38と端子外面45aの外周部との間に隙間が生じなくなり、母基板接続端子45の密着強度を十分に高めることができる。さらに、端子外面45aや樹脂絶縁層21に対するソルダーレジスト38の密着面積が増すため、多層配線基板10の強度を高めることができる。
(2)本実施の形態の多層配線基板10において、母基板接続端子45は、端子外面45aがソルダーレジスト38側に突出しておらず、絶縁性の高い樹脂絶縁層21に埋設されている。また、ソルダーレジスト38と樹脂絶縁層21との界面に存在する導体層26も樹脂絶縁層21側に埋まっている。このようにすると、導体層26と母基板接続端子45との間に絶縁性の高い樹脂絶縁層21が介在されることとなり、マイグレーションの発生を確実に防止することができる。この結果、導体層26や母基板接続端子45を比較的狭いピッチで設けることができるため、多層配線基板10の高集積化を図ることができる。
また、母基板接続端子45と配線パターン用導体部26cとの間には、突出部21cが介在されている。この突出部21cは、最外層の樹脂絶縁層21の一部であって母基板接続端子45及び配線パターン用導体部26cよりもソルダーレジスト38側に突出している。従って、母基板接続端子45と配線パターン用導体部26cとの間の絶縁距離が長くなるため、それらの間でのマイグレーションの発生を抑制することができる。ゆえに、このことは多層配線基板10の高集積化に寄与する。
(3)本実施の形態の多層配線基板10では、端子外面45a上の中央部にめっき層48が形成され、ソルダーレジスト38が接触する端子外面45aの外周部においてソルダーレジスト38との界面にはめっき層48が存在しない。この場合、めっき層48の金が溶融したはんだ中に拡散して端子外面45aとソルダーレジスト38との界面に隙間が形成されるといった問題は解消される。この結果、母基板接続端子45にはんだを形成した後においても、端子外面45aとソルダーレジスト38とを確実に密着させることができ、母基板接続端子45の密着強度を十分に確保することができる。
(4)本実施の形態の多層配線基板10において、樹脂材料である樹脂絶縁層21やソルダーレジスト38と金属材料である母基板接続端子45との境界部分は直線的ではなく非直線的になるので、その境界部分に加わる応力を分散することができ、樹脂絶縁層21におけるクラックの発生を防止することができる。
なお、本発明の実施の形態は以下のように変更してもよい。
・上記実施の形態の多層配線基板10では、下面32側にソルダーレジスト38を設けたが、上面31側にソルダーレジスト38を設けてもよい。なおこの場合、ソルダーレジスト38が開口部35内に入り込んでICチップ接続端子41の端子外面41aの外周部に接触するとともに、ソルダーレジスト38が開口部36内に入り込んでコンデンサ接続端子42の端子外面42aの外周部に接触するよう多層配線基板を形成する。このように多層配線基板を形成すると、ICチップ接続端子41及びコンデンサ接続端子42の密着強度を十分に高めることができる。
・上記実施の形態の多層配線基板10において、ソルダーレジスト38は、光硬化性を付与した樹脂絶縁材料の硬化物を主体として形成されていたが、これに限定されるものではなく、耐熱性被覆材料であれば他の材料を用いて形成されていてもよい。
・上記実施の形態の多層配線基板10では、母基板接続端子45の端子外面45aが平坦面となるよう形成されていたが、これに限定されるものではない。図16に示される多層配線基板10Aのように、母基板接続端子45の端子外面45aに、中央部が外周部よりも内層側に位置するように凹んだ丸み部45bを形成してもよい。この端子外面45aにおける丸み部45bは、接続端子形成工程にて金属導体部58の一部をエッチング除去する際に、金属導体部58の端部側よりも中央部の方が効率よくエッチング除去されることで形成される。なお、端子外面45aにおける丸み部45の形成度合は、エッチング液、温度、処理時間などのエッチング条件を変更することで調整することができる。このように母基板接続端子45を形成すると、ソルダーレジスト38の密着面積が増すため、ソルダーレジスト38との密着性を向上させることができる。また、ソルダーレジスト38が接触する端子外面45aの外周部が中央部よりも厚くなるため、端子強度を十分に高めることができる。
・上記実施の形態では、複数の樹脂絶縁層21〜24に形成される複数の導体層26は、下面32側から上面31側に向かうに従って拡径したビア導体34により互いに接続されていたが、これに限定されるものではない。複数の樹脂絶縁層21〜24に形成されるビア導体34は同一方向に拡径した形状であればよく、上面31側から下面32側に向かうに従って拡径したビア導体により、複数の導体層26を互いに接続してもよい。
・上記実施の形態では、各接続端子41,42,45を被覆するめっき層46,47,48は、ニッケル−金めっき層であったが、銅以外のめっき層であればよく、例えば、ニッケル−パラジウム−金めっき層などの他のめっき層に変更してもよい。
10,10A…多層配線基板
21〜24…樹脂絶縁層
21c…(最外層の樹脂絶縁層における)突出部
26…導体層
26c…配線パターン用導体部
30…積層構造体としての配線積層部
31…第1主面としての上面
32…第2主面としての下面
34…ビア導体
37,39…開口部
38…ソルダーレジスト
41…第1主面側接続端子としてのICチップ接続端子
42…第1主面側接続端子としてのコンデンサ接続端子
45…第2主面側接続端子としての母基板接続端子
45a…端子外面
45b…丸み部
48…被覆金属層としてのめっき層
52…基材
55…金属箔としての銅箔
58…金属導体部

Claims (9)

  1. 同じ樹脂絶縁材料を主体とする複数の樹脂絶縁層及び複数の導体層を交互に積層して多層化した積層構造体を有し、前記積層構造体の第1主面側には複数の第1主面側接続端子が配置され、前記積層構造体の第2主面側には複数の第2主面側接続端子が配置され、前記複数の導体層は、前記複数の樹脂絶縁層に形成され、前記第1主面側または前記第2主面側に向うに従って拡径したビア導体により接続されている多層配線基板であって、
    前記積層構造体の前記第1主面側及び前記第2主面側の少なくとも一方には、ソルダーレジストが配設され、
    前記ソルダーレジストに接している最外層の樹脂絶縁層には複数の開口部が形成され、前記複数の第1主面側接続端子または前記複数の第2主面側接続端子は、銅層を主体として構成され、前記複数の開口部内に埋設されかつ端子外面が前記最外層の樹脂絶縁層の表面よりも内層側に位置し、
    前記ソルダーレジストは前記複数の開口部内に入り込んで前記端子外面の外周部に接触している
    ことを特徴とする多層配線基板。
  2. 前記端子外面には、中央部が外周部よりも内層側に位置するように凹んだ丸み部が形成されていることを特徴とする請求項1に記載の多層配線基板。
  3. 前記ソルダーレジストと前記最外層の樹脂絶縁層との界面に存在する前記導体層は、前記最外層の樹脂絶縁層側に埋まっていることを特徴とする請求項1または2に記載の多層配線基板。
  4. 前記ソルダーレジストと前記最外層の樹脂絶縁層との界面に存在する前記導体層は、前記複数の第1主面側接続端子または前記複数の第2主面側接続端子と隣接する配線パターン用導体部を備えるとともに、
    前記最外層の樹脂絶縁層は、前記複数の第1主面側接続端子または前記複数の第2主面側接続端子と前記配線パターン用導体部との間において、それらよりも前記ソルダーレジスト側に突出している
    ことを特徴とする請求項1乃至3のいずれか1項に記載の多層配線基板。
  5. 前記ソルダーレジストが有する開口部は、前記最外層の樹脂絶縁層が有する開口部よりも小径であり、前記ソルダーレジストが有する開口部に配置された前記端子外面上の中央部には、銅以外の1種以上の金属からなる被覆金属層が形成されていることを特徴とする請求項1乃至4のいずれか1項に記載の多層配線基板。
  6. 前記ソルダーレジストが前記積層構造体の前記第2主面側に配置され、前記第2主面側には、接続対象が母基板である複数の母基板接続端子が、前記複数の第2主面側接続端子として存在していることを特徴とする請求項1に記載の多層配線基板。
  7. 前記複数の樹脂絶縁層に形成された前記ビア導体は、いずれも前記第2主面側から前記第1主面側に向うに従って拡径した形状を有することを特徴とする請求項1乃至6のいずれか1項に記載の多層配線基板。
  8. 同じ樹脂絶縁材料を主体とする複数の樹脂絶縁層及び複数の導体層を交互に積層して多層化した積層構造体を有し、前記積層構造体の第1主面側には複数の第1主面側接続端子が配置され、前記積層構造体の第2主面側には複数の第2主面側接続端子が配置され、前記複数の導体層は、前記複数の樹脂絶縁層に形成され、前記第1主面側または前記第2主面側に向うに従って拡径したビア導体により接続されている多層配線基板の製造方法であって、
    後に前記第1主面側接続端子または前記第2主面側接続端子となるべき金属導体部を基材上に形成する金属導体部形成工程と、
    前記金属導体部形成工程後、複数の樹脂絶縁層及び複数の導体層を交互に積層して多層化することにより積層構造体を形成するビルドアップ工程と、
    前記ビルドアップ工程後、前記金属導体部の一部を残しつつ前記基材を除去することによって、最外層の樹脂絶縁層における複数の開口部内にて前記複数の第1主面側接続端子または前記複数の第2主面側接続端子を形成する接続端子形成工程と、
    前記接続端子形成工程後、前記最外層の樹脂絶縁層上にソルダーレジストを形成するとともに、その際に前記複数の開口部内に前記ソルダーレジストの一部を入り込ませて端子外面の外周部に接触させるようにするソルダーレジスト形成工程と
    を含むことを特徴とする多層配線基板の製造方法。
  9. 前記金属導体部形成工程において、金属箔を剥離可能な状態で積層配置してなる基材を準備するとともに、その金属箔上に前記金属導体部を形成し、
    前記ビルドアップ工程後に、前記基材を除去して前記金属箔を露出させる基材除去工程を行い、
    前記接続端子形成工程において、前記積層構造体における前記金属箔をエッチング除去することにより、前記複数の第1主面側接続端子または前記複数の第2主面側接続端子を形成する
    ことを特徴とする請求項8に記載の多層配線基板の製造方法。
JP2011036476A 2010-02-26 2011-02-22 多層配線基板及びその製造方法 Expired - Fee Related JP5623308B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011036476A JP5623308B2 (ja) 2010-02-26 2011-02-22 多層配線基板及びその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010041470 2010-02-26
JP2010041470 2010-02-26
JP2011036476A JP5623308B2 (ja) 2010-02-26 2011-02-22 多層配線基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2011199270A true JP2011199270A (ja) 2011-10-06
JP5623308B2 JP5623308B2 (ja) 2014-11-12

Family

ID=44491675

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011036476A Expired - Fee Related JP5623308B2 (ja) 2010-02-26 2011-02-22 多層配線基板及びその製造方法

Country Status (5)

Country Link
US (1) US8389871B2 (ja)
JP (1) JP5623308B2 (ja)
KR (1) KR101290471B1 (ja)
CN (1) CN102170745B (ja)
TW (1) TWI475938B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015018976A (ja) * 2013-07-11 2015-01-29 新光電気工業株式会社 配線基板及びその製造方法
JP2015035588A (ja) * 2013-07-11 2015-02-19 新光電気工業株式会社 配線基板及びその製造方法
US9113209B2 (en) 2001-11-13 2015-08-18 British Sky Broadcasting Ltd Receivers for television signals
US9406599B2 (en) 2014-08-29 2016-08-02 Shinko Electric Industries Co., Ltd. Wiring substrate and method for manufacturing wiring substrate
JPWO2015118951A1 (ja) * 2014-02-07 2017-03-23 株式会社村田製作所 樹脂多層基板および部品モジュール
JP2019041041A (ja) * 2017-08-28 2019-03-14 新光電気工業株式会社 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8581388B2 (en) * 2009-12-28 2013-11-12 Ngk Spark Plug Co., Ltd Multilayered wiring substrate
JP5566720B2 (ja) * 2010-02-16 2014-08-06 日本特殊陶業株式会社 多層配線基板及びその製造方法
CN103928415A (zh) * 2013-03-01 2014-07-16 厦门天马微电子有限公司 一种引脚区域的结构
CN104219867A (zh) * 2013-05-31 2014-12-17 宏启胜精密电子(秦皇岛)有限公司 电路板及其制作方法
CN105451434B (zh) * 2015-12-24 2018-03-27 广东欧珀移动通信有限公司 电路板、终端及电路板制作方法
CN108257875B (zh) * 2016-12-28 2021-11-23 碁鼎科技秦皇岛有限公司 芯片封装基板、芯片封装结构及二者的制作方法
TWI719241B (zh) * 2017-08-18 2021-02-21 景碩科技股份有限公司 可做電性測試的多層電路板及其製法
CN107846781B (zh) * 2017-11-23 2020-09-25 西安金百泽电路科技有限公司 一种超薄易折电路板的制作方法
JP7202785B2 (ja) * 2018-04-27 2023-01-12 新光電気工業株式会社 配線基板及び配線基板の製造方法
JP2021093417A (ja) * 2019-12-09 2021-06-17 イビデン株式会社 プリント配線板、及び、プリント配線板の製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5716517B2 (ja) * 1977-12-29 1982-04-05
JP2002043723A (ja) * 2000-07-25 2002-02-08 Kyocera Corp 配線基板およびこれを用いた電子部品モジュール
JP2002290022A (ja) * 2001-03-27 2002-10-04 Kyocera Corp 配線基板およびその製造方法ならびに電子装置
JP2005011918A (ja) * 2003-06-18 2005-01-13 Daiwa Kogyo:Kk 配線基板及びその製造方法
JP2005327780A (ja) * 2004-05-12 2005-11-24 Nec Corp 配線基板及びそれを用いた半導体パッケージ
JP2009224415A (ja) * 2008-03-13 2009-10-01 Ngk Spark Plug Co Ltd 多層配線基板の製造方法、及び多層配線基板の中間製品
JP2010157600A (ja) * 2008-12-26 2010-07-15 Kyocer Slc Technologies Corp 配線基板の製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0423485A (ja) * 1990-05-18 1992-01-27 Cmk Corp プリント配線板とその製造法
JPH04146864A (ja) 1990-10-05 1992-05-20 Toyota Motor Corp 車両用液圧ブースタ
JP2712997B2 (ja) * 1992-02-24 1998-02-16 凸版印刷株式会社 プリント配線板の製造におけるソルダーレジスト処理方法
DE60031680T2 (de) * 1999-06-02 2007-09-06 Ibiden Co., Ltd., Ogaki Mehrschichtige, gedruckte leiterplatte und herstellungsmethode für eine mehrschichtige, gedruckte leiterplatte
JP2002290030A (ja) * 2001-03-23 2002-10-04 Ngk Spark Plug Co Ltd 配線基板
JP2003133711A (ja) 2001-10-23 2003-05-09 Matsushita Electric Ind Co Ltd プリント配線板とその製造方法および電子部品の実装方法
US20030168249A1 (en) * 2002-02-14 2003-09-11 Ngk Spark Plug Co., Ltd. Wiring board and method for producing the same
JP4162583B2 (ja) * 2003-12-19 2008-10-08 三井金属鉱業株式会社 プリント配線板および半導体装置
US7943861B2 (en) * 2004-10-14 2011-05-17 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
US7626829B2 (en) * 2004-10-27 2009-12-01 Ibiden Co., Ltd. Multilayer printed wiring board and manufacturing method of the multilayer printed wiring board
JP4146864B2 (ja) 2005-05-31 2008-09-10 新光電気工業株式会社 配線基板及びその製造方法、並びに半導体装置及び半導体装置の製造方法
CN101171894B (zh) * 2005-06-30 2010-05-19 揖斐电株式会社 印刷线路板
JP4334005B2 (ja) 2005-12-07 2009-09-16 新光電気工業株式会社 配線基板の製造方法及び電子部品実装構造体の製造方法
WO2008053833A1 (fr) * 2006-11-03 2008-05-08 Ibiden Co., Ltd. Tableau de câblage imprimé multicouche
US8093506B2 (en) * 2006-12-21 2012-01-10 Ngk Spark Plug Co., Ltd. Multilayer wiring board and power supply structure to be embedded in multilayer wiring board
JP4993739B2 (ja) 2007-12-06 2012-08-08 新光電気工業株式会社 配線基板、その製造方法及び電子部品装置
JP5179920B2 (ja) 2008-03-28 2013-04-10 日本特殊陶業株式会社 多層配線基板
JP2009277916A (ja) * 2008-05-15 2009-11-26 Shinko Electric Ind Co Ltd 配線基板及びその製造方法並びに半導体パッケージ
JP2010004028A (ja) * 2008-05-23 2010-01-07 Shinko Electric Ind Co Ltd 配線基板及びその製造方法、及び半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5716517B2 (ja) * 1977-12-29 1982-04-05
JP2002043723A (ja) * 2000-07-25 2002-02-08 Kyocera Corp 配線基板およびこれを用いた電子部品モジュール
JP2002290022A (ja) * 2001-03-27 2002-10-04 Kyocera Corp 配線基板およびその製造方法ならびに電子装置
JP2005011918A (ja) * 2003-06-18 2005-01-13 Daiwa Kogyo:Kk 配線基板及びその製造方法
JP2005327780A (ja) * 2004-05-12 2005-11-24 Nec Corp 配線基板及びそれを用いた半導体パッケージ
JP2009224415A (ja) * 2008-03-13 2009-10-01 Ngk Spark Plug Co Ltd 多層配線基板の製造方法、及び多層配線基板の中間製品
JP2010157600A (ja) * 2008-12-26 2010-07-15 Kyocer Slc Technologies Corp 配線基板の製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9113209B2 (en) 2001-11-13 2015-08-18 British Sky Broadcasting Ltd Receivers for television signals
JP2015018976A (ja) * 2013-07-11 2015-01-29 新光電気工業株式会社 配線基板及びその製造方法
JP2015035588A (ja) * 2013-07-11 2015-02-19 新光電気工業株式会社 配線基板及びその製造方法
JPWO2015118951A1 (ja) * 2014-02-07 2017-03-23 株式会社村田製作所 樹脂多層基板および部品モジュール
US9406599B2 (en) 2014-08-29 2016-08-02 Shinko Electric Industries Co., Ltd. Wiring substrate and method for manufacturing wiring substrate
US9515018B2 (en) 2014-08-29 2016-12-06 Shinko Electric Industries Co., Ltd. Wiring substrate and method for manufacturing wiring substrate
JP2019041041A (ja) * 2017-08-28 2019-03-14 新光電気工業株式会社 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法
JP2022016495A (ja) * 2017-08-28 2022-01-21 新光電気工業株式会社 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法

Also Published As

Publication number Publication date
TWI475938B (zh) 2015-03-01
US20110209910A1 (en) 2011-09-01
JP5623308B2 (ja) 2014-11-12
TW201206282A (en) 2012-02-01
CN102170745B (zh) 2014-09-10
KR20110098676A (ko) 2011-09-01
KR101290471B1 (ko) 2013-07-26
CN102170745A (zh) 2011-08-31
US8389871B2 (en) 2013-03-05

Similar Documents

Publication Publication Date Title
JP5623308B2 (ja) 多層配線基板及びその製造方法
JP5566720B2 (ja) 多層配線基板及びその製造方法
JP5566771B2 (ja) 多層配線基板
JP5436259B2 (ja) 多層配線基板の製造方法及び多層配線基板
US8707554B2 (en) Method of manufacturing multilayer wiring substrate
JP5504149B2 (ja) 多層配線基板
KR101281410B1 (ko) 다층 배선기판
US8535546B2 (en) Method of manufacturing multilayer wiring substrate
US20120097319A1 (en) Method of manufacturing multilayer wiring substrate
JP5638269B2 (ja) 多層配線基板
US8450622B2 (en) Multilayer wiring substrate and method of manufacturing the same
JP5269757B2 (ja) 多層配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130610

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140128

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140326

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140902

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140924

R150 Certificate of patent or registration of utility model

Ref document number: 5623308

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees