TW202025872A - 印刷電路板 - Google Patents
印刷電路板 Download PDFInfo
- Publication number
- TW202025872A TW202025872A TW108119964A TW108119964A TW202025872A TW 202025872 A TW202025872 A TW 202025872A TW 108119964 A TW108119964 A TW 108119964A TW 108119964 A TW108119964 A TW 108119964A TW 202025872 A TW202025872 A TW 202025872A
- Authority
- TW
- Taiwan
- Prior art keywords
- laminate
- circuit
- circuit board
- printed circuit
- hole
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
Abstract
提供一種上面設置有多個元件安裝部分的印刷電路板,所述印刷電路板包括:第一層壓體,包括多個絕緣層及第一電路;空腔,形成於所述第一層壓體中並向所述第一層壓體的上表面開口;以及第二層壓體,包括多個樹脂層及第二電路,且層壓於所述空腔內,其中所述第一電路包括藉由所述空腔暴露出的連接墊,其中所述第二層壓體包括穿過所述多個樹脂層中的最下樹脂層並接觸所述連接墊的連接通孔,且其中所述第二電路電性連接至所述多個元件安裝部分。
Description
本申請案是有關於一種印刷電路板。
隨著電腦行業的發展,正在開發用於可以較低成本產生較高效能的積體電路(晶粒)的技術。因此,亦正在開發用於包括多個晶粒的封裝基板的技術。
在US 8754514中,揭露了一種多晶片晶圓級封裝(multi-chip wafer level package)。
根據本發明的態樣,提供一種上面設置有多個元件安裝部分的印刷電路板,所述印刷電路板包括:第一層壓體,包括多個絕緣層及第一電路;空腔,形成於所述第一層壓體中並向所述第一層壓體的上表面開口;以及第二層壓體,包括多個樹脂層及第二電路,且層壓於所述空腔內,其中所述第一電路包括藉由所述空腔暴露出的連接墊,其中所述第二層壓體包括穿過所述多個樹脂層中的最下樹脂層並接觸所述連接墊的連接通孔,且其中所述第二電路電性連接至所述多個元件安裝部分。
所述第二電路的部分可將所述多個元件安裝部分彼此電性連接,且所述第二電路的部分可將所述元件安裝部分中的任一者與所述連接通孔電性連接。
所述樹脂層可包含感光性樹脂,且所述樹脂層的厚度可小於所述絕緣層的厚度。
所述第一電路的電路寬度可大於所述第二電路的電路寬度。
位於所述第一層壓體中的最上層上的所述第一電路可嵌入位於最上層上的所述絕緣層的上表面中。位於所述第一層壓體中的最上層上的所述第一電路可自位於所述最上層上的所述絕緣層突出。
所述第二層壓體的上表面可位於所述第一層壓體的上表面的高度之下。
所述印刷電路板可更包括形成於所述第一層壓體的上表面及所述第二層壓體的上表面上的第二樹脂層。在位於最上層上的所述絕緣層中形成有通孔孔洞,在所述通孔孔洞內部形成有通孔,且所述第二樹脂層可填充所述通孔孔洞的內部以環繞所述通孔。
所述印刷電路板可更包括層壓於所述第二樹脂層上的阻焊層。所述印刷電路板可更包括形成於所述第二樹脂層上以電性連接至所述第二電路的第三電路。
所述印刷電路板可更包括層壓於所述第一層壓體及所述第二層壓體上的阻焊層。所述印刷電路板可更包括穿過所述阻焊層以提供所述元件安裝部分的金屬柱。所述金屬柱可包括:柱通孔,穿過所述阻焊層;以及柱接墊,形成於所述柱通孔上以自所述阻焊層突出。
下文將參照附圖更詳細地闡述本發明的某些實施例,在附圖中,該些組件是以相同或對應的相同參考編號呈現而不論圖號如何,且未予以贅述。
儘管可能使用例如「第一(first)」及「第二(second)」等用語來闡述各種組件,然而此種組件必須不限於以上用語。以上用語僅用於區分各個組件。
當一個元件被闡述為「連接」、「耦合」或「結合」至另一元件時,所述元件應被解釋為直接連接至、直接耦合至或直接結合至所述另一元件,但之間亦可能具有另一元件。
在下文中,將單獨闡述印刷電路板的各種實施例,但不排除對任意一個實施例的說明可適用於其他實施例。對任意一個實施例的說明可適用於其他實施例,只要關係不相容即可。印刷電路板 實例 1
圖1是示出根據本發明第一實施例的印刷電路板的圖。圖2(a)及圖2(b)是示出包括根據本發明第一實施例的印刷電路板的封裝的圖。
根據本發明實施例的印刷電路板設置有多個元件安裝部分以安裝多個電子元件。元件安裝部分是上面安裝有電子元件的區,且包括安裝接墊。此處,電子元件可以各種方式選自主動裝置、被動裝置、積體電路等,且可包括晶片、晶粒等。
儘管將對包括第一元件安裝部分M1及第二元件安裝部分M2的印刷電路板進行闡述,然而要理解,可提供3個或更多個元件安裝部分。
第一元件安裝部分M1與第二元件安裝部分M2彼此分離,且每一元件安裝部分可包括多個不同的安裝接墊。第一元件安裝部分M1上安裝有第一電子元件E1,且第二元件安裝部分M2上安裝有第二電子元件E2。第一電子元件E1及第二電子元件E2中的每一者可選自主動裝置、被動裝置、積體電路等。舉例而言,第一電子組件E1可為高帶寬記憶體(high bandwidth memory,HBM),且第二電子組件E2可為圖形處理單元(graphics processing unit,GPU),但並非僅限於此。
參照圖1,根據本發明第一實施例的印刷電路板可包括第一層壓體100、空腔120及第二層壓體200。
第一層壓體100是藉由對多個絕緣層110垂直地進行層壓而形成。絕緣層110是由例如有機材料或無機材料等絕緣材料製成的層,且可包含樹脂。絕緣層110的樹脂可為熱固性的或熱塑性的,且具體而言可包括環氧樹脂、咪唑樹脂(imidazole resin)、聚醯亞胺樹脂(polyimide resin)、雙馬來醯亞胺三嗪(bismaleimide triazine,BT)樹脂及氟樹脂(fluoro resin)中的至少一者,但並非僅限於此。
絕緣層110可包含例如玻璃纖維等纖維增強材料,且可使用預浸體(prepreg)作為絕緣層110。絕緣層110可更包含有機填料或無機填料。無機填料可為二氧化矽。
由相同或不同材料構成的所述多個絕緣層110可層壓於彼此頂上以形成第一層壓體100。儘管在圖1中層壓有兩個絕緣層110,然而絕緣層110的數目可視設計等而變化。
在第一層壓體100中可形成有電路,且在第一層壓體100中形成的電路被稱為第一電路C1。第一電路C1可由金屬形成,且第一電路C1的金屬可包括銅、銀、鎳、鈀、鉑、金及鋁中的至少一者。
第一電路C1可形成於每一絕緣層110的一個表面上。當形成有兩個絕緣層110時,第一電路C1可形成於三個層中。形成於不同層中的第一電路C1可藉由通孔(第一通孔V1)電性連接。參照圖1,第一電路C1中最靠近元件安裝表面的最外第一電路C1’可嵌入最外絕緣層110的上表面中,以使除所述上表面之外的最外第一電路C1’的其他表面可被最外絕緣層110覆蓋。
第一電路C1可包括多個電路線。在電路線的每一端部處可設置有接墊。該些接墊可連接至例如第一通孔V1等通孔。第一電路C1中最靠近元件安裝表面的最外第一電路C1’可提供元件安裝部分及安裝接墊以安裝電子元件。
空腔120可形成於第一層壓體100中。空腔120形成於第一層壓體100中並向上開口。然而,由於空腔120的下部分未開口,因此空腔120僅穿過第一層壓體100的一部分。如圖1中所示,空腔120的深度可等於第一層壓體100的N個絕緣層110的厚度。空腔120的底表面可位於所述兩個絕緣層110之間的介面處。
第一電路C1的一部分可藉由空腔120暴露出。位於所述多個絕緣層110中與空腔120接觸的絕緣層110中的第一電路C1可藉由空腔120暴露出,且形成於第一電路C1的端部處的接墊可被暴露出。藉由空腔120暴露出的第一電路C1的接墊可被稱為連接墊300。換言之,第一電路C1的連接墊300藉由空腔120暴露出,且連接墊300是位於空腔120之下的第一電路C1的接墊。
第二層壓體200可藉由將多個樹脂層210層壓於彼此頂上而形成於空腔120中。所述多個樹脂層210可依序層壓於空腔120中。
樹脂層210包含樹脂,具體而言包含環氧樹脂、咪唑樹脂、聚醯亞胺樹脂、液晶聚合物(liquid crystal polymer,LCP)、雙馬來醯亞胺三嗪(BT)樹脂、氟樹脂中的至少一者。然而,其並非僅限於此。
樹脂層210可包含感光性樹脂。在此種情形中,樹脂層210可與光反應,且因此可藉由光刻製程(photolithography process)進行加工。包含感光性樹脂的樹脂層210可為感光成像介電質(photo imageable dielectric,PID)。感光性樹脂亦可為正型或負型。
在正型樹脂層210的情形中,光聚合物的光接收部分的聚合物鍵可能在曝光製程(exposure process)中斷開。此後,當執行顯影製程(developing process)時,光聚合物的聚合物鍵由於光而斷開的部分可被移除。
在負型樹脂層210的情形中,光接收部分在曝光製程中引發光聚合反應(photopolymerization reaction)以自單一結構形成由鏈結構(chain structure)構成的三維網路結構。此後,當執行顯影製程時,未接收光的部分可被移除。
包含感光性樹脂的樹脂層210有助於形成精細圖案,乃因電路及通孔可藉由光刻製程形成。
樹脂層210的厚度可小於絕緣層110的厚度。亦即,所述多個樹脂層210中的一者的厚度可小於所述多個絕緣層110中的一者的厚度。當空腔120的深度等於所述多個絕緣層110中的一者的厚度時,所述多個樹脂層210可形成於空腔120中。
樹脂層210的最上表面(其為第二層壓體200的上表面)可位於與第一層壓體100的上表面相同的平面上。
在第二層壓體200中可形成有電路,且在第二層壓體200中形成的電路被稱為第二電路C2。第二電路C2可由金屬形成,且第二電路C2的金屬可包括銅、銀、鎳、鈀、鉑、金及鋁中的至少一者。
第二電路C2可形成於每一樹脂層210的一個表面(上表面)上。最靠近元件安裝表面的最外(最上)第二電路C2’可嵌入最外(最上)樹脂層210中。最靠近元件安裝表面的最外第二電路C2’的上表面可位於與最靠近元件安裝表面的最外第一電路C1’的上表面相同的平面上。
形成於不同層中的第二電路C2可藉由通孔(第二通孔V2)彼此連接。與連接墊300接觸的連接通孔400可被形成為穿過第二層壓體200中的最下樹脂層211。連接通孔400可將連接墊300與第二電路C2電性連接。
本發明的特徵在於樹脂層210直接形成於第一層壓體100的空腔120中。亦即,所述多個樹脂層210依序層壓於第一層壓體100的空腔120中,以形成第二層壓體200。此與其中單獨製造第二層壓體200且接著將其插入空腔120中並黏合至第一層壓體100的結構不同。
連接通孔400形成於空腔120的底表面上以接觸連接墊300,以使第一層壓體100與第二層壓體200之間的電性連接可藉由連接通孔400達成。因此,任何焊接加工或使用黏合劑對第一層壓體100與第二層壓體200進行連接是不必要的。
第一電路C1的電路寬度可大於第二電路C2的電路寬度。第一電路C1的電路厚度可大於第二電路C2的電路厚度。第二電路C2可具有較第一電路C1精細的節距。第二電路C2的電路密度可大於第一電路C1的電路密度。
第一電路C1及第二電路C2可藉由例如半加成製程(semi-additive process,SAP)、改良半加成製程(modified semi-additive process,M-SAP process)或蓋孔製程(tenting process)等基板製程(substrate process)形成。此處,第二電路C2可藉由半加成製程形成,且第一電路C1可藉由蓋孔製程等形成,但並非僅限於此。
第一通孔V1的尺寸(size)可大於第二通孔V2的尺寸,且第一通孔V1的節距可大於第二通孔V2的節距。連接通孔400可具有與第二通孔V2相同的尺寸。
第二電路C2可包括多個電路線。在電路線的每一端部處可設置有接墊。該些接墊可連接至第二通孔V2。第二電路C2中最靠近元件安裝表面的最外第二電路C2’可提供安裝接墊及元件安裝部分以安裝電子元件。
所述多個元件安裝部分中的每一者形成於第一層壓體100與第二層壓體200二者之上。亦即,第一層壓體100及第二層壓體200上設置有第一元件安裝部分M1,且第一層壓體100及第二層壓體200上亦設置有第二元件安裝部分M2。第二層壓體200的上表面可被分成多個區段(section),以提供多個元件安裝部分。
參照圖2(a),第一元件安裝部分M1上安裝有第一電子元件E1,且第二元件安裝部分M2上安裝有第二電子元件E2。第一電子組件E1位於第一層壓體100與第二層壓體200二者之上,且第二電子組件E2亦位於第一層壓體100與第二層壓體200二者之上。
第一電子元件E1包括電極端子T1,且電極端子T1藉由低熔點金屬構件LM耦合至印刷電路板的第一元件安裝部分M1的安裝接墊。第一電子元件E1與印刷電路板之間的空間可以底部填充材料F填充。
第二電子元件E2包括電極端子T2,且電極端子T2藉由低熔點金屬構件LM耦合至印刷電路板的第二元件安裝部分M2的安裝接墊。第二電子元件E2與印刷電路板之間的空間可以底部填充材料F填充。
如上所述,第二電路C2可包括多個電路線。第二電路C2可包括電性連接至連接通孔400的電路線。第二電路C2可包括與連接通孔400電性絕緣並對所述多個元件安裝部分進行電性連接的電路線。在此種情形中,第二電路C2可提供各種訊號傳輸路徑(參見圖2(a)中的箭頭)。
圖2(b)是示出提供第二電路C2的特定訊號傳播路徑的電路線的圖。參照圖2(b),第二電路C2可包括(i)對第一元件安裝部分M1與第一電路C1進行連接的電路線(未示出);(ii)對第二元件安裝部分M2與第二電路C2進行連接的電路線C23;以及(iii)對第一元件安裝部分M1與第二元件安裝部分M2進行連接的電路線C21及C22。在(i)及(ii)的情形中,電路線可電性連接至連接通孔400,而在(iii)的情形中,電路線可與連接通孔400電性絕緣。
對第一元件安裝部分M1與第二元件安裝部分M2進行連接的電路線C21及C22是對第一電子元件E1與第二電子元件E2進行電性連接的橋接電路(bridge circuit),且可被稱為晶粒至晶粒內連線(die to die interconnection)。可形成多個橋接電路以經由第二通孔V2對所述兩個電子元件E1與E2進行連接。
第二電路C2的一部分可將所述多個元件安裝部分中的至少兩者電性連接,且第二電路C2的另一部分可將元件安裝部分中的任一者與連接通孔400電性連接。
在第一層壓體100的上表面及第二層壓體200的上表面上可層壓有阻焊層500。在阻焊層500中形成有開口,且最外層電路C1’及C2’可經由所述開口暴露出。具體而言,最外層電路C1’及C2’的接墊經由所述開口暴露出,且被暴露出的接墊可用作安裝接墊。阻焊層500亦可層壓於第一層壓體100的下表面上。實例 2
圖3是示出根據本發明第二實施例的印刷電路板的圖。
參照圖3,在根據第二實施例的印刷電路板中,位於最外層(最上層)上的第二電路C2’自樹脂層210突出。此處,位於最外層(最上層)上的第二電路(C2’)自第一層壓體100突出。此與其中根據第一實施例的位於最外層(頂層)上的第二電路C2’嵌入樹脂層210中且不自第一層壓體100突出的印刷電路板不同。實例 3
圖4是示出根據本發明第三實施例的印刷電路板的圖。
參照圖4,在根據第三實施例的印刷電路板中,第二層壓體200的上表面位於第一層壓體100的上表面之下(低於第一層壓體100的上表面)。樹脂層210不填充整個空腔120,且阻焊層500可部分地填充空腔120的內部。此與其中空腔120完全以第二層壓體200填充的第一實施例的印刷電路板不同。位於最外層(最上層)上的第二電路C2’自樹脂層(210)突出,但不自第一層壓體100突出。實例 4
圖5(a)及圖5(b)是示出根據本發明第四實施例的印刷電路板的圖。
參照圖5(a)及圖5(b),根據第四實施例的印刷電路板包括第一層壓體100、空腔120及第二層壓體200,且更包括第二樹脂層220。
第二樹脂層220可填滿空腔120以層壓於第二層壓體200上並延伸至第一層壓體100的上表面。第二樹脂層220可由與第二層壓體200的樹脂層210相同的材料形成,且第二樹脂層220可包含感光性樹脂。
參照圖5(a),在第二層壓體200的最外第二電路C2’上形成有穿過第二樹脂層220的通孔(第三通孔V3),且在第二樹脂層220上形成有第三電路C3。此處,第三電路C3的接墊可用作安裝接墊。第三電路C3可具有與第二電路C2相同的規格。
如圖5(a)中所示,在第二樹脂層220上層壓有阻焊層500,且阻焊層500的開口可穿過第二樹脂層220。當阻焊層500與第二樹脂層220二者均包含感光性樹脂時,阻焊層500的開口可藉由光刻製程形成。
參照圖5(b),在位於第一層壓體100的最外絕緣層110中的通孔孔洞VH中可形成有第一通孔V1’。亦即,第一通孔V1’形成於最外第一電路C1’下方。此處,第二樹脂層220可填充通孔孔洞VH的內部以環繞第一通孔V1’。
最外第一電路C1’可形成於第二樹脂層220上,且可提供安裝接墊。
在第二層壓體200的最外第二電路C2’上形成有穿過第二樹脂層220的通孔(第三通孔V3),且在第二電路220上形成有第三電路C3。此處,第三電路C3的接墊可用作安裝接墊。
如圖5(a)及圖5(b)中所示,當使用第二樹脂層220時,第一層壓體100與第二層壓體200之間的黏合增強。實例 5
圖6(a)、圖6(b)及圖6(c)是示出根據本發明第五實施例的印刷電路板的圖。圖7是示出包括圖6(a)、圖6(b)及圖6(c)所示印刷電路板的封裝的圖。
參照圖6(a)、圖6(b)及圖6(c),根據第五實施例的印刷電路板包括第一層壓體100、空腔120及第二層壓體200,且更包括金屬柱600。
金屬柱600可形成為穿過阻焊層500且可提供安裝接墊。由於金屬柱600自阻焊層500突出,因此印刷電路板與電子元件之間的距離可變窄,且用於安裝電子元件的低熔點金屬構件LM的高度可減小(參見圖7)。
金屬柱600可包括柱通孔610及柱接墊620。柱通孔610可經由阻焊層500形成於最外第一電路C1’、最外第二電路C2’或第三電路C3上。柱接墊620自阻焊層500突出以提供安裝接墊。
圖6(a)所示印刷電路板更包括了參照圖3所述的印刷電路板的金屬柱600,且圖6(b)所示印刷電路板更包括了參照圖4所述的印刷電路板的金屬柱600。圖6(c)所示印刷電路板更包括了參照圖5(b)所述的印刷電路板的金屬柱600。圖7是示出包括圖6(a)所示印刷電路板的封裝的圖。實例 6
圖8是示出根據本發明第六實施例的印刷電路板的圖。
參照圖8,根據本發明第六實施例的印刷電路板可包括第一層壓體100、空腔120及第二層壓體200。
第一層壓體100是藉由對多個絕緣層110垂直地進行層壓而形成。絕緣層110是由例如有機材料或無機材料等絕緣材料製成的層,且可包含樹脂。絕緣層110的樹脂可為熱固性的或熱塑性的,且具體而言可包括環氧樹脂、咪唑樹脂、聚醯亞胺樹脂、雙馬來醯亞胺三嗪(BT)樹脂及氟樹脂中的至少一者,但並非僅限於此。
絕緣層110可包含例如玻璃纖維等纖維增強材料,且可使用預浸體作為絕緣層110。絕緣層110可包含有機填料或無機填料。絕緣層110中所含有的無機填料可為二氧化矽。
由相同或不同材料構成的所述多個絕緣層110可層壓於彼此頂上以形成第一層壓體100。儘管在圖8中示出兩個絕緣層110,然而絕緣層110的數目可視設計等而變化。
在第一層壓體100中可形成有電路,且在第一層壓體100中形成的電路被稱為第一電路C1。第一電路C1可由金屬形成,且第一電路C1的金屬可包括銅、銀、鎳、鈀、鉑、金及鋁中的至少一者。
第一電路C1可形成於每一絕緣層110的一個表面上。位於不同層中的第一電路C1可藉由通孔(第一通孔V1)電性連接。參照圖8,第一電路C1中最靠近元件安裝表面的最上第一電路C1’自最上絕緣層110突出,且第一電路C1中最遠離元件安裝表面的最下第一電路C1”嵌入最下絕緣層110的底表面中,以使除下表面之外的最下第一電路C1”的其他表面可被以最下絕緣層110覆蓋。
第一電路C1可包括多個電路線。在電路線的每一端部處可設置有接墊。該些接墊可連接至例如第一通孔V1等通孔。第一電路C1中最靠近元件安裝表面的最外第一電路C1’可提供元件安裝部分及安裝接墊以安裝電子元件。
空腔120可形成於第一層壓體100中。空腔120形成於第一層壓體100中並向上開口。然而,由於空腔120的下部分未開口,因此空腔120僅穿過第一層壓體100的一部分。如圖8中所示,空腔120的深度可等於或大於第一層壓體100的N個絕緣層110的厚度,且空腔120的底表面可不位於與所述兩個絕緣層110之間的介面相同的平面上。
第一電路C1的部分可藉由空腔120暴露出。位於所述多個絕緣層110之中的與空腔120接觸的絕緣層110中的第一電路C1可藉由空腔120被暴露出來,且形成於第一電路C1的端部處的接墊可被暴露出。藉由空腔120暴露出的第一電路C1的接墊可被稱為連接墊300。換言之,第一電路C1的連接墊300藉由空腔120暴露出,且連接墊300是位於空腔120之下的第一電路C1的接墊。
第二層壓體200形成於空腔120中,且多個樹脂層210可層壓於彼此頂上。所述多個樹脂層210可依序層壓於空腔120中。
樹脂層210包含樹脂,具體而言包含環氧樹脂、咪唑樹脂、聚醯亞胺樹脂、液晶聚合物(LCP)、雙馬來醯亞胺三嗪(BT)樹脂、氟樹脂中的至少一者。然而,其並非僅限於此。
樹脂層210可包含感光性樹脂。在此種情形中,樹脂層210可與光反應,且因此可藉由光刻製程進行加工。包含感光性樹脂的樹脂層210可為感光成像介電質(PID)。感光性樹脂亦可為正型或負型。
在正型樹脂層210的情形中,光聚合物的光接收部分的聚合物鍵可能在曝光製程中斷開。此後,當執行顯影製程時,光聚合物的聚合物鍵由於光而斷開的部分可被移除。
在負型樹脂層210的情形中,光接收部分在曝光製程中引發光聚合反應以自單一結構形成由鏈結構(chain structure)構成的三維網路結構。此後,當執行顯影製程時,未接收光的部分可被移除。
包含感光性樹脂的樹脂層210有助於形成精細圖案,乃因電路及通孔可藉由光刻製程形成。
樹脂層210的厚度可小於絕緣層110的厚度。亦即,所述多個樹脂層210中的一者的厚度可小於所述多個絕緣層110中的一者的厚度。
樹脂層210的最上表面(其為第二層壓體200的上表面)可位於與第一層壓體100的上表面相同的平面上。
在第二層壓體200中可形成有電路,且在第二層壓體200中形成的電路被稱為第二電路C2。第二電路C2可由金屬形成,且第二電路C2的金屬可包括銅、銀、鎳、鈀、鉑、金及鋁中的至少一者。
第二電路C2可形成於每一樹脂層210的一個表面(上表面)上。最靠近元件安裝表面的最外(最上)第二電路C2’可自最外(最上)樹脂層210突出。最靠近元件安裝表面的最外第二電路C2’的上表面可位於與最靠近元件安裝表面的最外第一電路C1’的上表面相同的平面上。與圖8不同,最外第二電路C2’的厚度可小於最外第一電路C1’的厚度。在此種情形中,兩個最外電路C1’及C2’的上表面可不彼此位於相同的平面上。
位於不同層中的第二電路C2可藉由通孔(第二通孔V2)彼此連接。與連接墊300接觸的連接通孔400可被形成為穿過第二層壓體200中的最下樹脂層211。連接通孔400可將連接墊300與第二電路C2電性連接。
第一電路C1的電路寬度可大於第二電路C2的電路寬度。第一電路C1的電路厚度可大於第二電路C2的電路厚度。第二電路C2可具有較第一電路C1精細的節距。第二電路C2的電路密度可大於第一電路C1的電路密度。
第一通孔V1的尺寸可大於第二通孔V2的尺寸,且第一通孔V1的節距可大於第二通孔V2的節距。連接通孔400可具有與第二通孔V2相同的尺寸。
第二電路C2可包括多個電路線。在電路線的每一端部處可設置有接墊。所述接墊可連接至第二通孔V2。第二電路C2中最靠近元件安裝表面的最外第二電路C2’可提供安裝接墊及元件安裝部分以安裝電子元件。
所述多個元件安裝部分中的每一者形成於第一層壓體100與第二層壓體200二者之上。亦即,第一層壓體100及第二層壓體200上設置有第一元件安裝部分M1,且第一層壓體100及第二層壓體200上亦設置有第二元件安裝部分M2。第二層壓體200的上表面可被分成多個區段,以提供多個元件安裝部分。
第一元件安裝部分M1上安裝有第一電子元件E1,且第二元件安裝部分M2上安裝有第二電子元件E2。第一電子組件E1位於第一層壓體100與第二層壓體200二者之上,且第二電子組件E2亦位於第一層壓體100與第二層壓體200二者之上。
第一電子元件E1包括電極端子T1,且電極端子T1藉由低熔點金屬構件LM耦合至印刷電路板的第一元件安裝部分M1的安裝接墊。第一電子元件E1與印刷電路板之間的空間可以底部填充材料F填充。第二電子元件E2包括電極端子T2,且電極端子T2藉由低熔點金屬構件LM耦合至印刷電路板的第二元件安裝部分M2的安裝接墊。第二電子元件E2與印刷電路板之間的空間可以底部填充材料F填充。
如上所述,第二電路C2可包括多個電路線。第二電路C2可包括電性連接至連接通孔400的電路線。第二電路C2可包括與連接通孔400電性絕緣並對所述多個元件安裝部分進行電性連接的電路線。在此種情形中,第二電路C2可提供各種訊號傳輸路徑。
第二電路C2可包括(i)對第一元件安裝部分M1與第一電路C1進行連接的電路線;(ii)對第二元件安裝部分M2與第二電路C2進行連接的電路線;以及(iii)對第一元件安裝部分M1與第二元件安裝部分M2進行連接的電路線。在(i)及(ii)的情形中,電路線可電性連接至連接通孔400,而在(iii)的情形中,電路線可與連接通孔400電性絕緣。
第二電路C2的一部分可將所述多個元件安裝部分中的至少兩者電性連接,且第二電路C2的另一部分可將元件安裝部分中的任一者與連接通孔400電性連接。
在第一層壓體100的上表面及第二層壓體200的上表面上可層壓有阻焊層500。在阻焊層500中形成有開口,且最外層電路C1’及C2’可經由所述開口暴露出。具體而言,最外層電路C1’及C2’的接墊經由所述開口暴露出,且被暴露出的接墊可用作安裝接墊。阻焊層500亦可層壓於第一層壓體100的下表面上以覆蓋最下第一電路C1”。實例 7
圖9是示出根據本發明第七實施例的印刷電路板的圖。
參照圖9,根據第七實施例的印刷電路板包括第一層壓體100、空腔120及第二層壓體200,且更包括第二樹脂層220及/或金屬柱600。
第二樹脂層220可填滿空腔120以層壓於第二層壓體200上並延伸至第一層壓體100的上表面。第二樹脂層220可由與第二層壓體200的樹脂層210相同的材料形成,且第二樹脂層220可包含感光性樹脂。
在位於第一層壓體100的最外絕緣層110中的通孔孔洞VH中可形成有第一通孔V1’。亦即,第一通孔V1’形成於最外第一電路C1’下方。此處,第二樹脂層220可填充通孔孔洞VH的內部以環繞第一通孔V1’。
最外第一電路C1’可形成於第二樹脂層220上。在第二層壓體200的最外第二電路C2’上形成有穿過第二樹脂層220的通孔(第三通孔V3),且在第二樹脂層220上形成有第三電路C3。
阻焊層500可層壓於第二樹脂層220上且亦層壓於第一層壓體100的下表面上。
金屬柱600可形成為穿過阻焊層500且提供安裝接墊。由於金屬柱600自阻焊層500突出,因此印刷電路板與電子元件之間的距離可變窄,且用於安裝電子元件的低熔點金屬構件LM的高度可減小。
金屬柱600可包括柱通孔610及柱接墊620。柱通孔610可經由阻焊層500形成於最外第一電路C1’、最外第二電路C2’或第三電路C3上。柱接墊620自阻焊層500突出以提供安裝接墊。製造印刷電路板的方法
圖10以及圖11是示出製造根據本發明實施例的封裝的方法的圖。圖10以及圖11示出製造圖3所示印刷電路板的方法。然而,所述製造方法可適用於製造另一印刷電路板的方法。
參照圖10的(a),對多個絕緣層110垂直地進行層壓並形成第一電路C1,以提供第一層壓體100。儘管未示出,然而可利用載體形成第一層壓體100。亦即,在每一絕緣層的一個表面上形成第一電路C1且同時在載體上依序層壓多個絕緣層110之後,藉由移除載體形成第一層壓體100。
此處,a表面是上面貼附有載體的表面,且位於上面貼附有載體的表面上的第一電路C1可為嵌入式電路(embedded circuit)。此處,a表面可為元件安裝表面。
參照圖10的(b),在第一層壓體100中形成空腔120。可藉由雷射加工(laser processing)形成空腔120。第一電路C1的部分可藉由空腔120暴露出,且具體而言,第一電路C1的接墊可被暴露出,且被暴露出的接墊成為連接墊300。
參照圖10的(c)及圖10的(d),在空腔120內部對多個樹脂層210垂直地進行層壓並形成第二電路C2,藉此形成第二層壓體200。如圖10的(c)中所示,在空腔120的底表面上形成最下樹脂層211。可藉由噴塗方法(spray method)形成樹脂層210。如圖10的(d)中所示,加工最下樹脂層211以提供通孔孔洞,並對通孔孔洞進行鍍覆以形成連接通孔400及第二電路C2。當樹脂層210包含感光性樹脂時,可藉由光刻方法形成通孔孔洞。連接通孔400被形成為直接接觸藉由空腔120暴露出的連接墊300。
參照圖11的(a),可藉由重覆進行圖10的(c)及圖10的(d)所示製程來提供第二層壓體200。此處,第一層壓體100及第二層壓體200具有與圖3中所示印刷電路板相同的形狀,但可以圖1至圖5(b)中所示任何印刷電路板替代。
參照圖11的(b),形成阻焊層500,且在阻焊層500中形成開口,藉此暴露出最外層電路C1’及C2’的接墊。被暴露出的接墊可用作安裝接墊。
參照圖11的(c),在被暴露出的安裝接墊上形成低熔點金屬構件LM,且可將第一電子組件E1的電極端子T1及第二電子元件E2的電極端子T2耦合至低熔點金屬構件LM。第一電子元件E1及第二電子元件E2中每一者的下部分可以底部填充材料F填充。
第一電子組件E1電性連接至第一層壓體100的第一電路C1,且亦電性連接至第二層壓體200的第二電路C2。相同地,第二電子元件E2電性連接至第一層壓體100的第一電路C1,且亦電性連接至第二層壓體200的第二電路C2。具體而言,第二電路C2中用於對第一元件安裝部分M1與第二元件安裝部分M2進行連接的橋接電路將第一電子元件E1與第二電子元件E2連接。
圖12以及圖13是示出製造根據本發明另一實施例的封裝的方法的圖。圖12以及圖13示出製造圖9所示印刷電路板的方法。
參照圖12的(a)及圖12的(b),對多個絕緣層110垂直地進行層壓並形成第一電路C1,以提供第一層壓體100。儘管未示出,然而可利用載體形成第一層壓體100。亦即,在每一絕緣層的一個表面上形成第一電路C1且同時在載體上依序層壓多個絕緣層110之後,藉由移除載體形成第一層壓體100。此處,b表面是上面貼附有載體的表面,且位於上面貼附有載體的表面上的第一電路C1可為嵌入式電路。此處,b表面可為元件安裝表面的相對表面。
參照圖12的(c),在第一層壓體100中形成空腔120。可藉由雷射加工形成空腔120。第一電路C1的部分可藉由空腔120暴露出,且具體而言,第一電路C1的接墊可被暴露出,且被暴露出的接墊成為連接墊300。在最外絕緣層110中形成通孔孔洞(VH)。可藉由雷射加工形成通孔孔洞VH。
參照圖12的(d),在空腔120中形成第二層壓體200。形成第二層壓體200的方法與參照圖10的(c)及圖10的(d)所述的方法相同。
參照圖12的(e),在第二層壓體200上形成第二樹脂層220。亦在第一層壓體100的上表面上形成第二樹脂層220,以填充通孔孔洞VH的內部。
參照圖13的(a),在第二樹脂層220中形成通孔孔洞VH’。第二樹脂層220的通孔孔洞VH’可形成於絕緣層110的通孔孔洞VH中以暴露出第一電路C1的接墊。此外,第二樹脂層220的通孔孔洞VH’可暴露出最外第二電路C2’的接墊。
參照圖13的(b),在最外層及最外第一電路C1’中形成第一通孔V1’,且同時形成第三通孔V3及第三電路C3。它們皆可藉由鍍覆形成。
參照圖13的(c),將阻焊層500層壓於第二樹脂層220上且層壓於第一層壓體100的下表面上。亦形成金屬柱600。此處,在阻焊層500中形成開口之後,可藉由對開口進行鍍覆來形成柱通孔610,且可藉由對所述開口進行過量鍍覆(over-plating)來形成柱接墊620。柱接墊620自阻焊層500突出並用作安裝接墊。
參照圖13的(d),在金屬柱600上放置低熔點金屬構件LM,且可將第一電子元件E1的電極端子T1及第二電子元件E2的電極端子T2耦合至低熔點金屬構件LM。第一電子元件E1及第二電子元件E2中每一者的下部分可以底部填充材料F填充。
第一電子組件E1電性連接至第一層壓體100的第一電路C1,且亦電性連接至第二層壓體200的第二電路C2。相同地,第二電子元件E2電性連接至第一層壓體100的第一電路C1,且亦電性連接至第二層壓體200的第二電路C2。具體而言,第二電路C2中用於對第一元件安裝部分M1與第二元件安裝部分M2進行連接的橋接電路將第一電子元件E1與第二電子元件E2連接。
在上文中已藉由實例闡述了本揭露的精神,且在不背離本揭露的本質特徵的條件下,本揭露可由熟習本揭露所屬技術者以各種方式加以修改、變更及取代。因此,本揭露及附圖中所揭露的示例性實施例並不限制而是闡述本揭露的精神,且本揭露的範圍不受示例性實施例及附圖所限制。本揭露的範圍應藉由以下申請專利範圍來解釋,且其應被解釋為與以下申請專利範圍等效的所有精神均落於本揭露的範圍內。
100:第一層壓體
110:絕緣層
120:空腔
200:第二層壓體
210:樹脂層
211:最下樹脂層
220:第二樹脂層
300:連接墊
400:連接通孔
500:阻焊層
600:金屬柱
610:柱通孔
620:柱接墊
a、b:表面
C1:第一電路
C1’:最外電路/最外層電路/最外第一電路/最上第一電路
C1”:最下第一電路
C2:第二電路
C2’:第二電路/最外電路/最外層電路/最外第二電路/最上第二電路
C3:第三電路
C21、C22、C23:電路線
E1、E2:電子元件/電子組件
F:底部填充材料
LM:低熔點金屬構件
M1:第一元件安裝部分
M2:第二元件安裝部分
T1、T2:電極端子
V1、V1’:第一通孔
V2:第二通孔
V3:第三通孔
VH、VH’:通孔孔洞
圖1是示出根據本發明第一實施例的印刷電路板的圖。
圖2(a)及圖2(b)是示出包括根據本發明第一實施例的印刷電路板的封裝的圖。
圖3是示出根據本發明第二實施例的印刷電路板的圖。
圖4是示出根據本發明第三實施例的印刷電路板的圖。
圖5(a)及圖5(b)是示出根據本發明第四實施例的印刷電路板的圖。
圖6(a)、圖6(b)及圖6(c)是示出根據本發明第五實施例的印刷電路板的圖。
圖7是示出包括根據本發明第五實施例的印刷電路板的封裝的圖。
圖8是示出根據本發明第六實施例的印刷電路板的圖。
圖9是示出根據本發明第七實施例的印刷電路板的圖。
圖10以及圖11是示出製造根據本發明實施例的封裝的方法的圖。
圖12以及圖13是示出製造根據本發明另一實施例的封裝的方法的圖。
100:第一層壓體
110:絕緣層
120:空腔
200:第二層壓體
210:樹脂層
211:最下樹脂層
300:連接墊
400:連接通孔
500:阻焊層
C1:第一電路
C1’:最外電路/最外層電路/最外第一電路/最上第一電路
C2:第二電路
C2’:第二電路/最外電路/最外層電路/最外第二電路/最上第二電路
M1:第一元件安裝部分
M2:第二元件安裝部分
V1:第一通孔
V2:第二通孔
Claims (16)
- 一種印刷電路板,上面設置有多個元件安裝部分,所述印刷電路板包括: 第一層壓體,包括多個絕緣層及第一電路; 空腔,形成於所述第一層壓體中並向所述第一層壓體的上表面開口;以及 第二層壓體,包括多個樹脂層及第二電路,且層壓於所述空腔內, 其中所述第一電路包括藉由所述空腔暴露出的連接墊, 其中所述第二層壓體包括穿過所述多個樹脂層中的最下樹脂層並接觸所述連接墊的連接通孔,且 其中所述第二電路電性連接至所述多個元件安裝部分。
- 如申請專利範圍第1項所述的印刷電路板,其中所述第二電路的一部分將所述多個元件安裝部分彼此電性連接。
- 如申請專利範圍第1項所述的印刷電路板,其中所述第二電路的一部分將所述元件安裝部分中的任一者與所述連接通孔電性連接。
- 如申請專利範圍第1項所述的印刷電路板,其中所述樹脂層包含感光性樹脂。
- 如申請專利範圍第1項所述的印刷電路板,其中所述樹脂層的厚度小於所述絕緣層的厚度。
- 如申請專利範圍第1項所述的印刷電路板,其中所述第一電路的電路寬度大於所述第二電路的電路寬度。
- 如申請專利範圍第1項所述的印刷電路板,其中位於所述第一層壓體中的最上層上的所述第一電路嵌入位於最上層上的所述絕緣層的上表面中。
- 如申請專利範圍第1項所述的印刷電路板,其中位於所述第一層壓體中的最上層上的所述第一電路自位於最上層上的所述絕緣層突出。
- 如申請專利範圍第1項所述的印刷電路板,其中所述第二層壓體的上表面位於所述第一層壓體的上表面的高度之下。
- 如申請專利範圍第1項所述的印刷電路板,更包括: 第二樹脂層,形成於所述第一層壓體的上表面及所述第二層壓體的上表面上。
- 如申請專利範圍第10項所述的印刷電路板,其中在位於最上層上的所述絕緣層中形成有通孔孔洞, 其中在所述通孔孔洞中形成有通孔,且 其中所述第二樹脂層填充所述通孔孔洞的內部以環繞所述通孔。
- 如申請專利範圍第10項所述的印刷電路板,更包括: 阻焊層,層壓於所述第二樹脂層上。
- 如申請專利範圍第10項所述的印刷電路板,更包括: 第三電路,形成於所述第二樹脂層上以電性連接至所述第二電路。
- 如申請專利範圍第1項所述的印刷電路板,更包括: 阻焊層,層壓於所述第一層壓體及所述第二層壓體上。
- 如申請專利範圍第14項所述的印刷電路板,更包括: 金屬柱,穿過所述阻焊層以提供所述元件安裝部分。
- 如申請專利範圍第15項所述的印刷電路板,其中所述金屬柱包括: 柱通孔,穿過所述阻焊層;以及 柱接墊,形成於所述柱通孔上以自所述阻焊層突出。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2018-0163424 | 2018-12-17 | ||
KR1020180163424A KR20200074718A (ko) | 2018-12-17 | 2018-12-17 | 인쇄회로기판 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202025872A true TW202025872A (zh) | 2020-07-01 |
TWI801600B TWI801600B (zh) | 2023-05-11 |
Family
ID=71106891
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW108119964A TWI801600B (zh) | 2018-12-17 | 2019-06-10 | 印刷電路板 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP7283027B2 (zh) |
KR (1) | KR20200074718A (zh) |
TW (1) | TWI801600B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102628149B1 (ko) * | 2020-11-27 | 2024-01-24 | 주식회사 심텍 | 브릿지 패턴을 구비하는 인쇄회로기판 및 이의 제조 방법 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100367491C (zh) * | 2004-05-28 | 2008-02-06 | 日本特殊陶业株式会社 | 中间基板 |
JP2011159855A (ja) * | 2010-02-02 | 2011-08-18 | Panasonic Corp | 局所多層回路基板、および局所多層回路基板の製造方法 |
US8754514B2 (en) | 2011-08-10 | 2014-06-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-chip wafer level package |
JP5406322B2 (ja) * | 2012-03-01 | 2014-02-05 | 株式会社フジクラ | 電子部品内蔵多層配線基板及びその製造方法 |
US20140049928A1 (en) * | 2012-08-17 | 2014-02-20 | Taiyo Yuden Co., Ltd. | Substrate with built-in electronic component |
CN106165092B (zh) * | 2014-02-26 | 2020-02-18 | 英特尔公司 | 具有穿桥导电过孔信号连接的嵌入式多器件桥 |
JP6473595B2 (ja) * | 2014-10-10 | 2019-02-20 | イビデン株式会社 | 多層配線板及びその製造方法 |
JP2016122790A (ja) * | 2014-12-25 | 2016-07-07 | イビデン株式会社 | 多層配線板 |
-
2018
- 2018-12-17 KR KR1020180163424A patent/KR20200074718A/ko not_active Application Discontinuation
-
2019
- 2019-06-10 TW TW108119964A patent/TWI801600B/zh active
- 2019-06-11 JP JP2019108655A patent/JP7283027B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
KR20200074718A (ko) | 2020-06-25 |
TWI801600B (zh) | 2023-05-11 |
JP2020098898A (ja) | 2020-06-25 |
JP7283027B2 (ja) | 2023-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101484786B1 (ko) | 집적회로 패키지 내장 인쇄회로기판 및 그 제조방법 | |
US8399776B2 (en) | Substrate having single patterned metal layer, and package applied with the substrate , and methods of manufacturing of the substrate and package | |
US9295159B2 (en) | Method for fabricating packaging substrate with embedded semiconductor component | |
US9917025B2 (en) | Printed wiring board and method for manufacturing printed wiring board | |
KR102163039B1 (ko) | 인쇄회로기판, 그 제조방법, 및 전자부품 모듈 | |
JP5188426B2 (ja) | 半導体装置及びその製造方法、電子装置 | |
US9793200B2 (en) | Printed wiring board | |
JP2008016819A (ja) | パッケージオンパッケージのボトム基板及びその製造方法 | |
TWI505756B (zh) | 印刷電路板及其製造方法 | |
TWI624912B (zh) | 於層狀基版上具有嵌埋墊的積體電路封裝系統及其製造方法 | |
US20110000083A1 (en) | Method of manufacturing printed circuit board having metal bump | |
KR20160032985A (ko) | 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지 | |
JP6699043B2 (ja) | 印刷回路基板、その製造方法、及び電子部品モジュール | |
JP5599860B2 (ja) | 半導体パッケージ基板の製造方法 | |
TWI801600B (zh) | 印刷電路板 | |
US10897823B2 (en) | Circuit board, package structure and method of manufacturing the same | |
KR102207272B1 (ko) | 인쇄회로기판, 그 제조방법, 및 전자부품 모듈 | |
TWI624011B (zh) | 封裝結構及其製法 | |
KR101969647B1 (ko) | 포스트를 구비한 회로기판 제조방법 | |
KR20220077751A (ko) | 인쇄회로기판 및 전자부품 패키지 | |
KR101222820B1 (ko) | 반도체 패키지 및 그 제조방법 | |
US20190380200A1 (en) | Embedded component structure and manufacturing method thereof | |
KR20240012227A (ko) | 회로 기판 및 이를 포함하는 반도체 패키지 | |
KR101531101B1 (ko) | 인쇄회로기판의 제조방법 | |
TWI544846B (zh) | 封裝載板及其製作方法 |