JP2020098898A - プリント回路基板 - Google Patents
プリント回路基板 Download PDFInfo
- Publication number
- JP2020098898A JP2020098898A JP2019108655A JP2019108655A JP2020098898A JP 2020098898 A JP2020098898 A JP 2020098898A JP 2019108655 A JP2019108655 A JP 2019108655A JP 2019108655 A JP2019108655 A JP 2019108655A JP 2020098898 A JP2020098898 A JP 2020098898A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- circuit board
- printed circuit
- layer
- stacked body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
Description
[第1実施例]
図1は、本発明の第1実施例に係るプリント回路基板を示す図であり、図2は、本発明の第1実施例に係るプリント回路基板を含むパッケージを示す図である。
図3は、本発明の第2実施例に係るプリント回路基板を示す図である。
図4は、本発明の第3実施例に係るプリント回路基板を示す図である。
図5は、本発明の第4実施例に係るプリント回路基板を示す図である。
図6は、本発明の第5実施例に係るプリント回路基板を示す図である。また、図7は、図6のプリント回路基板を用いたパッケージを示す図である。
図8は、本発明の第6実施例に係るプリント回路基板を示す図である。
図9は、本発明の第7実施例に係るプリント回路基板を示す図である。
図10及び図11は、本発明の一実施例に係るプリント回路基板、及びこれを含むパッケージの製造方法を示す図である。
110 絶縁層
120 キャビティ
200 第2積層体
210 樹脂層
220 第2の樹脂層
300 接続パッド
400 接続ビア
C1 第1回路
C2 第2回路
500 ソルダーレジスト層
600 金属ポスト
610 ポストビア
620 ポストパッド
M1 第1素子実装部
M2 第2素子実装部
Claims (16)
- 複数の素子実装部を備えるプリント回路基板であって、
複数の絶縁層及び第1回路を含む第1積層体と、
前記第1積層体に形成され、前記第1積層体の上面に開放されたキャビティと、
前記キャビティ内に積層された複数の樹脂層及び第2回路を含む第2積層体と、
を含み、
前記第1回路は、前記キャビティにより露出される接続パッドを含み、
前記第2積層体は、最下層に位置する前記樹脂層を貫通し、前記接続パッドと接触する接続ビアを含み、
前記第2回路は、複数の素子実装部に電気的に接続する、プリント回路基板。 - 前記第2回路の一部は、前記複数の素子実装部を互いに電気的に接続する請求項1に記載のプリント回路基板。
- 前記第2回路の一部は、いずれか1つの前記素子実装部と前記接続ビアとを電気的に接続する請求項1または2に記載のプリント回路基板。
- 前記樹脂層は、感光性樹脂を含む請求項1〜3の何れか一項に記載のプリント回路基板。
- 前記樹脂層の厚さは、前記絶縁層の厚さよりも小さい請求項1〜4の何れか一項に記載のプリント回路基板。
- 前記第1回路の回路幅は、前記第2回路の回路幅よりも大きい請求項1〜5の何れか一項に記載のプリント回路基板。
- 前記第1積層体の最上層に位置する前記第1回路は、最上層に位置した前記絶縁層の上面に埋め込まれた請求項1〜6の何れか一項に記載のプリント回路基板。
- 前記第1積層体の最上層に位置する前記第1回路は、最上層に位置した前記絶縁層よりも突出した請求項1〜7の何れか一項に記載のプリント回路基板。
- 前記第2積層体の上面は、前記第1積層体の上面の高さ以下に位置する請求項1〜8の何れか一項に記載のプリント回路基板。
- 前記第1積層体の上面及び前記第2積層体の上面に形成される第2の樹脂層をさらに含む請求項1〜9の何れか一項に記載のプリント回路基板。
- 最上層に位置した前記絶縁層には、ビアホールが形成され、
前記ビアホール内には、ビアが形成され、
前記第2の樹脂層は、前記ビアを取り囲むように前記ビアホールの内部を充填する請求項10に記載のプリント回路基板。 - 前記第2の樹脂層上に積層されるソルダーレジスト層をさらに含む請求項10に記載のプリント回路基板。
- 前記第2の樹脂層上に形成され、前記第2回路に電気的に接続する第3回路をさらに含む請求項10に記載のプリント回路基板。
- 前記第1積層体及び前記第2積層体の上に積層されるソルダーレジスト層をさらに含む請求項1〜13の何れか一項に記載のプリント回路基板。
- 前記ソルダーレジスト層を貫通して前記素子実装部を提供する金属ポストをさらに含む請求項14に記載のプリント回路基板。
- 前記金属ポストは、
前記ソルダーレジスト層を貫通するポストビアと、
前記ソルダーレジスト層よりも突出して前記ポストビア上に形成されるポストパッドと、を含む請求項15に記載のプリント回路基板。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020180163424A KR20200074718A (ko) | 2018-12-17 | 2018-12-17 | 인쇄회로기판 |
KR10-2018-0163424 | 2018-12-17 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020098898A true JP2020098898A (ja) | 2020-06-25 |
JP7283027B2 JP7283027B2 (ja) | 2023-05-30 |
Family
ID=71106891
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019108655A Active JP7283027B2 (ja) | 2018-12-17 | 2019-06-11 | プリント回路基板 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP7283027B2 (ja) |
KR (1) | KR20200074718A (ja) |
TW (1) | TWI801600B (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102628149B1 (ko) * | 2020-11-27 | 2024-01-24 | 주식회사 심텍 | 브릿지 패턴을 구비하는 인쇄회로기판 및 이의 제조 방법 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011159855A (ja) * | 2010-02-02 | 2011-08-18 | Panasonic Corp | 局所多層回路基板、および局所多層回路基板の製造方法 |
JP2013183015A (ja) * | 2012-03-01 | 2013-09-12 | Fujikura Ltd | 電子部品内蔵多層配線基板及びその製造方法 |
US20140049928A1 (en) * | 2012-08-17 | 2014-02-20 | Taiyo Yuden Co., Ltd. | Substrate with built-in electronic component |
JP2016081961A (ja) * | 2014-10-10 | 2016-05-16 | イビデン株式会社 | 多層配線板及びその製造方法 |
JP2016122790A (ja) * | 2014-12-25 | 2016-07-07 | イビデン株式会社 | 多層配線板 |
JP2017505539A (ja) * | 2014-02-26 | 2017-02-16 | インテル コーポレイション | ブリッジ貫通導電ビア信号接続を有する埋込マルチデバイスブリッジ |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100367491C (zh) * | 2004-05-28 | 2008-02-06 | 日本特殊陶业株式会社 | 中间基板 |
US8754514B2 (en) | 2011-08-10 | 2014-06-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-chip wafer level package |
-
2018
- 2018-12-17 KR KR1020180163424A patent/KR20200074718A/ko active IP Right Grant
-
2019
- 2019-06-10 TW TW108119964A patent/TWI801600B/zh active
- 2019-06-11 JP JP2019108655A patent/JP7283027B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011159855A (ja) * | 2010-02-02 | 2011-08-18 | Panasonic Corp | 局所多層回路基板、および局所多層回路基板の製造方法 |
JP2013183015A (ja) * | 2012-03-01 | 2013-09-12 | Fujikura Ltd | 電子部品内蔵多層配線基板及びその製造方法 |
US20140049928A1 (en) * | 2012-08-17 | 2014-02-20 | Taiyo Yuden Co., Ltd. | Substrate with built-in electronic component |
JP2017505539A (ja) * | 2014-02-26 | 2017-02-16 | インテル コーポレイション | ブリッジ貫通導電ビア信号接続を有する埋込マルチデバイスブリッジ |
JP2016081961A (ja) * | 2014-10-10 | 2016-05-16 | イビデン株式会社 | 多層配線板及びその製造方法 |
JP2016122790A (ja) * | 2014-12-25 | 2016-07-07 | イビデン株式会社 | 多層配線板 |
Also Published As
Publication number | Publication date |
---|---|
TW202025872A (zh) | 2020-07-01 |
TWI801600B (zh) | 2023-05-11 |
KR20200074718A (ko) | 2020-06-25 |
JP7283027B2 (ja) | 2023-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6803664B2 (en) | Semiconductor package | |
KR100997199B1 (ko) | 전자소자 내장형 인쇄회로기판 제조방법 | |
JP5188426B2 (ja) | 半導体装置及びその製造方法、電子装置 | |
US9295159B2 (en) | Method for fabricating packaging substrate with embedded semiconductor component | |
JP2005209689A (ja) | 半導体装置及びその製造方法 | |
KR20100065691A (ko) | 금속범프를 갖는 인쇄회로기판 및 그 제조방법 | |
TWI543676B (zh) | 印刷電路板及其製造方法 | |
KR20100065635A (ko) | 집적회로 패키지 내장 인쇄회로기판 및 그 제조방법 | |
KR101022912B1 (ko) | 금속범프를 갖는 인쇄회로기판 및 그 제조방법 | |
KR101696705B1 (ko) | 칩 내장형 pcb 및 그 제조 방법과, 그 적층 패키지 | |
KR20170037331A (ko) | 인쇄회로기판 및 그 제조방법 | |
KR101055586B1 (ko) | 금속범프를 갖는 인쇄회로기판의 제조방법 | |
JP2016063130A (ja) | プリント配線板および半導体パッケージ | |
KR20160032985A (ko) | 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지 | |
JP2017050313A (ja) | プリント配線板及びプリント配線板の製造方法 | |
JP2015225895A (ja) | プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法 | |
KR20140143567A (ko) | 반도체 패키지 기판 및 반도체 패키지 기판 제조 방법 | |
KR101766476B1 (ko) | 캐비티 인쇄회로기판 제조 방법 | |
JP2017135364A (ja) | 印刷回路基板およびこれを具備した電子素子パッケージ | |
JP5599860B2 (ja) | 半導体パッケージ基板の製造方法 | |
JP7283027B2 (ja) | プリント回路基板 | |
KR20150065029A (ko) | 인쇄회로기판, 그 제조방법 및 반도체 패키지 | |
US20120266463A1 (en) | Method for manufacturing printed circuit board | |
KR101300413B1 (ko) | 반도체 패키지용 인쇄회로기판 및 그 제조방법 | |
US20210151371A1 (en) | Wiring substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211104 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221027 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221108 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230111 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230418 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230428 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7283027 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |