WO2009119680A1 - プリント配線板及びその製造方法 - Google Patents

プリント配線板及びその製造方法 Download PDF

Info

Publication number
WO2009119680A1
WO2009119680A1 PCT/JP2009/055985 JP2009055985W WO2009119680A1 WO 2009119680 A1 WO2009119680 A1 WO 2009119680A1 JP 2009055985 W JP2009055985 W JP 2009055985W WO 2009119680 A1 WO2009119680 A1 WO 2009119680A1
Authority
WO
WIPO (PCT)
Prior art keywords
conductor circuit
conductor
printed wiring
wiring board
opening
Prior art date
Application number
PCT/JP2009/055985
Other languages
English (en)
French (fr)
Inventor
芳紀 竹中
武志 中村
貴光 服部
Original Assignee
イビデン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by イビデン株式会社 filed Critical イビデン株式会社
Priority to KR1020107014974A priority Critical patent/KR101160498B1/ko
Priority to CN2009801099844A priority patent/CN101978799B/zh
Priority to JP2010505740A priority patent/JP5238801B2/ja
Publication of WO2009119680A1 publication Critical patent/WO2009119680A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/045—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by making a conductive layer having a relief pattern, followed by abrading of the raised portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0352—Differences between the conductors of different layers of a multilayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0373—Conductors having a fine structure, e.g. providing a plurality of contact points with a structured tool
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0156—Temporary polymeric carrier or foil, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0228—Cutting, sawing, milling or shearing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1536—Temporarily stacked PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Abstract

　本発明は、第１面側に設けられた第１導体回路用の第１凹部と、第１ビア導体用の第１開口部とを有する樹脂絶縁層と；前記第１凹部に形成されている第１導体回路と；前記樹脂絶縁層において前記第１面と反対側に位置する第２面上に形成されていて、電子部品を搭載するための部品搭載用パッドと；前記開口部に形成されており、前記部品搭載用パッドと前記第１導体回路とを接続する第１ビア導体と；を備えるプリント配線板であって、前記第１導体回路の側面は、前記部品搭載用パッド側に向かって先細りの形状を有しているプリント配線板及びその製造方法を提供すること目的とする。 　これによって、内層導体層にかかる応力が小さくなり、絶縁層内部へのクラックの発生を好適に抑制することができるとともに、基板の平坦性が確保される。

Description

プリント配線板及びその製造方法
　本発明は、薄型化を図りつつ、充分な平坦性をも確保し得るプリント配線基板及びその製造方法に関する。
　近年、電子機器は高機能化が進む一方、小型化・薄型化の要請が大きくなっている。そして、こうした電子機器に使用されるＩＣチップやＬＳＩ等の電子部品の高密度集積化が急速に進んだことに伴って、これらの電子部品を搭載するパッケージ基板（以下、「ＰＫＧ基板」ということがある。）においても、小型化・薄型化のためにさらに配線密度を上げることが要求されている。
　通常、こうしたＰＫＧ基板は、ガラス布銅張り積層板等の補強部材をコア基板とし、その両面にビルドアップ層が形成された構造を有しており、コア基板にもスルーホールを形成する必要がある。
　しかしながら、コア基板に形成されるスルーホールの微細化が難しいことに起因して、ＰＫＧ基板の配線の高密度化が図れないといった問題がある。また、こうしたコア基板の存在により、ＰＫＧ基板全体の厚みが増加し、上記のような薄型化・小型化の要求に応えられていないという問題もある。
　こうした要求に応えるべく、コア基板を有しない多層プリント配線板が提案されてきている。例えば、特開２００６－１９５９１号公報（特許文献１）には、以下の（１）～（３）の工程により製造される多層プリント配線板（以下、「従来例」という。）が提案されている。
　（１）支持基板上の金属箔表面に、層間材と導体層とを交互に積層し、ビルドアップ層を形成する工程
　（２）ビルドアップ層の周囲から所定の部分を除去し、ビルドアップ層と支持基板それぞれに金属箔が残るように、支持基板とビルドアップ層とを剥離させる工程
　（３）ビルドアップ層に残された金属箔をエッチングし、ＢＧＡパッドを形成する工程
特開２００６－１９５９１号公報
　従来例に記載された多層プリント配線板は、コア基板を有さない多層プリント配線板とすることで薄型化を行うという面では、優れた技術である。
　しかし、従来例１の多層プリント配線板においては、樹脂絶縁層の表面上に形成された配線によって凹凸が生じ、このような配線の凹凸に追従して、その上に形成される樹脂絶縁層の表面にも凹凸が生じる。
　こうした樹脂絶縁層の凹凸は、一般的に、樹脂絶縁層と配線とが交互に積層されることによって大きくなる傾向があり、配線の粗密によっても、こうした樹脂絶縁層表面に生じる凹凸は一層増幅される場合がある。
　そして、このような樹脂絶縁層表面の凹凸が積み重なっていくと、最外層（最上層）に位置する半田パッドの高さにもばらつきが生じることになる。半田パッドの高さのばらつきは、半田パッドと電子部品の電極との間の距離を不均等なものとするため、特定の半田バンプに応力が集中しやすくなる。そして、応力が集中した半田バンプは疲労劣化を起こしやすくなり、その結果、電子部品の実装歩留まりや、実装信頼性が低下するという問題が生じる可能性がある。
　ここで、上述したような問題を解決する１つの手段として、配線を樹脂絶縁層の内部に埋め込むことで平坦性を確保するという思想を挙げることができる。配線の埋め込みによって、各層における凹凸は小さくなる。
　一方で、例えば、より一層の薄型のコア基板を有さない多層プリント配線板の場合には、その上に実装された半導体素子の発熱に起因する熱履歴によって、基板全体が上に凸の状態に反る可能性が高く、半導体素子と最外層の半田パッドとの間の距離が変動する。
　また、多層プリント配線板においては、最外層の半田パッドを介して半導体素子が搭載されているが、半導体素子と多層プリント配線板との間にはアンダーフィル樹脂が充填されていることが多い。
　こうしたアンダーフィル樹脂の存在によって、プリント配線板を形成する樹脂絶縁層は、アンダーフィル樹脂が載っていない部分と、載っている部分という２つに区分される。そして、上記のように熱膨張係数の小さい半導体素子がアンダーフィル樹脂を介して前記樹脂絶縁層と一体化するため、この部分の樹脂絶縁層の膨張は、半導体素子の熱膨張係数に起因して制約されることになる。
　この結果、上記２つの区分では樹脂絶縁層の熱膨張係数が異なることになり、このことに起因して内部応力が生じる、と推測される。こうした内部応力は、樹脂絶縁層の内部に埋め込まれた導体回路のエッジ部分に集中しやすい。
　そして、その導体回路のエッジ部分を基点として樹脂絶縁層の内部に応力が生じ、そうした応力によって樹脂絶縁層の内部にクラックが発生する可能性がある。内部にクラックが生じると、平坦性は維持されたとしても、耐久性や絶縁耐性に問題が生じることになる。
　本発明は、第１の観点からすると、第１面側に設けられた第１導体回路用の第１凹部と、第１ビア導体用の第１開口部とを有する樹脂絶縁層と；前記第１凹部に形成されている第１導体回路と；前記樹脂絶縁層において前記第１面と反対側に位置する第２面上に形成されていて、電子部品を搭載するための部品搭載用パッドと；前記開口部に形成されており、前記部品搭載用パッドと前記第１導体回路とを接続する第１ビア導体と；を備えるプリント配線板であって、前記第１導体回路の側面は、前記部品搭載用パッド側に向かって先細りの形状を有していることを特徴とする第１のプリント配線板である。
　本発明の第１のプリント配線板では、前記樹脂絶縁層の第１面上に積層され、第２導体回路形成用の第２凹部が第１面側に形成されるとともに、第２ビア導体用の第２開口部が形成された、少なくとも１層の第２樹脂絶縁層と；前記第２凹部に形成されている第２導体回路と；前記第２開口部に形成され、前記第２導体回路と、前記第１導体回路とを層間接続する第２ビア導体と；をさらに備え、前記第２導体回路の側面は、前記部品搭載用パッド側に向かって先細りの形状を有していることが好ましい。
　本発明は、第２の観点からすると、第１面側に設けられた第１導体回路用の第１凹部と、前記第１面と反対側に位置する第２面側に設けられた部品搭載用パッド用のパッド形成凹部と、第１ビア導体用の第１開口部とを有する樹脂絶縁層と；前記第１凹部に形成されている第１導体回路と；前記パッド形成凹部に形成されている部品搭載用パッドと；前記開口部に形成されており、前記部品搭載用パッドと前記第１導体回路とを接続する第１ビア導体と、を備えるプリント配線板であって、前記第１導体回路の側面は、前記部品搭載用パッド側に向かって先細りの形状を有していることを特徴とする第２のプリント配線板である。ここで、前記パッドの表面には保護膜が形成されていることが好ましい。
　また、本発明の第２のプリント配線板においては、前記第１導体回路の表面が、前記樹脂絶縁層の第１面と略同一平面上に位置することが好ましい。
　また、本発明の第１及び第２のプリント配線板では、前記第１導体回路の上辺が、弧状をなしていることが好ましい。
　さらに、前記第１及び第２のプリント配線板においては、前記樹脂絶縁層の第１面上に積層され、第２導体回路形成用の第２凹部が第１面側に形成されるとともに、第２ビア導体用の第２開口部が形成された、少なくとも１層の第２樹脂絶縁層と；前記第２凹部に形成されている第２導体回路と；前記第２開口部に形成され、前記第２導体回路と、前記第１導体回路とを層間接続する第２ビア導体と；をさらに備え、前記第２導体回路の側面は、前記部品搭載用パッド側に向かって先細りの形状を有していることが好ましい。
　上述した第１及び第２の本発明のプリント配線板は、前記第２樹脂絶縁層の第１面上に積層され、第３ビア導体用の第３開口部が形成された第３樹脂絶縁層と；前記第３樹脂絶縁層の第１面上に形成された第３導体回路と；前記第３開口部に形成され、前記第３導体回路と、前記第２導体回路とを層間接続する第３ビア導体と；をさらに備えるものであることが好ましい。
　また、前記第１導体回路のライン／スペース比は、前記第３導体回路のライン／スペース比よりも小さいことが好ましい。
　本発明の第１及び第２のプリント配線板では、前記第１凹部及び前記第１開口部を形成する前記樹脂絶縁層の表面は、粗化されていることが好ましい。
　本発明は、第３の観点からすると、最外の樹脂絶縁層である、第１樹脂絶縁層の第２面側に、電子部品搭載用パッドとなる導体部を形成する工程と；前記第１樹脂絶縁層を貫通する第１ビア導体用の第１開口部を形成するとともに、前記第１樹脂絶縁層の第１面側に第１導体回路用の第１凹部を形成する工程と；前記導体部に向かって先細りの形状を有する側面を有する第１導体回路を、その表面が前記第１樹脂絶縁層の第１面と略同一平面上に露出するように前記第１凹部内に形成する工程と；前記第１開口部に、前記第１導体回路と前記導体部とを電気的に接続する第１ビア導体を形成する工程と；を有するプリント配線板の製造方法である。
　本発明のプリント配線板の製造方法では、前記第１凹部及び前記第１開口部がレーザーによって形成される工程をさらに有することが好ましい。ここで、前記第１凹部及び前記第１開口部をレーザーによって形成する工程において、前記第１凹部はエキシマレーザーによって形成され、前記第１開口部は炭酸ガスレーザーによって形成されることが好ましい。
　本発明のプリント配線板の製造方法では、前記第１樹脂絶縁層の第１面に、少なくとも１層の第２樹脂絶縁層を積層する工程と；前記第２樹脂絶縁層を貫通する第２ビア導体用の第２開口部を形成するとともに、前記第２樹脂絶縁層の第１面側に第２導体回路用の第２凹部を形成する工程と；前記導体部に向かって先細りの形状を有する側面を有する第２導体回路を、その表面が前記第２樹脂絶縁層の第１面と略同一平面上に露出するように、前記第２凹部内に形成する工程と；前記第２開口部に、前記第１導体回路と前記第２導体回路とを電気的に接続する第２ビア導体を形成する工程と；をさらに備えることが好ましい。
　ここで、前記第２樹脂絶縁層の第１面に、少なくとも１層の第３樹脂絶縁層を積層する工程と；前記第３樹脂絶縁層を貫通する第３ビア導体用の第３開口部を形成する工程と；前記第３樹脂絶縁層の第１面上に第３導体回路を形成する工程と；前記第３開口部に、前記第３導体回路と前記第２導体回路とを層間接続する第３ビア導体を形成する工程と；をさらに備えることが好ましい。
　以上のような構成とすることによって、平坦性に優れたプリント配線板を、歩留まりよく製造することができる。そして、半田パッドと実装される電子部品との距離のばらつきが減少し、より一層、小型・薄型の電子機器の製造が可能となる。
図１Ａは、本発明の第１実施形態に係るプリント配線板の構成を概略的に示す、断面図である。 図１Ｂは、第１実施形態に係るプリント配線板の断面図の一部を拡大した図である。 図２Ａは、第１実施形態に係るプリント配線板の製造工程を示す工程図（その１）である。 図２Ｂは、第１実施形態に係るプリント配線板の製造工程を示す工程図（その２）である。 図２Ｃは、第１実施形態に係るプリント配線板の製造工程を示す工程図（その３）である。 図２Ｄは、第１実施形態に係るプリント配線板の製造工程を示す工程図（その４）である。
図３Ａは、第１実施形態に係るプリント配線板の製造工程を示す工程図（その５）である。 図３Ｂは、第１実施形態に係るプリント配線板の製造工程を示す工程図（その６）である。 図３Ｃは、第１実施形態に係るプリント配線板の製造工程を示す工程図（その７）である。 図３Ｄは、第１実施形態に係るプリント配線板の製造工程を示す工程図（その８）である。 図３Ｅは、第１実施形態に係るプリント配線板の製造工程を示す工程図（その９）である。
図３Ｆは、第１実施形態に係るプリント配線板の製造工程を示す工程図（その１０）である。 図３Ｇは、第１実施形態に係るプリント配線板の製造工程を示す工程図（その１１）である。 図４Ａは、第１実施形態に係るプリント配線板の製造工程を示す工程図（その１２）である。 図４Ｂは、第１実施形態に係るプリント配線板の製造工程を示す工程図（その１３）である。 図４Ｃは、第１実施形態に係るプリント配線板の製造工程を示す工程図（その１４）である。
図４Ｄは、第１実施形態に係るプリント配線板の製造工程を示す工程図（その１５）である。 図４Ｅは、第１実施形態に係るプリント配線板の製造工程を示す工程図（その１６）である。 図４Ｆは、第１実施形態に係るプリント配線板の製造工程を示す工程図（その１７）である。 図５は、第１実施形態に係るプリント配線板の製造工程を示す工程図（その１８）である。 図６は、第１実施形態に係るプリント配線板の製造工程を示す工程図（その１９）である。
図７Ａは、本発明の別の一実施形態に係るプリント配線板の構成を示す断面図である。 図７Ｂは、第２実施形態に係るプリント配線板の断面図の一部を拡大した図である。 図８Ａは、第２実施形態に係るプリント配線板の製造工程を示す工程図（その１）である。 図８Ｂは、第２実施形態に係るプリント配線板の製造工程を示す工程図（その２）である。 図８Ｃは、第２実施形態に係るプリント配線板の製造工程を示す工程図（その３）である。 図８Ｄは、第２実施形態に係るプリント配線板の製造工程を示す工程図（その４）である。 図８Ｅは、本第２実施形態に係るプリント配線板の製造工程を示す工程図（その５）である。
図９Ａは、第２実施形態に係るプリント配線板の製造工程を示す工程図（その６）である。 図９Ｂは、第２実施形態に係るプリント配線板の製造工程を示す工程図（その７）である。 図９Ｃは、第２実施形態に係るプリント配線板の製造工程を示す工程図（その８）である。 図９Ｄは、第２実施形態に係るプリント配線板の製造工程を示す工程図（その９）である。 図１０は、第２実施形態に係るプリント配線板の製造工程を示す工程図（その１０）である。
　以下、本発明のプリント配線板及び電子部品の例を、図１Ａ～１０を参照しつつ、第１及び第２実施形態として詳細に説明する。なお、以下の説明及び図面においては、同一又は同等の要素については同一符号を付し、重複する説明を省略する。
［第１実施形態］
　図１Ａは、本発明の第１実施形態に係るプリント配線板１００と、前記プリント配線板１００を構成する積層部２０Ｌと、半田部材（半田バンプ）４６Ｌと、ソルダレジスト３０Ｌ等の位置関係を示す図である。
　ここで、半田部材４６Ｌは、前記積層部２０Ｌの＋Ｚ方向に形成された最外層の樹脂絶縁層２１Ｌ１の＋Ｚ方向側表面に設けられたパッド４２Ｌ上に形成されている。そして、ソルダレジスト３０Ｌは、前記積層部２０Ｌの－Ｚ方向側に形成された最外層の－Ｚ方向側表面に設けられている。さらに、ソルダレジスト３０Ｌには配線パターンの一部であるパッド２８Ｌ（２８Ｌは２２Ｌ５と同じである）を露出するための開口部５１ＬＯが設けられている。また、前記積層部２０Ｌの内部には、内層導体回路２２Ｌｊ（ｊ＝１～Ｎ）及び層間接続用のビア導体２４Ｌｊが設けられている。
　以下、プリント配線板１００について詳細に説明する。
　プリント配線板１００は、（ａ）複数の絶縁層２１Ｌｊで形成された積層部２０Ｌと、（ｂ）積層部２０Ｌを構成する樹脂絶縁層のうち、最外層の＋Ｚ方向側表面に形成されたパッド４２Ｌと、（ｃ）積層部２０Ｌの－Ｚ方向側表面上に形成されたソルダレジスト３０Ｌとを備えている。
　積層部２０Ｌは、（ｉ）樹脂絶縁層２１Ｌｊ（ｊ＝１～Ｎ：本実施形態では、Ｎ＝５としている）と、（ii）内層導体回路（配線パターン）２２Ｌｊを有する導体層と、（iii）異なる導体層に形成されている導体回路間を接続する層間接続用のビア導体２４Ｌｊとを備えている。
　内層導体回路には、各樹脂絶縁層の－Ｚ方向側表面（第１面）と略平面を有するように、その内部に埋め込まれた構成のもの２２Ｌｋ（ｋ＝１～Ｍ：本実施形態では、Ｍ＝２としている）と、各樹脂絶縁層の－Ｚ方向側表面（第１面）上に形成された構成のもの（２２Ｌｋ以外の２２Lｊ）とがある。
　前記プリント配線板１００はさらに、（iv）パッド４２Ｌ上に設けられた半田部材４６Ｌと、（Ｖ）ソルダレジスト３０Ｌに設けられた開口部５１ＬＯと、（vi）開口部５１ＬＯから露出されるパッド２８Ｌとを備えている。
　図１Ａにおいては、最上層を構成する樹脂絶縁層２１Ｌ1には、－Ｚ方向側表面（第１面側）に第１凹部が設けられている。この第１凹部は樹脂絶縁層２１Ｌ1の第１面に開口されている。さらに、第１凹部を形成する樹脂絶縁層２１Ｌ1の表面は粗化されている。そして、第１凹部内に導体回路２２Ｌ1が形成されており、導体回路２２Ｌ１の表面と樹脂絶縁層２１Ｌ1の第１面とは略同一平面上に位置している。
　ここで、導体回路２２Ｌ１の側面は、パッド４２Ｌ側に向かってテーパしている。すなわち、下方（－Ｚ方向）に向かうに連れて導体回路２２Ｌ1の幅が広くなっており、図１Ｂに示すように、導体回路２２Ｌ１のうち第１凹部の開口部分に相当する幅ｔが最も広くなっている。なお、このとき、導体回路２２Ｌ１の＋Ｚ方向側の辺（上辺）は、弧状となっている。
　なお、本願発明においては、凹部を形成する樹脂絶縁層２１Ｌ１表面の粗化形状に起因する幅の増幅は考慮しないものとする（図１Ｂ参照）。
　さらに、最上層を構成する樹脂絶縁層２１Ｌ1の直下に位置する樹脂絶縁層２１Ｌ２及び、その樹脂絶縁層２１Ｌ２の内部に形成されたビア導体２４Ｌ1を介して導体回路２２Ｌ1に接続される２２Ｌ２に関しても上記と同様の構成を有する（図１Ａ、図１Ｂ参照）。
　次に、第１実施形態のプリント配線板１００の製造について、両面に導体層が形成されている支持部材を使用する場合を例に挙げて説明する。
　プリント配線板１００の製造に際しては、まず、支持部材ＳＭを用意する（図２Ａ参照）。支持部材ＳＭは、絶縁部材１０と、絶縁部材１０の両面に形成されている導体層ＦＵ及びＦＬとからなる。導体層ＦＵ及びＦＬは、約数μｍから数十μｍ程度の厚みの金属箔である。
　絶縁部材１０としては、例えば、ガラス基材ビスマレイミドトリアジン樹脂含浸積層板、ガラス基材ポリフェニレンエーテル樹脂含浸積層板、ガラス基材ポリイミド樹脂含浸積層板等が挙げられ、これらの両面に銅箔又はその他の金属箔を周知の方法で固定してもよい。
　また、支持部材ＳＭとしては、市販されている両面銅張積層板や片面銅張積層板を使用することもできる。このような市販品としては、例えばＭＣＬ－Ｅ６７９　ＦＧＲ（日立化成工業（株）社製）等が挙げられる。なお、支持部材ＳＭとして金属板を使用することもできる。
　まず、支持部材ＳＭの第１面、及び第２面に、図２Ｂに示すように、金属箔１１Ｕ、１１Ｌの第１面をそれぞれ重ねる。ここで、使用する金属箔としては、銅箔、ニッケル箔、チタン箔等を挙げることができ、これらの金属箔の第２面はマット面（金属箔表面に凹凸のある面）となっていることが好ましい。なお、金属箔の第２面とは、第１面と反対側の面を意味する。上記の金属箔として銅箔を使用する場合には、厚みが３～３５μｍのものが好適である。
　また、こうした金属箔１１Ｕ及び１１Ｌは、超音波又は接着剤を用いて、絶縁部材１０の上に形成されている導体層ＦＵ及びＦＬと所望の部位ＡＤ（端部近傍）で接合又は接着することが、後に行う加工の点から好ましい。このような導体層（支持基板）と金属箔との固定方法としては、双方の密着強度や簡便性といった観点から、超音波を用いることが好ましい。
　次に、図２Ｃに示すように、導体層ＦＵ、ＦＬと金属箔１１Ｕ、１１Ｌとの接合部ＡＤに一部重なるようにエッチングレジストＲＵ１及びＲＬ１を形成する。このレジストＲＵ１及びＲＬ１は、例えば、市販のドライフィルムレジスト又は液状レジストを用いて形成することができる。
　次いで、図２Ｄに示すように、レジストＲＵ１が形成されていない部分の導体層（金属箔）ＦＵ及び金属箔１１Ｕ、並びにレジストＲＬ１が形成されていない部分の金属箔ＦＬ及び１１Ｌを、周知の方法を用いたエッチング等を行って除去する。その後、レジストＲＵ１及びＲＬ１を常法により除去する。
　次に、図３Ａに示すように、絶縁部材１０の第１面と金属箔ＦＵ及び１１Ｕとを覆うように、樹脂絶縁層（支持部材１０上に形成される樹脂絶縁層）２１Ｕ1を形成する。また、絶縁部材１０の第２面と金属箔ＦＬ及び１１Ｌとを覆うように、樹脂絶縁層（コア上の樹脂絶縁層）２１Ｌ1を形成する。この絶縁層は、最終的には、各多層プリント配線板の最上の絶縁層を形成するものとなる。
　この樹脂絶縁層としては、層間絶縁用フィルムやプリプレグその他の半硬化樹脂シートを使用することができる。また、未硬化の液体樹脂を、上述した金属箔上にスクリーン印刷することによって樹脂絶縁層を形成してもよい。本実施形態においては、こうした層間絶縁用フィルムとして、例えば、ビルドアップ配線板用層間フィルムであるＡＢＦシリーズ（味の素ファインテクノ（株）社製）を使用することができる。
　次に、図３Ｂに示すように、層間接続用のビア導体用の開口部２１ＵＶ１及び２１ＬＶ１を複数形成する。これらの開口部の形成に使用できるレーザーとしては、炭酸ガスレーザー、エキシマレーザー、ＹＡＧレーザー、ＵＶレーザー等を挙げることができる。なお、レーザーで開口部を形成する場合には、ＰＥＴ（ポリエチレンテレフタレート）フィルム等の保護フィルムを使用してもよい。
　引き続き、図３Ｃに示すように、ＵＶレーザー又はエキシマレーザーを用いる第２のレーザー加工工程で、導体回路用の第１凹部２１ＵＯｐ1及び２１ＬＯｐ1を形成する。その際、第１凹部を形成する樹脂絶縁層の表面は、パッドが形成される金属箔１１Ｕ又は１１Ｌに近づくにつれて内方に傾斜する。また、これと同時に、ビア開口部である２１ＵＶ1及び２１ＬＶ1の上部をレーザーで加工して、図３Ｃに示すように２１ＵＶｐ1及び２１ＬＶｐ1を形成する。
　この第２のレーザー加工工程を行う際に、上記のビア導体用開口部２１ＵＶｐ1及び２１ＬＶｐ1の底部にもＵＶレーザーを照射して、これらの底部に残っている樹脂の残渣を、同時に除去することが好ましい。これによって、後に形成されるビア導体と後に形成されるパッドとの接続信頼性を向上させることができる。
　また、上記の導体回路用の凹部２１ＵＯｐ1及び２１ＬＯｐ1を形成した後に、この部材を過マンガン酸溶液に浸漬し、樹脂絶縁層２１Ｕ１及び２１Ｌ1の表面を粗化してもよい（図３Ｄ参照）。
　次に、図３Ｅに示すように、ビア導体用開口部及び第１凹部を含む樹脂絶縁層２１Ｕ１、２１Ｌ1の表面を覆うように、無電解めっき膜（無電解銅めっき膜）と無電解めっき膜上に形成された電解めっき膜（電解銅めっき膜）とからなるめっき層２４ＵＰ及び２４ＬＰを形成する。
　次に、上記のめっき層２４ＵＰ及び２４ＬＰを、樹脂絶縁層２１Ｕ１及び２１Ｌ１の表面が露出するまで研磨し、樹脂絶縁層に埋込まれたビア導体２４Ｕ１及び内層導体回路２２Ｕ１及び２２Ｌ１を形成する（図３Ｆ参照）。ここで使用する研磨の手法としては、例えば、化学機械研磨（Chemical Mechanical Polishing、ＣＭＰ）やバフ研磨等を挙げることができる。これにより、内層導体回路、及びその内層導体回路と金属箔とを接続するビア導体が形成される。このとき、内層導体回路２２Ｕ１、２２Ｌ１は、その幅がパッドを構成する金属箔から離間するにつれて広くなるように傾斜した側面を有している。
　以後、樹脂絶縁層２１Ｕｋ及び２１Ｌｋ形成から層間接続用ビア導体２４Ｕｋ及び２４Ｌｋ並びに内層導体層２２Ｕｋ及び２２Ｌｋの形成までを所望の回数、繰り返す（図３Ｇ参照）。
　次に、上述したように形成したビルドアップ部分ＢＵ１の＋Ｚ方向側表面及びＢＬ１の－Ｚ方向側表面をそれぞれ覆うように層間絶縁用フィルムを重ね、樹脂絶縁層２１Ｕ３及び２１Ｌ３を形成する（図４Ａ参照）。その後、これらの樹脂絶縁層２１Ｕ３、２１Ｌ３に、層間接続用のビア導体用開口部２１ＵＯ３及び２１ＬＯ３を形成する（図４Ｂ参照）。
　ビア導体用開口部２１ＵＯ３及び２１ＬＯ３は、炭酸ガスレーザー、エキシマレーザー及びＹＡＧレーザーからなる群から選ばれるいずれかのレーザーを用いて行うことができる（図４Ｂ参照）。
　また、樹脂絶縁層２１Ｕ３及び２１Ｌ３として感光性樹脂を使用した場合には、露光・現像を行い、上記と同様にして、ビア導体用開口部２１ＵＯ３及び２１ＬＯ３を形成すればよい。
　引き続き、樹脂絶縁層２１Ｕ３、２１Ｌ３の表面に触媒核を形成し、無電解めっきによりめっき膜２６ＵＰ及び２６ＬＰを形成する（図４Ｃ参照）。
　ついで、無電解めっき膜２６ＵＰ及び２６ＬＰ上に、それぞれレジストパターンＲＵ２及びＲＬ２を形成する（図４Ｄ参照）。その後、レジストパターンを形成していない部分に電解めっき膜を形成し、ビア導体用開口部を電解めっきにより充填する。
　次に、めっきレジストを除去するとともに、そのめっきレジスト下の無電解めっき膜を除去し、内層導体回路２２Ｕ３を樹脂絶縁層２１Ｕ３の第１面上に、内層導体回路２２Ｌ３を樹脂絶縁層２１Ｌ３の第１面上にそれぞれ形成する（図４Ｅ参照）。ここで、樹脂絶縁層２１Ｕ３、２１Ｌ３の表面と内層導体回路２２Ｕ３、２２Ｌ３の表面は、いずれも粗化されていることが好ましい。
　こうして形成された内層導体層２２Ｕ３とビア導体２４ＵＶ３とを覆うように樹脂絶縁層２１Ｕ４を形成し、また、内層導体層２２Ｌ３とビア導体２４ＬＶ３とを覆うように樹脂絶縁層２１Ｌ４を形成する（不図示）。以後、レーザーを用いた上述したビア導体用開口部２４ＵＯ４及び２４ＬＯ４の形成から、内層導体層２２Ｕ４及び２２Ｌ４の形成までの手順を、所望の回数繰り返し、上述したセミアディティブ法によるビルドアップ部分ＢＵ２及びＢＬ２を形成する（図４Ｆ参照）。
　図４Ｆには、２１Ｕ５及び２１Ｌ５が最外層となっている場合を示す。上記最外層に、レーザーを用いてビアホールを形成し、上記と同様に、めっきレジストによる被覆とレーザーによるパターニングを行った後に、グランドパターンとなる電極を形成する。その後、めっきレジストを除去し、パッド２８Ｕ及び２８Ｌを形成する。
　引き続き、ビルドアップ部分ＢＵ２、ＢＬ２の表面にソルダレジスト３０Ｕ、３０Ｌをそれぞれ形成する。こうしたソルダレジスト３０Ｕ及び３０Ｌは、例えば、市販のソルダレジスト組成物を塗布し、乾燥処理して形成することができる。
　この後、マスクを用いて露光・現像を行い、導体回路の一部を露出させる、開口部５１ＵＯ及び５１ＬＯを、ソルダレジスト３０Ｕ及び３０Ｌにそれぞれ形成する（図５参照）。
　ここで、ソルダレジストに形成した開口部５１ＵＯ及び５１ＬＯによって露出される導体回路２８Ｕ及び２８Ｌがパッドとして機能し、そのパッド上に半田部材（半田バンプ）やピンが形成される。そして、これらの半田部材（半田バンプ）やピンを介して、このプリント配線板は他の基板と電気的に接続されることとなる。
　なお、ソルダレジストに設けられる開口部は、ビア導体の表面及びそのビア導体と接続している導体回路（ビアランド）の一部を露出するように形成してもよい。この場合にも、ソルダレジストの開口部により露出された導体の部分がパッドとして機能する。
　以上のようにして製造した、積層体４０を、接合部ＡＤよりも内側の所定の位置Ａ１－Ａ１’及びＢ１－Ｂ１’で切断する。これによって、金属箔１１Ｕと積層体２０Ｕとを有する中間基板２０Ｕ’と、金属箔１１Ｌと積層体２０Ｌとを有する中間基板２０Ｌ’とが、それぞれ支持部材ＢＳから分離される（図５参照）。
　次いで、積層体２０Ｕ’、２０Ｌ’の表面上に設けられている金属箔１１Ｕ、１１Ｌ上にレジストパターンを形成し、塩化第二銅又は塩化第二鉄を含むエッチング液を用いて、レジストパターンを形成した箇所以外から、金属箔１１Ｕ又は１１Ｌを除去する。
　これにより、積層体２０Ｌ’の＋Ｚ方向側表面の電子部品が搭載されるパッド４２Ｌが形成される。そして、このパッド４２Ｌの表面に保護膜４４Ｌを形成する。保護膜４４Ｌは１層で形成してもよく、複数の層で形成してもよい。積層体２０Ｕ’の－Ｚ方向側表面にも、上記と同様にパッド及びパッドの保護膜を形成する。
　保護膜４４Ｌを１層とする場合には、例えば、無電解Ａｕめっき膜又は無電解Ｐｄめっき膜をパッド上に形成し、これを保護膜とする。保護膜４４Ｌを２層とする場合には、例えば、まず無電解Ｎｉめっき膜、次いで無電解Ａｕめっき膜を、パッド上に順次形成し、保護膜とする。保護膜４４Ｌを３層とする場合には、無電解Ｎｉめっき膜、無電解パラジウムめっき膜、無電解Ａｕめっき膜の順に、各めっき膜を形成し、保護膜とする。パッド２８Ｌに対しても、同様に保護膜を形成する（図６参照）。
　この後、図６に示すように、はんだペーストを印刷、リフローすることにより半田部材（半田バンプ）４６Ｌを形成する。
　以上説明したように、最外層の樹脂絶縁層の内部に埋め込まれる導体回路の側面を傾斜させることにより、導体回路を断面で見た場合、エッジ部分Ｅの角度が緩やか（鈍角）となる。このため、例えば半導体素子の発熱に応じて、上述したように最外層の樹脂絶縁層に内部応力が発生したとしても、導体回路のエッジ部分に集中する応力は、従来のような角度の場合と比べて緩和されることになる。その結果、導体回路のエッジ部分を基点として、樹脂絶縁層にクラックが生じることを効果的に抑制することができる。
　さらに、本願発明のように最外層の樹脂絶縁層の内部に埋め込まれる導体回路の上辺を弧状にすることで、そのような効果が一層得られやすくなる。
　また、導体回路２２Ｌｋ、樹脂絶縁層２１Ｌｋ、及びビア導体２４Ｌｋそれぞれの表面はほぼ同一の平面上に位置しており、ビルドアップ部分の平坦性が確保されている。これにより、パッド４２Ｌの高さがほぼ均一となるため、電子部品の実装歩留まりを向上させることが可能となる。加えて、これらのパッドと電子部品の電極との間の距離をほぼ均等にすることが可能となる。この結果、特定のバンプに応力が集中することを避けることができ、接続信頼性を高めることができる。
　また、上記の第１実施形態においては、電子部品の端子間隔の縮小に対応して微細な引き回しが要求される配線を、ビルドアップ部の上層側（＋Ｚ方向側）において樹脂絶縁層の内部に埋め込むことで形成している。その一方で、これらの配線と比較してラフな引き回しで足りるビルドアップ部の下層側（－Ｚ方向側）にはセミアディティブ法による配線を形成している。
　このような配線形成のプロセスを採用することで、配線の引き回しの要求を満たしつつ、全ての配線を埋め込み配線形成プロセスで形成する場合よりも、一層生産性に優れるプリント配線板を提供することができる。さらに、コストの低減をも図ることができる。
　なお、樹脂絶縁層に凹部を形成した後の粗化処理は省略してもよい。このような粗化処理を省略する場合には、導体回路用の凹部を含む樹脂絶縁層の表面に、例えば、Ｔｉ、Ｗ、Ｔａ及びＣｕからなる群から選ばれるいずれかの金属を用いて、スパッタリングにより薄膜を成膜した後、この薄膜を給電層として電解めっきを行う。次いで、樹脂絶縁層の表面が露出するように研磨する。これにより導体回路が形成され、その導体回路と樹脂絶縁層との優れた密着性をも確保することができる。
　また、上述した第１実施形態では、積層部のうち、埋め込み配線を有する導体層を２層としたが、この層数は特に限定されるものではない。すなわち、積層部を構成する全ての導体層を埋め込み配線により構成してもよい。このとき、セミアディティブ法による配線は形成されない。
　さらに、樹脂絶縁層２１Ｕ３の第１面、２１Ｌ３の第２面上において、導体回路２２Ｕ３又は２２Ｌ３と同一層内に電源プレーン層又はグランドプレーン層のうちの少なくとも一方が形成されていてもよい。この場合、これらのプレーン層とその直上に位置する導体回路２２Ｌｊとを含めて、マイクロストリップ構造が形成される。
　ここで、樹脂絶縁層２１Ｕ３、２１Ｌ３は、導体回路２２Ｌ２、２２Ｕ２と樹脂絶縁層２１Ｌ２、２１Ｕ２とで構成される略平面上にそれぞれ形成されているため、平坦で厚みも均一なものとなる。その結果、特性インピーダンスを効果的に整合でき、信号の伝搬を安定化させることが容易となる。
　なお、片面に導体層が形成されている支持部材を用いて、上述した手順に従い、ビルドアップ部を支持部材の片面に形成し、多層プリント配線板を製造することもできる。
［第２実施形態］
　次に、本願発明の第２実施形態を図７Ａに示す。
　図７Ａにおいては、プリント配線板１００Ａは、（ａ’）複数の絶縁層２１Ａｊ（ｊ＝１～５）で形成された積層部２０Ａと、（ｂ’）電子部品搭載用のパッド４２Ａと、（ｃ’）積層部２０Ａの－Ｚ方向側表面上に形成されたソルダレジスト３０Ａと、（ｄ’）積層部２０Ａの＋Ｚ方向側表面上に形成されたソルダレジスト３０Ｂとを備えている。なお、ソルダレジスト３０Ａ及び３０Ｂは省略されていてもよい。
　ここで、積層部２０Ａの構成は、上述した積層部２０Ｕと同様であり、（ｉ）上記の樹脂絶縁層２１Ｌｊに代わる樹脂絶縁層２１Ａｊと、（ii）２２Ｌｊに代わる導体回路２２Ａを有する導体層と、（iii）２４Ｌｊに代わる導体回路間の層間接続を行うビア導体２４Ａｊとを備えている。
　また、上記パッド４２Ａは、積層部２０Ａの最外の樹脂絶縁層２１Ａ１の第２面（＋Ｚ方向側表面）側に設けられた第２凹部の内部に設けられている。そして、このパッド４２Ａ上には保護膜が形成されている。この保護膜の表面は、樹脂絶縁層２１Ａ１の第２面と略同一平面上に位置する（図７Ｂ参照）。
　この第２実施態様では、図８Ａに示される通り、支持部材１０Ａとして、例えば、銅板等の金属板を使用する。この支持部材１０Ａ上に、複数の異なる金属で構成されるシード層１１Ａを形成する。例えば、銅板の第１面（＋Ｚ方向側表面）に、まず、クロムの層を形成し、このクロム層の第１面に、銅の層を形成し、シード層１１Ａとする。上記のシード層の形成には、無電解めっき、スパッタリング、蒸着等の方法を用いることができる。
　なお、クロムに代えて、支持部材１０Ａを構成する金属をエッチングするエッチング液によってエッチングされるが、エッチング速度が著しく遅い金属を使用してもよい。
　次いで、シード層１１Ａを形成した後に、シード層１１Ａ第１面にレジストパターンＲ’を形成する（図８Ｂ参照）。そして、このレジストパターンＲ’から露出されたシード層１１Ａの表面に金属層Ｐ１を形成する（図８Ｃ参照）。この金属層Ｐ１は、シード層１１Ａ表面から＋Ｚ方向に向かって、金（Ａｕ）めっき膜、パラジウム（Ｐｄ）めっき膜、及びニッケル（Ｎｉ）めっき膜を順に有するものとして形成することができる。これらのめっき膜は、例えば、電解めっきにより形成される。
　また、金属層Ｐ１として、Ａｕ－Ｎｉの複合層を形成することとしてもよい。こうした金属層Ｐ１は、後述する部品実装用のパッドの酸化を抑制する保護膜として機能するとともに、半田の濡れ性を高める効果を有するものである。
　次いで、この金属層Ｐ１上に、例えば、銅よりなる金属層Ｐ２を、例えば、電解めっきにより形成する（図８Ｃ参照）。この金属層Ｐ１及びＰ２が、電子部品を搭載するためのパッド４２Ａとしても機能する。この後、周知の方法に従ってレジストを除去し（図８Ｄ参照）、ついで、第１実施形態と同様にして樹脂絶縁層２１Ａ１を形成する（図８Ｅ参照）。こうした樹脂絶縁層２１Ａ１の形成には、上述した樹脂を使用することができる。
　これ以降は、上述した図３Ｂ～図４Ｆに示す手順に従ってビルドアップ層を形成し、その後、エッチング等により支持部材１０Ａを除去する（図９Ａ参照）。その際、支持部材１０Ａを構成する銅のエッチングは、シード層１１Ａを構成するクロム層で止まる。
　次いで、上述したシード層１１Ａの除去を行う（図９Ａ参照）。例えば、支持部材の＋Ｚ方向側表面に、クロム層、銅層の順番でシード層１１Ａが形成されている場合には、まず、クロム層、次いで銅層の順番で、シード層１１Ａの除去を行う。この場合、クロム層は、クロム層をエッチングするが銅層をエッチングしないエッチング液を用いて除去し、次に、シード層を構成する銅層をエッチングするエッチング液で銅層を除去する。これによって、部品実装用パッド４２Ａ上に形成された保護膜Ｐ１が樹脂絶縁層２１Ａ１の第１面（－Ｚ方向側表面）に露出する（図９Ｂ参照）。このとき、樹脂絶縁層２１Ａ１の第１面と保護膜Ｐ１の表面とは略同一平面上に位置している。
　シード層１１Ａを除去した後、樹脂絶縁層２１Ａ５上（＋Ｚ方向側表面）にソルダレジスト３０Ａを、上記パッド４２Ａが形成されている樹脂絶縁層２１Ａ１上（－Ｚ方向側表面）にソルダレジスト３０Ｂを、それぞれ形成する。そして、このソルダレジスト３０Ｂ内に、部品実装用パッド４２Ａを部分的に露出させる開口部５３ＯＡを形成する（図９Ｃ参照）。
　引き続き、部品実装用パッド４２Ａの上に半田部材（半田バンプ）５０Ａを形成し（図９Ｄ参照）、プリント配線板１００Ａを製造する（図１０参照）。
　上記の第２実施形態の多層プリント配線板１００Ａによれば、第１実施形態と同様の効果が得られ、さらに以下の効果もまた得ることができる。
　すなわち、第２実施形態の多層プリント配線板１００Ａは、パッド４２Ａが最外の樹脂絶縁層２１Ａ１の内部に形成されている。さらに、パッド４２Ａの表面には保護膜が形成されており、この保護膜と最外の樹脂絶縁層２１Ａ１とで構成される表面は略平面である。このため、ソルダレジスト３０Ｂを形成しない場合には、アンダーフィル樹脂の充填性を向上させることができる。さらに、保護膜と最外の樹脂絶縁層２１Ａ１とで構成される表面は略平面であるため、半田部材の高さを統一させることが容易となり、電子部品の実装性が向上する。
　なお、上述した第２実施形態では、積層部のうち、埋め込み配線を有する導体層を２層としたが、この層数は特に限定されない。すなわち、積層部を構成する全ての導体層を埋め込み配線により構成してもよい。このとき、セミアディティブ法による配線は形成されない。
　また、樹脂絶縁層２１Ａ３の第１面上において、導体回路２２Ａ３と同一層内に電源プレーン層又はグランドプレーン層のうちの少なくとも一方が形成されていてもよい。この場合、これらのプレーン層とその直上に位置する導体回路２２Ａ２とを含めて、マイクロストリップ構造が形成される。
　ここで、樹脂絶縁層２１Ａ３は、導体回路２２Ａ２と樹脂絶縁層２１Ａ２とで構成される略平面上にそれぞれ形成されているため、平坦で厚みも均一なものとなる。その結果、特性インピーダンスを効果的に整合でき、信号の伝搬を安定化させることが容易となる。
（実施例１）プリント配線板の製造
（１）母材ＢＳ
　支持部材ＳＭとして、厚み０．４ｍｍのガラスエポキシ板の両面に、厚み１８μｍの銅箔ＦＵ及びＦＬが張られている両面銅張積層板（ＳＭ）（商品番号：ＭＣＬ－Ｅ６７９　ＦＧＲ　日立化成株式会社製）を使用した（図２Ａ参照）。
　次に、図２Ａに示すように、両面銅張積層板（ＳＭ）の両面に、厚さ１８μｍの銅箔１１Ｕ及び１１Ｌの第１面を銅張積層板上に重ねた。銅箔１１Ｕ及び１１Ｌの一方の面はいずれもマット面（凹凸のある面）であり、第２面をマット面とした。
　次に、銅箔と両面銅張積層板とが各端部から２０ｍｍ内側の位置で接合されるように、超音波接合装置のホーンをセットし、下記の条件で銅張積層板と銅箔を接合した（図２Ｂ参照）。
　ホーンの振幅：約１２μｍ
　ホーンの振動数：ｆ＝２８ｋＨｚ／ｓｅｃ
　ホーンの銅箔に対する圧力：ｐ＝約０～１２ｋｇｆ
　ホーンの銅箔に対する送り速度：ｖ＝約１０ｍｍ／ｓｅｃ
　固定部分は、金属箔の端部からその中心部に向かって２０ｍｍ内側の位置とし、両者の固定幅は、２ｍｍの幅とした。
　次いで、銅箔上に、市販のレジストを用いて、エッチングレジストを形成した。その後、露光・現像処理を施して、図２Ｃに示すように、接合部分（ＡＤ）にかかるように、エッチングレジストをパターニングした。
　次いで、塩化第二銅等を含むエッチング液を用いたテンティングプロセスにより、エッチングレジストを形成していない部分の銅箔ＦＵ及び１１Ｕ、並びに、ＦＬと１１Ｌとを除去する。その後、常法に従ってエッチングレジストを剥離し、支持部材ＢＳを製造した（図２Ｄ参照）。
（２）積層体の形成
（２－１）埋め込み配線の形成
　以上のようにして製造した母材ＢＳの両面に、ビルドアップ配線用層間フィルム（ＡＢＦシリーズ、味の素ファインテクノ株式会社製）を貼り付け、約１７０℃で１８０分間熱硬化し、樹脂絶縁層（最上層の樹脂絶縁層）を形成した（図３Ａ参照）。
　次いで、炭酸ガスレーザーを用いて、波長１０．４μｍ、ビーム径４．０ｍｍ、シングルモード、パルス幅８．０μ秒、１～３ショットの条件で、ビア導体用の開口部を形成した（図３Ｂ参照）。
　次に、エキシマレーザーを用いて、波長３０８ｎｍ又は３５５ｎｍの条件で、導体回路用の凹部を形成するとともに、ビア導体開口底部に残った残渣を除去した（図３Ｃ参照）。
　市販のめっき浴を用いて無電解銅めっきを行い、厚み約０．３～１μｍの無電解銅めっき膜を形成した。次いで、この無電解銅めっき膜を給電層として電解銅めっきを行い、樹脂絶縁層の表面に１０～３０μｍの厚みの電解銅めっき膜を形成した（図３Ｅ参照）。
　そして、樹脂絶縁層のめっき膜（無電解銅めっき膜及び電解銅めっき膜）をバフ研磨により研磨し、樹脂絶縁層の表面を露出させて平坦化した（図３Ｆ参照）。このとき、バフの番手としては＃４００，６００，８００のいずれかを使用した。これにより、ビア導体２４Ｕ１及び内層導体回路２２Ｕ１が形成した。なお、ここで形成される内層導体回路２２Ｕ１のライン／スペース（Ｌ／Ｓ）は約５μｍ／５μｍであった。
　その後、ビルドアップ配線用層間フィルムの貼り付けから、ビア導体及び内層導体回路の形成までの手順をさらに１回繰り返した（図３Ｇ参照）。
（２－２）セミアディティブ法による配線の形成
　次に、ビルドアップ配線用層間フィルム（ＡＢＦシリーズ、味の素ファインテクノ株式会社製）を、この上に貼り付け、約１７０℃で１８０分間熱硬化し、樹脂絶縁層２１Ｕ３を形成した（図４Ａ参照）。
　そして、炭酸ガスレーザーを用いて、波長１０．４μｍ、ビーム径４．０ｍｍ、シングルモード、パルス幅８．０μ秒、１ショットの条件で、ビア導体用の開口部を形成した（図４Ｂ参照）。
　次いで、市販のめっき浴を用いて無電解銅めっきを行い、厚み約０．３～１μｍの無電解銅めっき膜を形成した（図４Ｃ参照）。その後、市販のめっきレジスト用のドライフィルムをラミネートし、図４Ｄに示すように、写真法によりドライフィルムをパターニングした。そして、樹脂絶縁層上に形成した無電解銅めっき膜を電極として電解銅めっきを行い、めっきレジストを形成していない部分の無電解銅めっき膜上に、厚み５～２０μｍの電解銅めっき膜を形成した。その後、めっきレジストを除去した。
　次に、めっきレジストの下方に存在していた無電解銅めっき膜を除去して、内層導体回路２２Ｕ3及びビア導体２４ＵＶ3を形成した（図４Ｅ参照）。反対側も同様にして、内層導体回路２２Ｌ3及びビア導体２４ＬＶ3を形成した。ここで形成したビア導体は、樹脂絶縁層２１Ｕ3に形成された開口部を充填し、その上面が、同一の樹脂絶縁層上２１Ｕ3に形成されている内層導体回路２２Ｕ3の上面（＋Ｚ方向側表面）と略同一平面上に位置するようにした。反対側も同様にして、内層導体回路２２Ｌ3の－Ｚ方向側表面と、ビア導体２４ＬＶ3とが略同一平面上に位置するようにした。
　そして、樹脂絶縁層の形成から、導体回路及びビア導体の形成までの工程を２回繰り返し、積層体ＢＵ２及びＢＬ２を形成した（図４Ｆ参照）。
　その後、最上層の樹脂絶縁層２１Ｕ５上に形成されている導体回路２８Ｕ上に市販品を用いてソルダレジスト３０Ｕを形成した。次いで、それらのソルダレジスト３０Ｕ上にマスクを重ね、フォトリソグラフィによってソルダレジスト３０Ｕに開口部を形成した。この開口部によって露出された導体回路の表面部分がパッドとして機能した（図５参照）。
　次いで、接合部のすぐ内側で積層部材を切断し、支持部材ＢＳと積層体２０Ｕ’及び２０Ｌ’を剥離する。剥離した積層体２０Ｌ’上の銅箔１１Ｌ上に、市販のエッチングレジスト用ドライフィルムをラミネートした後、写真法によりエッチングレジストをパターニングした。以下、図示していないが、積層体２０Ｕ’についても同様の工程で処理を行った。
　その状態で、塩化第二銅を主成分とするエッチング液を用いてエッチングし、エッチングレジストが形成されていない部分の銅箔を除去することでパッド４２Ｌを形成した。
　次に、パッド４２Ｌの表面に、無電解Ｎｉめっき膜及び無電解Ａｕめっき膜を順次形成し、保護膜４４Ｌを形成した。そして、保護膜を形成したパッド４２Ｌ上に半田バンプ４６Ｌを形成した（図６参照）。
　この実施例１では、最外層の導体回路の側面が傾斜していて、そのエッジ部分が緩やかな鈍角となっていた。このため、半田バンプを介してプリント配線板上に実装された半導体素子が、例えば、発熱し、これに伴って最外層の樹脂絶縁層に生じた内部応力が導体回路のエッジ部分に集中するとしても、その内部応力は緩やかなエッジ部分により緩和された。その結果、導体回路のエッジ部分を基点として、樹脂絶縁層にクラックが生じることが効果的に抑制された。
（実施例２）
　ここでは、第２実施形態に記載のプリント配線板１００Ａ（図１０参照）を製造した。
　すなわち、絶縁部材１０Ａ上に先にパッド４２Ａを形成し（図８Ａ～８Ｄ参照）、その後、支持部材上に第１実施形態と同様の手順でビルドアップ部及びソルダレジストを形成した。
（実施例３）
　導体回路用の第１凹部、及びビア導体用の開口部をインプリントにより形成することとした以外は、実施例１と同様にして、プリント配線板１００Ａを製造した。
　以上のように、本発明に係るプリント配線板は、薄型のプリント配線板として有用であり、装置の小型化を図るために用いるのに適している。
　さらに、本発明に係るプリント配線板の製造方法は、樹脂絶縁層内部にクラックが発生することを抑制し、歩留まりよく製造するのに適している。

Claims (15)

  1. 　第１面側に設けられた第１導体回路用の第１凹部と、第１ビア導体用の第１開口部とを有する樹脂絶縁層と；
    　前記第１凹部に形成されている第１導体回路と；
    　前記樹脂絶縁層において前記第１面と反対側に位置する第２面上に形成されていて、電子部品を搭載するための部品搭載用パッドと；
    　前記開口部に形成されており、前記部品搭載用パッドと前記第１導体回路とを接続する第１ビア導体と；を備えるプリント配線板であって、
    　前記第１導体回路の側面は、前記部品搭載用パッド側に向かって先細りの形状を有していることを特徴とするプリント配線板。
  2. 　第１面側に設けられた第１導体回路用の第１凹部と、前記第１面と反対側に位置する第２面側に設けられた部品搭載用パッド用のパッド形成凹部と、第１ビア導体用の第１開口部とを有する樹脂絶縁層と；
    　前記第１凹部に形成されている第１導体回路と；
    　前記パッド形成凹部に形成されている部品搭載用パッドと；
    　前記開口部に形成されており、前記部品搭載用パッドと前記第１導体回路とを接続する第１ビア導体と；を備えるプリント配線板であって、
    　前記第１導体回路の側面は、前記部品搭載用パッド側に向かって先細りの形状を有していることを特徴とするプリント配線板。
  3. 　前記パッドの表面には保護膜が形成されていることを特徴とする、請求項２に記載のプリント配線板。
  4. 　前記保護膜は前記樹脂絶縁層の第２面と略同一平面上に位置する表面を有することを特徴とする、請求項３に記載のプリント配線板。
  5. 　前記第１導体回路の上辺が弧状をなしていることを特徴とする、請求項１又は２に記載のプリント配線板。
  6. 　前記第１導体回路の表面は、前記樹脂絶縁層の第１面と略同一平面上に位置する、請求項１又は２に記載のプリント配線板。
  7. 　前記樹脂絶縁層の第１面上に積層され、第２導体回路形成用の第２凹部が第１面側に形成されるとともに、第２ビア導体用の第２開口部が形成された、少なくとも１層の第２樹脂絶縁層と；
    　前記第２凹部に形成されている第２導体回路と；
    　前記第２開口部に形成され、前記第２導体回路と、前記第１導体回路とを層間接続する第２ビア導体と；をさらに備え、
    　前記第２導体回路の側面は、前記部品搭載用パッド側に向かって先細りの形状を有していることを特徴とする、請求項１又は２に記載のプリント配線板。
  8. 　前記第２樹脂絶縁層の第１面上に積層され、第３ビア導体用の第３開口部が形成された第３樹脂絶縁層と；
    　前記第３樹脂絶縁層の第１面上に形成された第３導体回路と；
    　前記第３開口部に形成され、前記第３導体回路と、前記第２導体回路とを層間接続する第３ビア導体と；をさらに備える、請求項７に記載のプリント配線板。
  9. 　前記第１導体回路のライン／スペース比は、前記第３導体回路のライン／スペース比よりも小さいことを特徴とする、請求項８に記載のプリント配線板。
  10. 　前記第１凹部及び前記第１開口部を形成する前記樹脂絶縁層の表面は粗化されていることを特徴とする、請求項１～９のいずれかに記載のプリント配線板。
  11. 　最外の樹脂絶縁層である、第１樹脂絶縁層の第２面側に、電子部品搭載用パッドとなる導体部を形成する工程と；
    　前記第１樹脂絶縁層を貫通する第１ビア導体用の第１開口部を形成するとともに、前記第１樹脂絶縁層の第１面側に第１導体回路用の第１凹部を形成する工程と；
    　前記導体部に向かって先細りの形状を有する側面を有する第１導体回路を、その表面が前記第１樹脂絶縁層の第１面と略同一平面上に露出するように前記第１凹部内に形成する工程と；
    　前記第１開口部に、前記第１導体回路と前記導体部とを電気的に接続する第１ビア導体を形成する工程と；
    を有するプリント配線板の製造方法。
  12. 　前記第１凹部及び前記第１開口部がレーザーによって形成される工程をさらに有することを特徴とする、請求項１１に記載のプリント配線板の製造方法。
  13. 　前記第１凹部及び前記第１開口部をレーザーによって形成する工程において、前記第１凹部はエキシマレーザーによって形成され、前記第１開口部は炭酸ガスレーザーによって形成されることを特徴とする、請求項１２に記載のプリント配線板の製造方法。
  14. 　前記第１樹脂絶縁層の第１面に、少なくとも１層の第２樹脂絶縁層を積層する工程と；
    　前記第２樹脂絶縁層を貫通する第２ビア導体用の第２開口部を形成するとともに、前記第２樹脂絶縁層の第１面側に第２導体回路用の第２凹部を形成する工程と；
    　前記導体部に向かって先細りの形状を有する側面を有する第２導体回路を、その表面が前記第２樹脂絶縁層の第１面と略同一平面上に露出するように、前記第２凹部内に形成する工程と；
    　前記第２開口部に、前記第１導体回路と前記第２導体回路とを電気的に接続する第２ビア導体を形成する工程と；
    をさらに備えることを特徴とする、請求項１１に記載のプリント配線板の製造方法。
  15. 　前記第２樹脂絶縁層の第１面に、少なくとも１層の第３樹脂絶縁層を積層する工程と；
    　前記第３樹脂絶縁層を貫通する第３ビア導体用の第３開口部を形成する工程と；
    　前記第３樹脂絶縁層の第１面上に第３導体回路を形成する工程と；
    　前記第３開口部に、前記第３導体回路と前記第２導体回路とを層間接続する第３ビア導体を形成する工程と；
    をさらに備えることを特徴とする、請求項１４に記載のプリント配線板の製造方法。
PCT/JP2009/055985 2008-03-25 2009-03-25 プリント配線板及びその製造方法 WO2009119680A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020107014974A KR101160498B1 (ko) 2008-03-25 2009-03-25 프린트 배선판 및 그 제조 방법
CN2009801099844A CN101978799B (zh) 2008-03-25 2009-03-25 印刷电路板及其制造方法
JP2010505740A JP5238801B2 (ja) 2008-03-25 2009-03-25 プリント配線板及びその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US3922808P 2008-03-25 2008-03-25
US61/039,228 2008-03-25
US12/355,201 US8263878B2 (en) 2008-03-25 2009-01-16 Printed wiring board
US12/355,201 2009-01-16

Publications (1)

Publication Number Publication Date
WO2009119680A1 true WO2009119680A1 (ja) 2009-10-01

Family

ID=41113870

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/055985 WO2009119680A1 (ja) 2008-03-25 2009-03-25 プリント配線板及びその製造方法

Country Status (5)

Country Link
US (1) US8263878B2 (ja)
JP (1) JP5238801B2 (ja)
KR (1) KR101160498B1 (ja)
CN (1) CN101978799B (ja)
WO (1) WO2009119680A1 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011119722A (ja) * 2009-11-09 2011-06-16 Hitachi Chem Co Ltd 多層配線基板及びその製造方法
CN102573280A (zh) * 2010-12-16 2012-07-11 日本特殊陶业株式会社 多层布线基板及制造多层布线基板的方法
JP2013165303A (ja) * 2011-07-12 2013-08-22 Samsung Electro-Mechanics Co Ltd キャリア部材の製造方法及びこれを用いたプリント回路基板の製造方法
JP2013251305A (ja) * 2012-05-30 2013-12-12 Kyocera Corp 配線基板およびその製造方法
JP2014225631A (ja) * 2013-04-17 2014-12-04 新光電気工業株式会社 配線基板及びその製造方法
JP2016039368A (ja) * 2014-08-11 2016-03-22 インテル・コーポレーション 仕上げ層を含むナロウファクタビアを有する電子パッケージ
JPWO2015118951A1 (ja) * 2014-02-07 2017-03-23 株式会社村田製作所 樹脂多層基板および部品モジュール
JP2019102528A (ja) * 2017-11-29 2019-06-24 新光電気工業株式会社 配線基板、半導体装置、及び配線基板の製造方法
JP2019220547A (ja) * 2018-06-19 2019-12-26 凸版印刷株式会社 多層半導体パッケージ基板の製造方法および多層半導体パッケージ基板
JP2020013805A (ja) * 2018-07-13 2020-01-23 日本特殊陶業株式会社 配線基板およびその製造方法
JP2020205331A (ja) * 2019-06-17 2020-12-24 新光電気工業株式会社 配線基板の製造方法及び積層構造

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102422729B (zh) * 2009-05-12 2014-08-06 株式会社村田制作所 电路基板及其制造方法
JP5566720B2 (ja) * 2010-02-16 2014-08-06 日本特殊陶業株式会社 多層配線基板及びその製造方法
US20110253439A1 (en) * 2010-04-20 2011-10-20 Subtron Technology Co. Ltd. Circuit substrate and manufacturing method thereof
US8759691B2 (en) * 2010-07-09 2014-06-24 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP5550526B2 (ja) 2010-10-29 2014-07-16 Ｔｄｋ株式会社 積層型電子部品およびその製造方法
US9113569B2 (en) 2011-03-25 2015-08-18 Ibiden Co., Ltd. Wiring board and method for manufacturing same
US8748750B2 (en) * 2011-07-08 2014-06-10 Honeywell International Inc. Printed board assembly interface structures
JP2013123035A (ja) * 2011-11-09 2013-06-20 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
US20130168132A1 (en) * 2011-12-29 2013-07-04 Sumsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same
JP2014130856A (ja) * 2012-12-28 2014-07-10 Kyocer Slc Technologies Corp 配線基板の製造方法
JP2014229698A (ja) * 2013-05-21 2014-12-08 イビデン株式会社 配線板及び配線板の製造方法
JP6133227B2 (ja) * 2014-03-27 2017-05-24 新光電気工業株式会社 配線基板及びその製造方法
TWI554174B (zh) 2014-11-04 2016-10-11 上海兆芯集成電路有限公司 線路基板和半導體封裝結構
CN104966709B (zh) * 2015-07-29 2017-11-03 恒劲科技股份有限公司 封装基板及其制作方法
JP2017123377A (ja) * 2016-01-05 2017-07-13 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
US10249561B2 (en) * 2016-04-28 2019-04-02 Ibiden Co., Ltd. Printed wiring board having embedded pads and method for manufacturing the same
US10892671B2 (en) * 2017-07-25 2021-01-12 GM Global Technology Operations LLC Electrically conductive copper components and joining processes therefor
JP2019079900A (ja) * 2017-10-24 2019-05-23 イビデン株式会社 プリント配線板
US20210083650A1 (en) * 2018-03-02 2021-03-18 Kyocera Corporation Composite substrate and piezoelectric element
US11640934B2 (en) * 2018-03-30 2023-05-02 Intel Corporation Lithographically defined vertical interconnect access (VIA) in dielectric pockets in a package substrate
CN111341743B (zh) 2018-12-19 2024-04-16 株式会社村田制作所 电子部件
CN109729639B (zh) * 2018-12-24 2020-11-20 奥特斯科技(重庆)有限公司 在无芯基板上包括柱体的部件承载件
US10607928B1 (en) 2019-04-08 2020-03-31 International Business Machines Corporation Reduction of laminate failure in integrated circuit (IC) device carrier
US10905007B1 (en) * 2019-07-01 2021-01-26 Qorvo Us, Inc. Contact pads for electronic substrates and related methods

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10200236A (ja) * 1996-12-27 1998-07-31 Victor Co Of Japan Ltd 配線基板の製造方法
JP2003163323A (ja) * 2001-11-27 2003-06-06 Sony Corp 回路モジュール及びその製造方法
JP2003347459A (ja) * 2002-05-27 2003-12-05 Nec Corp 半導体装置搭載基板とその製造方法およびその基板検査法、並びに半導体パッケージ
JP2004235323A (ja) * 2003-01-29 2004-08-19 Fujitsu Ltd 配線基板の製造方法
WO2007074567A1 (ja) * 2005-12-27 2007-07-05 Ibiden Co., Ltd. 光・電気複合配線板及びその製造方法
JP2008166736A (ja) * 2006-12-06 2008-07-17 Hitachi Via Mechanics Ltd プリント基板の製造方法およびプリント基板加工機

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5450290A (en) * 1993-02-01 1995-09-12 International Business Machines Corporation Printed circuit board with aligned connections and method of making same
US5390412A (en) * 1993-04-08 1995-02-21 Gregoire; George D. Method for making printed circuit boards
JPH07240568A (ja) * 1994-02-28 1995-09-12 Mitsubishi Electric Corp 回路基板およびその製造方法
JP3234757B2 (ja) * 1995-12-05 2001-12-04 インターナショナル・ビジネス・マシーンズ・コーポレーション 多層配線基板及びその製造方法
KR100855530B1 (ko) * 1998-09-03 2008-09-01 이비덴 가부시키가이샤 다층프린트배선판 및 그 제조방법
DE60031680T2 (de) * 1999-06-02 2007-09-06 Ibiden Co., Ltd., Ogaki Mehrschichtige, gedruckte leiterplatte und herstellungsmethode für eine mehrschichtige, gedruckte leiterplatte
JP2002026522A (ja) * 2000-07-07 2002-01-25 Mitsubishi Electric Corp 多層プリント配線板の製造方法
US7262082B1 (en) * 2000-10-13 2007-08-28 Bridge Semiconductor Corporation Method of making a three-dimensional stacked semiconductor package with a metal pillar and a conductive interconnect in an encapsulant aperture
US7474538B2 (en) * 2002-05-27 2009-01-06 Nec Corporation Semiconductor device mounting board, method of manufacturing the same, method of inspecting the same, and semiconductor package
JP4170266B2 (ja) 2004-07-02 2008-10-22 日本特殊陶業株式会社 配線基板の製造方法
JP2006041017A (ja) * 2004-07-23 2006-02-09 Soshin Electric Co Ltd 電子部品及び電子部品の製造方法
WO2006040847A1 (ja) * 2004-10-14 2006-04-20 Ibiden Co., Ltd. プリント配線板及びプリント配線板の製造方法
JP2006216712A (ja) * 2005-02-02 2006-08-17 Ibiden Co Ltd 多層プリント配線板
US7834273B2 (en) * 2005-07-07 2010-11-16 Ibiden Co., Ltd. Multilayer printed wiring board

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10200236A (ja) * 1996-12-27 1998-07-31 Victor Co Of Japan Ltd 配線基板の製造方法
JP2003163323A (ja) * 2001-11-27 2003-06-06 Sony Corp 回路モジュール及びその製造方法
JP2003347459A (ja) * 2002-05-27 2003-12-05 Nec Corp 半導体装置搭載基板とその製造方法およびその基板検査法、並びに半導体パッケージ
JP2004235323A (ja) * 2003-01-29 2004-08-19 Fujitsu Ltd 配線基板の製造方法
WO2007074567A1 (ja) * 2005-12-27 2007-07-05 Ibiden Co., Ltd. 光・電気複合配線板及びその製造方法
JP2008166736A (ja) * 2006-12-06 2008-07-17 Hitachi Via Mechanics Ltd プリント基板の製造方法およびプリント基板加工機

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011119722A (ja) * 2009-11-09 2011-06-16 Hitachi Chem Co Ltd 多層配線基板及びその製造方法
CN102573280A (zh) * 2010-12-16 2012-07-11 日本特殊陶业株式会社 多层布线基板及制造多层布线基板的方法
JP2012142559A (ja) * 2010-12-16 2012-07-26 Ngk Spark Plug Co Ltd 多層配線基板及びその製造方法
US8946906B2 (en) 2010-12-16 2015-02-03 Ngk Spark Plug Co., Ltd. Multilayer wiring substrate and method of manufacturing the same
JP2013165303A (ja) * 2011-07-12 2013-08-22 Samsung Electro-Mechanics Co Ltd キャリア部材の製造方法及びこれを用いたプリント回路基板の製造方法
JP2013251305A (ja) * 2012-05-30 2013-12-12 Kyocera Corp 配線基板およびその製造方法
JP2014225631A (ja) * 2013-04-17 2014-12-04 新光電気工業株式会社 配線基板及びその製造方法
JP2017228781A (ja) * 2013-04-17 2017-12-28 新光電気工業株式会社 半導体装置
JPWO2015118951A1 (ja) * 2014-02-07 2017-03-23 株式会社村田製作所 樹脂多層基板および部品モジュール
US9603247B2 (en) 2014-08-11 2017-03-21 Intel Corporation Electronic package with narrow-factor via including finish layer
JP2016039368A (ja) * 2014-08-11 2016-03-22 インテル・コーポレーション 仕上げ層を含むナロウファクタビアを有する電子パッケージ
JP2019102528A (ja) * 2017-11-29 2019-06-24 新光電気工業株式会社 配線基板、半導体装置、及び配線基板の製造方法
JP2019220547A (ja) * 2018-06-19 2019-12-26 凸版印刷株式会社 多層半導体パッケージ基板の製造方法および多層半導体パッケージ基板
JP2020013805A (ja) * 2018-07-13 2020-01-23 日本特殊陶業株式会社 配線基板およびその製造方法
JP2020205331A (ja) * 2019-06-17 2020-12-24 新光電気工業株式会社 配線基板の製造方法及び積層構造
JP7266469B2 (ja) 2019-06-17 2023-04-28 新光電気工業株式会社 配線基板の製造方法及び積層構造

Also Published As

Publication number Publication date
KR101160498B1 (ko) 2012-06-28
JP5238801B2 (ja) 2013-07-17
US8263878B2 (en) 2012-09-11
JPWO2009119680A1 (ja) 2011-07-28
KR20100090806A (ko) 2010-08-17
CN101978799B (zh) 2013-03-20
CN101978799A (zh) 2011-02-16
US20090242261A1 (en) 2009-10-01

Similar Documents

Publication Publication Date Title
JP5238801B2 (ja) プリント配線板及びその製造方法
JP5290455B2 (ja) 積層体の製造方法
JP4538486B2 (ja) 多層基板およびその製造方法
JP2008300636A (ja) プリント配線板及びその製造方法、並びに、このプリント配線板を用いた電子部品収容基板及びその製造方法
US8237056B2 (en) Printed wiring board having a stiffener
JP2000349435A (ja) 多層プリント配線板及び多層プリント配線板の製造方法
JP4460013B2 (ja) 配線基板の製造方法
JPH0936551A (ja) 多層プリント配線板用片面回路基板、および多層プリント配線板とその製造方法
JP6380715B1 (ja) 多層基板、多層基板の回路基板への実装構造、多層基板の実装方法および多層基板の製造方法
JP2002009440A (ja) 複合配線基板
JP4429712B2 (ja) 基板前駆体の製造方法
JP2004031828A (ja) 多層プリント配線板
JP3913632B2 (ja) ビルドアップ多層プリント配線板の製造方法
JP3492667B2 (ja) 多層プリント配線板用片面回路基板、および多層プリント配線板とその製造方法
JP2003188536A (ja) プリント配線板の製造方法およびプリント配線板
JP2001308532A (ja) プリント配線板およびプリント配線板の製造方法
JP4398550B2 (ja) バンプ付き多層基板の製造方法
JP2010182927A (ja) プリント配線板の製造方法及びその方法で製造されたプリント配線板
JP2005150320A (ja) 配線基板の製造方法および配線基板
JP2004193370A (ja) 配線板およびその製造方法、並びに、多層配線板
JP2003188531A (ja) 多層プリント配線板の製造方法およびそれを用いて作製された多層プリント配線板
JP2004327948A (ja) 多層回路基板及びその製造法
JP2001168527A (ja) 多層配線基板の製造方法及び多層配線基板
JP2005244087A (ja) 配線基板の製造方法
KR20110026213A (ko) 범프비아를 구비한 인쇄회로기판 및 제조방법, 그 제조방법에 사용되는 분리형캐리어

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980109984.4

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09725619

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2010505740

Country of ref document: JP

ENP Entry into the national phase

Ref document number: 20107014974

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09725619

Country of ref document: EP

Kind code of ref document: A1