JP2004327948A - 多層回路基板及びその製造法 - Google Patents

多層回路基板及びその製造法 Download PDF

Info

Publication number
JP2004327948A
JP2004327948A JP2003155974A JP2003155974A JP2004327948A JP 2004327948 A JP2004327948 A JP 2004327948A JP 2003155974 A JP2003155974 A JP 2003155974A JP 2003155974 A JP2003155974 A JP 2003155974A JP 2004327948 A JP2004327948 A JP 2004327948A
Authority
JP
Japan
Prior art keywords
plating
circuit board
circuit pattern
multilayer circuit
filled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003155974A
Other languages
English (en)
Other versions
JP2004327948A5 (ja
Inventor
Kiyoshi Sato
清 佐藤
Kazunori Kitamura
和憲 北村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
San Ei Kagaku Co Ltd
Original Assignee
San Ei Kagaku Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by San Ei Kagaku Co Ltd filed Critical San Ei Kagaku Co Ltd
Priority to JP2003155974A priority Critical patent/JP2004327948A/ja
Publication of JP2004327948A publication Critical patent/JP2004327948A/ja
Publication of JP2004327948A5 publication Critical patent/JP2004327948A5/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】導体配線層(回路パターン)間のビア接続の品質信頼性に優れ、且つ層間剥離が起きにくい多層回路基板を、不良率を抑えて低コストにて製造することを目的とする。
【解決手段】導体配線層と絶縁層とが交互に積層され、絶縁層を貫通するビアを介して導体配線層間が電気接続されてなる多層回路基板において、ビアが導体物質にて穴埋めされており且つ穴埋めした導体物質と導体配線層とが合金にて接合されていることを特徴とする。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、多層回路基板及びその製造法に関する。
【0002】
【従来の技術】
従来、多層回路基板としては、特開平11−274723号公報に記載のものが挙げられる。この回路基板は、導体配線層間のビア接続の品質信頼性を向上させるために、ビアホールが電気めっき法により金属導体にて穴埋めされている。同号公報によれば、このような回路基板は、絶縁層と導体配線層との二層形成を一サイクルとして、これを繰り返し行うビルドアップ法により製造される。
【0003】
しかしながら、このビルドアップ法においては、中間サイクルにおいて絶縁層又は導体配線層に不良個所が発生した場合、その不良絶縁層又は不良導体配線層のみを除去することは困難であり、それまで形成された良好な絶縁層及び導体配線層までも結局、廃棄することとなり、無駄になってしまうという問題があった。
【0004】
このような問題を回避する方法としては、下記一括プレスによる製造法(「一括プレス法」という場合がある。)が考えられる。一括プレス法においては、先ず、導体物質で穴埋めしたビアを有する基板の両面にパターンを形成した基板(両面基板)と、導体物質で穴埋めしたビアを有するシート(ビアシート)とを、それぞれ予め製造しておく。そして、両面基板とビアシートとを交互に所定の枚数だけ重ね合わせ、そして最外層の回路形成のための銅箔を両側に重ね合わせて一挙にプレス(熱プレス等)して、同時接着し、その後、最外層の回路をエッチング法で形成して、多層回路基板を製造する。
【0005】
一括プレス法においては、不良基板、不良シートを予め検査により取り除き、検査済み基板及びシートのみを使用するので、前述のような中間サイクルでの不良絶縁層又は不良導体配線層の発生という問題がなく、不良率及び製造コストを低減できる。
【0006】
一括プレス法により製造される多層回路基板としては、特開2001−7530号公報に記載されるものが挙げられる。この回路基板は、導体で穴埋めしたビアを有するプリプレグを両面回路基板の両表面上に重ね合わせ、熱プレスして製造される。
【0007】
しかしながら、上記回路基板においては、ビアを銅等の金属にて穴埋めしたプリプレグを使用して熱プレスした場合、金属層間、例えばビアの銅と回路パターンとの接続が十分でなく、接続信頼性に問題がある。
【0008】
【発明が解決しようとする課題】
上記事情に鑑み、本発明は、導体配線層(回路パターン)間のビア接続の品質信頼性に優れ、且つ層間剥離が起きにくい多層回路基板を、不良率を抑えて低コストにて製造することを目的とする。
【0009】
【課題を解決するための手段】
上記課題を解決するため本発明者が鋭意、検討した結果、ビアを穴埋めした金属の表面をめっきして作製されるビアシートと、回路パターンの表面をめっきして作製されるパターンシートとを、交互に所定枚数だけ重ね合わせた後、この積層体の両面から一括して熱プレスすれば優れた功を奏することを見出し、本発明を成すに到った。
【0010】
即ち、本発明は、導体配線層と絶縁層とが交互に積層され、絶縁層を貫通するビアを介して導体配線層間が電気接続されてなる多層回路基板において、ビアが導体物質にて穴埋めされており且つ穴埋めした導体物質と導体配線層とが合金にて接合されている多層回路基板を提供する。
【0011】
更に、本発明は、絶縁基板にビアを形成し、ビアを導体物質にて穴埋めし、穴埋めした導体物質の表面を平坦化し、この平坦化した表面をめっきすることにより作製されるビア形成基材と、絶縁基板に回路パターン用の穴あけを行い、回路パターン用穴を導体物質にて穴埋めし、穴埋めした導体物質の表面を平坦化して回路パターンを形成し、回路パターン表面を、前記めっきと合金を生成し得る金属にてめっきすることにより作製される回路パターン形成基材とを、交互に必要数だけ重ね合わせて積層体とし、積層体の両表面から熱プレスすることにより製造する上記多層回路基板の製造法を提供する。
【0012】
【発明の実施の形態】
以下、本発明を、添付の図面を用いて詳述する。
本発明の多層回路基板は、導体配線層(回路パターン)と絶縁層とが交互に積層されている。積層数は限定されず、所望により適宜選択される。例えば、図1には、導体配線層5と6とが絶縁層7を挟んで積層された三層構造の多層回路基板を示す。ビア4は、絶縁層7を貫通しており、導体物質3にて穴埋めされている。ビア4を導体物質3にて穴埋めすることにより、導体配線層5と6との間のビア接続の品質信頼性が向上する。
【0013】
図1に示すように、例えば三層構造の本発明の多層回路基板において、導体物質3と導体配線層5とが合金1により接合されており、且つ導体物質3と導体配線層6とが合金2により接合されていることを特徴とする。これにより、導体配線層5と6との間のビア接続を確実にすることができる共に、層間剥離強さが向上する。
【0014】
このような本発明の多層回路基板は、ビア形成基材と、回路パターン形成基材とを、交互に必要数だけ重ね合わせて積層体とし、積層体の両面から熱プレスすることにより製造される。例えば、図1に示す本発明の多層回路基板は以下のようにして製造される。
【0015】
図2に示すように、ビア形成基材12を、以下のように作成する。即ち、先ず絶縁基板(絶縁層)7にビア4を形成する(図2a)。絶縁基板7としては、単一層基板、積層板の何れであってよい。積層板は、単一基材、複合基材の何れから構成されてもよい。具体的には、絶縁基板7としては、樹脂[フェノール樹脂、エポキシ樹脂、ポリイミド、BT樹脂、ポリエステル、エンジニアリングプラスチック(PPO、PPS等)]からなる絶縁性プラスチックフィルム(若しくはシート)、これらの樹脂を補強剤(ガラス布、紙等)に含浸したもの、及びこれらの積層体が挙げられる。シートの強度、耐熱性等の観点より、好ましくは、エポキシ樹脂、ポリイミド、エンジニアリングプラスチックである。
【0016】
ビア4の形成は、例えばレーザー(COレーザー、Nd:YAGレーザー、YAGレーザー、エキシマレーザー等)加工法、感光性絶縁材料を用いて露光・現像する方法、プラズマ加工法、機械(パンチャー、ドリル等)加工法、フォトリソ加工法、ドライエッチング加工法等にて行ってよい。生産性等の観点より、好ましくは、感光性絶縁材料を用いて露光・現像する方法である。
【0017】
次いで、ビア4を導体物質3にて穴埋めする(図2b)。導体物質3としては、金属、導体性組成物等が挙げられる。金属としては、金、銀、銅、ニッケル、インジウム、錫、鉛、亜鉛等の純金属、又はこれらの合金(錫−銀、半田等)が挙げられる。導体組成物としては、上記金属の粉体と樹脂(エポキシ樹脂、ポリイミド樹脂等)とを混練したもの等が挙げられる。導体物質3としては、導電性、コスト等の観点より、好ましくは、銅である。
【0018】
導体物質3として金属をビア4に穴埋めするには、湿式めっき法(電解めっき、無電解めっき等)、乾式めっき法(蒸着、スパッタリング、溶射、はんだ被覆等)により行うことができる。コスト等の観点より、好ましくは、湿式めっき法である。
【0019】
次いで、穴埋めした導体物質3の表面を平坦化する(図2c)。平坦化により、信号ノイズを低減でき、接着、気泡の除去性等が良好となる。平坦化は、研磨材(セラミック等)、研磨紙等を含むバフ、ブラッシ、振動等による機械研磨等により行うことができる。
【0020】
次いで、上記平坦化した表面をめっきして、めっき層10,11を形成する(図2d)。めっき金属としては、上記導体物質3にて例示した金属が挙げられる。具体的には、めっきとしては、合金めっき(錫−銀めっき、半田めっき等)、純金属めっき(錫めっき、銅めっき等)が挙げられる。接続信頼性等の観点より、好ましくは、ニッケル−金めっき、錫めっきである。表面めっきは、上記ビア2の穴埋めにおいて例示した湿式めっき法、乾式めっき法等により行うことができる。コスト等の観点より、好ましくは、湿式めっき法である。めっき層10、11のめっき厚は、例えば0.01〜20μであってよい。
【0021】
尚、めっき層10と11とは、同種のめっきでも異種のめっきでもよい。例えば、無電解めっきを行えば、めっき層10と11とを同一のめっきとすることができる。又、めっきを2回行えば、めっき層10と11とを異種のめっきとすることができる。
【0022】
一方、回路パターン形成基材16は、図3に示すように、以下のように作成する。即ち、先ず絶縁基板(絶縁層)8に回路パターン用の穴あけを行い、回路パターン用穴13を形成する(図3a)。絶縁基板8としては、前記絶縁基板7にて例示したものが挙げられる。穴あけは、前記ビア4の形成と同様の方法にて行ってよい。
【0023】
次いで、回路パターン用穴13を導体物質14にて穴埋めする(図3b)。導体物質14としては、前記導体物質3にて例示したものが挙げられる。穴埋めは、前記ビア4の穴埋めと同様の方法にて行ってよい。
【0024】
次いで、穴埋めした導体物質14の表面を平坦化して、回路パターン(導体配線層)5を形成する(図3c)。平坦化により、信号ノイズを低減でき、接着、インピーダンス整合、気泡の除去性等が良好となる。平坦化は、前記導体物質3の表面の平坦化と同様の方法にて行ってよい。
【0025】
次いで、上記平坦化した回路パターン表面をめっきして、めっき層15を形成する(図3d)。めっき金属及びめっき法としては、めっき層10、11にて例示したものが挙げられる。気泡の除去性等の観点より、好ましくはニッケル−金めっき、錫めっきである。
【0026】
但し、めっき層15のめっき金属は、図4に示すように回路パターン形成基材16とビア形成基材12とを積層する際にめっき層15と対向・接触する、導体物質3の表面めっき層であるめっき層11のめっき金属と合金を生成し得るものである。従って、めっき層15のめっき金属とめっき層11のめっき金属は、合金を生成し得るように組み合わせる必要がある。そのようなめっきの組み合わせとしては、例えば、金めっきと錫めっき、半田めっきと錫めっき等が挙げられる。
【0027】
尚、図3では、回路パターン形成基材16は、片面のみをめっきした場合を示したが、両面をめっきしてもよい。片面のみのめっきは、電解めっきにより行うことができる。或いは別法として、先ず無電解めっきにより両面めっきした後、片面のめっき層のみをめっき溶解剤(塩酸、硝酸等)にて除去してもよい。
【0028】
両面めっきは、無電解めっきにより一時に行うことができる。或いは別法として、先ず一片面のみを電解めっきした後、他方の片面を電解若しくは無電解めっきして行ってよい。この場合、一方の片面めっきと他方の片面めっきとは、同一の又は異なるめっき液を使用することができる。
【0029】
上記のようにして、ビア形成基材及び回路パターン形成基材を、それぞれ必要な枚数分だけ作製する。例えば、図1の多層回路基板の製造においては、回路パターン形成基材16と同様にして、絶縁層9、導体配線層6、及びめっき層17からなる回路パターン形成基材18を更に作製する。
【0030】
そして、ビア形成基材12、並びに回路パターン形成基材16及び18を、交互に重ね合わせていって積層体とする。この積層体を、積層体の両面から挟むようにして熱プレスする(図4)。熱プレスは、例えば150〜300℃にて、30〜300分間、真空プレス機等により行うことができる。
【0031】
上記の熱プレスにより、めっき層11と15とが接触・熱拡散して合金1を形成する。これにより、ビア4の導体物質3と導体配線層(回路パターン)5とが合金1にて接合される(図1)。同様に、めっき層10と17とが接触・熱拡散して合金2を形成し、ビア4の導体物質3と導体配線層(回路パターン)6とが合金2にて接合される(図1)。尚、めっき層10、11、15、17が半田であれば、低温熱プレスでも合金接合(即ち、所謂「半田付け」)を行うことができる。
【0032】
更に上記の熱プレスにより、絶縁層7、8、及び9が熱溶融性(若しくは熱反応性)樹脂を含む場合、これらの樹脂も接触・熱溶融(若しくは熱反応)するので、絶縁層7、8、及び9も一体的に接着される。
【0033】
以上の結果、本発明の多層回路基板は、導体配線層5と6との間のビア接続が確実になっているので電気接続信頼性が高いのみならず、層間剥離強さも向上している。
【0034】
【実施例】
以下、本発明を、添付図面を用いて具体的に説明する。
実施例1
(ビア形成基材の作製)
図5に示すように、厚さ100μのステンレス支持板19上に、下記感光型樹脂組成物1)を塗布し、80℃にて30分間、乾燥して、厚さ50μの塗膜を得た(図5a)。乾燥塗膜20にネガマスクを接触させ、超高圧水銀灯により1000mj/cmにて光照射した。次いで、未露光部を、有機溶剤を用い2Kg/cmのスプレー圧で1分間、現像した。
【0035】
その後、160℃にて1時間、熱硬化して、深さ50μのビア21を形成した(図5b)。ビア21に約50μの電気銅めっきを行い、ビアが完全に銅22で穴埋めされた(図5c)。支持板19を付けたまま、セラミックバフを用い、負荷電力1.5アンペアにて銅22の表面を研磨した(図5d)。研磨後、支持板19を剥がし(図5e)、銅22で埋められたビア表面に無電解錫めっきを行い、ビア表面に、めっき層23,24(めっき厚1μ)を形成した(図5f)。こうして、ビア形成基材であるビアシート25を作製した。
【0036】
1)組成(重量部):クレゾールノボラック型エポキシ樹脂100、フェノールノボラック樹脂90、スルホニウム塩系光カチオン重合開始剤30、2−エチル−9,10−ジメチルオキシエトキシアントラセン30、硫酸バリウム100、消泡剤1、溶剤100。
【0037】
(回路パターン形成基材の作製)
図6に示すように、厚さ100μのステンレス支持板19上に、上記感光型樹脂組成物を塗布し、80℃にて30分間、乾燥して、厚さ50μの塗膜を得た(図6a)。乾燥塗膜26にネガマスクを接触させ、超高圧水銀灯により1000mj/cmにて光照射した。次いで、未露光部を、有機溶剤を用い2Kg/cmのスプレー圧で1分間、現像した。
【0038】
その後、160℃にて1時間、熱硬化して、深さ50μの回路パターン用穴27を形成した(図6b)。回路パターン用穴27にめっき厚約50μの電気銅めっきを行い、回路パターン用穴27が完全に銅めっき28で穴埋めされた(図6c)。支持板19を付けたまま、セラミックバフを用い、負荷電力1.5アンペアにて銅めっき28の表面を研磨して、回路パターン29を形成した(図6d)。支持体19を付けたまま、電解ニッケル−金めっき(ボンディング金めっき)を行い、回路パターン29の一方の表面をボンディング金めっき30(めっき厚10μ)した(図6e)。その後、支持板19を剥がし(図6f)、回路パターン29のもう一方の表面に無電解金めっき31(めっき厚1μ)を行い(図6g)、回路パターン形成基材であるパターンシート32を作製した。
【0039】
同様にして片面が無電解金めっき34され、他方の片面がボンディング金めっき35された回路パターン33と塗膜36とからなるパターンシート37を作製した。
【0040】
(多層回路基板の製造)
図7に示すように、ボンディング金めっき層30と35が表面側にくるようにパターンシート32と37にてビアシート25を挟んで、真空プレス機を用い、200℃で120分間、加熱圧縮した。こうして、回路パターン29とビアの充填銅22とが合金38にて接合され、ビアの充填銅22と回路パターン33とが合金39にて接合され、且つ両表面がボンディング金めっき30,35された構造を有する本発明の多層回路基板(両面プリント配線板)を製造した(図8)。
【0041】
実施例2
(ビア形成基材の作製)
図9に示すように、厚さ100μのステンレス支持板19上に、下記熱硬化型樹脂組成物2)を塗布し、160℃にて60分間、熱硬化して、厚さ50μの塗膜40を得た(図9a)。硬化塗膜40に炭酸ガスレーザーを用い、深さ50μのビア41を形成した(図9b)。ビア41にめっき厚約50μの電気銅めっきを行い、ビアが完全に銅42で穴埋めされた(図9c)。支持板19を付けたまま、セラミックバフを用い、負荷電力1.5アンペアにて銅42の表面を研磨した(図9d)。研磨後、支持板19を剥がし(図9e)、銅42で埋められたビア表面に無電解錫めっきを行い、ビア表面にめっき43、44(めっき厚1μ)を形成した(図9f)。こうして、ビア形成基材であるビアシート45を作製した。
【0042】
2)組成(重量部):クレゾールノボラック型エポキシ樹脂100、フェノールノボラック樹脂90、トリフェニルホスフィン1、硫酸バリウム100、消泡剤1、溶剤100。
【0043】
(回路パターン形成基材の作製)
図10に示すように、厚さ100μのステンレス支持板19上に、上記樹脂組成物を塗布し、160℃にて60分間、熱硬化して、厚さ30μの塗膜を得た(図10a)。硬化塗膜46に炭酸ガスレーザーを用い、厚さ30μの回路パターン用穴47を形成した(図10b)。回路パターン用穴47にめっき厚約50μの電気銅めっきを行い、回路パターン用穴47が完全に銅めっき48で穴埋めされた(図10c)。支持板19を付けたまま、セラミックバフを用い、負荷電力1.5アンペアにて銅めっき48の表面を研磨して、回路パターン49を形成した(図10d)。その後、支持板19を剥がし(図10e)、回路パターン49の表面に無電解ニッケル−金めっきを行い、めっき50,51(めっき厚1μ)を形成した。(図10f)。こうして、回路パターン形成基材であるパターンシート52を作製した。
【0044】
同様にして、表面めっき層54,55を有する回路パターン53と塗膜56とからなり、多層回路基板の裏面となる回路を形成したパターンシート57を作製した(図11)。
【0045】
(多層回路基板の製造)
図11に示すように、パターンシート52と57にてビアシート45を挟んで、真空プレス機を用い、200℃で120分間、加熱圧縮した。こうして、回路パターン49とビアの充填銅42とが合金58にて接合され、ビアの充填銅42と回路パターン53とが合金59にて接合された構造を有する本発明の多層回路基板(両面プリント配線板)を製造した(図12)。
【0046】
実施例3
(ビア形成基材の作製)
実施例1と同じステンレス支持板に、熱硬化型PPEフィルムを貼り付け、真空プレス機を用い、200℃で2時間、熱硬化した。その後、実施例1と同様にして、ビアを形成し、研磨した後、支持板を剥がし、無電解錫−銀合金めっき(めっき厚1μ)を行い、ビアシートを作成した。
【0047】
(回路パターン形成基材の作製)
実施例1と全く同様にして、厚さ30μの回路パターンを有するパターンシート2枚を作製した。
【0048】
(多層回路基板の製造)
実施例1と同様にして、ビアシートを2枚のパターンシートで挟み、真空プレス機を用い、220℃で120分間、加熱圧縮して、本発明の多層回路基板(両面プリント配線板)を製造した。
【0049】
【発明の効果】
本発明の多層回路基板は、ビアと導体配線層とが合金接合されている。その結果、回路パターン(導体配線層)間のビア接続の品質信頼性に優れ、且つ層間剥離が起きにくい。
更に、本発明の多層回路基板は、スルーホールを形成する必要がないのでCADによる自動配線が可能である。その結果、設計時間の短縮が可能である。
本発明の多層回路基板は、絶縁材料を総て同じにすることができる。その結果、インピーダンス整合がとり易く、シミュレーションがやり易い。
本発明の多層回路基板は、めっきを総て電気銅めっきとすることができるので、電気抵抗を低くすることが可能である。その結果、インピーダンス整合がとり易く、シミュレーションがやり易い。
本発明の多層回路基板は、絶縁層にフィルムを使用することができるので、絶縁層厚みをより安定にできる。その結果、インピーダンス整合がとり易く、シミュレーションがやり易い。
本発明の多層回路基板は、一般に回路パターン表面が粗化されていない。その結果、インピーダンス整合がとり易く、シミュレーションがやり易い。
本発明の多層回路基板の製造法によれば、一括プレスによる多層化が可能である。その結果、不良率を抑えて低コストにて多層回路基板を製造することができる。
本発明の多層回路基板の製造法によれば、穴あけはエッチングを用いなくてもよいため回路パターン形状安定性に優れる。その結果、インピーダンス安定性が良く、高周波対応が可能である。
本発明の多層回路基板の製造法によれば、一括プレスによる多層化のみで、両表面にボンディング金めっきを持つ基板を作製できる。
本発明の多層回路基板の製造法によれば、ビアシートの作製とパターンシートの作製を同一の製造装置にて行うことができる。その結果、製造装置の種類が少なく、コストが低減できる。
本発明の多層回路基板の製造法によれば、完成した多層回路基板の表面を平坦化できる。その結果、ソルダーレジスト(SR)の形成や実装が容易になる。
本発明の多層回路基板の製造法によれば、基板表面が実装ランドのみとした多層回路基板の製造が可能である。その結果、ソルダーレジストが不要となり、工程削減、ソルダーレジストに係わる不良発生の防止等が可能となり、更なるコスト低減が可能である。
本発明の多層回路基板の製造法によれば、ビアシート製造後、必要な部分をレーザー加工して穴をあけ、抵抗やコンデンサ等の受動部品を内蔵することも可能である。
【図面の簡単な説明】
【図1】本発明の多層回路基板の断面構造を表す。
【図2】ビア形成基材の作製工程を表す。
【図3】回路パターン形成基材の作製工程を表す。
【図4】ビア形成基材を回路パターン形成基材にて挟んで熱プレスする際の態様を表す。
【図5】実施例1におけるビア形成基材の作製工程を表す。
【図6】実施例1における回路パターン形成基材の作製工程を表す。
【図7】実施例1における、ビア形成基材を回路パターン形成基材にて挟んで熱プレスする際の態様を表す。
【図8】実施例1に於ける本発明の多層回路基板の断面構造を表す。
【図9】実施例2におけるビア形成基材の作製工程を表す。
【図10】実施例2における回路パターン形成基材の作製工程を表す。
【図11】実施例2における、ビア形成基材を回路パターン形成基材にて挟んで熱プレスする際の態様を表す。
【図12】実施例2における本発明の多層回路基板の断面構造を表す。
【符号の説明】
1,2,38,39,58,59; 合金
3,14,22,28,42,48; 導体物質
4,21,41; ビア
5,6,29,33,49,53; 導体配線層(回路パターン)
7,8,9; 絶縁層
10,11,15,17; めっき層
12,25,45; ビア形成基材(ビアシート)
13,27,47; 回路パターン用穴
16,18,32,37,52,57;回路パターン形成基材(パターンシート)
19; ステンレス支持板
20,26,36,40,46,56;塗膜
30,35; ボンディング金めっき
23,24,43,44; 錫めっき
31,34; 金めっき
50,51,54,55; ニッケル−金めっき

Claims (2)

  1. 導体配線層と絶縁層とが交互に積層され、絶縁層を貫通するビアを介して導体配線層間が電気接続されてなる多層回路基板において、ビアが導体物質にて穴埋めされており且つ穴埋めした導体物質と導体配線層とが合金にて接合されていることを特徴とする多層回路基板。
  2. 絶縁基板にビアを形成し、ビアを導体物質にて穴埋めし、穴埋めした導体物質の表面を平坦化し、この平坦化した表面をめっきすることにより作製されるビア形成基材と、
    絶縁基板に回路パターン用の穴あけを行い、回路パターン用穴を導体物質にて穴埋めし、穴埋めした導体物質の表面を平坦化して回路パターンを形成し、回路パターン表面を、前記めっきと合金を生成し得る金属にてめっきすることにより作製される回路パターン形成基材とを、
    交互に必要数だけ重ね合わせて積層体とし、積層体の両表面から熱プレスすることにより製造することを特徴とする請求項1に記載の多層回路基板の製造法。
JP2003155974A 2003-04-24 2003-04-24 多層回路基板及びその製造法 Pending JP2004327948A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003155974A JP2004327948A (ja) 2003-04-24 2003-04-24 多層回路基板及びその製造法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003155974A JP2004327948A (ja) 2003-04-24 2003-04-24 多層回路基板及びその製造法

Publications (2)

Publication Number Publication Date
JP2004327948A true JP2004327948A (ja) 2004-11-18
JP2004327948A5 JP2004327948A5 (ja) 2006-07-13

Family

ID=33508309

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003155974A Pending JP2004327948A (ja) 2003-04-24 2003-04-24 多層回路基板及びその製造法

Country Status (1)

Country Link
JP (1) JP2004327948A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63274199A (ja) * 1987-05-06 1988-11-11 Hitachi Ltd 多層配線の形成方法
JPH07170069A (ja) * 1993-09-27 1995-07-04 Rogers Corp 多層回路の製造法
JPH11204939A (ja) * 1998-01-08 1999-07-30 Hitachi Ltd 多層回路基板及びその製造方法
JP2001244609A (ja) * 2000-02-25 2001-09-07 Sony Corp 配線基板の製造方法及びそれにより得られた配線基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63274199A (ja) * 1987-05-06 1988-11-11 Hitachi Ltd 多層配線の形成方法
JPH07170069A (ja) * 1993-09-27 1995-07-04 Rogers Corp 多層回路の製造法
JPH11204939A (ja) * 1998-01-08 1999-07-30 Hitachi Ltd 多層回路基板及びその製造方法
JP2001244609A (ja) * 2000-02-25 2001-09-07 Sony Corp 配線基板の製造方法及びそれにより得られた配線基板

Similar Documents

Publication Publication Date Title
KR100728754B1 (ko) 범프를 이용한 인쇄회로기판 및 그 제조방법
WO2001045478A1 (fr) Carte a circuit imprime multicouche et procede de production
JP2003031952A (ja) コア基板、それを用いた多層回路基板
JP4187352B2 (ja) ビルドアップ多層プリント配線板及びビルドアップ多層プリント配線板の製造方法
JP2006165496A (ja) ビアポストにより層間伝導性を有するパラレル多層プリント基板およびその製造方法
JP2000077800A (ja) 配線基板とその製造方法
JPH10303561A (ja) 多層配線基板及びその製造方法
JP2009182070A (ja) 多層プリント配線板形成用多層基材及び多層プリント配線板
JPH1154926A (ja) 片面回路基板およびその製造方法
JP2001068856A (ja) 絶縁樹脂シート及びその製造方法
JP2010278379A (ja) 配線基板およびその製造方法
JP2003298212A (ja) プリント配線板とその製造方法
EP1631134B1 (en) Multilayer circuit board and method of producing the same
KR100704927B1 (ko) 페이스트 범프를 이용한 인쇄회로기판 및 그 제조방법
JP2004327948A (ja) 多層回路基板及びその製造法
KR100687394B1 (ko) 다층회로기판과 그 제조방법
JP7430494B2 (ja) 多層配線板用の接続穴形成方法及びこれを用いた多層配線板の製造方法
JP6746817B1 (ja) プリント配線板およびその製造方法
TWI291847B (en) Multilayer circuit substrate and method of producing the same
JPH11284342A (ja) パッケージとその製造方法
JP2005109188A (ja) 回路基板、多層基板、回路基板の製造方法および多層基板の製造方法
JP2007115952A (ja) インターポーザ基板及びその製造方法
JP2011082429A (ja) キャビティ部を有する多層配線板とその製造方法
JP2004031738A (ja) 配線基板およびその製造方法
KR20110030160A (ko) 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050927

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060425

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071002

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20071024

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20071129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071225

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080603