JP6380715B1 - 多層基板、多層基板の回路基板への実装構造、多層基板の実装方法および多層基板の製造方法 - Google Patents

多層基板、多層基板の回路基板への実装構造、多層基板の実装方法および多層基板の製造方法 Download PDF

Info

Publication number
JP6380715B1
JP6380715B1 JP2018517455A JP2018517455A JP6380715B1 JP 6380715 B1 JP6380715 B1 JP 6380715B1 JP 2018517455 A JP2018517455 A JP 2018517455A JP 2018517455 A JP2018517455 A JP 2018517455A JP 6380715 B1 JP6380715 B1 JP 6380715B1
Authority
JP
Japan
Prior art keywords
conductor pattern
thickness
conductor
plating film
resin base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018517455A
Other languages
English (en)
Other versions
JPWO2018097113A1 (ja
Inventor
邦明 用水
邦明 用水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Application granted granted Critical
Publication of JP6380715B1 publication Critical patent/JP6380715B1/ja
Publication of JPWO2018097113A1 publication Critical patent/JPWO2018097113A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H01F41/043—Printed circuit coils by thick film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/004—Printed inductances with the coil helically wound around an axis without a core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1003—Non-printed inductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

多層基板（１０１）は、第１樹脂基材（１）、第２樹脂基材（２）および接合層（１０）が加熱プレスされてなる積層体を含む。第１樹脂基材（１）の第１面（Ｓ１）には、表面がめっき膜である第１導体パターン（ＣＰ１）が形成されていて、第２面（Ｓ２）には、表面がめっき膜である第２導体パターン（ＣＰ２）が形成されている。第２樹脂基材（２）の第３面（Ｓ３）には、表面がめっき膜である第３導体パターン（ＣＰ３）が形成されていて、第４面（Ｓ４）には、表面がめっき膜である第４導体パターン（ＣＰ４）が形成されている。第１導体パターン（ＣＰ１）は第２導体パターン（ＣＰ２）よりも一方の最外層寄りに位置し、第１導体パターンの厚さを（Ｔ１）、第２導体パターンの厚さを（Ｔ２）、第３導体パターンの厚さを（Ｔ３）、第４導体パターンの厚さを（Ｔ４）でそれぞれ表す場合、Ｔ１＜Ｔ２且つＴ３＜Ｔ４である。

Description

本発明は、両面に導体パターンが形成された絶縁性樹脂からなる基材が積層され、熱圧着された多層基板、その回路基板への実装構造、その実装方法、およびその製造方法に関する。
従来、導体パターンが形成された基材が加熱プレスによって積層されることにより構成される多層基板には、Ｑ値の高いコイルを形成するため、めっきにより厚みを厚くした導体パターンが形成される場合がある。また、基材の積層数を少なくするために、基材の両面に導体パターンが形成される場合がある。
例えば特許文献１には、めっき成長による導体が両面に形成された絶縁基材を積層して形成したコイル部を有する多層基板が示されている。
特開２００６−３３２１４７号公報
めっき法により、導体パターンを厚くしたり、隣接導体パターン間隔を狭めたりする方法によれば、めっき膜を厚くする程、導体パターンの断面積が大きくなるので、導体パターンの単位長あたりの抵抗値は低くなる。しかし、めっき浴内のめっき液の対流状況、電気めっきの場合の電極間距離、導体パターンの形状の違い等によってめっき膜の成長レート（析出速度）がばらつく。したがって、めっき膜を厚くするほど膜厚の差が大きくなりやすく、導体パターンの厚み・幅が不均一になりやすい。そのため、隣接する導体パターンの中心間距離を狭くし（挟ピッチにし）高密度で導体パターンを形成すると、導体パターン同士が接触し、短絡が生じやすい。
上記めっき膜の膜厚の差に起因する短絡などの不具合を防止するため、めっき成長後の導体パターンを研磨して導体厚を調整する手法がとられることがある。しかし、研磨工程が増えることに加え、導体パターンの厚さを揃えることができても、幅方向の距離（線間距離）のばらつきを調整することはできないので、積層状態での熱や圧力により、絶縁基材や導体パターンが変形することで、幅方向で導体パターンが短絡するおそれがある。
そこで、本発明の目的は、めっき膜が成膜された導体パターン同士の短絡を抑制した多層基板、その多層基板の回路基板への実装構造、その多層基板の実装方法およびその多層基板の製造方法を提供することにある。
（１）本発明の多層基板は、
複数の樹脂基材と、
前記複数の樹脂基材の積層方向に隣接する樹脂基材同士の間に挟まれる接合層と、
前記複数の樹脂基材の両面にそれぞれ形成され、表面がめっき膜である複数の導体パターンと、
を備え、
前記複数の樹脂基材は、第１面と、当該第１面とは反対面である第２面を有する第１樹脂基材と、前記第２面に対向する第３面と、当該第３面とは反対面である第４面を有する第２樹脂基材と、を含み、
前記複数の導体パターンは、前記第１面に形成され、表面がめっき膜である第１導体パターンと、前記第２面に形成され、表面がめっき膜である第２導体パターンと、前記第３面に形成され、表面がめっき膜である第３導体パターンと、前記第４面に形成され、表面がめっき膜である第４導体パターンと、を含み、
前記第１導体パターンは前記第２導体パターンよりも一方の最外層寄りに位置し、
前記第１導体パターンの厚さをＴ１、前記第２導体パターンの厚さをＴ２、前記第３導体パターンの厚さをＴ３、前記第４導体パターンの厚さをＴ４でそれぞれ表す場合、
Ｔ１＜Ｔ２且つＴ３＜Ｔ４である、
ことを特徴とする。
上記構成によれば、第１導体パターンのめっき膜の膜厚の差が小さいため、第１導体パターンの線間距離の差も小さい。第１樹脂基材の第１面は、多層基板の製造時または多層基板の回路基板への実装時に、熱と圧力を最も受けるが、上述のとおり、第１導体パターンの線間距離の差は小さいため、第１導体パターンの意図しない短絡が防止される。
また、上記構成により、第３導体パターンのめっき膜の膜厚の差が小さいので、第２導体パターンと第３導体パターンとの意図しない層間短絡も抑制される。
（２）前記第１導体パターンの厚さＴ１は前記第３導体パターンの厚さＴ３よりも薄い、ことが好ましい。これにより、導体パターンの全体的な導体損失を増加させることなく、第１導体パターンの線間短絡がより効果的に抑制される。
（３）前記複数の導体パターンは、形成される面に応じて形成される厚い導体パターンと薄い導体パターンとを含み、前記接合層を介して対向する導体パターンのうち、前記厚い導体パターンは前記薄い導体パターンに対向することが好ましい。この構造により、厚い導体パターンと厚い導体パターンとが積層方向に対向せず、その積層方向での短絡が防止される。
（４）前記複数の樹脂基材は、第５面と、当該第５面とは反対面である第６面を有する第３樹脂基材と、前記第６面に対向する第７面と、当該第７面とは反対面である第８面を有する第４樹脂基材と、を含み、
前記複数の導体パターンは、前記第５面に形成され、表面がめっき膜である第５導体パターンと、前記第６面に形成され、表面がめっき膜である第６導体パターンと、前記第７面に形成され、表面がめっき膜である第７導体パターンと、前記第８面に形成され、表面がめっき膜である第８導体パターンと、を含み、
前記第５導体パターンは前記第６導体パターンよりも他方の最外層寄りに位置し、
前記第５導体パターン、前記第６導体パターン、前記第７導体パターン、および前記第８導体パターンは、積層方向から視て重なる部分を有し、互いに沿うように形成されており、
前記第５導体パターンの厚さをＴ５、前記第６導体パターンの厚さをＴ６、前記第７導体パターンの厚さをＴ７、前記第８導体パターンの厚さをＴ８でそれぞれ表す場合、
Ｔ５＜Ｔ６且つＴ７＜Ｔ８である、ことが好ましい。
上記構造により、積層体の両面から加熱プレスされる際に、第１導体パターンの線間距離および第５導体パターンの線間距離は相対的に広いため、いずれの線間短絡も抑制される。
（５）前記複数の樹脂基材の両面に形成された導体パターンは、複数箇所で層間接続導体を介して導通されて、並列接続されていてもよい。これにより、複数箇所で層の異なる導体パターンが並列接続されるので、厚さが薄い導体パターン部を有していても、導体パターンの全体的な導体損失が低減する。
（６）前記複数の樹脂基材および前記接合層が積層されて構成される積層体のうち、前記第１樹脂基材よりも前記第２樹脂基材に近い実装面に形成された端子電極を更に備えることが好ましい。これにより、この多層基板を回路基板に実装するために、第１樹脂基材に近い表面を加熱加圧することで実装する際に、第１導体パターンの意図しない短絡が効果的に抑制される。
（７）本発明の多層基板の回路基板への実装構造は、
上記（６）に記載の多層基板と、当該多層基板を実装する回路基板とを備え、前記回路基板に形成されたパッド電極に前記端子電極が接続された、ことを特徴とする。
多層基板を回路基板に実装する際に、多層基板の第１樹脂基材に近い表面がホットバー等で加熱されるが、第１導体パターンの線間距離は元々相対的に広いため、第１導体パターンの線間短絡が抑制される。
（８）本発明の多層基板の実装方法は、
上記（６）に記載の多層基板を回路基板へ実装する方法であり、前記多層基板の前記端子電極の形成面とは反対面をホットバーにより加熱し、前記端子電極を前記回路基板に形成されたパッド電極に接続する、ことを特徴とする。
上記方法により、端子電極の形成面とは反対面をホットバーにより加熱する簡易的な方法で実装でき、且つホットバーに最も近い第１導体パターンの線間短絡を抑制できる。
（９）本発明の多層基板の製造方法は、
複数の樹脂基材の両面に銅箔のパターン化により、実質的に同一面同一厚さの下地パターンを形成する、下地パターン形成工程と、
前記下地パターンに銅めっき膜を成長させる、めっき工程と、
前記複数の樹脂基材を、接合層を介して積層し、熱圧着して一体化して積層体を形成する積層体形成工程と、を有し、
前記複数の樹脂基材は、
第１面と、当該第１面とは反対面である第２面を有する第１樹脂基材と、
前記第２面に対向する第３面と、当該第３面とは反対面である第４面を有する第２樹脂基材と、
第５面と、当該第５面とは反対面である第６面を有する第３樹脂基材と、
前記第６面に対向する第７面と、当該第７面とは反対面である第８面を有する第４樹脂基材と、を含み、
前記第１面は前記第２面よりも前記積層体の一方の最外層寄りに位置し、前記第５面は前記第６面よりも前記積層体の他方の最外層寄りに位置し、
前記下地パターンと前記めっき膜とにより前記第１面に形成される第１導体パターン、前記下地パターンと前記めっき膜とにより前記第２面に形成される第２導体パターン、前記下地パターンと前記めっき膜とにより前記第３面に形成される第３導体パターン、および前記下地パターンと前記めっき膜とにより前記第４面に形成される第４導体パターンは、積層方向から視て重なる部分を有し、互いに沿うように形成されており、
前記下地パターンと前記めっき膜とにより前記第５面に形成される第５導体パターン、前記下地パターンと前記めっき膜とにより前記第６面に形成される第６導体パターン、前記下地パターンと前記めっき膜とにより前記第７面に形成される第７導体パターン、および前記下地パターンと前記めっき膜とにより前記第８面に形成される第８導体パターンは、積層方向から視て重なる部分を有し、互いに沿うように形成されており、
前記第１導体パターンの厚さをＴ１、前記第２導体パターンの厚さをＴ２、前記第３導体パターンの厚さをＴ３、前記第４導体パターンの厚さをＴ４、前記第５導体パターンの厚さをＴ５、前記第６導体パターンの厚さをＴ６、前記第７導体パターンの厚さをＴ７、前記第８導体パターンの厚さをＴ８、でそれぞれ表す場合、
Ｔ１＜Ｔ２且つＴ３＜Ｔ４であって、
Ｔ５＜Ｔ６且つＴ７＜Ｔ８の関係とする、
ことを特徴とする。
上記製造方法によれば、積層体の両面から加熱プレスされる際に、第１導体パターンの線間距離および第８導体パターンの線間距離は相対的に広いため、いずれの線間短絡も抑制された多層基板が得られる。
本発明によれば、めっき膜が成膜された導体パターン同士の短絡を抑制した多層基板、およびその多層基板の回路基板への実装構造が得られる。
図１は第１の実施形態の多層基板１０１の斜視図である。 図２（Ａ）は、多層基板１０１の、複数の樹脂基材および接合層の積層前の断面図であり、図２（Ｂ）は図１におけるＡ−Ａ部分での多層基板１０１の断面図である。 図３は多層基板１０１の分解斜視図である。 図４は、本実施形態の多層基板１０１の製造手順を示すフローチャートである。 図５（Ａ）は第２の実施形態に係る多層基板１０２の、複数の樹脂基材および接合層の積層前の断面図であり、図５（Ｂ）は多層基板１０２の断面図である。 図６は第３の実施形態に係る多層基板１０３の、回路基板への実装構造および多層基板の実装方法を示す図である。 図７は第４の実施形態に係る多層基板１０４の断面図である。 図８は第５の実施形態に係る多層基板の積層前の断面図である。 図９は第６の実施形態に係る多層基板１０６の積層前の断面図である。 図１０は、第７の実施形態に係る多層基板１０７の製造方法を、その工程順に示す図である。 図１１は、第７の実施形態に係る多層基板１０７の製造方法を、その工程順に示す図であり、図１０に続く図である。
以降、図を参照して幾つかの具体的な例を挙げて、本発明を実施するための複数の形態を示す。各図中には同一箇所に同一符号を付している。要点の説明または理解の容易性を考慮して、便宜上実施形態を分けて示すが、異なる実施形態で示した構成の部分的な置換または組み合わせが可能である。第２の実施形態以降では第１の実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。
《第１の実施形態》
図１は第１の実施形態の多層基板１０１の斜視図である。多層基板１０１は、複数の樹脂基材と、複数の樹脂基材の積層方向に隣接する樹脂基材同士の間に挟まれた接合層とを含む積層体１００を備える。図１に示す向きで、多層基板１０１の下面には表面実装用の端子電極３１，３２が形成されている。
図２（Ａ）は、多層基板１０１の、複数の樹脂基材および接合層の積層前の断面図であり、図２（Ｂ）は図１におけるＡ−Ａ部分での多層基板１０１の断面図である。図３は多層基板１０１の分解斜視図である。
この多層基板１０１は、樹脂基材１，２、接合層１０および樹脂基材２１，２２を備える。ここで、樹脂基材１は本発明の「第１樹脂基材」、樹脂基材２は本発明の「第２樹脂基材」にそれぞれ対応する。第１樹脂基材１の第１面Ｓ１には第１導体パターンＣＰ１、第２面Ｓ２には第２導体パターンＣＰ２がそれぞれ形成されている。また、第２樹脂基材２の第３面Ｓ３には第３導体パターンＣＰ３、第４面Ｓ４には第４導体パターンＣＰ４がそれぞれ形成されている。
第１導体パターンＣＰ１は下地導体パターンＣ１とその表面に形成されためっき膜Ｐ１とで構成されていて、第２導体パターンＣＰ２は下地導体パターンＣ２とその表面に形成されためっき膜Ｐ２とで構成されている。同様に、第３導体パターンＣＰ３は下地導体パターンＣ３とその表面に形成されためっき膜Ｐ３とで構成されていて、第４導体パターンＣＰ４は下地導体パターンＣ４とその表面に形成されためっき膜Ｐ４とで構成されている。これら導体パターンＣＰ１，ＣＰ２，ＣＰ３，ＣＰ４によって、単一のまたは複数のコイル導体パターンが形成される。
下地導体パターンＣ１，Ｃ２，Ｃ３，Ｃ４は例えば銅箔をパターン化したものであり、めっき膜Ｐ１，Ｐ２，Ｐ３，Ｐ４は例えば銅めっき膜である。これらめっき膜Ｐ１，Ｐ２，Ｐ３，Ｐ４の膜厚は、下地導体パターンＣ１，Ｃ２，Ｃ３，Ｃ４の厚さよりも厚い。
第１導体パターンＣＰ１は第２導体パターンＣＰ２よりも一方の最外層（図２（Ａ）における上面）寄りに位置する。また、この例では、第２導体パターンＣＰ２と第３導体パターンＣＰ３とは、平面視で、少なくとも一部が重なる。
ここで、第１導体パターンＣＰ１の厚さをＴ１、第２導体パターンＣＰ２の厚さをＴ２、第３導体パターンＣＰ３の厚さをＴ３、第４導体パターンＣＰ４の厚さをＴ４でそれぞれ表すと、これらはＴ１＜Ｔ２且つＴ３＜Ｔ４の関係にある。また、本実施形態ではＴ１＜Ｔ３の関係でもある。
さらに、本実施形態では、Ｔ２＞Ｔ３の関係でもある。すなわち、複数の導体パターンは、形成される面に応じて形成される厚い導体パターンと薄い導体パターンとを含み、接合層１０を介して対向する導体パターンのうち、厚い導体パターンである第２導体パターンＣＰ２と、薄い導体パターンである第３導体パターンＣＰ３とが対向する。
上記各導体パターンの厚さにはばらつきがあるので、上記Ｔ１，Ｔ２，Ｔ３，Ｔ４はいずれも平均（相加平均、相乗平均、調和平均）値、最頻値、中央値などの統計的代表値である。
第１樹脂基材１の所定位置には、第１導体パターンＣＰ１と第２導体パターンＣＰ２とを接続する層間接続導体Ｖ１が形成されている。同様に、第２樹脂基材２の所定位置には、第３導体パターンＣＰ３と第４導体パターンＣＰ４とを接続する層間接続導体Ｖ２が形成されている。接合層１０の所定位置には層間接続導体Ｖ１０ａが形成されている。
樹脂基材２１，２２、接合層１０、第１樹脂基材１および第２樹脂基材２はいずれも液晶ポリマー等の熱可塑性樹脂のシートである。
図２（Ａ）に示すように、第１導体パターンＣＰ１、第２導体パターンＣＰ２が形成された第１樹脂基材１と、第３導体パターンＣＰ３、第４導体パターンＣＰ４が形成された第２樹脂基材２との間に接合層１０が挟み込まれ、第１樹脂基材１の外層側に樹脂基材２１が配置され、第２樹脂基材２の外層側に樹脂基材２２が配置される。
これらの層が積層されて、所定温度、所定圧力で加熱プレスされることによって、図２（Ｂ）に示すような積層体１００が構成される。第１樹脂基材１と第２樹脂基材２との間に接合層１０が充填され、第１樹脂基材１の表面（上面）には樹脂基材２１が充填され、第２樹脂基材２の表面（下面）に樹脂基材２２が充填される。
なお、積層体１００の表面（上下面）にレジスト膜が必要に応じて形成されてもよい。
図３では、第２導体パターンＣＰ２は第１樹脂基材１の下面から分離して図示している。同様に、第４導体パターンＣＰ４は第２樹脂基材２の下面から分離して図示している。
第１樹脂基材１には層間接続導体Ｖ１ａ、Ｖ１ｂが形成されていて、第２樹脂基材２には層間接続導体Ｖ２ａ、Ｖ２ｂが形成されている。接合層１０には層間接続導体Ｖ１０ａ，Ｖ１０ｂが形成されていて、樹脂基材２２には層間接続導体Ｖ２２ａ、Ｖ２２ｂが形成されている。
第１導体パターンＣＰ１，第２導体パターンＣＰ２、第３導体パターンＣＰ３および第４導体パターンＣＰ４はいずれも矩形スパイラル状のコイル導体パターンである。第１導体パターンＣＰ１の内終端と第２導体パターンＣＰ２の内終端とは層間接続導体Ｖ１ａを介して接続されている。第２導体パターンＣＰ２の外終端と第３導体パターンＣＰ３の外終端とは層間接続導体Ｖ１０ａを介して接続されている。第３導体パターンＣＰ３の内終端と第４導体パターンＣＰ４の内終端とは層間接続導体Ｖ２ａを介して接続されている。第４導体パターンＣＰ４の外終端と端子電極３２とは層間接続導体Ｖ２２ａを介して接続されている。第１導体パターンＣＰ１の外終端と端子電極３１とは、層間接続導体Ｖ１ｂ，Ｖ１０ｂ，Ｖ２ｂ，Ｖ２２ｂを介して接続されている。
端子電極３１，３２は、平面視で上記コイル導体パターンに重ならない位置に形成されている。
図４は、本実施形態の多層基板１０１の製造手順を示すフローチャートである。多層基板１０１は、以降に述べるように、下地パターン形成工程Ｓ１、めっき工程Ｓ２、積層体形成工程Ｓ３、の順に処理されることで製造される。
［下地パターン形成工程Ｓ１］
両面銅箔張りの第１樹脂基材１に対してフォトリソグラフィによって下地パターンを形成する。また、図２（Ａ）に示した層間接続導体Ｖ１，Ｖ２の形成位置に孔を形成する。上記銅箔が下地パターンとなるので、下地パターンの同一面にあり、同一厚さである。
［めっき工程Ｓ２］
上記下地パターンに電気めっきによって銅のめっき膜を成膜する。このめっき工程Ｓ２で、めっき浴の時間を制御することによって、各導体パターンを所定めっき厚に定める。例えば、先ず第１樹脂基材１の第１面Ｓ１にレジスト膜を形成し、その状態で第１の一定時間だけめっき浴に入れる。これにより、第１樹脂基材１の第２面Ｓ２に所定厚さのめっき膜を形成する。続いて、上記レジスト膜を除去し、第２の一定時間だけめっき浴に入れる。このことにより、第１樹脂基材１の第１面Ｓ１に第２の一定時間に相当する厚みのめっき膜Ｐ１が形成され、第１樹脂基材１の第２面Ｓ２に［第１の一定時間＋第２の一定時間］に相当する厚みのめっき膜Ｐ２が形成される。同様にして、第２樹脂基材２に対しても、厚さの異なるめっき膜Ｐ３，Ｐ４を形成する。
また、このめっき工程Ｓ２で、上記層間接続導体Ｖ１，Ｖ２の形成位置の孔内にめっき膜が形成されることによって層間接続導体Ｖ１，Ｖ２が形成される。
上記以外のめっき処理方法としては、樹脂基材をめっき浴に入れることで両面に所定厚さのめっき膜を形成し、めっき膜を薄く形成する面にレジスト膜を形成し、レジスト膜の形成していない面のめっき膜をさらに成長させるようにしてもよい。また、一方の面にレジスト膜を形成し、他方面に所定厚さのめっき膜を形成し、その後、一方面のレジストを除去し、他方にレジスト膜を形成し、一方面に所定厚さのめっき膜を形成してもよい。
［積層体形成工程Ｓ３］
図２（Ａ）に示したように、樹脂基材２２、第２樹脂基材２、接合層１０、第１樹脂基材１、樹脂基材２１の順に積層し、所定温度、所定圧力で加熱プレスする。例えば２８０℃以上３２０℃以下の温度でプレスする。これにより、図２（Ｂ）に示した積層体１００を構成する。
なお、本実施形態のように、接合層１０に層間接続導体Ｖ１０ａを形成する場合には、この積層体形成工程Ｓ３の前に形成する。例えば、接合層１０の所定位置に孔を形成し、一方の面に保護シートを貼付し、上記孔に導電性ペーストを充填し、保護シートを剥離することで、孔内に導電性ペーストが保持された接合層１０を形成する。この導電性ペーストは、上記積層体形成工程で、固化され、層間接続導体となる。
本実施形態によれば、次のような作用効果を奏する。
（ａ）第１樹脂基材の第１面は、多層基板の製造時または多層基板の回路基板への実装時に、熱と圧力を最も受けるが、第１導体パターンは、そのめっき膜の膜厚の差が小さいため、第１導体パターンの線間距離の差も小さく、第１導体パターンの意図しない短絡が防止される。
（ｂ）第３導体パターンＣＰ３が相対的に薄いので、第３導体パターンＣＰ３のめっき膜の膜厚の差は小さい。そのため、第２導体パターンＣＰ２と第３導体パターンＣＰ３との層間距離が大きくなり、第２導体パターンＣＰ２と第３導体パターンＣＰ３との層間短絡も抑制される。
（ｃ）第１導体パターンの厚さＴ１は第３導体パターンの厚さＴ３よりも薄いので、導体パターンの全体的な導体損失を増加させることなく、第１導体パターンＣＰ１の線間短絡がより効果的に抑制される。
（ｄ）厚い導体パターンと薄い導体パターンとが接合層を介して対向するので、厚い導体パターンと厚い導体パターンとが積層方向に対向せず、その積層方向での短絡が防止される。
（ｅ）層層間接続導体は第１導体パターンとそれより内層の導体パターンとを熱的に導通するので、第１導体パターンから内層へ熱伝導しやすく、積層体の表層と内層との温度分布が小さくなり、表層寄りの樹脂流動を抑制しながら全体を積層圧着できる。または回路基板へ速やかに実装できる。特に導体パターンがコイル導体パターンであれば、層間接続導体が存在するので、その層間接続導体による熱伝導効果は高い。
《第２の実施形態》
図５（Ａ）は第２の実施形態に係る多層基板１０２の、複数の樹脂基材および接合層の積層前の断面図であり、図５（Ｂ）は多層基板１０２の断面図である。第１の実施形態で示した多層基板１０１とは、第３導体パターンの厚みが異なる。
ここで、第１導体パターンＣＰ１の厚さをＴ１、第２導体パターンＣＰ２の厚さをＴ２、第３導体パターンＣＰ３の厚さをＴ３、第４導体パターンＣＰ４の厚さをＴ４でそれぞれ表すと、これらはＴ１＜Ｔ２且つＴ３＜Ｔ４の関係にある。また、本実施形態ではＴ１＜Ｔ３の関係でもあり、Ｔ２＜Ｔ３の関係でもある。
本実施形態で示すように、第２導体パターンＣＰ２は第３導体パターンＣＰ３より薄くてもよい。また、第３導体パターンＣＰ３を薄くして、Ｔ１＞Ｔ３の関係であってもよい。
《第３の実施形態》
図６は第３の実施形態に係る多層基板１０３の、回路基板への実装構造および多層基板の実装方法を示す図である。
多層基板１０３は、６層の導体パターンＣＰ１，ＣＰ２，ＣＰ３，ＣＰ４，ＣＰ５，ＣＰ６を備える。その他の基本構成は第１、第２の実施形態で示した多層基板と同様である。
回路基板２００にはパッド電極４１，４２が形成されていて、その表面にはんだペーストＳＬが印刷されている。多層基板１０３は、その端子電極３１，３２をパッド電極４１，４２に対向させる状態で回路基板２００に載置され、端子電極３１，３２の形成面とは反対面をホットバー５０により加熱加圧され、端子電極３１，３２はパッド電極４１，４２にはんだ付けされる。
本実施形態では、導体パターンＣＰ１，ＣＰ２，ＣＰ３，ＣＰ４の厚さを、それぞれＴ１，Ｔ２，Ｔ３，Ｔ４で表すと、Ｔ１＜Ｔ２，Ｔ３＜Ｔ４である。
このように、めっき膜の膜厚が相対的に薄い第１導体パターンＣＰ１に近い最外層の外面にホットバー５０を当てることが好ましい。第１導体パターンＣＰ１のめっき膜の膜厚の差が小さいため、第１導体パターンＣＰ１の線間距離の差は小さい。第１導体パターンＣＰ１は実装時に、熱と圧力を最も受けるが、上述のとおり、第１導体パターンＣＰ１の線間距離の差は小さいため、第１導体パターンＣＰ１の意図しない短絡が防止される。
上述の理由により、複数の導体パターンのうち第１導体パターンＣＰ１のめっき膜厚が最も薄いことが好ましい。
なお、図６に示した例では、導体パターンＣＰａ，ＣＰｂの厚さをそれぞれＴａ，Ｔｂで表すと、Ｔａ＞Ｔｂである。そのため、膜厚の厚いめっき膜同士が対向せず、層間距離の差が抑制されるので、意図しない層間短絡を抑制できる。
但し、Ｔａ＜Ｔｂであってもよい。このような構造であっても、これら導体パターンＣＰａ，ＣＰｂが形成されている位置はホットバー５０による熱が伝わりにくいので、第４導体パターンＣＰ４と導体パターンＣＰａとの間の接続層の流動は少ない。この作用により、第４導体パターンＣＰ４と導体パターンＣＰａとの層間短絡は抑制される。
《第４の実施形態》
図７は第４の実施形態に係る多層基板１０４の断面図である。多層基板１０４は、それぞれの両面に導体パターンが形成された、３つの樹脂基材１，２，３を備える。
複数の導体パターンは、形成される面に応じて形成される厚い導体パターンと薄い導体パターンとを含み、複数の導体パターンのうち、接合層１０を介して対向する導体パターンは、平面視で、一部が重なり、薄い導体パターンと厚い導体パターンとの対、または薄い導体パターンと薄い導体パターンとの対を成す。
図７示した例では、第１導体パターンＣＰ１は第２導体パターンＣＰ２より薄く、第３導体パターンＣＰ３は第４導体パターンＣＰ４より薄い。また、導体パターンＣＰａは導体パターンＣＰｂより薄い。したがって、接合層１０を介して対向する第２導体パターンＣＰ２と第３導体パターンＣＰ３とは、厚い導体パターンと薄い導体パターンとの対を成す。同様に、接合層１０を介して対向する第４導体パターンＣＰ４と導体パターンＣＰａとは、厚い導体パターンと薄い導体パターンとの対を成す。
この構造により、厚い導体パターンと厚い導体パターンとが積層方向に対向せず、その間での短絡が防止される。
《第５の実施形態》
図８は第５の実施形態に係る多層基板の積層前の断面図である。この多層基板は、第１樹脂基材１、第２樹脂基材２、第３樹脂基材３，第４樹脂基材４、その他の樹脂基材５、複数の接合層１０、樹脂基材２１，２２を含む。
これらの各層が積層されて、加熱プレス板５１，５２に挟まれ、所定温度、所定圧力で加熱プレスされる。
第１導体パターンＣＰ１、第２導体パターンＣＰ２、第３導体パターンＣＰ３、および第４導体パターンＣＰ４は、積層方向から視て重なる部分を有し、互いに沿うように形成されている。また、第５導体パターンＣＰ５、第６導体パターンＣＰ６、第７導体パターンＣＰ７、および第８導体パターンＣＰ８は、積層方向から視て重なる部分を有し、互いに沿うように形成されている。
導体パターンＣＰ１，ＣＰ２，ＣＰ３，ＣＰ４，ＣＰ５，ＣＰ６，ＣＰ７，ＣＰ８の厚さをＴ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５，Ｔ６，Ｔ７，Ｔ８で表すと、Ｔ１＜Ｔ２，Ｔ３＜Ｔ４，Ｔ５＜Ｔ６，Ｔ７＜Ｔ８の関係にある。
積層体を両面から加熱プレスする場合、加熱プレス板５１，５２に近い側（最外層寄りの面に近い側）は中間層に比べて、熱および圧力を受ける。本実施形態によれば、一方の最外層寄りの面に近い第１導体パターンＣＰ１は、それより内層の第２導体パターンＣＰ２より薄く、他方の最外層寄りの面に近い第５導体パターンＣＰ５はそれより内層の第６導体パターンＣＰ６より薄い。なお、厚い導体パターンと厚い導体パターンとが接合層を介して積層方向に対向する組があってよいが、この組は積層体の中間層（より中央に近い層）に存在することが好ましい。この位置は加熱プレス板５１，５２による熱が伝わりにくいので、導体パターン同士の間の接続層の流動は少なく、層間短絡のおそれが少ないからである。
上記構造により、第１導体パターンＣＰ１の線間距離および第５導体パターンＣＰ５の線間距離は相対的に広いため、いずれの線間短絡も抑制される。
《第６の実施形態》
図９は第６の実施形態に係る多層基板１０６の積層前の断面図である。この多層基板１０６は、第１樹脂基材１、第２樹脂基材２、接合層１０、樹脂基材２１，２２を含む。
第１の実施形態で示した多層基板１０１とは、導体パターンＣＰ１，ＣＰ２，ＣＰ３，ＣＰ４の形成位置が異なる。その他の構造は第１の実施形態で示した多層基板１０１と同じである。
この多層基板１０６は、第１導体パターンＣＰ１、第２導体パターンＣＰ２、第３導体パターンＣＰ３および第４導体パターンＣＰ４が積層方向の断面においてそれぞれ一定ピッチで配置されているが、第２導体パターンＣＰ２は第３導体パターンＣＰ３に対してピッチ方向にずれている。すなわち、第２導体パターンＣＰ２の最も厚い位置（頂点位置）と第３導体パターンＣＰ３の最も厚い位置（頂点位置）とは平面視で重ならない。換言すると、矩形スパイラル状の第２導体パターンＣＰ２と矩形スパイラル状の第３導体パターンＣＰ３とは、平面視で周回方向に沿っては殆ど重ならない配置である。例えば、重なり割合は１０％以下である。
この構造により、第２導体パターンＣＰ２と第３導体パターンＣＰ３とは、それらの最も厚い箇所が、積層方向から傾いた方向（斜め方向）に離れて対向するので、第２面Ｓ２と第３面Ｓ３との間隔がより狭くても、第２導体パターンＣＰ２と第３導体パターンＣＰ３との短絡が防止される。
《第７の実施形態》
図１０、図１１は、第７の実施形態に係る多層基板１０７の製造方法を、その工程順に示す図である。製造方法は次のとおりである。
（１）先ず、下地層として例えば銅箔が設けられた基板ＳＵＢの表面に感光性フォトレジスト膜ＲＦ１を塗布する。基板ＳＵＢは周辺部を超音波で溶着するか、接着剤で貼り合わせることにより、両面のパターンを同時に形成する。
次に、フォトマスクを通して紫外線を照射して感光性フォトレジストを露光する。また、レーザー描画装置で直接レジストに紫外線を照射して微細なパターンを描く方式も可能である。続いて、基板ＳＵＢ表面のレジスト膜ＲＦ１を現像してパターン化する。
（２）次に、レジスト膜ＲＦ１の開口部に電気銅めっき法によりめっき膜ＰＬ１１を析出させる。
（３）基板ＳＵＢを２枚に分離し、分離した一方の基板ＳＵＢに、めっき膜ＰＬ１１を埋め込むように樹脂層ＲＬ１０を積層する。また、図示しないが、他方の基板ＳＵＢに、めっき膜ＰＬ２１を埋め込むように樹脂層ＲＬ１０を積層する。めっき膜ＰＬ２１はめっき膜ＰＬ１１より薄い。
（４）一方の基板ＳＵＢの樹脂層ＲＬ１０と他方の基板ＳＵＢの樹脂層ＲＬ１０とを対向させ、加熱プレスする。
（５）基板ＳＵＢの表面を保護フィルム（不図示）で覆った後、孔Ｈを形成する。
（６）両面の基板ＳＵＢを除去し、一方の面にレジスト膜ＲＦを形成する。
（７）この状態で電気銅めっきを行うことにより、露出しているめっき膜ＰＬ２１にめっき膜ＰＬ２２を析出させる。
（８）レジスト膜ＲＦを除去し、再度電気銅めっきを行うことにより、めっき膜ＰＬ１１にめっき膜ＰＬ１２を析出させる。また、めっき膜ＰＬ２２の膜厚を厚くする。
（９）孔Ｈの内壁に金属触媒を吸着させ、再度、電気銅めっきを施して孔Ｈの内壁にめっき膜を形成する。
（１０）その後、樹脂層ＲＬ２１，ＲＬ２２を印刷する。また、これと共に孔Ｈ内に樹脂を埋設する。
以上の工程によって、多層基板１０７が構成される。図１０、図１１において、レジスト膜ＲＦ１は本発明における「第１樹脂基材」に相当し、レジスト膜ＲＦ２は本発明における「第２樹脂基材」に相当する。また、樹脂層ＲＬ１０は本発明における「接合層」に相当する。また、めっき膜ＰＬ１２，ＰＬ１１，ＰＬ２１，ＰＬ２２は、本発明における「第１導体パターン」、「第２導体パターン」、「第３導体パターン」、「第４導体パターン」にそれぞれ相当する。
本実施形態によれば、導体パターンの一部が樹脂基材に埋設される構造となる。このことにより、導体パターンは、樹脂基材に埋設されている厚み分（すなわち樹脂基材の厚み分）もめっき膜の膜厚として作用する。そのため、積層方向に隣接する導体パターンとの間隔が同じであれば、それだけ導体パターンの断面積を大きくでき、導体損失の小さなコイル導体パターンを備える多層基板が得られる。また、導体パターンの断面積を同じとすれば、積層方向に隣接する導体パターンとの間隔を大きくできる。
《他の実施形態》
樹脂基材の両面に形成された導体パターンは、複数箇所で層間接続導体を介して接続されていてもよい。この構造により、積層方向で導体パターン同士が並列接続された構造となるので、導体損失の小さな導体パターンを備える多層基板が得られる。
また、本発明は、上述した実施形態に限定されない。例えば、上述の説明では、各めっき膜は、電気めっきによって成膜されるとして説明したが、これらめっき膜は無電解めっき処理により成膜される場合がある。
また、各導体パターンは、めっき膜を形成したままではなく、その後に所定厚さ分だけ研磨して、厚みを揃えてもよい。
上述の説明では、樹脂基材１，２、接合層１０、樹脂基材２１，２２それぞれの材質が液晶ポリマーであるとして説明したが、これらはポリイミド樹脂、エポキシ樹脂であってもよい。
本発明の多層基板は、コイルデバイスに限定されず、アンテナ、アクチュエータ、センサ等各種電子部品に適用できる。また、本発明の多層基板は、チップ化したチップインダクタ等のチップ部品を含む。このように、本発明は、その趣旨を逸脱しない範囲で適宜変更が可能である。
最後に、上述の実施形態の説明は、すべての点で例示であって、制限的なものではない。当業者にとって変形および変更が適宜可能である。例えば、異なる実施形態で示した構成の部分的な置換または組み合わせが可能である。本発明の範囲は、上述の実施形態ではなく、特許請求の範囲によって示される。さらに、本発明の範囲には、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
Ｃ１，Ｃ２，Ｃ３，Ｃ４…下地導体パターン
ＣＰ１…第１導体パターン
ＣＰ２…第２導体パターン
ＣＰ３…第３導体パターン
ＣＰ４…第４導体パターン
ＣＰ５…第５導体パターン
ＣＰ６…第６導体パターン
ＣＰ７…第７導体パターン
ＣＰ８…第８導体パターン
ＣＰａ，ＣＰｂ…導体パターン
Ｈ…孔
Ｐ１，Ｐ２，Ｐ３，Ｐ４…めっき膜
ＰＬ１１，ＰＬ１２，ＰＬ２１，ＰＬ２２…めっき膜
ＲＦ，ＲＦ１，ＲＦ２…レジスト膜
ＲＬ１０…樹脂層
ＲＬ２１，ＲＬ２２…樹脂層
Ｓ１…第１面
Ｓ２…第２面
Ｓ３…第３面
Ｓ４…第４面
ＳＬ…はんだペースト
ＳＵＢ…基板
Ｖ１，Ｖ２…層間接続導体
Ｖ１ａ，Ｖ１ｂ，Ｖ２ａ，Ｖ２ｂ…層間接続導体
Ｖ１０ａ，Ｖ１０ｂ…層間接続導体
Ｖ２２ａ，Ｖ２２ｂ…層間接続導体
１…第１樹脂基材
２…第２樹脂基材
３…第３樹脂基材
４…第４樹脂基材
１０…接合層
２１，２２…樹脂基材
３１，３２…端子電極
４１，４２…パッド電極
５０…ホットバー
５１，５２…加熱プレス板
１００…積層体
１０１，１０２，１０３，１０４，１０６，１０７…多層基板
２００…回路基板

Claims (9)

  1. 複数の樹脂基材と、
    前記複数の樹脂基材の積層方向に隣接する樹脂基材同士の間に挟まれる接合層と、
    前記複数の樹脂基材の両面にそれぞれ形成され、表面がめっき膜である複数の導体パターンと、
    を備え、
    前記複数の樹脂基材は、第１面と、当該第１面とは反対面である第２面を有する第１樹脂基材と、前記第２面に対向する第３面と、当該第３面とは反対面である第４面を有する第２樹脂基材と、を含み、
    前記複数の導体パターンは、
    前記第１面に形成され、表面がめっき膜である第１導体パターンと、
    前記第２面に形成され、表面がめっき膜である第２導体パターンと、
    前記第３面に形成され、表面がめっき膜である第３導体パターンと、
    前記第４面に形成され、表面がめっき膜である第４導体パターンと、を含み、
    前記第１導体パターンは前記第２導体パターンよりも一方の最外層寄りに位置し、
    前記第１導体パターンの厚さをＴ１、前記第２導体パターンの厚さをＴ２、前記第３導体パターンの厚さをＴ３、前記第４導体パターンの厚さをＴ４でそれぞれ表す場合、
    Ｔ１＜Ｔ２且つＴ３＜Ｔ４である、
    多層基板。
  2. 前記第１導体パターンの厚さＴ１は前記第３導体パターンの厚さＴ３よりも薄い、請求項１に記載の多層基板。
  3. 前記複数の導体パターンは、形成される面に応じて形成される厚い導体パターンと薄い導体パターンとを含み、
    前記接合層を介して対向する導体パターンのうち、前記厚い導体パターンは前記薄い導体パターンに対向する、請求項１または２に記載の多層基板。
  4. 前記複数の樹脂基材は、
    第５面と、当該第５面とは反対面である第６面を有する第３樹脂基材と、
    前記第６面に対向する第７面と、当該第７面とは反対面である第８面を有する第４樹脂基材と、を含み、
    前記複数の導体パターンは、
    前記第５面に形成され、表面がめっき膜である第５導体パターンと、
    前記第６面に形成され、表面がめっき膜である第６導体パターンと、
    前記第７面に形成され、表面がめっき膜である第７導体パターンと、
    前記第８面に形成され、表面がめっき膜である第８導体パターンと、を含み、
    前記第５導体パターンは前記第６導体パターンよりも他方の最外層寄りに位置し、
    前記第５導体パターン、前記第６導体パターン、前記第７導体パターン、および前記第８導体パターンは、積層方向から視て重なる部分を有し、互いに沿うように形成されており、
    前記第５導体パターンの厚さをＴ５、前記第６導体パターンの厚さをＴ６、前記第７導体パターンの厚さをＴ７、前記第８導体パターンの厚さをＴ８でそれぞれ表す場合、
    Ｔ５＜Ｔ６且つＴ７＜Ｔ８である、
    請求項１から３のいずれかに記載の多層基板。
  5. 前記複数の樹脂基材の両面に形成された導体パターンは、複数箇所で層間接続導体を介して導通されて、並列接続されている、請求項１から４のいずれかに記載の多層基板。
  6. 前記複数の樹脂基材および前記接合層が積層されて構成される積層体のうち、前記第１樹脂基材よりも前記第２樹脂基材に近い実装面に形成された端子電極を更に備える、請求項１から５のいずれかに記載の多層基板。
  7. 請求項６に記載の多層基板と、当該多層基板を実装する回路基板とを備え、
    前記回路基板に形成されたパッド電極に前記端子電極が接続された、
    多層基板の回路基板への実装構造。
  8. 請求項６に記載の多層基板を回路基板へ実装する方法であり、
    前記多層基板の前記端子電極の形成面とは反対面をホットバーにより加熱し、前記端子電極を前記回路基板に形成されたパッド電極に接続する、
    多層基板の実装方法。
  9. 複数の樹脂基材の両面に銅箔のパターン化により、実質的に同一面同一厚さの下地パターンを形成する、下地パターン形成工程と、
    前記下地パターンに銅めっき膜を成長させる、めっき工程と、
    前記複数の樹脂基材を、接合層を介して積層し、熱圧着して一体化して積層体を形成する積層体形成工程と、を有し、
    前記複数の樹脂基材は、
    第１面と、当該第１面とは反対面である第２面を有する第１樹脂基材と、
    前記第２面に対向する第３面と、当該第３面とは反対面である第４面を有する第２樹脂基材と、
    第５面と、当該第５面とは反対面である第６面を有する第３樹脂基材と、
    前記第６面に対向する第７面と、当該第７面とは反対面である第８面を有する第４樹脂基材と、を含み、
    前記第１面は前記第２面よりも前記積層体の一方の最外層寄りに位置し、前記第５面は前記第６面よりも前記積層体の他方の最外層寄りに位置し、
    前記下地パターンと前記めっき膜とにより前記第１面に形成される第１導体パターン、前記下地パターンと前記めっき膜とにより前記第２面に形成される第２導体パターン、前記下地パターンと前記めっき膜とにより前記第３面に形成される第３導体パターン、および前記下地パターンと前記めっき膜とにより前記第４面に形成される第４導体パターンは、積層方向から視て重なる部分を有し、互いに沿うように形成されており、
    前記下地パターンと前記めっき膜とにより前記第５面に形成される第５導体パターン、前記下地パターンと前記めっき膜とにより前記第６面に形成される第６導体パターン、前記下地パターンと前記めっき膜とにより前記第７面に形成される第７導体パターン、および前記下地パターンと前記めっき膜とにより前記第８面に形成される第８導体パターンは、積層方向から視て重なる部分を有し、互いに沿うように形成されており、
    前記第１導体パターンの厚さをＴ１、前記第２導体パターンの厚さをＴ２、前記第３導体パターンの厚さをＴ３、前記第４導体パターンの厚さをＴ４、前記第５導体パターンの厚さをＴ５、前記第６導体パターンの厚さをＴ６、前記第７導体パターンの厚さをＴ７、前記第８導体パターンの厚さをＴ８、でそれぞれ表す場合、
    Ｔ１＜Ｔ２且つＴ３＜Ｔ４であって、
    Ｔ５＜Ｔ６且つＴ７＜Ｔ８の関係とする、
    多層基板の製造方法。
JP2018517455A 2016-11-28 2017-11-21 多層基板、多層基板の回路基板への実装構造、多層基板の実装方法および多層基板の製造方法 Active JP6380715B1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016229707 2016-11-28
JP2016229707 2016-11-28
PCT/JP2017/041738 WO2018097113A1 (ja) 2016-11-28 2017-11-21 多層基板、多層基板の回路基板への実装構造、多層基板の実装方法および多層基板の製造方法

Publications (2)

Publication Number Publication Date
JP6380715B1 true JP6380715B1 (ja) 2018-08-29
JPWO2018097113A1 JPWO2018097113A1 (ja) 2018-11-22

Family

ID=62195028

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018517455A Active JP6380715B1 (ja) 2016-11-28 2017-11-21 多層基板、多層基板の回路基板への実装構造、多層基板の実装方法および多層基板の製造方法

Country Status (4)

Country Link
US (1) US11114238B2 (ja)
JP (1) JP6380715B1 (ja)
CN (1) CN209462744U (ja)
WO (1) WO2018097113A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102387562B1 (ko) * 2020-06-01 2022-04-15 동의대학교 산학협력단 디지털 콘덴서가 장착된 다중 웨이퍼의 결합구조 및 제조방법
US11877398B2 (en) * 2021-02-11 2024-01-16 Io Tech Group Ltd. PCB production by laser systems

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02161709A (ja) * 1988-12-15 1990-06-21 Mitsui Mining & Smelting Co Ltd 多層プリントシートコイルの製造方法
JPH06217482A (ja) * 1993-12-01 1994-08-05 Sony Corp 回路パターン形成方法
WO2001067470A1 (fr) * 2000-03-08 2001-09-13 Matsushita Electric Industrial Co., Ltd. Filtre de bruit et dispositif electronique utilisant un tel filtre
JP2002171068A (ja) * 2000-12-04 2002-06-14 O K Print:Kk 配線基板の製造方法
JP2006041418A (ja) * 2004-07-30 2006-02-09 Toko Inc 面実装コイル部品
JP2006128345A (ja) * 2004-10-28 2006-05-18 Matsushita Electric Ind Co Ltd 多層フレキシブルプリント配線板及びその製造方法
JP2008306007A (ja) * 2007-06-08 2008-12-18 Nec Corp インダクタ、配線基板、および半導体装置
JP2009010268A (ja) * 2007-06-29 2009-01-15 Asahi Kasei Electronics Co Ltd 平面コイルおよびその製造方法
WO2013186966A1 (ja) * 2012-06-14 2013-12-19 パナソニック株式会社 複合多層配線基板とその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006332147A (ja) 2005-05-24 2006-12-07 Matsushita Electric Ind Co Ltd コイル導電体およびその製造方法並びにそれを用いたコイル部品の製造方法
US11521785B2 (en) * 2016-11-18 2022-12-06 Hutchinson Technology Incorporated High density coil design and process

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02161709A (ja) * 1988-12-15 1990-06-21 Mitsui Mining & Smelting Co Ltd 多層プリントシートコイルの製造方法
JPH06217482A (ja) * 1993-12-01 1994-08-05 Sony Corp 回路パターン形成方法
WO2001067470A1 (fr) * 2000-03-08 2001-09-13 Matsushita Electric Industrial Co., Ltd. Filtre de bruit et dispositif electronique utilisant un tel filtre
JP2002171068A (ja) * 2000-12-04 2002-06-14 O K Print:Kk 配線基板の製造方法
JP2006041418A (ja) * 2004-07-30 2006-02-09 Toko Inc 面実装コイル部品
JP2006128345A (ja) * 2004-10-28 2006-05-18 Matsushita Electric Ind Co Ltd 多層フレキシブルプリント配線板及びその製造方法
JP2008306007A (ja) * 2007-06-08 2008-12-18 Nec Corp インダクタ、配線基板、および半導体装置
JP2009010268A (ja) * 2007-06-29 2009-01-15 Asahi Kasei Electronics Co Ltd 平面コイルおよびその製造方法
WO2013186966A1 (ja) * 2012-06-14 2013-12-19 パナソニック株式会社 複合多層配線基板とその製造方法

Also Published As

Publication number Publication date
US11114238B2 (en) 2021-09-07
JPWO2018097113A1 (ja) 2018-11-22
CN209462744U (zh) 2019-10-01
WO2018097113A1 (ja) 2018-05-31
US20190035550A1 (en) 2019-01-31

Similar Documents

Publication Publication Date Title
JP5238801B2 (ja) プリント配線板及びその製造方法
JP4538486B2 (ja) 多層基板およびその製造方法
JP4341588B2 (ja) 多層基板及びその製造方法
US10477704B2 (en) Multilayer board and electronic device
TW201410097A (zh) 柔性多層電路板及其製作方法
JP6380716B1 (ja) 多層基板、多層基板の回路基板への実装構造、および多層基板の製造方法
JP6380715B1 (ja) 多層基板、多層基板の回路基板への実装構造、多層基板の実装方法および多層基板の製造方法
JP4460013B2 (ja) 配線基板の製造方法
JP6594947B2 (ja) コイル内蔵基板およびその製造方法
JP4363947B2 (ja) 多層配線回路基板およびその作製方法
WO2018163859A1 (ja) 多層基板、電子機器および多層基板の製造方法
WO2017199747A1 (ja) 多層基板及び多層基板の製造方法
JP2004335934A (ja) フレキシブル回路基板及びその製造方法と、フレキシブル多層配線回路基板及びその製造方法。
TWI461135B (zh) 製作電路板之方法
JP7187821B2 (ja) プリント配線板およびその製造方法
JP2004031476A (ja) 電子部品内蔵多層プリント基板及びその製造方法
JP6637608B2 (ja) 部品内蔵基板及びその製造方法
TWI519224B (zh) 多層軟性線路結構的製作方法
JP5913535B1 (ja) 部品内蔵基板及びその製造方法
JP2014204088A (ja) 多層配線基板およびその製造方法
KR101093173B1 (ko) 범프비아를 구비한 인쇄회로기판 및 제조방법, 그 제조방법에 사용되는 분리형캐리어
JP2001144445A (ja) 多層プリント配線板の製造方法
JPH11284342A (ja) パッケージとその製造方法
TW202339570A (zh) 多層基板、多層基板的製造方法及電子機器
KR101088062B1 (ko) 범프를 구비한 스택형 인쇄회로기판 및 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180404

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20180404

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20180625

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180703

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180716

R150 Certificate of patent or registration of utility model

Ref document number: 6380715

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150