CN209462744U - 多层基板以及多层基板向电路基板的安装构造 - Google Patents

多层基板以及多层基板向电路基板的安装构造 Download PDF

Info

Publication number
CN209462744U
CN209462744U CN201790000793.4U CN201790000793U CN209462744U CN 209462744 U CN209462744 U CN 209462744U CN 201790000793 U CN201790000793 U CN 201790000793U CN 209462744 U CN209462744 U CN 209462744U
Authority
CN
China
Prior art keywords
conductive pattern
face
base material
resin base
base plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201790000793.4U
Other languages
English (en)
Inventor
用水邦明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Application granted granted Critical
Publication of CN209462744U publication Critical patent/CN209462744U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H01F41/043—Printed circuit coils by thick film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/004—Printed inductances with the coil helically wound around an axis without a core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1003—Non-printed inductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本实用新型涉及多层基板以及多层基板向电路基板的安装构造。多层基板(101)包含第1树脂基材(1)、第2树脂基材(2)以及接合层(10)被加热压制而成的层叠体。在第1树脂基材(1)的第1面(S1)，形成表面为镀膜的第1导体图案(CP1)，在第2面(S2)，形成表面为镀膜的第2导体图案(CP2)。在第2树脂基材(2)的第3面(S3)，形成表面为镀膜的第3导体图案(CP3)，在第4面(S4)，形成表面为镀膜的第4导体图案(CP4)。第1导体图案(CP1)位于比第2导体图案(CP2)更靠近一个最外层的位置，在将第1导体图案的厚度表示为T1、将第2导体图案的厚度表示为T2、将第3导体图案的厚度表示为T3、将第4导体图案的厚度表示为T4的情况下，T1＜T2并且T3＜T4。

Description

多层基板以及多层基板向电路基板的安装构造
技术领域
本实用新型涉及包含在两面形成有导体图案的绝缘性树脂的基材被层叠并被热压接的多层基板以及其向电路基板的安装构造。
背景技术
以往，由于在形成有导体图案的基材通过加热压制被层叠从而构成的多层基板，形成Q值较高的线圈，因此可能形成由于镀覆而使厚度增厚的导体图案。此外，为了减少基材的层叠数，可能在基材的两面形成导体图案。
例如专利文献1中，表示了一种多层基板，该多层基板具有将基于镀覆生长的导体形成于两面的绝缘基材层叠而形成的线圈部。
在先技术文献
专利文献
专利文献1：JP特开2006-332147号公报
实用新型内容
-实用新型要解决的课题-
通过利用镀覆法，使导体图案加厚或者使相邻导体图案间隔变窄的方法，镀膜越厚，导体图案的剖面积越大，因此导体图案的每单位长度的电阻值变低。但是，根据镀槽内的镀液的对流状况、电镀的情况下的电极间距离、导体图案的形状的不同等，镀膜的生长速度(析出速度)产生偏差。因此，越增厚镀膜，膜厚之差越容易变大，导体图案的厚度/宽度越容易变得不均匀。因此，若间相邻的导体图案的中心间距离缩窄(设为窄间距) 来以高密度形成导体图案，则导体图案彼此容易接触，产生短路。
为了防止上述镀膜的膜厚之差所导致的短路等不良，有时采用对镀覆生长后的导体图案进行研磨来调整导体厚度的手法。但是，在研磨工序增加的基础上，即使能够使导体图案的厚度一致，也不能调整宽度方向的距离(线间距离)的偏差，因此由于层叠状态下的热量、压力，导致绝缘基材、导体图案变形，从而在宽度方向上导体图案可能短路。
因此，本实用新型的目的在于，提供一种对成膜有镀膜的导体图案彼此的短路进行抑制的多层基板以及该多层基板向电路基板的安装构造。
-解决课题的手段-
(1)本实用新型的多层基板的特征在于，具备：
多个树脂基材；
接合层，被夹在所述多个树脂基材的层叠方向上相邻的树脂基材彼此之间；和
多个导体图案，分别形成于所述多个树脂基材的两面，表面是镀膜，
所述多个树脂基材包含：具有第1面、及与该第1面相反的面即第2 面的第1树脂基材；具有与所述第2面对置的第3面、及与该第3面相反的面即第4面的第2树脂基材，
所述多个导体图案包含：
第1导体图案，形成于所述第1面，表面是镀膜；
第2导体图案，形成于所述第2面，表面是镀膜；
第3导体图案，形成于所述第3面，表面是镀膜；和
第4导体图案，形成于所述第4面，表面是镀膜，
所述第1导体图案位于比所述第2导体图案更靠近一个最外层的位置，
在将所述第1导体图案的厚度表示为T1、将所述第2导体图案的厚度表示为T2、将所述第3导体图案的厚度表示为T3、将所述第4导体图案的厚度表示为T4的情况下，
T1＜T2并且T3＜T4。
通过上述结构，由于第1导体图案的镀膜的膜厚之差较小，因此第1 导体图案的线间距离之差也较小。虽然第1树脂基材的第1面在多层基板的制造时或者多层基板向电路基板的安装时最受到热量和压力，但如上所述，由于第1导体图案的线间距离之差较小，因此可防止第1导体图案的不希望的短路。
此外，通过上述结构，由于第3导体图案的镀膜的膜厚之差较小，因此也可抑制第2导体图案与第3导体图案的不希望的层间短路。
(2)优选所述第1导体图案的厚度T1比所述第3导体图案的厚度 T3薄。由此，在不增加导体图案的整体导体损耗的情况下，可更加有效地抑制第1导体图案的线间短路。
(3)优选所述多个导体图案包含根据所形成的面而形成的厚的导体图案和薄的导体图案，隔着所述接合层而对置的导体图案之中的所述厚的导体图案与所述薄的导体图案对置。通过该构造，厚的导体图案与厚的导体图案在层叠方向上不对置，可防止其层叠方向上的短路。
(4)优选所述多个树脂基材包含：具有第5面、及与该第5面相反的面即第6面的第3树脂基材；和具有与所述第6面对置的第7面、及与该第7面相反的面即第8面的第4树脂基材，
所述多个导体图案包含：第5导体图案，形成于所述第5面，表面是镀膜；第6导体图案，形成于所述第6面，表面是镀膜；第7导体图案，形成于所述第7面，表面是镀膜；和第8导体图案，形成于所述第8面，表面是镀膜，
所述第5导体图案位于比所述第6导体图案更靠近另一个最外层的位置，
所述第5导体图案、所述第6导体图案、所述第7导体图案以及所述第8导体图案具有从层叠方向观察重叠的部分，形成为相互沿着，
在将所述第5导体图案的厚度表示为T5、将所述第6导体图案的厚度表示为T6、将所述第7导体图案的厚度表示为T7、将所述第8导体图案的厚度表示为T8的情况下，
T5＜T6并且T7＜T8。
通过上述构造，由于从层叠体的两面进行加热压制时，第1导体图案的线间距离以及第5导体图案的线间距离相对较宽，因此也可抑制任意的线间短路。
(5)也可以形成于所述多个树脂基材的两面的导体图案在多个位置经由层间连接导体而被导通，并且并联连接。由此，由于在多个位置，不同层的导体图案并联连接，因此即使具有厚度较薄的导体图案部，导体图案的整体导体损耗也减少。
(6)优选还具备端子电极，其形成于所述多个树脂基材以及所述接合层层叠构成的层叠体之中的比所述第1树脂基材更接近于所述第2树脂基材的安装面。由此，为了将该多层基板安装于电路基板，在对接近于第 1树脂基材的表面进行加热加压从而安装时，可有效地抑制第1导体图案的不希望的短路。
(7)本实用新型的多层基板向电路基板的安装构造的特征在于，具备：
上述(6)所述的多层基板；和
安装该多层基板的电路基板，
在形成于所述电路基板的焊盘电极连接所述端子电极。
在将多层基板安装于电路基板时，接近于多层基板的第1树脂基材的表面通过加热棒等而被加热，但由于第1导体图案的线间距离本来相对较宽，因此可抑制第1导体图案的线间短路。
-实用新型效果-
根据本实用新型，可得到对成膜有镀膜的导体图案彼此的短路进行抑制的多层基板以及该多层基板向电路基板的安装构造。
附图说明
图1是第1实施方式的多层基板101的立体图。
图2(A)是多层基板101的多个树脂基材以及接合层的层叠前的剖视图，图2(B)是图1中的A-A部分处的多层基板101的剖视图。
图3是多层基板101的分解立体图。
图4是表示本实施方式的多层基板101的制造顺序的流程图。
图5(A)是第2实施方式所涉及的多层基板102的多个树脂基材以及接合层的层叠前的剖视图，图5(B)是多层基板102的剖视图。
图6是表示第3实施方式所涉及的多层基板103向电路基板的安装构造以及多层基板的安装方法的图。
图7是第4实施方式所涉及的多层基板104的剖视图。
图8是第5实施方式所涉及的多层基板的层叠前的剖视图。
图9是第6实施方式所涉及的多层基板106的层叠前的剖视图。
图10是将第7实施方式所涉及的多层基板107的制造方法按照其工序顺序表示的图。
图11是将第7实施方式所涉及的多层基板107的制造方法按照其工序顺序表示的图，是接续于图10的图。
具体实施方式
以下，参照附图来举出几个具体例，表示用于实施本实用新型的多个方式。各图中对同一位置赋予同一符号。考虑要点的说明或者理解的容易性，为了方便而分为实施方式进行表示，但能够进行不同实施方式中所示的结构的局部置换或者组合。第2实施方式以后，省略针对与第1实施方式共同的事项的记述，仅说明不同点。特别地，针对基于相同的结构的相同的作用效果，不按照每个实施方式依次提及。
《第1实施方式》
图1是第1实施方式的多层基板101的立体图。多层基板101具备层叠体100，层叠体100包含：多个树脂基材、和被在多个树脂基材的层叠方向上相邻的树脂基材彼此之间夹着的接合层。在图1所示的朝向，在多层基板101的下表面形成表面安装用的端子电极31、32。
图2(A)是多层基板101的多个树脂基材以及接合层的层叠前的剖视图，图2(B)是图1中的A-A部分处的多层基板101的剖视图。图3 是多层基板101的分解立体图。
该多层基板101具备树脂基材1、2、接合层10以及树脂基材21、22。这里，树脂基材1对应于本实用新型的“第1树脂基材”，树脂基材2对应于本实用新型的“第2树脂基材”。在第1树脂基材1的第1面S1形成第1导体图案CP1，在第2面S2形成第2导体图案CP2。此外，在第2树脂基材2的第3面S3形成第3导体图案CP3，在第4面S4形成第4导体图案CP4。
第1导体图案CP1由基底导体图案C1和形成于其表面的镀膜P1构成，第2导体图案CP2由基底导体图案C2和形成于其表面的镀膜P2构成。同样地，第3导体图案CP3由基底导体图案C3和形成于其表面的镀膜P3构成，第4导体图案CP4由基底导体图案C4和形成于其表面的镀膜P4构成。通过这些导体图案CP1、CP2、CP3、CP4，形成单一或者多个线圈导体图案。
基底导体图案C1、C2、C3、C4例如是将铜箔图案化的图案，镀膜 P1、P2、P3、P4例如是铜镀膜。这些镀膜P1、P2、P3、P4的膜厚比基底导体图案C1、C2、C3、C4的厚度厚。
第1导体图案CP1位于比第2导体图案CP2更靠近一个最外层(图2 (A)中的上表面)的位置。此外，在本例中，第2导体图案CP2与第3 导体图案CP3在俯视下，至少一部分重叠。
这里，若将第1导体图案CP1的厚度表示为T1，将第2导体图案CP2 的厚度表示为T2，将第3导体图案CP3的厚度表示为T3，将第4导体图案CP4的厚度表示为T4，则这些图案处于T1＜T2并且T3＜T4的关系。此外，在本实施方式中，也存在T1＜T3的关系。
进一步地，在本实施方式中，也存在T2＞T3的关系。即，多个导体图案包含根据所形成的面而形成的较厚的导体图案和较薄的导体图案，隔着接合层10而对置的导体图案之中，较厚的导体图案即第2导体图案CP2 与较薄的导体图案即第3导体图案CP3对置。
由于上述各导体图案的厚度存在偏差，因此上述T1、T2、T3、T4均为平均(算术平均、几何平均、调和平均)值、最频值、中央值等的统计上的代表值。
在第1树脂基材1的规定位置，形成将第1导体图案CP1与第2导体图案CP2连接的层间连接导体V1。同样地，在第2树脂基材2的规定位置，形成将第3导体图案CP3与第4导体图案CP4连接的层间连接导体 V2。在接合层10的规定位置形成层间连接导体V10a。
树脂基材21、22、接合层10、第1树脂基材1以及第2树脂基材2 均为液晶聚合物等的热塑性树脂的片。
如图2(A)所示，在形成有第1导体图案CP1、第2导体图案CP2 的第1树脂基材1与形成有第3导体图案CP3、第4导体图案CP4的第2 树脂基材2之间夹着接合层10，在第1树脂基材1的外层侧配置树脂基材 21，在第2树脂基材2的外层侧配置树脂基材22。
通过这些层被层叠，并以规定温度、规定压力被加热压制，从而构成图2(B)所示的层叠体100。在第1树脂基材1与第2树脂基材2之间填充接合层10，在第1树脂基材1的表面(上表面)填充树脂基材21，在第2树脂基材2的表面(下表面)填充树脂基材22。
另外，也可以在层叠体100的表面(上下表面)根据需要来形成抗蚀剂膜。
在图3中，第2导体图案CP2从第1树脂基材1的下表面分离而图示。同样地，第4导体图案CP4从第2树脂基材2的下表面分离而图示。
在第1树脂基材1形成层间连接导体V1a、V1b，在第2树脂基材2 形成层间连接导体V2a、V2b。在接合层10形成层间连接导体V10a、V10b，在树脂基材22形成层间连接导体V22a、V22b。
第1导体图案CP1、第2导体图案CP2、第3导体图案CP3以及第4 导体图案CP4均为矩形螺旋状的线圈导体图案。第1导体图案CP1的内终端与第2导体图案CP2的内终端经由层间连接导体V1a来连接。第2 导体图案CP2的外终端与第3导体图案CP3的外终端经由层间连接导体 V10a来连接。第3导体图案CP3的内终端与第4导体图案CP4的内终端经由层间连接导体V2a来连接。第4导体图案CP4的外终端与端子电极 32经由层间连接导体V22a来连接。第1导体图案CP1的外终端与端子电极31经由层间连接导体V1b、V10b、V2b、V22b来连接。
端子电极31、32形成于俯视下未与上述线圈导体图案重叠的位置。
图4是表示本实施方式的多层基板101的制造顺序的流程图。多层基板101如以下所述，通过按照基底图案形成工序S1、镀覆工序S2、层叠体形成工序S3的顺序被处理而被制造。
[基底图案形成工序S1]
针对两面贴付铜箔的第1树脂基材1，通过光刻来形成基底图案。此外，在图2(A)所示的层间连接导体V1、V2的形成位置形成孔。由于上述铜箔为基底图案，因此基底图案处于同一面，为同一厚度。
[镀覆工序S2]
通过电镀在上述基底图案成膜铜的镀膜。在该镀覆工序S2中，通过控制镀槽的时间，将各导体图案设定为规定镀覆厚度。例如，首先，在第1树脂基材1的第1面S1形成抗蚀剂膜，在该状态下放入镀槽第1一定时间。由此，在第1树脂基材1的第2面S2形成规定厚度的镀膜。接着，除去上述抗蚀剂膜，放入镀槽第2一定时间。由此，在第1树脂基材1的第1面S1形成相当于第2一定时间的厚度的镀膜P1，在第1树脂基材1 的第2面S2形成相当于[第1一定时间+第2一定时间]的厚度的镀膜 P2。同样地，对第2树脂基材2也形成厚度不同的镀膜P3、P4。
此外，在该镀覆工序S2中，通过在上述层间连接导体V1、V2的形成位置的孔内形成镀膜来形成层间连接导体V1、V2。
作为上述以外的镀覆处理方法，也可以通过将树脂基材放入镀槽而在两面形成规定厚度的镀膜，在较薄形成镀膜的面形成抗蚀剂膜，使未形成抗蚀剂膜的面的镀膜进一步生长。此外，也可以在一个面形成抗蚀剂膜，在另一个面形成规定厚度的镀膜，然后，除去一个面的抗蚀剂，在另一个面形成抗蚀剂膜，在一个面形成规定厚度的镀膜。
[层叠体形成工序S3]
如图2(A)所示，按照树脂基材22、第2树脂基材2、接合层10、第1树脂基材1、树脂基材21的顺序层叠，并以规定温度、规定压力进行加热压制。例如以280℃以上且320℃以下的温度进行压制。由此，构成图2(B)所示的层叠体100。
另外，如本实施方式这样，在接合层10形成层间连接导体V10a的情况下，在该层叠体形成工序S3之前形成。例如，在接合层10的规定位置形成孔，在一个面贴付保护片，在上述孔中填充导电性膏，将保护片剥离，从而在孔内形成保持有导电性膏的接合层10。该导电性膏通过上述层叠体形成工序被固化，成为层间连接导体。
根据本实施方式，起到如下作用效果。
(a)虽然第1树脂基材的第1面在多层基板的制造时或者多层基板向电路基板的安装时，最受到热量和压力，但由于第1导体图案的镀膜的膜厚之差较小，因此第1导体图案的线间距离之差也较小，可防止第1导体图案的不希望的短路。
(b)由于第3导体图案CP3相对较薄，因此第3导体图案CP3的镀膜的膜厚之差较小。因此，第2导体图案CP2与第3导体图案CP3的层间距离变大，也可抑制第2导体图案CP2与第3导体图案CP3的层间短路。
(c)由于第1导体图案的厚度T1比第3导体图案的厚度T3薄，因此能够在不增加导体图案的整体上的导体损耗的情况下，更加有效地抑制第1导体图案CP1的线间短路。
(d)由于较厚的导体图案与较薄的导体图案隔着接合层而对置，因此较厚的导体图案与较厚的导体图案在层叠方向不对置，可防止其层叠方向上的短路。
(e)由于层间连接导体将第1导体图案与比其更靠近内层的导体图案热导通，因此容易从第1导体图案向内层进行热传导，层叠体的表层与内层的温度分布变小，能够抑制靠近表层的树脂流动并且将整体层叠压焊。此外，能够迅速地安装至电路基板。特别地，若导体图案是线圈导体图案，则由于存在层间连接导体，故基于该层间连接导体的热传导效果较高。
《第2实施方式》
图5(A)是第2实施方式所涉及的多层基板102的多个树脂基材以及接合层的层叠前的剖视图，图5(B)是多层基板102的剖视图。第3 导体图案的厚度与第1实施方式所示的多层基板101不同。
这里，若将第1导体图案CP1的厚度表示为T1，将第2导体图案CP2 的厚度表示为T2，将第3导体图案CP3的厚度表示为T3，将第4导体图案CP4的厚度表示为T4，则这些处于T1＜T2并且T3＜T4的关系。此外，在本实施方式中，也处于T1＜T3的关系，也处于T2＜T3的关系。
如本实施方式所示，第2导体图案CP2也可以比第3导体图案CP3 薄。此外，也可以使第3导体图案CP3较薄，为T1＞T3的关系。
《第3实施方式》
图6是表示第3实施方式所涉及的多层基板103的向电路基板的安装构造以及多层基板的安装方法的图。
多层基板103具备6层导体图案CP1、CP2、CP3、CP4、CPa、CPb。其他的基本结构与第1、第2实施方式所示的多层基板相同。
在电路基板200形成焊盘电极41、42，在其表面印刷焊料膏SL。多层基板103在使其端子电极31、32与焊盘电极41、42对置的状态下载置于电路基板200，与端子电极31、32的形成面相反的面通过加热棒50而被加热加压，端子电极31、32被焊接于焊盘电极41、42。
在本实施方式中，若将导体图案CP1、CP2、CP3、CP4的厚度分别表示为T1、T2、T3、T4，则T1＜T2、T3＜T4。
这样，优选在接近于镀膜的膜厚相对较薄的第1导体图案CP1的最外层的外表面抵接加热棒50。由于第1导体图案CP1的镀膜的膜厚之差较小，因此第1导体图案CP1的线间距离之差较小。虽然第1导体图案CP1 在安装时最受到热量和压力，但如上所述，由于第1导体图案CP1的线间距离之差较小，因此可防止第1导体图案CP1的不希望的短路。
由于上述的理由，优选多个导体图案之中d第1导体图案CP1的镀膜厚度最薄。
另外，在图6所示的例子中，若将导体图案CPa、CPb的厚度分别表示为Ta、Tb，则Ta＜Tb。因此，由于膜厚较厚的镀膜彼此不对置，可抑制层间距离之差，因此能够抑制不希望的层间短路。
其中，也可以Ta＞Tb。即使是这种构造，由于形成有这些导体图案 CPa、CPb的位置难以传导基于加热棒50的热量，因此第4导体图案CP4 与导体图案CPa之间的接合层的流动较少。通过该作用，可抑制第4导体图案CP4与导体图案CPa的层间短路。
《第4实施方式》
图7是第4实施方式所涉及的多层基板104的剖视图。多层基板104 具备在各自的两面形成有导体图案的3个树脂基材1、2、3。
多个导体图案包含根据所形成的面而形成的较厚的导体图案和较薄的导体图案，多个导体图案之中隔着接合层10而对置的导体图案在俯视下，一部分重叠，形成较薄的导体图案与较厚的导体图案的对、或者较薄的导体图案与较薄的导体图案的对。
在图7所示的例子中，第1导体图案CP1比第2导体图案CP2薄，第3导体图案CP3比第4导体图案CP4薄。此外，导体图案CPa比导体图案CPb薄。因此，隔着接合层10而对置的第2导体图案CP2与第3导体图案CP3形成较厚的导体图案与较薄的导体图案的对。同样地，隔着接合层10而对置的第4导体图案CP4与导体图案CPa形成较厚的导体图案与较薄的导体图案的对。
通过该构造，较厚的导体图案与较厚的导体图案在层叠方向不对置，可防止其之间的短路。
《第5实施方式》
图8是第5实施方式所涉及的多层基板的层叠前的剖视图。该多层基板包含：第1树脂基材1、第2树脂基材2、第3树脂基材3、第4树脂基材4、其他的树脂基材5、多个接合层10、树脂基材21、22。
这些各层被层叠，被加热压制板51、52夹着，以规定温度、规定压力而被加热压制。
第1导体图案CP1、第2导体图案CP2、第3导体图案CP3以及第4 导体图案CP4具有从层叠方向观察重叠的部分，形成为相互沿着。此外，第5导体图案CP5、第6导体图案CP6、第7导体图案CP7以及第8导体图案CP8具有从层叠方向观察重叠的部分，形成为相互沿着。
若将导体图案CP1、CP2、CP3、CP4、CP5、CP6、CP7、CP8的厚度表示为T1、T2、T3、T4、T5、T6、T7、T8，则处于T1＜T2、T3＜T4、 T5＜T6、T7＜T8的关系。
在从两面对层叠体进行加热压制的情况下，接近于加热压制板51、52 的一侧(接近于靠近最外层的面的一侧)相比于中间层，受到热量以及压力。根据本实施方式，接近于靠近一个最外层的面的第1导体图案CP1相比于较其更靠近内层的第2导体图案CP2薄，接近于靠近另一个最外层的面的第5导体图案CP5相比于较其更靠近内层的第6导体图案CP6薄。另外，可以存在较厚的导体图案与较厚的导体图案隔着接合层而在层叠方向对置的组，但优选该组存在于层叠体的中间层(更接近于中央的层)。由于该位置难以传导基于加热压制板51、52的热量，因此导体图案彼此之间的接合层的流动较少，层间短路的可能性较少。
通过上述构造，由于第1导体图案CP1的线间距离以及第5导体图案 CP5的线间距离相对较宽，因此也可抑制任意的线间短路。
《第6实施方式》
图9是第6实施方式所涉及的多层基板106的层叠前的剖视图。该多层基板106包含第1树脂基材1、第2树脂基材2、接合层10、树脂基材 21、22。
导体图案CP1、CP2、CP3、CP4的形成位置与第1实施方式所示的多层基板101不同。其他的构造与第1实施方式所示的多层基板101相同。
该多层基板106的第1导体图案CP1、第2导体图案CP2、第3导体图案CP3以及第4导体图案CP4在层叠方向的剖面中分别以一定间距被配置，但第2导体图案CP2相对于第3导体图案CP3在间距方向偏移。即，第2导体图案CP2的最厚的位置(顶点位置)与第3导体图案CP3的最厚的位置(顶点位置)在俯视下不重叠。换言之，矩形螺旋状的第2 导体图案CP2和矩形螺旋状的第3导体图案CP3是在俯视下沿着卷绕方向几乎不重叠的配置。例如，重叠比例为10％以下。
通过该构造，第2导体图案CP2与第3导体图案CP3的最厚的位置在从层叠方向倾斜的方向(倾斜方向)分离对置，因此即使第2面S2与第3面S3的间隔更窄，也可防止第2导体图案CP2与第3导体图案CP3 的短路。
《第7实施方式》
图10、图11是按照其工序顺序表示第7实施方式所涉及的多层基板 107的制造方法的图。制造方法如下。
(1)首先，作为基底层，在例如设置有铜箔的基板SUB的表面涂敷感光性光致抗蚀剂膜RF1。基板SUB通过超声波将周边部焊接或者通过粘接剂贴合，从而同时形成两面的图案。
接下来，穿通光掩模照射紫外线来将感光性光致抗蚀剂曝光。此外，也能够是通过激光器描绘装置直接向抗蚀剂照射紫外线从而描绘微小的图案的方式。接着，将基板SUB表面的抗蚀剂膜RF1显影并图案化。
(2)接下来，通过电镀铜法来使抗蚀剂膜RF1的开口部析出镀膜PL11。
(3)将基板SUB分离为2片，在分离后的一个基板SUB层叠树脂层RL10以使得埋入镀膜PL11。此外，虽未图示，但在另一个基板SUB 层叠树脂层RL10以使得埋入镀膜PL21。镀膜PL21比镀膜PL11薄。
(4)使一个基板SUB的树脂层RL10与另一个基板SUB的树脂层 RL10对置，并加热压制。
(5)在由保护薄膜(未图示)覆盖基板SUB的表面后，形成孔H。
(6)将两面的基板SUB除去，在以一个面形成抗蚀剂膜RF。
(7)在该状态下进行电镀铜，从而使露出的镀膜PL21析出镀膜PL22。
(8)除去抗蚀剂膜RF，再次进行电镀铜，从而使镀膜PL11析出镀膜PL12。此外，使镀膜PL22的膜厚加厚。
(9)使孔H的内壁吸附金属催化剂，再次实施电镀铜从而在孔H的内壁形成镀膜。
(10)然后，印刷树脂层RL21、RL22。此外，与此同时向孔H内埋设树脂。
通过以上的工序，构成多层基板107。图10、图11中，抗蚀剂膜RF1 相当于本实用新型中的“第1树脂基材”，抗蚀剂膜RF2相当于本实用新型中的“第2树脂基材”。此外，树脂层RL10相当于本实用新型中的“接合层”。此外，镀膜PL12、PL11、PL21、PL22分别相当于本实用新型中的“第1导体图案”、“第2导体图案”、“第3导体图案”、“第4导体图案”。
根据本实施方式，成为导体图案的一部分被埋设于树脂基材的构造。由此，导体图案的埋设于树脂基材的厚度部分(即树脂基材的厚度部分) 也作为镀膜的膜厚而发挥作用。因此，若在层叠方向上相邻的导体图案的间隔相同，则能够增大导体图案的剖面积，可得到具备导体损耗较小的线圈导体图案的多层基板。此外，若导体图案的剖面积相同，则能够增大在层叠方向上相邻的导体图案的间隔。
《其他实施方式》
形成于树脂基材的两面的导体图案也可以在多个位置经由层间连接导体来连接。通过该构造，成为导体图案彼此在层叠方向并联连接的构造，因此可得到具备导体损耗较小的导体图案的多层基板。
此外，本实用新型并不限定于上述的实施方式。例如，在上述的说明中，说明了各镀膜通过电镀来成膜，但这些镀膜也可能通过无电镀处理来成膜。
此外，各导体图案也可以不保持形成镀膜的状态不变，而在之后仅研磨规定厚度量，使厚度一致。
在上述的说明中，说明了树脂基材1、2、接合层10、树脂基材21、 22各自的材质为液晶聚合物，但这些也可以是聚酰亚胺树脂、环氧树脂。
本实用新型的多层基板并不限定于线圈设备，也能够应用于天线、致动器、传感器等各种电子部件。此外，本实用新型的多层基板包含芯片化的芯片电感器等的芯片部件。这样，本实用新型在不脱离其主旨的范围内能够适当地变更。
最后，上述的实施方式的说明在全部方面为示例，并不是限制性的。对于本领域技术人员来说能够适当地进行变形以及变更。例如，能够进行不同的实施方式所示的结构的局部置换或者组合。本实用新型的范围并不由上述的实施方式表示，而由权利要求书表示。进一步地，意图在本实用新型的范围中，包含与权利要求书均等的意思以及范围内的全部变更。
-符号说明-
C1、C2、C3、C4...基底导体图案
CP1...第1导体图案
CP2...第2导体图案
CP3...第3导体图案
CP4...第4导体图案
CP5...第5导体图案
CP6...第6导体图案
CP7...第7导体图案
CP8...第8导体图案
CPa、CPb...导体图案
H...孔
P1、P2、P3、P4...镀膜
PL11、PL12、PL21、PL22...镀膜
RF、RF1、RF2...抗蚀剂膜
RL10...树脂层
RL21、RL22...树脂层
S1...第1面
S2...第2面
S3...第3面
S4...第4面
SL...焊料膏
SUB...基板
V1、V2...层间连接导体
V1a、V1b、V2a、V2b...层间连接导体
V10a、V10b...层间连接导体
V22a、V22b...层间连接导体
1...第1树脂基材
2...第2树脂基材
3...第3树脂基材
4...第4树脂基材
10...接合层
21、22...树脂基材
31、32...端子电极
41、42...焊盘电极
50...加热棒
51、52...加热压制板
100...层叠体
101、102、103、104、106、107...多层基板
200...电路基板。

Claims (7)

1.一种多层基板，其特征在于，具备：
多个树脂基材；
接合层，被夹在所述多个树脂基材的层叠方向上相邻的树脂基材彼此之间；和
多个导体图案，分别形成于所述多个树脂基材的两面，表面是镀膜，
所述多个树脂基材包含第1树脂基材和第2树脂基材，所述第1树脂基材具有第1面、及与该第1面相反的面即第2面，所述第2树脂基材具有与所述第2面对置的第3面、及与该第3面相反的面即第4面，
所述多个导体图案包含：
第1导体图案，形成于所述第1面，表面是镀膜；
第2导体图案，形成于所述第2面，表面是镀膜；
第3导体图案，形成于所述第3面，表面是镀膜；和
第4导体图案，形成于所述第4面，表面是镀膜，
所述第1导体图案位于比所述第2导体图案更靠近一个最外层的位置，
在将所述第1导体图案的厚度表示为T1、将所述第2导体图案的厚度表示为T2、将所述第3导体图案的厚度表示为T3、将所述第4导体图案的厚度表示为T4的情况下，
T1＜T2并且T3＜T4。
2.根据权利要求1所述的多层基板，其特征在于，
所述第1导体图案的厚度T1比所述第3导体图案的厚度T3薄。
3.根据权利要求1或2所述的多层基板，其特征在于，
所述多个导体图案包含根据所形成的面而形成的厚的导体图案和薄的导体图案，
隔着所述接合层而对置的导体图案之中的所述厚的导体图案与所述薄的导体图案对置。
4.根据权利要求1或2所述的多层基板，其特征在于，
所述多个树脂基材包含：
第3树脂基材，具有第5面、及与该第5面相反的面即第6面；和
第4树脂基材，具有与所述第6面对置的第7面、及与该第7面相反的面即第8面，
所述多个导体图案包含：
第5导体图案，形成于所述第5面，表面是镀膜；
第6导体图案，形成于所述第6面，表面是镀膜；
第7导体图案，形成于所述第7面，表面是镀膜；和
第8导体图案，形成于所述第8面，表面是镀膜，
所述第5导体图案位于比所述第6导体图案更靠近另一个最外层的位置，
所述第5导体图案、所述第6导体图案、所述第7导体图案以及所述第8导体图案具有从层叠方向观察重叠的部分，形成为相互沿着，
在将所述第5导体图案的厚度表示为T5、将所述第6导体图案的厚度表示为T6、将所述第7导体图案的厚度表示为T7、将所述第8导体图案的厚度表示为T8的情况下，
T5＜T6并且T7＜T8。
5.根据权利要求1或2所述的多层基板，其特征在于，
形成于所述多个树脂基材的两面的导体图案在多个位置经由层间连接导体而被导通，并且并联连接。
6.根据权利要求1或2所述的多层基板，其特征在于，
所述多层基板还具备端子电极，该端子电极形成于所述多个树脂基材以及所述接合层层叠构成的层叠体之中的比所述第1树脂基材更接近于所述第2树脂基材的安装面。
7.一种多层基板向电路基板的安装构造，其特征在于，具备：
权利要求6所述的多层基板；和
安装该多层基板的电路基板，
在形成于所述电路基板的焊盘电极连接有所述端子电极。
CN201790000793.4U 2016-11-28 2017-11-21 多层基板以及多层基板向电路基板的安装构造 Active CN209462744U (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016229707 2016-11-28
JP2016-229707 2016-11-28
PCT/JP2017/041738 WO2018097113A1 (ja) 2016-11-28 2017-11-21 多層基板、多層基板の回路基板への実装構造、多層基板の実装方法および多層基板の製造方法

Publications (1)

Publication Number Publication Date
CN209462744U true CN209462744U (zh) 2019-10-01

Family

ID=62195028

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201790000793.4U Active CN209462744U (zh) 2016-11-28 2017-11-21 多层基板以及多层基板向电路基板的安装构造

Country Status (4)

Country Link
US (1) US11114238B2 (zh)
JP (1) JP6380715B1 (zh)
CN (1) CN209462744U (zh)
WO (1) WO2018097113A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102387562B1 (ko) * 2020-06-01 2022-04-15 동의대학교 산학협력단 디지털 콘덴서가 장착된 다중 웨이퍼의 결합구조 및 제조방법
US11877398B2 (en) * 2021-02-11 2024-01-16 Io Tech Group Ltd. PCB production by laser systems

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02161709A (ja) * 1988-12-15 1990-06-21 Mitsui Mining & Smelting Co Ltd 多層プリントシートコイルの製造方法
JPH06217482A (ja) * 1993-12-01 1994-08-05 Sony Corp 回路パターン形成方法
CN1220222C (zh) * 2000-03-08 2005-09-21 松下电器产业株式会社 噪音滤波器和使用噪音滤波器的电子机器
JP2002171068A (ja) * 2000-12-04 2002-06-14 O K Print:Kk 配線基板の製造方法
JP2006041418A (ja) * 2004-07-30 2006-02-09 Toko Inc 面実装コイル部品
JP4389756B2 (ja) * 2004-10-28 2009-12-24 パナソニック株式会社 多層フレキシブルプリント配線板の製造方法
JP2006332147A (ja) 2005-05-24 2006-12-07 Matsushita Electric Ind Co Ltd コイル導電体およびその製造方法並びにそれを用いたコイル部品の製造方法
JP4895039B2 (ja) * 2007-06-08 2012-03-14 日本電気株式会社 インダクタ、配線基板、および半導体装置
JP2009010268A (ja) * 2007-06-29 2009-01-15 Asahi Kasei Electronics Co Ltd 平面コイルおよびその製造方法
WO2013186966A1 (ja) * 2012-06-14 2013-12-19 パナソニック株式会社 複合多層配線基板とその製造方法
US11521785B2 (en) * 2016-11-18 2022-12-06 Hutchinson Technology Incorporated High density coil design and process

Also Published As

Publication number Publication date
US20190035550A1 (en) 2019-01-31
US11114238B2 (en) 2021-09-07
JPWO2018097113A1 (ja) 2018-11-22
JP6380715B1 (ja) 2018-08-29
WO2018097113A1 (ja) 2018-05-31

Similar Documents

Publication Publication Date Title
TWI427649B (zh) 多層電感器
US7964800B2 (en) Printed wiring board, method for forming the printed wiring board, and board interconnection structure
US20160049237A1 (en) Electronic component
CN108806950A (zh) 线圈部件
JP3848286B2 (ja) チップ抵抗器
CN103904050A (zh) 封装基板、封装基板制作方法及封装结构
US9934905B2 (en) Method of manufacturing multilayer board, multilayer board, and electromagnet
CN107818869A (zh) 电子部件
AU5208000A (en) Chip holder for a chip module and method for producing said chip module
CN209449029U (zh) 多层基板以及多层基板向电路基板的安装构造
CN209462744U (zh) 多层基板以及多层基板向电路基板的安装构造
US20190074127A1 (en) Mounting substrate
JP6959226B2 (ja) フレキシブルプリント配線板、接続体の製造方法及び接続体
JP7150579B2 (ja) インダクタンス素子及び電子機器
CN102254885B (zh) 无源器件、无源器件埋入式电路板及其制造方法
US11469027B2 (en) Built-in-coil substrate and method for manufacturing the same
CN201717255U (zh) 无源器件、无源器件埋入式电路板
US20020086561A1 (en) Wiring board
CN201717256U (zh) 无源器件、无源器件埋入式电路板
TWI747453B (zh) 線圈裝置
JP2018107284A (ja) 電気的接続構造及び電気的接続方法
KR200402710Y1 (ko) 유연성을 갖는 면상 발열체
JP4964526B2 (ja) 混成集積回路基板の製造方法
JP3709035B2 (ja) ２層配線基板、及びその製造方法
JPH08213743A (ja) 電子部品搭載用基板

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant