TWI427649B - 多層電感器 - Google Patents

多層電感器 Download PDF

Info

Publication number
TWI427649B
TWI427649B TW098141763A TW98141763A TWI427649B TW I427649 B TWI427649 B TW I427649B TW 098141763 A TW098141763 A TW 098141763A TW 98141763 A TW98141763 A TW 98141763A TW I427649 B TWI427649 B TW I427649B
Authority
TW
Taiwan
Prior art keywords
inductor
magnetic layer
signal
power
profile
Prior art date
Application number
TW098141763A
Other languages
English (en)
Other versions
TW201023209A (en
Inventor
Jun Lu
Francois Hebert
Original Assignee
Alpha & Omega Semiconductor
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alpha & Omega Semiconductor filed Critical Alpha & Omega Semiconductor
Publication of TW201023209A publication Critical patent/TW201023209A/zh
Application granted granted Critical
Publication of TWI427649B publication Critical patent/TWI427649B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H01F41/046—Printed circuit coils structurally combined with ferromagnetic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/4902—Electromagnet, transformer or inductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/4902—Electromagnet, transformer or inductor
    • Y10T29/49069—Data storage inductor or core
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/4902—Electromagnet, transformer or inductor
    • Y10T29/49073—Electromagnet, transformer or inductor by assembling coil and core

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coils Or Transformers For Communication (AREA)

Description

多層電感器
本發明涉及一種多層電感器，尤其涉及一種適用於在它的頂面上配置一個倒裝晶片，並在其頂面、底面以及側面形成導電圖形的多層電感器。
在本技術領域，多層電感器被人們所熟知。比如美國專利號為4,543,553的專利提出了一種具有層狀結構的晶片類型的電感器。這種結構包含多個磁層，線性導電圖形在各自的磁層之間延伸，並以一種類似線圈的方式相互連接，以便產生電感部分。在磁層較高的表面上形成的導線分佈圖和在磁層較低的表面上形成的導線分佈圖，在磁層的交界面上相互接觸，並通過磁層中形成的穿孔互相連接在一起，這就使得導電圖形以一種類似線圈的方式連續相接。
美國專利號為5,032,815的專利提出了一種疊片類型的電感器，包含多個鐵氧體薄板一個疊一個相互堆積而成，最上面和最下面的薄板作為端板，在它上面引出導線分佈圖，在端板表面上的導線分佈圖，相向而立，連接到導線分佈圖的引線上，端板連接到中間的薄板上；多個中間的鐵氧體薄板，在每個薄板的表面上都有一個導線分佈圖對應一個電感器線圈的1/4轉，在另一個表面上的導線分佈圖對應一個電感器線圈的1/2 轉；每個鐵氧體薄板還有一個開口，1/4轉和1/2轉的電感器線圈穿過這個開口，電連接到每個鐵氧體薄板上的電感器線圈的3/4轉上。在中間連續的薄板上的導線分佈圖相互連接在一起，形成電感器線圈，它的轉數是3/4的整數倍，在最上面的一塊中間鐵氧體薄板的上表面上的導線分佈圖，與最下面的一塊下表面上的導線分佈圖，電連接到相向而立的端板表面上的導線分佈圖上，以便形成剛才提到的完整電感器線圈上的導線分佈圖。
美國專利號為6,630,881的專利提出了一種製作多層晶片電感器的方法，步驟如下：在未成型的陶瓷層壓材料中形成線圈狀內部導線，每個線圈狀的內部導線都沿著未成型的陶瓷層壓材料的層壓方向，螺旋纏繞在軸線周圍；在未成型的陶瓷層壓材料上的至少一個層壓方向表面上塗覆外部電極糊，外部電極糊的表面連接在線圈狀內部導線的一個末端上；沿層壓方向將未成型的陶瓷層壓材料，切割成片狀未成型的陶瓷層壓材料，每個內部都有線圈狀內部導線；烘烤每個片狀未成型的陶瓷層壓材料，並烘焙外部電極糊，最終形成一個外部電極。
美國專利號為7,046,114的專利提出了另一種層壓的電感器，這種層壓電感器包含帶有一轉螺旋線圈導線分佈圖的陶瓷薄板，帶有兩轉螺旋線圈導線分佈圖的陶瓷薄板，以及層壓在一起的引出導線分佈圖的陶瓷薄板。這卷導線分佈圖按照正常順序，通過到通孔依次電連接起來。導通孔設置在陶瓷薄板中的固定位置上。
美國專利號為6,930,584的專利提出了一種微型功率變換器，這種功率變換器包含一個半導體襯底、在襯底上形成的半導體積體電路、一個薄膜磁感應元件以及一個電容器。薄膜磁感應元件包含一個磁絕 緣襯底、一個電磁線圈導線(其中第一導線形成在磁絕緣襯底的第一主平面上，第二導線形成在磁絕緣襯底的第二主平面上)、以及一個在通孔中形成的穿過整個磁絕緣襯底的連接導線。所提出的功率變換器的缺陷在於，在通孔中植入過深時，不僅比較困難而且成本較高。
美國公佈專利申請號為2006/0227518的專利提出了一種薄膜磁感應元件，這種元件包含一個鐵氧體襯底、一個穿過鐵氧體襯底的線圈(包含連接導線和線圈導線)、在襯底周邊部分的端子。感應磁通量會對端子產生不利的影響，比如VDD端子、CGND端子、IN端子、PVDD端子、PGND端子、FB端子、CE端子以及AL端子都沿襯底的X軸方向放置，襯底中的磁通量密度很高。這種具有薄膜磁感應元件的微型功率變換器比較不容易受電路故障的影響。
儘管上述的美國專利號為6,930,584的專利提出了可以在電感器上方表面安裝一個倒裝晶片，但在上面沉積導電層，比如Cu/Ni層等，要求電感器的底部和側壁要用特殊的厚金屬沉積技術，這種技術不僅難以實現並且成本高，最終產物的競爭力也比較低。此外，所述的電感器為單層電感器，而非多層電感器。
綜上所述，必須找到一種適合在頂面安裝倒裝晶片、並且節省成本的多層電感器，並在其頂面、底面和側面上形成導線分佈圖。下文中本發明的說明書和附圖將詳細闡釋本發明的其他特點和優勢。
本發明所述的多層電感器克服了原有技術的不足，通過一種具有層壓在一起的多個磁層的多層電感器，達到了本發明的發明目的。在 第一個給出的實施例中，一個底部磁層包含一個形成在其底面上的外部導線分佈圖，用於連接印刷電路板等襯底。處於底面的外部導線分佈圖具有信號/功率接頭和第一、第二電感器電極。一個頂部磁層包含一個外部導線分佈圖，此分佈圖具有信號/功率接頭和一個第一、第二電感器電極接頭。形成在底部磁層的頂面上的電感器導線分佈圖，和形成在中間磁層的頂面上的電感器導線分佈圖，設置在頂部磁層和底部磁層之間，借助通孔相互電耦合，以便形成螺旋感應組件。此螺旋感應元件依靠形成在底部磁層中的一個通孔，耦合到第一電感電極上，依靠形成在多層電感器側面上的功率傳導路徑，耦合到第二電感電極上。形成在多層電感器側面上的信號/功率導電路徑為信號/功率提供頂部磁層信號/功率接頭和分別的底部磁層信號/功率接頭之間的線路路徑。頂部外部導線分佈圖在一個倒裝晶片裝置中配置了一個半導體晶片。
根據多層電感器的第二個實施例，底部磁層包含一個形成在其底面上的外部導線分佈圖。底部外部導線分佈圖包含信號/功率接頭和第一、第二電感電極接頭。形成在中間磁層頂面上的電感器導線分佈圖，設置在頂部磁層和底部磁層之間，借助通孔相互電耦合，以便形成螺旋感應組件。此螺旋感應元件依靠形成在底部磁層中的一個通孔和形成在堆焊到底部磁層上的中間磁層的電感器導線分佈圖的第一末端上的一個通孔，耦合到第一電感電極上。此螺旋感應元件依靠形成在多層電感器側面上的功率傳導路徑，耦合到第二電感電極上。形成在多層電感器側面上的信號/功率導電路徑為信號/功率提供頂部磁層信號/功率接頭和分別的底部磁層信號/功率接頭之間的線路路徑。頂部外部導線分佈圖在一個倒裝晶片裝置中 配置了一個半導體晶片。
根據所述發明的一個方面，多層電感器包含一個底部磁層，底部磁層包含一個形成在其底面上的外部導線分佈圖，外部導線分佈圖包含設置在其邊緣和第一、第二電感電極上的多個信號/功率接頭；頂部磁層包含一個形成在其頂面上的外部導線分佈圖，外部導線分佈圖包含多個設置在其邊緣和電感電極接頭上的信號/功率接頭；多個中間磁層堆積在底部磁層和頂部磁層之間，每個中間磁層包含設置在其邊緣和電感器導線分佈圖上的多個信號/功率接頭，每一個中間磁層的信號/功率接頭都分別電耦合到頂部磁層的信號/功率接頭和底部磁層的信號/功率接頭，以便在頂部磁層外部導線分佈圖和底部磁層外部導線分佈圖之間形成外部信號/功率路徑；每個中間磁層電感器導線分佈圖相互耦合，以形成螺旋感應元件；螺旋感應元件的第一末端耦合到頂部磁層電感器電極接頭上，其第二末端耦合到第一電感器電極上；頂部磁層電感器電極接頭通過一個外部電感器功率路徑，耦合到第二電感器電極上，構成了外部信號/功率路徑中的至少一個路徑。
根據所述發明的另一方面，製作一個多層電感器的方法包含在多個磁性基板中形成外部和內部穿孔的步驟：在多個磁性基板上印刷並硬化導線分佈圖；將多個磁性基板堆積和擠壓在一起，形成一個內部電感器元件和外部信號/功率路徑；烘烤並燒制多個堆積和擠壓在一起的磁性基板；分離多個磁性基板，以形成多個多層電感器；在多個多層電感器上電鍍外部導線分佈圖。
根據所述發明的另一方面，一個多層電感器包含一個疊一個 堆積著的多個磁層；由形成在相鄰的多個磁層上的電耦合電感器導線分佈圖構成的螺旋感應元件；以及形成在每個磁層邊緣上的多個導電信號/功率接頭，多個導電信號/功率接頭形成外部信號/功率路徑，用於當多個磁層堆積在一起時，路徑信號和功率從頂部磁層到底部磁層。
根據所述發明的另一方面，製備多層電感器的方法包含以下步驟：製備多個磁層；在多個磁層上形成內部穿孔，並在每個磁層上形成外部穿孔；在每個磁層上形成導線分佈圖，此導線分佈圖包含在其邊緣上的信號/功率接頭和導電外部穿孔，多個磁層上形成的導線分佈圖還包含一個電感器導線分佈圖和一個導電內部穿孔；堆積多個磁層，以便使電感器導線分佈圖形成一個螺旋感應元件，信號/功率接頭形成外部信號/功率路徑。
上文已經基本概述了本發明的一些比較重要的特點，便於使讀者更加容易理解下文內容，並且本文對本領域技術上的貢獻將更加清晰。當然，接下來還將介紹本發明的其他特點，主要是本文附加的權利要求書。
因此，在詳細闡述本發明的至少一個實施例之前，需注意的是本發明並不應局限於下文及附圖所示的功能元件說明和這些元件的裝置。本發明可以適用於很多不同的實施例，還可以通過不同方法實現。另外，本文中的用詞、術語以及摘要僅用於解釋說明，而不能視為本發明的範圍。
綜上所述，對於本領域的專業人員而言，上述理論是基於其他方法的設計基礎，以及實現本發明的多種應用系統。因此，將權利要求 書視為與本發明範圍屬同等關係，沒有偏離發明主旨和範疇。
100、800、900‧‧‧多層電感器
110、810、910‧‧‧底部磁層
115‧‧‧印刷底部外部導線分佈圖
117、817‧‧‧底面
120、160、180、820、860、880‧‧‧信號/功率接頭
123、823‧‧‧第一電感器電極
125、825‧‧‧第二電感器電極
127a、127b、185a、185b、827a、827b‧‧‧夾角部分
130、165、865‧‧‧電感器導線分佈圖
133、153、177、833、853、963、971‧‧‧頂面
135、137、169‧‧‧末端
140、190、410、840、890、965‧‧‧通孔
150、850、950‧‧‧中間磁層
151、851、961、970‧‧‧導線分佈圖
161a、161b、861a、861b、885a、885b‧‧‧電感器電極接觸角部分
167‧‧‧第一端
191‧‧‧路徑
170、980‧‧‧頂部磁層
175、875‧‧‧頂部外部導線分佈圖
183、883、187‧‧‧接頭
300‧‧‧信號/功率路徑
350‧‧‧電感器電流路徑
400‧‧‧基板
600‧‧‧鋸線
815‧‧‧底部外部導線分佈圖
867‧‧‧第一末端
869‧‧‧尾端
923‧‧‧第一電極
960-1、960-2‧‧‧通量密度減少磁層
1020‧‧‧印刷電路板
1021‧‧‧焊錫膏
350‧‧‧電感器功率路徑
1000‧‧‧倒裝晶片
1010‧‧‧焊錫球
第1圖為參照本發明的第一個實施例的在一個分解結構中的多層電感器；第2A圖為第1圖所示的分解結構中的多層電感器的俯視圖；第2B圖為第1圖所示的分解結構中的多層電感器的仰視圖；第3A圖為第1圖所示的多層電感器在一個堆積式結構中的俯視圖；第3B圖為第1圖所示的多層電感器在一個堆積式結構中的仰視圖；第4圖為部分基板層壓材料的俯視圖；第5圖為第4圖所示的部分基板層壓材料，顯示鋸線的俯視圖；第6圖為第5圖所示的部分基板層壓材料的俯視圖；第7圖表示一個多層電感器製備過程的流程圖；第8圖為參照本發明的第二個實施例的在一個分解結構中的多層電感器；第9圖為參照本發明的第三個實施例的在一個分解結構中的多層電感器；第10圖表示在多層電感器上帶有頂部外部導線分佈圖的倒裝晶片；第11圖為一個簡化的多層電感器製備過程的流程圖。
閱讀本發明的以下典型實施例的詳細說明並結合附圖，本領域的技術人員將輕鬆掌握本發明的各種方面與特點。
結合附圖，本發明將詳細說明並舉例，以便使本領域的技術人員能夠掌握本發明。顯然，附圖和示例並不意味著限定本發明的範圍。本發明的原理通過已知知識都可以部分或全部實現，本文將僅介紹這些已知知識中有助於理解本發明的一部分，其他部分就不再贅述，以免產生混淆。另外，文中涉及的本發明有關的已知和未知的當量部分，僅用作舉例說明。
參照本發明，如第1圖所示的多層電感器的第一個實施例通常稱為100。多層電感器100包含多個層壓在一起的磁層，這些磁層包含一個底部磁層110(對應層1)、一個頂部磁層170(對應層n)以及中間磁層150(對應從層2到層n-1)。底部磁層110包含一個形成在底面117上的底部外部導線分佈圖115(用虛線框出並用方格圖案填充的部分)。底部外部導線分佈圖115在邊緣上具有多個信號/功率接頭120。三個這種信號/功率接頭120相互分隔開，分別設置在底部磁層110的每個第一和第二個鄰邊上。兩個信號/功率接頭120相互分隔開，分別設置在底部磁層110的每個第三和第四個鄰邊上。底部外部導線分佈圖115還包含一個設置在底部磁層110邊緣內部的一個第一電感器電極123和一個第二電感器電極125，在由底部磁層110的第三和第四條邊形成的夾角處，第二電感器電極125還具有在此設置的鄰近夾角部分127a和127b。信號/功率接頭120以及第二電感器電極125的夾角部分127a和127b，具有一個半圓形邊的形狀(下文將詳細介紹)，側壁還覆蓋著金屬等導電材料，以便在一個堆積式多層電感器100中提供電接觸。
底部磁層110還包含一個形成在其頂面133上的電感器導線 分佈圖130。電感器導線分佈圖130具有一個第一末端135和末端137，通常對應一個螺旋感應元件的7/8轉。一個形成在底部磁層110中的通孔140，設置在電感器導線分佈圖130的第一末端135處。金屬等導電材料至少覆蓋在通孔140的側壁上，以便為電感器導線分佈圖130的第一末端135和第一電感器電極123之間提供電接觸，第一電感器電極123的一部分設置在第一末端135下方。這種接觸可以在印刷底部外部導線分佈圖115和電感器導線分佈圖130時形成。
頂部磁層170包含一個形成在其頂面177上的頂部外部導線分佈圖175。頂部外部分佈圖175包含多個形成在其邊緣上的信號/功率接頭180。三個信號/功率接頭180相互分隔開，分別設置在頂部磁層170的每個第一和第二個鄰邊上。兩個信號/功率接頭180相互分隔開，分別設置在頂部磁層170的每個第三和第四個鄰邊上。在由頂部磁層170的第三和第四條邊形成的夾角處，一個電感器電極接頭185包含在此設置的鄰近夾角部分185a和185b。一部分信號/功率接頭180還包含電耦合到信號/功率接頭180上的內部設置接頭183。一個內部設置接頭187電耦合到電感器電極接頭185上。信號/功率接頭180和電感器電極接觸角部分185a和185b，具有一個半圓形邊的形狀，與信號/功率接頭120以及第二電感器電極125的電感器電極接觸角部分127a和127b一致(下文將詳細介紹)，側壁還覆蓋著金屬等導電材料，以便在一個堆積式多層電感器100中提供電接觸。
每個中間磁層150在其頂面153上，都包含一個導線分佈圖151。每個導線分佈圖151包含多個信號/功率接頭160以及兩個形成在夾角處的鄰近電感器電極接觸角部分161a和161b。三個信號/功率接頭160互 相分隔開，分別設置在中間磁層150的每個第一和第二鄰邊上。兩個信號/功率接頭160相互分隔開，分別設置在中間磁層150的每個第三和第四個鄰邊上。電感器電極接觸角部分161a和161b形成在由中間磁層150的第三和第四邊形成的夾角處。信號/功率接頭160和電感器電極接觸角部分161a和161b，具有一個半圓形邊的形狀，與信號/功率接頭120和180以及第二電感器電極125的電感器電極接觸角部分127a和127b一致，電感器電極接觸角部分185a和185b將在下文中詳細介紹。信號/功率接頭160和電感器電極接觸角部分161a和161b的側壁還覆蓋著金屬等導電材料，以便在一個堆積式多層電感器100中提供電接觸。
每個導線分佈圖151還包含一個具有一個第一端167和末端169的電感器導線分佈圖165。每個導線分佈圖165通常對應螺旋感應元件的7/8轉，每個導線分佈圖165都設置在每個中間磁層150上，以便形成堆積式結構，其第一端167與下面磁層的末端169(對於底部磁層110而言，此末端為137)在垂直方向上對齊。形成在每個第一端167中的通孔190為第一端167和堆積式結構中下面磁層上的末端169(對於底部磁層110而言，此末端為137)之間提供電接觸。通孔190的側壁還覆蓋著金屬等導電材料，以便提供電接觸。
頂部磁層170(層n-1)下面的中間磁層150包含一個路徑191，將電感器導線分佈圖165的末端169電連接到電感器電極接觸角部分161a和161b上。電感器電極接觸角部分161a和161b輪流電接觸到形成在頂部磁層170上的電感器電極接頭部分185a和185b，以及在底部磁層110的底面117上的第二電感器電極125(下文將詳細介紹)。
參照本發明的第一實施例，為了將頂部磁層170(層n-1)下面的中間磁層150上的電感器導線分佈圖165的末端169設置在第1圖所示的位置，數字n必須取5+m8(其中m=0,1,2,…)。當n=5時，螺旋感應組件的轉數為3.5。當n=13時，螺旋感應組件的轉數為10.5，依此類推。構成多層電感器100的磁層的數量(螺旋感應組件的轉數)是由多種因素決定的，比如所需的電感、每個磁層的厚度、所需的總厚度以及多層電感器的通量密度等。本領域的技術人員應該清楚，通過適當修改其他磁層上的導線分佈圖，頂部磁層170(層n-1)下面的中間磁層150上的電感器導線分佈圖165的末端169，可以設置在不同的位置上，這樣就能製備具有所需性能的多層電感器。另外，電感器導線分佈圖130和165的長度和形狀、第一電感器電極123和第二電感器電極125的形狀和位置，以及磁層的轉數和數量，都可以根據需要進行修正。選擇具有螺旋感應元件7/8轉的電感器導線分佈圖130和165，可以使給定數量的磁層具有更多轉，但為了實現各種所需的電感和飽和的組合，選用其他轉的導線分佈圖仍屬本發明的範圍。
如第2A圖和第2B圖所示，底部磁層110、中間磁層150和頂部磁層170在垂直方向上相互堆積在一起。第2A圖表示分別在底部磁層110、中間磁層150和頂部磁層170頂部的透視圖，第2B圖表示分別在其底部的透視圖。圖中給出了三個中間磁層150。如圖所示，中間磁層150設置在底部磁層110上面，以使形成在導線分佈圖165的第一端167上的通孔190，覆蓋在底部磁層110的電感器導線分佈圖130的末端137上。類似地，每個連續的中間磁層150都設置在底部磁層上面，以使形成在導線 分佈圖165的第一端167上的通孔190，覆蓋在下面的中間磁層150的電感器導線分佈圖165的末端169上。
由於中間磁層150設置在頂部磁層170下方，因此形成在頂部磁層170上的電感器電極接觸角部分185a和185b直接設置在電感器接觸角部分161a和161b上。設置全部中間磁層150，以便使電感器接觸角部分161a和161b直接設置在下面磁層的電感器接觸角部分161a和161b上面。中間磁層150設置在底部磁層110上面，使得電感器電極接觸角部分161a和161b直接設置在第二電感器電極125的電感器電極接觸角部分127a和127b上面。除了電感器電極接觸角部分161a和161b用於傳導電感器電流之外，電感器電極接觸角部分161a和161b與信號/功率接頭160基本一致。在堆積式結構中，底部磁層110的信號/功率接頭120、160和180、中間磁層150以及頂部磁層170分別處在同一直線上，因此每個信號/功率接頭直接設置在下方的信號/功率接頭上，並與其電耦合，以便在途經的信號和功率之間形成垂直導電。典型的功率電導包含一個輸入電壓(Vcc)輸入到功率積體電路，安裝在倒裝晶片結構中的頂部外部導線分佈圖175上。
依據以下討論的本發明製造方法，以及形成的底部、頂部和中間磁層上的通孔和導線分佈圖，如第3A圖和第3B圖所示，這些磁層堆積並層壓在一起，用信號/功率接頭120、160和180形成信號/功率路徑300，並用電感器電極接觸角部分127a、127b、161a、161b、185a和185b形成電感器功率路徑350。頂部和底部外部導線分佈圖175和115、信號/功率路徑300以及電感器功率路徑350電鍍在多層電感器100的烘焙下方。例如，電鍍可以用鎳/錫焊。這種電鍍為裸露的導電區域提供保護與強度，還為信號/ 功率路徑300和電感器功率路徑350提供額外的電導。沿多層電感器100的側面形成的信號/功率路徑300，電連接到形成在頂部磁層170上的信號/功率接頭180、形成在中間磁層150上的信號/功率接頭160以及形成在底部磁層110上的信號/功率接頭120。沿多層電感器100的側面形成的信號/功率路徑300，電連接到形成在頂部磁層170上的電感器電極接觸角部分185a和185b、形成在中間磁層150上的電感器電極接觸角部分127a和127b，以及形成在底部磁層110上的第二電感器電極夾角部分127a和127b。以這種方式，安裝在多層電感器100上的晶片電接觸到螺旋電感元件的接頭187上，通過電感器電流路徑350，電感器電流流經第二電極125。在一個較佳實施例中，晶片為一個要求引線接合法互連的正規功率積體電路。從電連接在多層電感器的頂面177上的任意接頭183上的倒裝晶片，引出的信號和功率輸入和輸出，通過各自的信號/功率路徑300，分別流經多層電感器100的底面117上的信號/功率接頭120。也可以選擇以下方式，通過引線接合法，將晶片連接到多層電感器頂面177上的接頭183上。因此，晶片可以安裝在多層電感器100上，並沿多層電感器100的側邊，電連接到印刷電路板上(如第10圖所示)。
對於本領域的技術人員，應該能夠非常靈活地設計本發明的多層電感器100。例如，螺旋電感器元件的形狀和尺寸(每轉的形狀和尺寸、轉數、層數等)可以根據設計需要進行調節。磁層的形狀可以有所不同。信號/功率路徑300以及電感器功率路徑350的數量也可以調節。在第3A圖中，僅使用了部分信號/功率路徑300，但是可以通過改良頂部外部導線分佈圖175，輕鬆調節信號/功率路徑300。電感器功率路徑350的位置和數 量也可以輕鬆改良。如果需要，可以在頂部磁層170的頂面177上載入第二個電感器接頭。電感器功率路徑350基本上屬於信號/功率路徑300的其中一個，用於承載電感器電流。
本發明提到的磁層最好是由磁性印刷電路基板構成。採用磁性陶瓷材料的懸濁液作為支撐膜，製作磁性印刷電路基板。當磁性陶瓷材料幹透後，剝去支撐膜，產生基板。每個基板的厚度可以薄至50微米，所以由此形成的多層電感器的橫截面很低。每個基板可以含有多個單元層，用作多個多層電感器中的特殊層。例如，基板400(第4圖中給出了一部分)包含分離後沿鋸線600(第5圖)形成的多個直角單元磁層170(第5圖和第6圖)。
第7圖表示本發明用於製作多層電感器的工藝700。第4圖至第6圖表示工藝700的幾個製作步驟，使用頂部磁層170作為示例。通過步驟710，在基板400的特定位置上形成通孔或穿孔。這些特定位置取決於使用基板的特殊層。例如，形成在基板400上的通孔410，是為信號/功率接頭180和接下來分離的每個頂部磁層170的電感器電極接觸角部分185a和185b，提供半導體側面。通孔410是指定的外部通孔。內部通孔也是在步驟710中形成。典型的內部通孔包含通孔140和190(第1圖)。通孔410、140和190可以通過鑽孔、打孔、刻蝕和鐳射切割等傳統工藝形成，它的最佳尺寸在30至500微米之間。也可選擇，按照下述堆積步驟形成外部通孔，但是按照下述堆積步驟形成的外部通孔很深，很難用導電材料覆蓋。
通孔形成步驟710之後，在步驟720中，在含有中間磁層 150的基板上印刷並固化導線分佈圖151，在含有頂部磁層170的基板上印刷並固化頂部外部導線分佈圖175，並在含有底部磁層110的基板上印刷並固化電感器導線分佈圖130(如果可用的話)。在印刷導線分佈圖115、175、151和130的同時外部通孔410和通孔140、190的側壁上也用導電性膠覆蓋。導電性膠可含有銀或其他防氧化金屬粒子。
在步驟730中，一個壓一個地堆積並層壓基板，以便形成螺旋電感器組件。如上所述，通孔190為電感器導線分佈圖165和形成在底部磁層110上的電感器導線分佈圖130之間提供電連接。接下來的步驟740，加熱製成的層壓材料，並烘焙形成導線分佈圖151和電感器導線分佈圖130的導電性膠。烘焙和加熱可以同時進行，也可以分開進行。
接下來在步驟750中，將頂部和底部外部導線分佈圖175和115、信號/功率路徑300以及電感器功率路徑350鍍上金屬。在步驟760中，將層壓的磁性基板分離成獨立的多層電感器100。然後，被分成兩半的外部通孔410用作接頭的側表面。也可選擇，在分離步驟760之後進行電鍍步驟750，以便更好地鍍上外部功率/信號路徑300和電感器功率路徑350。另外，可以在堆積和按壓步驟730之後，印刷頂部和底部的導線分佈圖。作為示例，電鍍步驟750可以使用鎳和/或錫。電鍍改善了裸露的導線分佈圖的持久度，並降低了寄生電阻。
對於本領域的技術人員，應該知道工藝700可以有許多變化形式。製備本發明所述的多層電感器的最核心的步驟是：a)在磁性材料層上製備內部和外部通孔；b)在磁層上形成導線分佈圖，為螺旋電感器元件做準備；c)堆積磁層，形成螺旋電感元件和外部電路。在上述步驟中，b) 可以包含形成電感器導線分佈圖、信號/功率接頭、電感器功率接頭以及外部導線分佈圖。
第8圖表示本發明所述的多層電感器800的第二個實施例。多層電感器800包含層壓在一起的多個磁層，這些多個磁層包含一個底部磁層810(對應層1)、一個頂部磁層870(對應層n)、中間磁層850(對應從層2至層n-1)。與多層電感器100的底部磁層110相比，底部磁層810並沒有形成在頂面833上的電感器導線分佈圖。這樣僅需要在底部磁層810的一側形成導線分佈圖，簡化了製造工藝。
底部磁層810包含一個底部外部導線分佈圖815(用虛線框內用交叉線填充的部分)形成在其底面817上。在其邊緣處，底部外部導線分佈圖815具有多個信號/功率接頭820。三個這樣的信號/功率接頭820一個隔一個地設置在底部磁層810的每個第一和第二鄰邊上。兩個信號/功率接頭820一個隔一個地設置在底部磁層810的每個第三和第四鄰邊上。底部外部導線分佈圖還包含一個第一電感器電極823以及一個第二電感器電極825，第一電感器電極823設置在底部磁層810的邊緣內部，第二電感器電極825具有鄰近夾角部分827a和827b，設置在底部磁層810的第三和第四條邊形成的夾角處。參照信號/功率接頭120和第二電感器電極125(第1圖)的電感器電極接觸角部分127a和127b，信號/功率接頭820和第二電感器電極825的夾角部分827a和827b具有如上所述的半圓形邊。同本發明的第一個實施例一樣，用導電材料覆蓋信號/功率接頭820的側壁，以及電感器電極接觸角部分827a和827b。
形成在底部磁層810中的通孔840，為第一電感器電極823 和形成在中間磁層850上的導線分佈圖之間提供電接觸，中間磁層850覆蓋在底部磁層810上，下文將詳細介紹。同本發明的第一個實施例一樣，用導電材料覆蓋通孔840的側壁。
頂部磁層870包含一個形成在其頂面上的頂部外部導線分佈圖875。頂部外部導線分佈圖875含有多個形成在其邊緣上的信號/功率接頭880。三個信號/功率接頭880一個隔一個地設置在頂部磁層870的每個第一和第二鄰邊上。兩個信號/功率接頭880一個隔一個地設置在頂部磁層870的每個第三和第四鄰邊上。電感器電極接頭885包含鄰近夾角部分885a和885b，形成在頂部磁層870的第三和第四邊的夾角處。一部分信號/功率接頭880還包含內部設置的接頭883，電耦合到信號/功率接頭880上。一個內部設置接頭887電耦合在電感器電極接頭885上。與信號/功率接頭820以及第二電感器電極825的電感器電極接觸角部分827a和827b的側面形狀一致，信號/功率接頭880以及電感器電極接觸角部分885a和885b也具有半圓形邊。
每個中間磁層850都包含一個形成在其頂面853上的導線分佈圖851。每個導線分佈圖851都包含多個信號/功率接頭860以及兩個鄰近的形成在其邊緣上的電感器電極接觸角部分861a和861b。三個信號/功率接頭860一個隔一個地設置在中間磁層850的每個第一和第二鄰邊上。兩個信號/功率接頭860一個隔一個地設置在中間磁層850的每個第三和第四鄰邊上。電感器電極接觸角部分861a和861b，形成在中間磁層850的第三和第四邊的夾角處。與信號/功率接頭820、第二電感器電極825的電感器電極接觸角部分827a和827b，以及電感器電極接觸角部分885a和885b 的側面形狀一致，信號/功率接頭860以及電感器電極接觸角部分861a和861b也具有半圓形邊。
每個導線分佈圖851還包含一個具有第一末端867和尾端869的電感器導線分佈圖865。每個導線分佈圖865一般都對應螺旋電感器元件的7/8轉，並且導線分佈圖865按照堆積式結構，設置在每個中間磁層850上，其第一末端867同下面的電感器導線分佈圖865的尾端869在垂直方向上對齊。在每個第一末端867中形成的通孔890，為每個磁層的第一末端867和下面堆積結構中的磁層尾端869之間提供電接觸。底部磁層810上方的中間磁層850上的通孔890，為第一末端867、通孔840和底部磁層810的第一電感器電極823之間提供電接觸。
頂部磁層870(層n-1)上面的中間磁層850含有一個路徑891，將電感器導線分佈圖865的尾端869電連接到電感器電極接觸角部分861a和861b上。如上所述，參照第一個實施例，電感器電極接觸角部分861a和861b輪流電接觸到形成在頂部磁層870上的電感器電極接觸角部分885a和885b上。
依照本發明的第二個實施例，為了使頂部磁層870下方的中間磁層上的電感器導線分佈圖865的尾端869設置在如第8圖所示的位置中，數字n必須是6+m8(其中m=0,1,2,……)。當n=6時，螺旋電感器組件的轉數等於3.5。當n=14時，螺旋電感器組件的轉數等於10.5，以此類推。含有多層電感器800的磁層的數目(以此方式計算的螺旋電感器元件的轉數)，由多種因素決定，例如所需的電感、每個磁層的厚度、所需的總厚度以及多層電感器的通量密度等。本領域的技術人員將明白，頂部磁層 870下方的中間磁層850上的電感器導線分佈圖865的尾端869，可以通過對其他磁層上的導線分佈圖適當地改良，設置在不同位置，以便使多層電感器具備所需性能。另外，電感器導線分佈圖的長度和形狀，以及第一電感器電極823和第二電感器電極825的形狀和位置都可以進行改良，以獲得所需性能。選擇具有7/8轉的螺旋電感器元件的電感器導線分佈圖865，對於給定數量的磁層能夠獲得更多的轉數，但為了滿足不同電感組合和飽和要求，而選擇其他的分數，仍屬本發明的保護範圍。
如上所述，參照第一個實施例，底部磁層810、中間磁層850以及頂部磁層870一個壓一個地垂直堆積。在底部磁層810上設置中間磁層850，以便使形成在電感器導線分佈圖865的第一末端867處的通孔890，覆蓋在穿過第一電極823形成的通孔840上。相繼設置每一個中間磁層850，使得形成在電感器導線分佈圖865上的第一末端867，覆蓋在下一個中間導電磁層850的電感器導線分佈圖865的尾端869上。
在頂部磁層870下方設置中間磁層850，使得形成在頂部磁層870上的電感器電極接觸角部分，直接設置在電感器電極接觸角部分861a和861b上面。相繼設置每個中間磁層850，使得上一個磁層的電感器電極接觸角部分861a和861b直接設置在下一個磁層的電感器電極接觸角部分861a和861b上。在底部磁層810的上方設置中間磁層850，使得其電感器電極接觸角部分861a和861b直接設置在第二電感器電極825的夾角部分827a和827b上。在堆積式結構中，底部磁層810、中間磁層850以及頂部磁層870的信號/功率接頭820、860以及880處於一條直線上，使得每個信號/功率接頭直接設置在它下面的信號/功率接頭上。
依照本發明的上述工藝，在中間磁層上形成通孔和導線分佈圖之後，要將磁層堆積並層壓在一起。然後電鍍頂部和底部外部導線分佈圖875和815。形成的多層電感器800包含沿多層電感器側面形成的電鍍的信號/功率路徑(圖中沒有給出)，這些信號/功率路徑包含形成在頂部磁層上的信號/功率接頭880、形成在中間磁層850上的信號/功率接頭860以及形成在底部磁層810上的信號/功率接頭820，並與它們保持電接觸。沿多層電感器800側面形成的電感器功率路徑(圖中沒有給出)，電連接並含有形成在頂部磁層870上的電感器電極接觸角部分885a和885b、形成在中間磁層850上的電感器電極接觸角部分861a和861b，以及形成在底部磁層810上的電感器電極接觸角部分827a和827b。依照這種方式，安裝在多層電感器800上的倒裝晶片可以在接頭887處，電連接到螺旋電感器元件上，電感器電流通過功率路徑流經第二電極825。電連接到任一接頭883上的倒裝晶片的信號和功率，通過各自的信號/功率路徑，流經各自的信號/功率接頭820。
為了降低本發明的多層電感器頂部和底部的通量密度，形成螺旋電感器元件時，可以將不帶有電感器導線分佈圖的單個或多個磁層設置在頂部和底部磁層附近。這些磁層也有助於降低對堆積在多層電感器上面和/或下面的電路元件的影響。參照第9圖，本發明的第三個實施例包含一個具有多個磁層層壓在一起的多層電感器900，多個磁層包含一個底部磁層910、一個頂部磁層980、多個中間磁層950以及通量密度減少磁層960-1和960-2。底部磁層910、頂部磁層980以及中間磁層950的各個方面都分別與本發明的第二個實施例中的底部磁層810、頂部磁層870以及中間磁層 850一致。
通量減少磁層960-1設置在底部磁層910上方，並含有一個形成在其頂面963上的一個導線分佈圖961。如上所述，參照本發明的第一個和第二個實施例，導線分佈圖961包含信號/功率接頭以及設置在其邊緣上的電感器，以便提供信號/功率路徑和電感器功率路徑。中間磁層950設置在通量減少磁層960上，形成在通量減少磁層960-1中的通孔965，為形成在中間磁層950上的電感器導線分佈圖965和底部磁層910上的第一電極923之間提供電接觸。
通量減少磁層960-2(圖中給出了兩個)設置在頂部磁層980下方，含有形成在其頂面971上的導線分佈圖970。導線分佈圖970包含信號/功率接頭以及設置在其邊緣上的電感器電極接頭部分，如上所述，參照本發明的第一個和第二個實施例，提供信號/功率路徑和電感器功率路徑。對於本領域的技術人員應該明白，第三個實施例可以通過改良，包含更多的或更少的通量減少磁層960-1和960-2，因此為本發明的多層電感器，在頂部和底部附近，提供不同的通量密度。
參照第10圖，所示的倒裝晶片1000設置在多層電感器100的頂部外部導線分佈圖175上。通過焊錫球1010，在倒裝晶片1000和頂部外部導線分佈圖175的接頭183和187之間形成電接觸。信號/功率路徑300和功率路徑350，為信號/功率接頭120和第二電極125的夾角部分127a提供信號/功率和電感器功率路徑，信號/功率接頭120和第二電極125的夾角部分127a輪流連接到印刷電路板1020的接頭上(圖中沒有給出)。第一和第二電感器電極123和125也可以連接到印刷電路板1020的接頭上。作為 示例，焊錫膏1021可用於將多層電感器100連接到印刷電路板1020上。在一個較佳實施例中，倒裝晶片1000可以是一個功率控制晶片。
第11圖表示製作本發明多層電感器的一種簡便方法1100。在步驟1110製備磁層後的步驟1120中，在一部分磁層上形成內部通孔，並在每個磁層上形成外部通孔。在步驟1130中，在每個磁層上都形成導線分佈圖。導線分佈圖包含電感器導線分佈圖、信號/功率接頭以及在內部和外部通孔上的分佈圖。在步驟1140中，堆積磁層，使得電感器導線分佈圖形成一個螺旋電感器元件，信號/功率接頭形成外部信號/功率路徑。多層電感器的頂部可以調節，以容納積體電路晶片、倒裝晶片或功率控制晶片等半導體晶片。多層電感器的底部可以改成安裝在電路板上。形成信號/功率接頭還包含在每個磁層上形成外部通孔、在外部通孔上形成導線分佈圖以及通過外部通孔分離磁層。還可以有一個額外的步驟，即通過外部通孔分離電感器。
本發明的多層電感器提供了一種節省成本的結構，具有相對較小的厚度以及緊湊的尺寸，適用於在頂部外部導線分佈圖上的倒裝晶片裝置中容納半導體晶片。信號/功率和電感器功率路徑可以通過形成在多層電感器側面上的導線分佈圖獲得，導線分佈圖可以將信號/功率以及電感器功率從頂部外部導線分佈圖引導至底部外部導線分佈圖。製作多層電感器的工藝是為了信號/功率和電感器功率路線導線分佈圖的形成，以及形成電感器導線分佈圖做準備，由此減少製作步驟的數量。在一個較佳實施例中，本發明的多層電感器為一個功率電感器，適合與功率金屬氧化物半導體場效應管和功率控制晶片等功率半導體一起使用。儘管，本發明詳細闡述了 多層電感器的螺旋電感器組件，但是所述的信號/功率和電感器功率路徑可以適用于任一多層電感器。在多層電感器的每層上形成導電側面接頭，以便當這些層堆積在一起時，形成信號/功率和電感器功率路徑。
顯然，上述實施例可以變換為許多方式，都屬於本發明的保護範圍。而且，無論相同實施例的其他方面，一個實施例的各種方面都體現了本專利的主旨。不同實施例的各種方面可以組合在一起。因此，本發明的範圍應由下列權利要求及其等效法規決定。
100‧‧‧堆積式多層電感器
110‧‧‧底部磁層
127a、127b‧‧‧電感器電極夾角部分
130、165‧‧‧電感器導線分佈圖
135‧‧‧第一末端
137、169‧‧‧末端
140、190‧‧‧通孔
150‧‧‧中間磁層
161a、161b‧‧‧電感器電極接觸角部分
167‧‧‧第一端
170‧‧‧頂部磁層
185a、185b‧‧‧電感器電極接頭部分

Claims (21)

  1. 一種多層電感器，其特徵在於，包含：一個含有形成在底面上的外部導線分佈圖的底部磁層，外部導線分佈圖包含設置在其邊緣上的多個信號/功率接頭以及第一和第二電感器電極；一個含有形成在頂面上的外部導線分佈圖的頂部磁層，外部導線分佈圖包含設置在其邊緣上的多個信號/功率接頭以及一電感器電極接頭；在底部磁層和頂部磁層之間堆積的多個中間磁層，每個中間磁層包含設置在其邊緣上的多個信號/功率接頭以及電感器導線分佈圖，每個中間磁層信號/功率接頭分別電耦合到頂部和底部磁層的信號/功率接頭上，以便在頂部磁層外部導線分佈圖和底部磁層外部導線分佈圖之間形成外部信號/功率路徑，每個中間磁層的導線分佈圖都相互耦合，以便形成螺旋電感器組件，該螺旋電感器組件的第一末端耦合到頂部磁層電感器電極接頭，第二末端耦合到第一電感器電極上，頂部磁層的電感器電極接頭通過一個外部電感器功率路徑耦合到第二電感器電極上，此路徑包含至少一個外部信號/功率路徑；以及多個底部通量密度減少磁層，這些多個底部通量密度減少磁層設置在底部磁層上面，在其表面上具有導線分佈圖，每個導線分佈圖包含設置在其邊緣上的信號/功率接 頭，以及一個通孔為形成在該多個底部通量密度減少磁層上方的中間磁層上的導線分佈圖和底部磁層的第一電極之間提供電接觸。
  2. 如申請專利範圍第1項所述的多層電感器，其中，所述的底部磁層還包含形成在其頂面上的一個電感器導線分佈圖，底部磁層的電感器導線分佈圖耦合到一個它上面的中間磁層上的中間磁層電感器導線分佈圖，以便形成螺旋電感器元件的一部分。
  3. 如申請專利範圍第2項所述的多層電感器，其中，所述的底部磁層電感器導線分佈圖包含一個第一末端和一個尾端，通過穿過第一末端形成的通孔，第一末端電耦合到第一電感器電極上。
  4. 如申請專利範圍第1項所述的多層電感器，其中，所述的頂部磁層外部導線分佈圖適用於容納半導體晶片。
  5. 如申請專利範圍第4項所述的多層電感器，其中，所述的半導體晶片包含積體電路晶片。
  6. 如申請專利範圍第4項所述的多層電感器，其中，所述的半導體晶片是一個倒裝晶片積體電路。
  7. 如申請專利範圍第1項所述的多層電感器，其中，所述的底部磁層外部導線分佈圖、頂部磁層外部導線分佈圖以及信號/功率接頭和中間磁層的電感器導線分佈圖都含有導電性膠。
  8. 如申請專利範圍第7項所述的多層電感器，其中，所述的導電性膠包含銀粒子。
  9. 如申請專利範圍第1項所述的多層電感器，其中，所述的底部磁層外部導線分佈圖、頂部磁層外部導線分佈圖以及信號/功率路徑都是電鍍的。
  10. 如申請專利範圍第1項所述的多層電感器，其中，所述的底部磁層第一電感器電極設置在底部磁層的邊緣內部，所述的第二電感器電極包含設置在底部磁層鄰邊的邊緣處的鄰近部分。
  11. 如申請專利範圍第1項所述的多層電感器，其中，所述的每個中間磁層電感器導線分佈圖包含一個第一末端和一個尾端，通過穿過第一末端形成的通孔，將上一個中間磁層上的電感器導線分佈圖的第一末端電耦合到下一個中間磁層的電感器導線分佈圖的尾端上。
  12. 如申請專利範圍第1項所述的多層電感器，其中，還包含多個頂部通量密度減少磁層，這些多個頂部通量密度減少磁層設置在頂部磁層下方，在其表面上具有導線分佈圖，每個導線分佈圖都含有設置在其邊緣的信號/功率接頭。
  13. 如申請專利範圍第1項所述的多層電感器，其中，所述的在底部磁層上的外部導線分佈圖適合安裝在一個印刷電路板上。
  14. 一種製備多層電感器的方法，其特徵在於，包含以下步驟：在多個磁性基板上形成外部和內部通孔；在多個磁性基板上印刷並固化導線分佈圖；一起堆積並按壓多個磁性基板，以便形成一個內部電感器元件和外部信號/功率路徑；加熱並烘焙多個堆積按壓後的磁性基板；分離多個磁性基板，以便形成多個多層電感器；以及在多個多層電感器上電鍍外部導線分佈圖；所述的多個多層電感器上電鍍外部導線分佈圖包含在多個多層電感器的側面上電鍍信號/功率路徑的裸露部分。
  15. 如申請專利範圍第14項所述的製作方法，其中，所述的印刷和固化多個磁性基板上的導線分佈圖包含印刷信號/功率接頭以及帶有導電性膠的電感器導線分佈圖。
  16. 一種多層電感器，其特徵在於，包含：多個一個壓一個地堆積在一起的磁層；一個由形成在多個磁層中鄰近磁層上的電耦合的電感器導線分佈圖構成的螺旋電感器元件；多個形成在每個磁層邊緣上的導電信號/功率接頭，多個導電信號/功率接頭形成外部信號/功率接頭，用於當多個磁層堆積在一起時，傳輸從頂部磁層到底部磁層的信號 和功率；一個功率電感器，用於同功率半導體一起工作。
  17. 如申請專利範圍第16項所述的多層電感器，其中，所述的頂部磁層適用于容納形成在頂面上的外部導線分佈圖上的半導體晶片，其中半導體晶片電連接到螺旋電感器元件的至少一個末端上。
  18. 如申請專利範圍第17項所述的多層電感器，其中，所述的底部磁層適用於安裝在一個印刷電路板上，並且其中外部信號/功率路徑在所述的半導體晶片和所述的印刷電路板之間傳輸信號和功率。
  19. 一種製作多層電感器的方法，其特徵在於，包含以下步驟：製備多個磁層；在部分多個磁層上形成內部通孔，並在每個磁層上都形成外部通孔，通過外部通孔分離磁層；在每個磁層上形成導線分佈圖，導線分佈圖包含在其邊緣上的信號/功率接頭以及導電外部通孔，形成在部分多個磁層上的導線分佈圖還包含一個電感器導線分佈圖以及一個導電內部通孔；還有堆積多個磁層，使得電感器導線分佈圖形成一個螺旋電感器源極，信號/功率接頭形成外部信號/功率路徑。
  20. 如申請專利範圍第19項所述的製作方法，其中，所述的 頂部磁層的頂面適用於容納半導體器件，半導體器件的多個接頭電耦合到多個外部信號/功率路徑上。
  21. 如申請專利範圍第19項所述的製作方法，其中，所述的頂部磁層的頂面適用於容納一個倒裝晶片，倒裝晶片的多個接頭電耦合到多個外部信號/功率路徑上。
TW098141763A 2008-12-08 2009-12-07 多層電感器 TWI427649B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/315,703 US7843303B2 (en) 2008-12-08 2008-12-08 Multilayer inductor

Publications (2)

Publication Number Publication Date
TW201023209A TW201023209A (en) 2010-06-16
TWI427649B true TWI427649B (zh) 2014-02-21

Family

ID=42230409

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098141763A TWI427649B (zh) 2008-12-08 2009-12-07 多層電感器

Country Status (3)

Country Link
US (2) US7843303B2 (zh)
CN (1) CN101752058B (zh)
TW (1) TWI427649B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4893773B2 (ja) * 2009-04-02 2012-03-07 株式会社村田製作所 電子部品及びその製造方法
US8254142B2 (en) * 2009-09-22 2012-08-28 Wintec Industries, Inc. Method of using conductive elastomer for electrical contacts in an assembly
US8593825B2 (en) * 2009-10-14 2013-11-26 Wintec Industries, Inc. Apparatus and method for vertically-structured passive components
US8471358B2 (en) * 2010-06-01 2013-06-25 Taiwan Semiconductor Manufacturing Company, Ltd. 3D inductor and transformer
US9059026B2 (en) 2010-06-01 2015-06-16 Taiwan Semiconductor Manufacturing Company, Ltd. 3-D inductor and transformer
JP6047934B2 (ja) 2011-07-11 2016-12-21 株式会社村田製作所 電子部品及びその製造方法
KR20130023622A (ko) * 2011-08-29 2013-03-08 삼성전기주식회사 도체 패턴 및 이를 포함하는 전자부품
KR20140011693A (ko) * 2012-07-18 2014-01-29 삼성전기주식회사 파워 인덕터용 자성체 모듈, 파워 인덕터 및 그 제조 방법
US9041152B2 (en) 2013-03-14 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Inductor with magnetic material
US9633772B2 (en) 2013-03-14 2017-04-25 Gentex Corporation Solderable planar magnetic components
KR20150090445A (ko) 2014-01-29 2015-08-06 주식회사 이노칩테크놀로지 적층칩 소자
US9570233B2 (en) 2014-06-13 2017-02-14 Globalfoundries Inc. High-Q multipath parallel stacked inductor
US9865392B2 (en) 2014-06-13 2018-01-09 Globalfoundries Inc. Solenoidal series stacked multipath inductor
DE102015206173A1 (de) * 2015-04-07 2016-10-13 Würth Elektronik eiSos Gmbh & Co. KG Elektronisches Bauteil und Verfahren zum Herstellen eines elektronischen Bauteils
KR102632344B1 (ko) * 2016-08-09 2024-02-02 삼성전기주식회사 코일 부품
KR101862465B1 (ko) * 2016-08-09 2018-05-29 삼성전기주식회사 코일 부품
US10763164B2 (en) 2016-11-17 2020-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure with inductor and method of forming thereof
JP6780589B2 (ja) * 2017-06-02 2020-11-04 株式会社村田製作所 電子部品
US10584923B2 (en) * 2017-12-07 2020-03-10 General Electric Company Systems and methods for heat exchanger tubes having internal flow features
JP6838547B2 (ja) * 2017-12-07 2021-03-03 株式会社村田製作所 コイル部品およびその製造方法
KR102004815B1 (ko) * 2019-02-18 2019-07-29 삼성전기주식회사 파워 인덕터용 자성체 모듈, 파워 인덕터 및 그 제조 방법
JP7136009B2 (ja) * 2019-06-03 2022-09-13 株式会社村田製作所 積層コイル部品

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6073339A (en) * 1996-09-20 2000-06-13 Tdk Corporation Of America Method of making low profile pin-less planar magnetic devices

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3185947A (en) * 1959-11-16 1965-05-25 Arf Products Inductive module for electronic devices
US3964087A (en) * 1975-05-15 1976-06-15 Interdyne Company Resistor network for integrated circuit
US5184103A (en) * 1987-05-15 1993-02-02 Bull, S.A. High coupling transformer adapted to a chopping supply circuit
JP3197022B2 (ja) * 1991-05-13 2001-08-13 ティーディーケイ株式会社 ノイズサプレッサ用積層セラミック部品
JPH0846471A (ja) * 1994-07-29 1996-02-16 Murata Mfg Co Ltd 積層型ｌｃ複合部品
JP3362764B2 (ja) * 1997-02-24 2003-01-07 株式会社村田製作所 積層型チップインダクタの製造方法
US6891461B2 (en) * 1999-11-23 2005-05-10 Intel Corporation Integrated transformer
JP3758464B2 (ja) * 2000-05-12 2006-03-22 株式会社村田製作所 積層電子部品
KR100489820B1 (ko) * 2002-11-19 2005-05-16 삼성전기주식회사 세라믹 다층기판 및 그 제조방법
JP2004274004A (ja) * 2003-01-16 2004-09-30 Fuji Electric Device Technology Co Ltd 超小型電力変換装置
EP2913722A1 (en) * 2004-11-24 2015-09-02 NovaCentrix Corp. Electrical, plating and catalytic uses of metal nanomaterial compositions
CN1838349A (zh) * 2005-03-23 2006-09-27 胜美达集团株式会社 电感器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6073339A (en) * 1996-09-20 2000-06-13 Tdk Corporation Of America Method of making low profile pin-less planar magnetic devices

Also Published As

Publication number Publication date
CN101752058B (zh) 2012-09-05
US7843303B2 (en) 2010-11-30
CN101752058A (zh) 2010-06-23
US8302287B2 (en) 2012-11-06
TW201023209A (en) 2010-06-16
US20110012701A1 (en) 2011-01-20
US20100141370A1 (en) 2010-06-10

Similar Documents

Publication Publication Date Title
TWI427649B (zh) 多層電感器
US12014859B2 (en) Coil component and switching regulator
TWI466146B (zh) 共模濾波器及其製造方法
US10840010B2 (en) Coil component
JP6548198B2 (ja) チップ電子部品
JP3800540B2 (ja) インダクタンス素子の製造方法と積層電子部品と積層電子部品モジュ−ルとこれらの製造方法
US8466764B2 (en) Low profile layered coil and cores for magnetic components
US8378777B2 (en) Magnetic electrical device
US8159322B2 (en) Laminated coil
JP4477345B2 (ja) 薄膜コモンモードフィルタ及び薄膜コモンモードフィルタアレイ
KR101832608B1 (ko) 코일 전자 부품 및 그 제조방법
KR101503144B1 (ko) 박막 인덕터 소자 및 이의 제조방법
JP2000114050A (ja) 低いプロファイルの表面取付チップ・インダクタ
KR20140137306A (ko) 코일 부품 및 그 제조방법
JP5932916B2 (ja) インダクター及びその製造方法
JP2005159222A (ja) 薄膜コモンモードフィルタ及び薄膜コモンモードフィルタアレイ
JP2018182024A (ja) コイル部品
WO2019235510A1 (ja) コイル部品及びその製造方法
US6551426B2 (en) Manufacturing method for a laminated ceramic electronic component
KR20130051250A (ko) 칩 인덕터 및 그 제조 방법
JP2004063698A (ja) 積層インダクタ及びその外部電極端子形成方法
JP2005038899A (ja) 積層型コモンモードチョークコイル及びその製造方法
KR20150009283A (ko) 칩 인덕터, 칩 인덕터용 내부전극 제조 방법 및 이를 이용한 칩 인덕터 제조 방법
JPH02196405A (ja) 同相型インダクタ
JP2014116457A (ja) インダクタの製造方法、インダクタ、および複合回路素子