JP2004063698A

JP2004063698A - 積層インダクタ及びその外部電極端子形成方法

Info

Publication number: JP2004063698A
Application number: JP2002218789A
Authority: JP
Inventors: Keiji Sakata; 坂田　啓二
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2002-07-26
Filing date: 2002-07-26
Publication date: 2004-02-26

Abstract

【課題】インダクタ部品の設計工数、製造コスト及び管理コストを削減する。
【解決手段】下側帯状導体１６とスルーホール１８，２０が形成された下側絶縁層１４、スルーホール２４，２６が形成された絶縁層２２及び上側帯状導体３０とスルーホール３２，３４が形成された上側絶縁層２８が積層されることで、積層方向と垂直な軸周りに螺旋形状に巻回されたコイル導体が形成される。最上絶縁層４２上には、スルーホール３２，３４の各々と接続される電極パッド４４が形成されており、入力端子及び出力端子に用いる２つの電極パッド４４を選択することでインダクタンス値を可変にすることができる。
【選択図】　　　　図２

Description

【０００１】
【発明の属する技術分野】
本発明は、積層インダクタ及びその外部電極端子形成方法に関する。
【０００２】
【従来の技術】
従来の積層インダクタの一例が特開２００１−１６７９６６号公報に示されている。この従来の積層インダクタにおいては、積層方向と平行な軸周りに螺旋形状に巻回されたコイル導体が積層体内部に形成されており、コイル導体の両端と接続された外部電極端子が、積層及び焼成後のディッピング法により、積層体の側面に設けられている。なお、このようなインダクタ部品が用いられる回路は定数の異なるものが複数用いられることが多く、インダクタンス値固定のインダクタ部品が様々な定数で用意される。部品供給側では、様々な種類のインダクタ部品の設計及び製造を行い、基板実装側では、この様々な種類のインダクタ部品の品種ごとの管理を行っている。
【０００３】
【発明が解決しようとする課題】
この従来の積層インダクタにおいては、インダクタンス値は固定であるため、部品供給側では多種類のインダクタ部品の設計及び製造を行わなければならない。そして、基板実装側でもインダクタンス値の異なる部品ごとに部品の管理をしなければならない。したがって、部品供給側では部品の設計工数及び製造コストが増大してしまい、基板実装側では部品の管理コストが増大してしまうという課題があった。
【０００４】
本発明は上記課題に鑑みてなされたものであり、部品の設計工数、製造コスト及び管理コストを削減することができる積層インダクタ及びその外部電極端子形成方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】
このような目的を達成するために、第１の本発明に係る積層インダクタは、複数の絶縁層が積層された積層体に、積層方向と垂直な軸周りに螺旋形状に巻回されたコイル導体が形成され、該コイル導体は、上側絶縁層上に形成された上側帯状導体と、上端が上側帯状導体の一端と接続され、下端が下側絶縁層に設けられた第１のスルーホール導体と、下側絶縁層上に形成され、一端が第１のスルーホール導体の下端と接続された下側帯状導体と、下端が下側帯状導体の他端と接続され、上端が別の上側帯状導体の他端と接続された第２のスルーホール導体と、によって形成されるパターンが積層方向と垂直な軸方向に複数回繰り返されて形成された導体を含む積層インダクタであって、上側絶縁層上または下側絶縁層上の導体部と接続された入力端子と、上側絶縁層上または下側絶縁層上の導体部と接続された出力端子と、を有し、入力端子と出力端子の少なくとも一方における上側絶縁層上または下側絶縁層上の導体部との接続位置を変えることで、インダクタンス値が可変であることを特徴とする。
【０００６】
第２の本発明に係る積層インダクタは、複数の絶縁層が積層された積層体に、積層方向と垂直な軸周りに螺旋形状に巻回されたコイル導体が形成され、該コイル導体は、上側絶縁層上に形成された上側帯状導体と、上端が上側帯状導体の一端と接続され、下端が下側絶縁層に設けられた第１のスルーホール導体と、下側絶縁層上に形成され、一端が第１のスルーホール導体の下端と接続された下側帯状導体と、下端が下側帯状導体の他端と接続され、上端が別の上側帯状導体の他端と接続された第２のスルーホール導体と、によって形成されるパターンが積層方向と垂直な軸方向に複数回繰り返されて形成された導体を含む積層インダクタであって、積層体の最上積層外面または最下積層外面に形成された３つ以上の外部電極端子と、各外部電極端子ごとに設けられ、一端が外部電極端子と接続され、他端が上側絶縁層上または下側絶縁層上の導体部と接続された端子接続用スルーホール導体と、を有し、端子接続用スルーホール導体の各々は、上側絶縁層上または下側絶縁層上の導体部との接続位置が互いに異なり、入出力端子とする外部電極端子を選択することで、インダクタンス値が可変であることを特徴とする。
【０００７】
第３の本発明に係る積層インダクタは、第２の本発明に記載のインダクタであって、外部電極端子の少なくとも１つは積層体の最上積層外面に形成されており、積層体の最上積層外面に形成された外部電極端子は、電極パッドであることを特徴とする。
【０００８】
第４の本発明に係る積層インダクタは、第２の本発明に記載のインダクタであって、外部電極端子の少なくとも１つは積層体の最下積層外面に形成されており、積層体の最下積層外面に形成された外部電極端子は、バンプ電極であり、バンプ電極と端子接続用スルーホールとの接続は、電極パッドを介して行われていることを特徴とする。
【０００９】
第５の本発明に係る積層インダクタは、第２〜４の本発明のいずれか１に記載のインダクタであって、外部電極端子間の間隔が２００μｍ以下である外部電極端子を有することを特徴とする。
【００１０】
第６の本発明に係る積層インダクタの外部電極端子形成方法は、第３または第４の本発明に記載のインダクタの外部電極端子を形成する方法であって、前記電極パッドをスクリーン印刷工法を用いて最上絶縁層上面または最下絶縁層下面に形成する工程を含むことを特徴とする。
【００１１】
【発明の実施の形態】
以下、本発明の実施の形態（以下実施形態という）を、図面に従って説明する。
【００１２】
図１及び図２は、本発明の実施形態に係る積層インダクタの構成を示す図である。図１（Ａ）は斜視図を示し、図１（Ｂ）は図１（Ａ）でのＡ−Ａ断面図を示す。図２は、各層における構成を分けて示した斜視図である。
【００１３】
最下絶縁層１０及び絶縁層１２の上に積層されている下側絶縁層１４上には、複数の下側帯状導体１６がスクリーン印刷等の工法を用いて形成されている。各下側帯状導体１６は、互いに所定間隔をおいて配列されている。各下側帯状導体１６の両端にはスルーホール１８，２０が形成され、導体の印刷と同時に導電ペーストが充填されている。
【００１４】
下側絶縁層１４の上に積層されている複数の絶縁層２２の各々には、スルーホール１８，２０とそれぞれ接続されるスルーホール２４，２６が形成され、導体の印刷と同時に導電ペーストが充填されている。図１においては、複数の絶縁層２２のうちの最上層のみスルーホール２４，２６を表示しているが、実際はすべての絶縁層２２にスルーホール２４，２６が形成されており、積層時にすべての絶縁層２２のスルーホール２４の各々及びスルーホール２６の各々がそれぞれ接続される位置に配置されている。そして、スルーホール２４の各々及びスルーホール２６の各々は、スルーホール１８の各々及びスルーホール２０の各々と積層時にそれぞれ接続される位置に配置されている。
【００１５】
絶縁層２２の上に積層されている上側絶縁層２８上には、複数の上側帯状導体３０がスクリーン印刷等の工法を用いて形成されている。各上側帯状導体３０は、互いに所定間隔をおいて配列されている。各上側帯状導体３０の両端にはスルーホール３２，３４が形成され、導体の印刷と同時に導電ペーストが充填されている。スルーホール３２の各々及びスルーホール３４の各々は、一端の上側帯状導体３０と接続された２つのうちの一端側のもの及び他端の上側帯状導体３０と接続された２つのうちの他端側のものを除いて、スルーホール２４の各々及びスルーホール２６の各々と積層時にそれぞれ接続される位置に配置されている。そして、ある１つの下側帯状導体１６の一端とスルーホール１８，２４，３２を介して接続されている上側帯状導体３０と、ある１つの下側帯状導体１６の他端とスルーホール２０，２６，３４を介して接続されている上側帯状導体３０とは異なっている。ここで、スルーホール１８，２４，３２によって下端が下側帯状導体１６の一端と接続され上端が上側帯状導体３０の一端と接続された第１のスルーホール導体が構成され、スルーホール２０，２６，３４によって下端が下側帯状導体１６の他端と接続され上端が別の上側帯状導体３０の他端と接続された第２のスルーホール導体が構成される。
【００１６】
上側絶縁層２８の上に積層されている絶縁層３６には、スルーホール３２，３４とそれぞれ接続されるスルーホール３８，４０が形成され、導体の印刷と同時に導電ペーストが充填されている。スルーホール３８の各々及びスルーホール４０の各々は、スルーホール３２の各々及びスルーホール３４の各々と積層時にそれぞれ接続される位置に配置されている。
【００１７】
絶縁層３６の上に積層されている最上絶縁層４２上には、スルーホール３８，４０とそれぞれ接続される外部電極端子としての電極パッド４４がスクリーン印刷等の工法を用いて形成されている。なお、図示はしていないが各電極パッド４４の下にはスルーホール３８，４０と接続するためのスルーホールが形成され、導体の印刷と同時に導電ペーストが充填されている。電極パッド４４及びその下のスルーホールの各々は、スルーホール３８、４０の各々と積層時に接続される位置に配置されている。ここで、スルーホール３８，４０及び電極パッド４４下のスルーホールによって端子接続用スルーホール導体が構成される。
【００１８】
上述の構成の絶縁層１０，１２，１４，２２，２８，３６，４２が図１に示す順に積層されて加圧及び焼成が行われることで焼結体が得られる。このとき、絶縁層１４，２２，２８が積層されることにより、上側帯状導体３０→第１のスルーホール導体→下側帯状導体１６→第２のスルーホール導体、によって形成されるパターンが積層方向と垂直な軸方向に複数回繰り返されて形成された導体を含み、積層方向と垂直な軸周りに螺旋形状に巻回されたコイル導体が形成される。
【００１９】
さらに、外部とワイヤボンディング接続を行うために、ワイヤボンディングが良好な金属で電極パッド４４のめっき加工が行われる。ただし、電極パッド４４の材料にＡｕまたはＡｇを用いた場合は、めっき加工を行わなくてもそのままワイヤボンディング接続を行うことができる。
【００２０】
なお、各絶縁層１０，１２，１４，２２，２８，３６，４２は、フェライト等の磁性体材料によって構成されている。そして、コイル導体の周囲に磁束が回り込むことができるように、コイル導体の周囲は磁性体材料で覆われている。また、コイル導体を形成する各導体の材料としては、例えばＡｕ、Ａｇ、Ｃｕ等の比抵抗の小さい導電材料が用いられる。
【００２１】
本実施形態においては、（上側帯状導体３０の数×２）だけ設けられた電極パッド４４のうちのいずれか２つが入力端子及び出力端子として用いられ、ワイヤボンディング接続が行われる。そして、入力端子及び出力端子に用いる２つの電極パッド４４を選択することで、インダクタ部品のインダクタンス値を可変にすることができる。したがって、１つのインダクタ部品で様々なインダクタンス値を得ることができるので、部品の設計工数、製造コスト及び管理コストを削減することができる。
【００２２】
そして、コイル導体の周囲が磁性体材料で覆われたインダクタ部品において、最上絶縁層４２上面に電極パッド４４を形成し、電極パッド４４の各々と第１のスルーホール導体及び第２のスルーホール導体の各々とを端子接続用スルーホール導体を介して接続している。したがって、コイル導体の周囲への磁束の回り込みによって高いインダクタンス値を得る構成のインダクタ部品において、１つのインダクタ部品で様々なインダクタンス値を得ることができる。その場合に、最上絶縁層４２上面に電極パッド４４を形成しているので、スクリーン印刷工法を用いて電極パッド４４を形成することができ、積層を行う工程の中で電極パッド４４を形成することができる。したがって、従来のように積層及び焼成後に外部電極端子を形成する必要がないので、部品の製造コストをさらに削減することができる。
【００２３】
また、従来のディッピング法を用いた外部電極端子の形成の場合は、外部電極端子間の間隔を２００μｍ以下とすることはできなかった。しかし、本実施形態ではスクリーン印刷工法を用いて電極パッド４４を形成することにより、電極パッド４４間の間隔を２００μｍ以下とすることができ、さらに約２０μｍまで詰めることができるので、外部電極端子を狭ピッチ化できる。したがって、可変とするインダクタンス値の選択数を増やすことができる。
【００２４】
以上の説明においては、外部電極端子となる電極パッド４４を最上絶縁層４２上面に形成した場合について説明したが、図３に示すように、外部電極端子を最下絶縁層１０下面に形成してもよい。図３は、外部電極端子を最下絶縁層１０下面にも形成した場合の各層における構成を示す。そして、図４は、図３における最下絶縁層１０を下側から見た斜視図を示す。
【００２５】
最下絶縁層１０には、スルーホール５２，５４が形成され、導体の印刷と同時に導電ペーストが充填されている。スルーホール５２，５４の下には電極パッド５６がスクリーン印刷等の工法を用いて形成されており、電極パッド５６の下には外部電極端子としてのバンプ電極５８が形成されている。
【００２６】
最下絶縁層１０の上に積層されている絶縁層１２には、スルーホール５２，５４とそれぞれ接続されるスルーホール６０，６２が形成され、導体の印刷と同時に導電ペーストが充填されている。スルーホール６０の各々及びスルーホール６２の各々は、スルーホール５２の各々及びスルーホール５４の各々と積層時にそれぞれ接続される位置に配置されている。
【００２７】
下側絶縁層１４に設けられたスルーホール１８の各々及びスルーホール２０の各々は、スルーホール６０の各々及びスルーホール６２の各々と積層時にそれぞれ接続される位置に配置されている。ここで、スルーホール５２，５４，６０，６２によっても端子接続用スルーホール導体が構成される。他の構成は図２と同様であるため説明を省略する。
【００２８】
図３及び図４に示す構成においても、図１及び図２に示す構成と同様の効果が得られる。さらに、図３及び図４に示す構成においては、最下絶縁層１０下面に外部電極端子となるバンプ電極５８をさらに形成し、バンプ電極５８の各々と第１のスルーホール導体及び第２のスルーホール導体の各々とを接続しているので、可変とするインダクタンス値の選択数をさらに増やすことができる。そして、インダクタ部品が実装される基板にはバンプ電極５８により接続されるので、接着剤等での固定が不必要となる。
【００２９】
上記の説明においては、外部電極端子を最上絶縁層４２上面及び最下絶縁層１０下面の両方に形成した場合について説明したが、外部電極端子を最下絶縁層１０下面のみに形成してもよい。
【００３０】
以上の説明においては、外部電極端子となる電極パッド４４またはバンプ電極５８が端子接続用スルーホール導体を介して第１のスルーホール導体及び第２のスルーホール導体と接続されている場合について説明したが、電極パッド４４は端子接続用スルーホール導体を介して上側絶縁層２８上の導体部と接続されていればよく、バンプ電極５８は端子接続用スルーホール導体を介して下側絶縁層１４上の導体部と接続されていればよい。例えば、端子接続用スルーホール導体を介して上側帯状導体３０と接続されている電極パッド４４を最上絶縁層４２上面に形成してもよいし、端子接続用スルーホール導体を介して下側帯状導体１６と接続されているバンプ電極５８を最下絶縁層１０下面に形成してもよい。これらの電極パッド４４またはバンプ電極５８を形成することで、可変とするインダクタンス値の選択数をさらに増やすことができる。ただし、これらの電極パッド４４またはバンプ電極５８を形成する場合は、これらの電極パッド４４またはバンプ電極５８と接続される端子接続用スルーホール導体がコイル導体周囲における磁束の回り込みの妨げとならないような位置に形成することが好ましい。
【００３１】
そして、外部電極端子については、最低３つあればインダクタンス値を可変にすることができるので、外部電極端子の数については、要求される仕様に応じて３つ以上の範囲で任意に設定することができる。
【００３２】
さらに、高いインダクタンス値が要求されない場合は、最上絶縁層４２及び絶縁層３６を省略して上側絶縁層２８上の導体部を外部に露出させ、上側絶縁層２８上の導体部のいずれかの位置を入力端子または出力端子として用いてもよい。この場合は、例えば上側絶縁層２８上の導体部に入力端子または出力端子として用いるためのランドを設け、所望のインダクタンス値が得られるためのワイヤボンディング接続位置を明確にすることが好ましい。そして、最下絶縁層１０及び絶縁層１２を省略してスルーホール１８，２０の下に電極パッド５６及びバンプ電極５８を形成し、このバンプ電極５８を入力端子または出力端子として用いてもよい。また、高いインダクタンス値が要求されない場合は、各絶縁層は磁性体材料以外であってもよい。
【００３３】
【発明の効果】
以上説明したように本発明によれば、１つのインダクタ部品で様々なインダクタンス値を得ることができるので、部品の設計工数、製造コスト及び管理コストを削減することができる。
【図面の簡単な説明】
【図１】本発明の実施形態に係る積層インダクタの構成を示す図である。
【図２】本発明の実施形態に係る積層インダクタの構成を各層ごとに分けて示す斜視図である。
【図３】本発明の実施形態に係る積層インダクタの別の構成を各層ごとに分けて示す斜視図である。
【図４】本発明の実施形態に係る積層インダクタの別の構成における最下層を下側から見た斜視図である。
【符号の説明】
１０　最下絶縁層、１２，２２，３６　絶縁層、１４　下側絶縁層、１６　下側帯状導体、１８，２０，２４，２６，３２，３４，３８，４０，５２，５４，６０，６２　スルーホール、２８　上側絶縁層、３０　上側帯状導体、４２　最上絶縁層、４４，５６　電極パッド、５８　バンプ電極。

Claims

複数の絶縁層が積層された積層体に、積層方向と垂直な軸周りに螺旋形状に巻回されたコイル導体が形成され、
該コイル導体は、
上側絶縁層上に形成された上側帯状導体と、
上端が上側帯状導体の一端と接続され、下端が下側絶縁層に設けられた第１のスルーホール導体と、
下側絶縁層上に形成され、一端が第１のスルーホール導体の下端と接続された下側帯状導体と、
下端が下側帯状導体の他端と接続され、上端が別の上側帯状導体の他端と接続された第２のスルーホール導体と、
によって形成されるパターンが積層方向と垂直な軸方向に複数回繰り返されて形成された導体を含む積層インダクタであって、
上側絶縁層上または下側絶縁層上の導体部と接続された入力端子と、
上側絶縁層上または下側絶縁層上の導体部と接続された出力端子と、
を有し、
入力端子と出力端子の少なくとも一方における上側絶縁層上または下側絶縁層上の導体部との接続位置を変えることで、インダクタンス値が可変であることを特徴とする積層インダクタ。
複数の絶縁層が積層された積層体に、積層方向と垂直な軸周りに螺旋形状に巻回されたコイル導体が形成され、
該コイル導体は、
上側絶縁層上に形成された上側帯状導体と、
上端が上側帯状導体の一端と接続され、下端が下側絶縁層に設けられた第１のスルーホール導体と、
下側絶縁層上に形成され、一端が第１のスルーホール導体の下端と接続された下側帯状導体と、
下端が下側帯状導体の他端と接続され、上端が別の上側帯状導体の他端と接続された第２のスルーホール導体と、
によって形成されるパターンが積層方向と垂直な軸方向に複数回繰り返されて形成された導体を含む積層インダクタであって、
積層体の最上積層外面または最下積層外面に形成された３つ以上の外部電極端子と、
各外部電極端子ごとに設けられ、一端が外部電極端子と接続され、他端が上側絶縁層上または下側絶縁層上の導体部と接続された端子接続用スルーホール導体と、
を有し、
端子接続用スルーホール導体の各々は、上側絶縁層上または下側絶縁層上の導体部との接続位置が互いに異なり、
入出力端子とする外部電極端子を選択することで、インダクタンス値が可変であることを特徴とする積層インダクタ。
請求項２に記載の積層インダクタであって、
外部電極端子の少なくとも１つは積層体の最上積層外面に形成されており、
積層体の最上積層外面に形成された外部電極端子は、電極パッドであることを特徴とする積層インダクタ。
請求項２に記載の積層インダクタであって、
外部電極端子の少なくとも１つは積層体の最下積層外面に形成されており、
積層体の最下積層外面に形成された外部電極端子は、バンプ電極であり、
バンプ電極と端子接続用スルーホールとの接続は、電極パッドを介して行われていることを特徴とする積層インダクタ。
請求項２〜４のいずれか１に記載の積層インダクタであって、
外部電極端子間の間隔が２００μｍ以下である外部電極端子を有することを特徴とする積層インダクタ。
請求項３または４に記載の積層インダクタの外部電極端子を形成する方法であって、
前記電極パッドをスクリーン印刷工法を用いて最上絶縁層上面または最下絶縁層下面に形成する工程を含むことを特徴とする積層インダクタの外部電極端子形成方法。