JP7274056B1 - 配線板 - Google Patents
配線板 Download PDFInfo
- Publication number
- JP7274056B1 JP7274056B1 JP2022554448A JP2022554448A JP7274056B1 JP 7274056 B1 JP7274056 B1 JP 7274056B1 JP 2022554448 A JP2022554448 A JP 2022554448A JP 2022554448 A JP2022554448 A JP 2022554448A JP 7274056 B1 JP7274056 B1 JP 7274056B1
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- wiring portion
- signal
- substrate
- point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims abstract description 54
- 238000011144 upstream manufacturing Methods 0.000 claims description 28
- 230000001902 propagating effect Effects 0.000 claims description 8
- 239000010410 layer Substances 0.000 description 35
- 238000010586 diagram Methods 0.000 description 12
- 230000000644 propagated effect Effects 0.000 description 12
- 230000005540 biological transmission Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 239000000470 constituent Substances 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
- H01P3/08—Microstrips; Strip lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P9/00—Delay lines of the waveguide type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P9/00—Delay lines of the waveguide type
- H01P9/02—Helical lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Structure Of Printed Boards (AREA)
Abstract
Description
実施の形態1.
図2は、実施の形態1に係る配線板10を示す、配線板10の面(後述する基板11の面11a)に直交する方向から視た模式図である。配線板10は、基板11と、基板11に形成されて、信号を伝搬させる第1配線41及び第2配線51と、を備えている。
次に、図5を参照して、実施の形態2に係る第2配線51bについて説明する。図5は、実施の形態2に係る第2配線51bの一部を示す、基板11の面11aに直交する方向から視た模式図である。実施の形態2に係る第2配線51bは、実施の形態1に係る第2配線51に対し、信号が伝達する経路が異なるが、他の構成及び特徴については実施の形態1に係る第2配線51と同様であり、実施の形態1と同様の内容については、説明を省略する。
次に、図6を参照して、実施の形態3に係る第2配線51cについて説明する。図6は、実施の形態3に係る第2配線51cの一部を示す、基板11の面11aに直交する方向から視た模式図である。実施の形態3に係る第2配線51cは、実施の形態1に係る第2配線51に対し、信号が伝達する経路が異なるが、他の構成及び特徴については実施の形態1に係る第2配線51と同様であり、実施の形態1と同様の内容については、説明を省略する。
Claims (5)
- 基板と、
信号を送信する送信部と、前記送信部からの信号を受信する受信部と、を接続する第1配線と、
第1点と第2点とを1本の経路で接続し、前記第1点から前記第2点へ信号を伝搬させる配線を含み、前記第1配線と経路長が揃うように形成されて前記送信部と前記受信部とを接続する第2配線と、を備え、
前記第2配線は、前記信号が伝搬する経路における前記第1点と前記第2点との間に配置され、前記信号を伝搬させる第1配線部、第2配線部、第3配線部及び第4配線部を有し、
前記第1配線部は、前記基板の面に沿う第1の向きに前記信号を伝搬させ、
前記第2配線部は、前記基板の面に直交する方向から視て、前記第1配線部に対し、前記信号が伝搬する方向と交差する方向に隣接するように配置され、前記第1の向きに前記信号を伝搬させ、
前記第3配線部及び前記第4配線部は、前記第1配線部及び前記第2配線部とは前記基板の厚さ方向の位置が異なる層に形成されており、
前記第3配線部は、前記第1配線部の下流端と前記第2配線部の上流端とを接続し、前記基板の面に沿ってかつ前記第1の向きとは異なる第2の向きに前記信号を伝搬させ、
前記第4配線部は、前記第2配線部の下流端に接続されて、前記第2の向きに前記信号を伝搬させる
ことを特徴とする配線板。 - 前記基板は、内層を有する多層基板であり、
前記第1配線部及び前記第2配線部は、前記内層に形成されている
ことを特徴とする請求項1記載の配線板。 - 前記第2配線は、前記基板の面に直交する方向から視て、前記信号が伝搬する方向と交差する方向において互いに最も近くに配置され、かつ互いに逆向きに前記信号が伝搬する部分が1箇所以下となるように形成されている
ことを特徴とする請求項1記載の配線板。 - 前記第1配線部及び前記第2配線部は、同一面上に形成されている
ことを特徴とする請求項1記載の配線板。 - 前記内層は、第1内層であり、
前記基板は、前記第1内層とは前記基板の厚さ方向の位置が異なる第2内層を有し、
前記第1配線部は、前記第1内層に形成され、
前記第2配線部は、前記第2内層に形成されている
ことを特徴とする請求項2記載の配線板。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2022/010751 WO2023170895A1 (ja) | 2022-03-11 | 2022-03-11 | 配線板 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP7274056B1 true JP7274056B1 (ja) | 2023-05-15 |
JPWO2023170895A1 JPWO2023170895A1 (ja) | 2023-09-14 |
JPWO2023170895A5 JPWO2023170895A5 (ja) | 2024-02-14 |
Family
ID=86321970
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022554448A Active JP7274056B1 (ja) | 2022-03-11 | 2022-03-11 | 配線板 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP7274056B1 (ja) |
WO (1) | WO2023170895A1 (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4899436U (ja) * | 1972-02-25 | 1973-11-24 | ||
JPH08114667A (ja) * | 1994-10-13 | 1996-05-07 | Honda Motor Co Ltd | レーダーモジュール |
JP2004063698A (ja) * | 2002-07-26 | 2004-02-26 | Murata Mfg Co Ltd | 積層インダクタ及びその外部電極端子形成方法 |
US6828876B1 (en) * | 2001-11-02 | 2004-12-07 | Thin Film Technology Corp. | Tapered delay line |
US20100060379A1 (en) * | 2008-09-05 | 2010-03-11 | Asustek Computer Inc. | Delay line for printed circuit broad |
JP2020202382A (ja) * | 2013-02-19 | 2020-12-17 | 株式会社村田製作所 | インダクタブリッジおよび電子機器 |
-
2022
- 2022-03-11 JP JP2022554448A patent/JP7274056B1/ja active Active
- 2022-03-11 WO PCT/JP2022/010751 patent/WO2023170895A1/ja active Application Filing
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4899436U (ja) * | 1972-02-25 | 1973-11-24 | ||
JPH08114667A (ja) * | 1994-10-13 | 1996-05-07 | Honda Motor Co Ltd | レーダーモジュール |
US6828876B1 (en) * | 2001-11-02 | 2004-12-07 | Thin Film Technology Corp. | Tapered delay line |
JP2004063698A (ja) * | 2002-07-26 | 2004-02-26 | Murata Mfg Co Ltd | 積層インダクタ及びその外部電極端子形成方法 |
US20100060379A1 (en) * | 2008-09-05 | 2010-03-11 | Asustek Computer Inc. | Delay line for printed circuit broad |
JP2020202382A (ja) * | 2013-02-19 | 2020-12-17 | 株式会社村田製作所 | インダクタブリッジおよび電子機器 |
Also Published As
Publication number | Publication date |
---|---|
WO2023170895A1 (ja) | 2023-09-14 |
JPWO2023170895A1 (ja) | 2023-09-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7038555B2 (en) | Printed wiring board for controlling signal transmission using paired inductance and capacitance | |
US20090086522A1 (en) | Address line wiring structure and printed wiring board having same | |
US7394115B2 (en) | Semiconductor integrated circuit device having clock signal transmission line and wiring method thereof | |
US7504904B1 (en) | Printed-circuit impedance control using skewed reference mesh | |
US5548734A (en) | Equal length symmetric computer bus topology | |
US8933718B2 (en) | Signal distribution structure and method for distributing a signal | |
US6600790B1 (en) | Gap-coupling bus system | |
WO2013121996A1 (ja) | 方向性結合式マルチドロップバス | |
JP2004228478A (ja) | プリント配線基板 | |
US9231791B2 (en) | Differential transmission circuit | |
JP7274056B1 (ja) | 配線板 | |
US11057987B2 (en) | Asymmetric dual bend skew compensation for reducing differential mode to common mode conversion | |
US9413053B2 (en) | Galvanically isolated, directional coupler | |
JP2006270026A (ja) | 配線構造、プリント配線板、集積回路および電子機器 | |
US20020008539A1 (en) | Bus system and circuit board | |
JP4371766B2 (ja) | プリント配線板 | |
JP2006278847A (ja) | 等長配線構造、該等長配線構造を備えた記録装置及び電子機器 | |
JP4934856B2 (ja) | 信号伝送基板 | |
JP2007287750A (ja) | 多層プリント配線板 | |
JP5277700B2 (ja) | クロック分配回路、半導体集積回路、およびクロック分配方法 | |
JP2002094489A (ja) | データ伝送回路 | |
JP3952401B2 (ja) | 線路分岐回路と線路分岐方法 | |
US6144224A (en) | Clock distribution network with dual wire routing | |
US20080301352A1 (en) | Bus architecture | |
JPH11163531A (ja) | 多層配線板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220909 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220909 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20220909 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221122 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230113 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230404 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230428 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7274056 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |