JP2003218531A - 多層配線基板 - Google Patents

多層配線基板

Info

Publication number
JP2003218531A
JP2003218531A JP2002014790A JP2002014790A JP2003218531A JP 2003218531 A JP2003218531 A JP 2003218531A JP 2002014790 A JP2002014790 A JP 2002014790A JP 2002014790 A JP2002014790 A JP 2002014790A JP 2003218531 A JP2003218531 A JP 2003218531A
Authority
JP
Japan
Prior art keywords
conductor
layer
wiring
insulating
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002014790A
Other languages
English (en)
Other versions
JP3854160B2 (ja
Inventor
Toshihiko Maeda
敏彦 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2002014790A priority Critical patent/JP3854160B2/ja
Publication of JP2003218531A publication Critical patent/JP2003218531A/ja
Application granted granted Critical
Publication of JP3854160B2 publication Critical patent/JP3854160B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 熱応力によるスタックトビアの下部貫通導体
とその直下の配線導体層との間での剥離を抑制した、電
気的接続信頼性に優れた多層配線基板を提供すること。 【解決手段】 基板上に有機樹脂から成る絶縁層8と配
線導体層3とを多層に積層するとともに、上下に位置す
る配線導体層3同士をその間の絶縁層8に設けた貫通孔
6に貫通導体7を配して電気的に接続して成る多層配線
基板であって、貫通導体7の一部は、第1の絶縁層8a
に形成された第1の貫通導体7aがその直下の第2の絶
縁層8bに形成された第2の貫通導体7bの上に重なる
ように形成されているとともに、第1および第2の絶縁
層8a,8bの高さをTaおよびTbとし、第1および
第2の貫通導体7a,7bの底面の面積をSaおよびS
bとしたとき、Sb≧{(Ta+Tb)/Ta}Saを
満たすような構造とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は多層配線基板に関
し、より詳細には混成集積回路装置や半導体素子を収容
する半導体素子収納用パッケージ等に使用される多層配
線基板に関するものである。
【0002】
【従来の技術】従来、混成集積回路装置や半導体素子収
納用パッケージ等に使用される多層配線基板としては、
配線導体を高密度に形成することを目的として、基板上
に絶縁層と配線導体層とから成る多層配線部を形成した
多層配線基板が採用されていた。
【0003】かかる多層配線基板は、酸化アルミニウム
質焼結体等から成る基板の上面に、スピンコート法等に
よって形成されるポリイミド樹脂等から成る絶縁層と、
銅やアルミニウム等の金属から成り、めっき法や蒸着法
等の薄膜形成技術およびフォトリソグラフィー技術を採
用することによって形成される配線導体層とを交互に多
層に積層させた構造を有している。
【0004】しかしながら、スピンコート法によってポ
リイミド樹脂から成る絶縁層を形成した場合、所望の厚
みに絶縁層を形成するには多数回に分けてポリイミド樹
脂の前駆体を塗布する必要があり、さらにその後にポリ
イミド樹脂の前駆体をポリイミド化させるキュア工程が
必要となるため、製造工程が長くなるという問題点があ
った。
【0005】そこで、ポリイミド樹脂等から成る複数の
絶縁フィルム層を間にビスマレイミドトリアジン樹脂等
から成る絶縁性接着剤層を介して積層した多層配線基板
や、あるいは液晶ポリマー等の熱可塑性樹脂を積層した
多層配線基板が採用されてきている。
【0006】かかる多層配線基板における絶縁層の形成
は、まず絶縁フィルムに絶縁性接着剤をドクターブレー
ド法等を用いて塗布し乾燥させたものを準備し、この絶
縁フィルム層を基板や下層の絶縁フィルム層の上面に間
に絶縁性接着剤層が配されるように積み重ね、これを加
熱プレス装置を用いて加熱加圧し接着することにより行
なわれる。
【0007】また、上下に位置する配線導体層間の電気
的接続は、レーザやドライエッチング等の手法により絶
縁フィルム層および絶縁性接着剤層に貫通孔を形成し、
その後、貫通孔の内壁に真空成膜法やめっき法により貫
通導体を形成することにより行なわれている。
【0008】この配線導体層や貫通導体は以下の(1)
〜(5)の工程を含む製造方法で形成されている。 (1)レーザにより開口された貫通孔の内部を過マンガ
ン酸カリウム溶液等の粗化液で粗化する。 (2)この粗化した面にめっき触媒としてPd等を付与
し、その後、無電解めっきにより下地導体膜を形成す
る。 (3)次に、下地導体膜の上にフォトレジストを塗布す
るとともにこれに露光・現像を施すことによって、下地
導体層のうち上層の主導体層を形成する部分に所定形状
の窓部を形成する。 (4)次に、フォトレジストの窓部に露出させた下地導
体層を電極として電解めっき皮膜を3〜10μmの厚みに
形成する。これによって上層の主導体層の部分に相当す
る露出した下地導体層上にめっき皮膜が形成され、その
他の部分はフォトレジストに覆われているためにめっき
皮膜が形成されず、上層の配線導体層および貫通導体に
相当する部分にのみ主導体層が形成される。 (5)このようにして所定の厚さの主導体層を形成した
後、フォトレジストを剥離除去し、次に、主導体層をエ
ッチングレジストとして先に電解めっき用電極として使
用した下地導体層の一部をエッチングすることによっ
て、上層の配線導体層および貫通導体が形成される。
【0009】また、近年このように形成される貫通導体
の一部は、基板の更なる高密度化を図るため、貫通孔を
めっきにより導体金属を充填して貫通導体を形成し、上
下に位置する絶縁層に形成された貫通導体を積み重ねる
ようにして接続された、いわゆるスタックトビア構造で
形成されることがある。
【0010】
【発明が解決しようとする課題】しかしながら、上記の
ような絶縁フィルムおよび絶縁性接着剤層から成る絶縁
層を加熱加圧し接着する多層配線基板においては、貫通
導体と絶縁層との熱膨張係数に大きな差があるため、多
層配線基板にチップ部品等を実装する際の加熱工程や温
度サイクル試験等の耐環境試験の熱により応力が生じ
る。その応力は配線導体層の上面と貫通導体の底面との
間に集中し、特に貫通導体上に貫通導体が形成されたい
わゆるスタックトビア構造をとる場合、下方の貫通導体
が形成されている貫通孔とその貫通導体の底面が接続さ
れている配線導体層の上面との間に最大応力がかかるこ
とになる。その理由は、スタックトビア構造の場合、上
下に重ねられた貫通導体とその貫通導体が形成されてい
る絶縁層との接する距離が長くなり、熱膨張差による熱
応力はその距離に比例するので、その結果、下方の貫通
孔とそれに形成されている貫通導体の底面が接続されて
いる配線導体層の上面との間に働く応力が大きくなるこ
とによる。つまり、上下に2つの貫通導体が重なってお
り、上下の絶縁層の厚みが同一である場合は、上下に重
なった貫通導体とその貫通導体が形成されている上下の
絶縁層との接する距離が上方の貫通導体とその貫通導体
が形成されている上方の絶縁層との接する距離の約2倍
となるので、下方の貫通導体の底面とその底面が接続さ
れている配線導体層の上面との間に働く熱応力は、上方
の貫通導体の底面とその底面が接続されている下方の貫
通導体の上面に働く熱応力の約2倍の熱応力となる。そ
のため、スタックトビアの下方の貫通導体の底面とその
底面が接続されている配線導体層の上面との間にクラッ
クが生じ、配線導体層と貫通導体の剥離が発生して、多
層配線基板内で配線導体層間の電気的導通が取れなくな
ってしまうという問題点があった。
【0011】本発明は上記従来の技術における問題点に
鑑みてなされたものであり、その目的は、チップ部品等
を実装する際の加熱工程や温度サイクル試験等の耐環境
試験において発生する配線導体層とスタックトビアの下
方の貫通導体との剥離を抑制した、電気的接続信頼性に
優れた多層配線基板を提供することにある。
【0012】
【課題を解決するための手段】本発明の多層配線基板
は、基板上に有機樹脂から成る複数の絶縁層と配線導体
層とを多層に積層するとともに、上下に位置する前記配
線導体層同士をその間の前記絶縁層に設けた貫通孔に貫
通導体を配して電気的に接続して成る多層配線基板であ
って、前記貫通導体の一部は、第1の絶縁層に形成され
た第1の貫通導体がその直下の第2の絶縁層に形成され
た第2の貫通導体の上に重なるように形成されていると
ともに、前記第1および第2の絶縁層の高さをTaおよ
びTbとし、前記第1および第2の貫通導体の底面の面
積をSaおよびSbとしたとき、Sb≧{(Ta+T
b)/Ta}Saを満たすことを特徴とするものであ
る。
【0013】また、本発明の多層配線基板は、上記構成
において、前記第2の貫通導体の底面が、この底面が接
続されている前記配線導体層に0.1μm以上の深さで埋
入していることを特徴とするものである。
【0014】本発明の多層配線基板によれば、第1の絶
縁層に形成された第1の貫通導体がその直下の第2の絶
縁層に形成された第2の貫通導体の上に重なるように形
成されているとともに、第1の絶縁層および第2の絶縁
層の高さをTaおよびTbとし、第1および第2の貫通
導体の底面の面積をSaおよびSbとしたとき、Sb≧
{(Ta+Tb)/Ta}Saを満たすものとしたこと
により、第2の貫通導体の底面の面積Sbが、第2の貫
通導体の底面とこの底面が接続されている配線導体層の
上面との間の接着強度がそこに働く熱応力を超えるよう
な面積となり、第2の貫通導体の底面とこの底面が接続
されている配線導体層の上面との間の剥離を防止するこ
とができる。その結果として、チップ部品等を実装する
際の加熱工程や温度サイクル試験等の耐環境試験におい
て上下に位置する配線導体層間の導通不良の発生がなく
なり、電気的接続信頼性の優れた多層配線基板となる。
【0015】さらに、本発明の多層配線基板によれば、
第2の貫通導体の底面がこの底面が接続されている配線
導体層に0.1μm以上の深さで埋入しているときには、
第2の貫通導体の底面とこの底面が接続されている配線
導体層の上面との間に集中した応力を、配線導体層に埋
入した貫通導体の底部の側面方向に分散することができ
るようになる。このことにより、多層配線基板にチップ
部品等を実装する際の加熱工程や温度サイクル試験等の
耐環境試験において発生する配線導体層の上面と貫通導
体の底面との接する界面方向に発生するクラックの進行
が抑えられ、配線導体層と貫通導体との剥離を有効にな
くすことができる。
【0016】これにより、上下に位置する配線導体層間
の導通不良の発生がなくなり、より一層、電気的接続信
頼性の優れた多層配線基板となる。
【0017】
【発明の実施の形態】以下、図面に基づいて本発明を詳
細に説明する。
【0018】図1は本発明の多層配線基板の実施の形態
の一例を示す断面図であり、図2は図1に示す多層配線
基板における貫通導体が重ねて形成されている部位の周
辺の構成を示す要部拡大断面図である。これらの図にお
いて、1は基板、2は多層配線部、3は配線導体層、4
は絶縁フィルム層、5は絶縁性接着剤層、6は貫通孔、
7は貫通導体、8は絶縁層である。
【0019】基板1は、その上面に複数の絶縁フィルム
層4を間に絶縁性接着剤層5を介して積層した絶縁層8
と配線導体層3とを多層に積層した多層配線部2が配設
されており、この多層配線部2を支持する支持部材とし
て機能する。
【0020】基板1は、酸化アルミニウム質焼結体,ム
ライト質焼結体等の酸化物系セラミックス、あるいは表
面に酸化物膜を有する窒化アルミニウム質焼結体,炭化
珪素質焼結体等の非酸化物系セラミックス、さらにはガ
ラス繊維から成る基材にエポキシ樹脂を含浸させたガラ
スエポキシ樹脂やガラス繊維から成る基材にビスマレイ
ミドトリアジン樹脂を含浸させたもの等の電気絶縁材料
で形成されている。
【0021】例えば、酸化アルミニウム質焼結体で形成
されている場合には、アルミナ,シリカ,カルシア,マ
グネシア等の原料粉末に適当な有機溶剤,溶媒を添加混
合して泥漿状となすとともにこれを従来周知のドクター
ブレード法やカレンダーロール法を採用することによっ
てセラミックグリーンシート(セラミック生シート)を
形成し、しかる後、このセラミックグリーンシートに適
当な打ち抜き加工を施し、所定形状となすとともに高温
(約1600℃)で焼成することによって、あるいはアルミ
ナ等の原料粉末に適当な有機溶剤、溶媒を添加混合して
原料粉末を調整するとともにこの原料粉末をプレス成形
機によって所定形状に成形し、最後にこの成形体を高温
(約1600℃)で焼成することによって製作される。ま
た、ガラスエポキシ樹脂から成る場合は、例えばガラス
繊維から成る基材にエポキシ樹脂の前駆体を含浸させ、
このエポキシ樹脂前駆体を所定の温度で熱硬化させるこ
とによって製作される。
【0022】また、基板1には、その上面に複数の絶縁
フィルム層4を間に絶縁性接着剤層5を介して積層した
絶縁層8と配線導体層3とを多層に積層した多層配線部
2が配設されている。この多層配線部2を構成する絶縁
フィルム層4は上下に位置する配線導体層3を電気的に
絶縁し、配線導体層3は電気信号を伝達するための伝達
路として機能する。
【0023】多層配線部2の絶縁層8は絶縁フィルム層
4と絶縁性接着剤層5とから構成され、絶縁フィルム層
4はポリイミド樹脂,ポリフェニレンサルファイド樹
脂,全芳香族ポリエステル樹脂,フッ素樹脂等の有機樹
脂から成る。また、絶縁性接着剤層5はポリアミドイミ
ド樹脂,ポリイミドシロキサン樹脂,ビスマレイミドト
リアジン樹脂,エポキシ樹脂等の有機樹脂から成る。
【0024】絶縁層8は、まず12.5〜50μm程度の絶縁
フィルムに絶縁性接着剤をドクターブレード法等を用い
て乾燥厚みで5〜20μm程度に塗布し乾燥させたものを
準備し、この絶縁フィルムを基板1や下層の絶縁層8の
上面に間に絶縁性接着剤が配されるように積み重ね、こ
れを加熱プレス装置を用いて加熱加圧し接着することに
よって形成される。
【0025】中でも、貫通導体7を銅または銅合金で形
成し、絶縁フィルム層4をポリイミド樹脂とし、絶縁性
接着剤層5をポリイミドシロキサン樹脂あるいはシロキ
サン変性ポリアミドイミド樹脂とする組み合わせにおい
ては、ポリイミドシロキサン樹脂あるいはシロキサン変
性ポリアミドイミド樹脂が絶縁フィルム層4との接着性
も良好で、かつ耐熱性が高く、また熱膨張係数が銅と比
較的近いため、貫通導体7と絶縁層8との熱膨張差も小
さくなるため本発明に好適である。
【0026】絶縁層8には所定位置に絶縁フィルム層4
および絶縁性接着剤層5を貫通する貫通孔6が形成され
ており、この貫通孔6内に貫通導体7が被着形成される
ことにより、絶縁フィルム層4を挟んで上下に位置する
配線導体層3の各々を電気的に接続する接続路が形成さ
れる。
【0027】また、複数の貫通孔6および貫通導体7の
うちの一部については、上方に位置する第1の絶縁層8
aに形成された第1の貫通孔6aがその直下の第2の絶
縁層8bに形成された第2の貫通孔6bの上に形成され
ており、上下で重なるように配置された第1および第2
の貫通孔6a・6bの内部にはそれぞれ硫酸銅めっきに
て充填された第1および第2の貫通導体7a・7bが形
成される。これにより、第1の絶縁層8aに形成された
第1の貫通導体7aが、その直下の第2の絶縁層8bに
形成された第2の貫通導体7bの上に重なるように形成
されている。
【0028】貫通孔6は、例えばレーザを使い絶縁フィ
ルム層4および絶縁性接着剤層5から成る絶縁層8の一
部を除去することにより形成される。特に、貫通孔6の
開口径が小さな場合は、貫通孔6の内壁面の角度をコン
トロールすることが容易で貫通孔6の内壁面が滑らかに
加工される紫外線レーザで形成することが望ましい。
【0029】各絶縁層8の絶縁フィルム層4の上面に配
設される配線導体層3および貫通孔6内に配設される貫
通導体7は、銅,金,アルミニウム,ニッケルおよびそ
れらの合金等の金属材料をスパッタリング法,蒸着法,
めっき法等の薄膜形成技術を採用することによって形成
することができるが、安価で電気抵抗も低い銅をめっき
法にて形成することが望ましい。
【0030】貫通導体7は配線導体層3と別々に形成し
てもよいが、これらは同時に形成した方が工程数を少な
くできるとともに両者の電気的な接続信頼性の点でも良
好である。また、配線導体層3と貫通導体7とを一体形
成する場合には、それぞれに所望の厚みのめっき膜を調
整して形成することができるように、主として電解めっ
き法を用いて形成しておくのがよい。
【0031】なお、絶縁層8の最上層に形成された配線
導体層3には、チップ部品の実装性および耐環境性の点
から、その配線導体層3が銅層から成る場合にはその上
にニッケル層や金層を形成するとよい。
【0032】本発明の多層配線基板においては、第1の
絶縁層8aに形成された第1の貫通導体7aがその直下
の第2の絶縁層8bに形成された第2の貫通導体7bの
上に重なるように形成されているとともに、第1の絶縁
層8aおよび第2の絶縁層8bの高さをTaおよびTb
とし、第1の貫通導体7aおよび第2の貫通導体7bの
底面の面積をSaおよびSbとしたとき、 Sb≧{(Ta+Tb)/Ta}Sa・・・・(1) を満たすことが重要である。
【0033】第1の貫通孔6aに形成された第1の貫通
導体7aの底面とその直下の第2の貫通孔6bに形成さ
れた第2の貫通導体7bの上面との間に働く応力をσA
とし、第2の貫通孔6bに形成された第2の貫通導体7
bの底面とその底面が接続されている配線導体層3bの
上面との間に働く応力をσBとすると、これらは、絶縁
層8の材料と貫通導体7の材料との熱膨張係数の差δ
α、貫通導体7が形成された時の温度と応力発生時の温
度との差δT、および絶縁層8のヤング率Eを用いて以
下のように記述できる。
【0034】 σA∝EδαTaδT・・・・・・・・・(2) σB∝Eδα(Ta+Tb)δT・・・・(3) これらの応力σA,σBが貫通導体7の底面と配線導体
層3の上面との接着強度を超えるとき、貫通導体7の底
面と配線導体層3の上面との間で剥離が発生すると考え
られる。
【0035】単位面積あたりの貫通導体7の底面とその
底面が接続されている配線導体層3の上面との接着力を
Cとすると、貫通導体が1個の場合の貫通導体の底面と
この底面が接続されている配線導体層の上面との間で
は、貫通導体の底面の面積をSとし、この底面と底面が
接続されている配線導体層の上面との間に働く応力をσ
としたとき、その間が剥離しない条件はCS≧σであ
る。従って、第2の貫通導体7bの底面がその直下の配
線導体層3bの上面から剥離しないためには、CSb≧
σBでなければならない。ここで、接着力Cは貫通導体
の底面がその直下の貫通導体の上面に接続されている場
合についても同じであるから、第1の貫通導体7aの底
面と第2の貫通導体7bの上面との間では剥離が発生し
ていないことに基づいてその部分の接着力CをCSa≧
σAを満たす最小値として求めてそれを代入すると、σ
A(Sb/Sa)≧σBとなるから、これより式(2)
および式(3)から式(1)の関係となる。従って、第
2の貫通導体7bは、その底面の面積SbがSb≧
{(Ta+Tb)/Ta}Saを満たすように形成する
ことにより、第2の貫通導体8bの底面と配線導体3b
の上面との間での剥離を防止することができる。また、
第2の貫通導体7bの底面の面積Sbの上限は、接続信
頼性の観点からは特に上限はないが、高密度に貫通導体
を配置するためには上記関係式を満たす範囲でできるだ
け小さく形成するのが望ましい。
【0036】なお、以上のような第2の貫通導体7bの
底面とこの底面が接続されている配線導体3bの上面と
の関係は、第2の貫通導体7bの底面がその直下に形成
された貫通導体7に重なるように形成されている場合に
は、その第2の貫通導体7bの底面とこの底面が接続さ
れている貫通導体の上面との間についても同様である。
これにより、第2の貫通導体7bの底面とこの底面が接
続されている貫通導体7の上面との間でも剥離が発生し
ないものとすることができる。
【0037】本発明の多層配線基板においては、第2の
貫通導体7bの底面がこの底面が接続されている配線導
体層3bに、埋入しかつ、その深さが0.1μm以上であ
るとよい。これにより、第2の貫通導体7bと配線導体
層3bの上面との間に集中した応力を配線導体層3bに
埋入した第2の貫通導体7bの底部の側面方向に分散す
ることができる。その結果、多層配線基板にチップ部品
等を実装する際の加熱工程の温度により配線導体層3の
上面とその上に複数個が積み重ねられて形成された貫通
導体7の底面とが接している界面方向に発生するクラッ
クの進行が抑えられ、配線導体層3と貫通導体7との間
の剥離を有効になくすことができる。この埋入深さが0.
1μmより小さい場合は、貫通導体7と配線導体層3と
絶縁層8の絶縁性接着剤層5とが接する最大応力点から
の距離が短いため、第2の貫通導体7bの底部の側面方
向への応力分散の効果が十分に発揮されない。
【0038】また、第2の貫通導体7bの底面を配線導
体層3bの上面に埋入させる場合に、配線導体層3bの
上面に第2の貫通導体7bの底面が埋入する凹部を形成
するには、例えば、配線導体層3bの上面に第2の貫通
孔6bが開口した第2の絶縁層8bを形成した後、第2
の貫通孔6bを窓部としてその底に露出している配線導
体層3bの上面をエッチングによって凹状に除去するこ
とにより、その部分の配線導体層3bの上面に、第2の
貫通孔6bの内面に形成される第2の貫通導体7bの底
面を埋入させる凹部を形成することができる。このと
き、凹部を1.0μm以上の深さで形成すると、第2の絶
縁層8bと配線導体層3bとの間に剥離が発生しやすく
なるため、凹部の深さすなわち第2の貫通導体7bの底
面が配線導体層3bに埋入する深さは1.0μmを超えな
いことが望ましい。
【0039】かくして、本発明の多層配線基板によれ
ば、基板1の上面に積層された多層配線部2の上に半導
体素子や容量素子,抵抗器等の電子部品を搭載実装し、
電子部品の各電極を配線導体層3に電気的に接続するこ
とによって半導体装置や混成集積回路装置等となる。
【0040】
【実施例】絶縁フィルムとしてユーピレックスS(宇部
興産株式会社製ポリイミドフィルム、商品名、熱膨張係
数12×10-6/℃)の12.5μm厚みのものに絶縁性接着剤
としてシロキサン変性ポリアミドイミド(熱膨張係数50
×10-6/℃)を10μm厚みに塗布し、絶縁性接着剤層付
きの絶縁フィルム層を準備した。次に、配線導体層(第
3の配線導体層)を形成したアルミナ基板(100mm
角)に圧力3MPa,260℃,60分間の加熱加圧条件で
先の絶縁フィルム層を絶縁性接着剤層を間にして積層し
絶縁層(第2の絶縁層)を形成した。その後、UVレー
ザにて表1に示すような直径の貫通孔(第2の貫通孔)
の加工を行ない、次いで、スパッタリング法にてCrと
Cuとの多層膜を形成し、電解めっき用の下地導体層を
形成した。次に、配線導体層および貫通導体を形成する
以外の部分にフォトレジストをマスキングし、電解硫酸
銅めっき(荏原ユージライト製キューブライトVF2)に
て配線導体層および貫通孔を充填した貫通導体(第2の
貫通導体)を形成した。その後、フォトレジストを剥離
し、電解銅めっき用の下地導体層を除去することによ
り、配線導体層(第2の配線導体層)および貫通導体
(第2の貫通導体)を形成した。
【0041】次に、上記手順と同様の方法で第1の絶縁
層,第1の配線導体層,第2の配線導体層と第1の配線
導体層とを接続する第1の貫通導体を形成した。ただ
し、第1の貫通導体の直径は20μmまたは30μmとして
第1の貫通導体の底面と第2の貫通導体の底面との面積
比(Sb/Sa)が表1に示すような値になるようにし
た。また、第1の配線導体層には表層保護膜としてさら
にニッケル層と金層を順次形成した。
【0042】以上のような方法で900穴組の貫通導体の
接続抵抗値を測定できる試験片を製作し、リフロー通炉
試験(260℃ピーク),温度サイクル試験(−55℃⇔+1
25℃,1000サイクル),高温放置試験(150℃,1000時
間)を行ない、貫通導体の接続抵抗値の変化率を評価し
た。判定は初期値に対して±10%以上の変化を示したも
のを故障とした。各試験における故障数/サンプル数の
結果のまとめを表1に示す。
【0043】
【表1】
【0044】表1に示すように、上下に重なった貫通導
体において、第2の貫通導体の底面の面積が第1の貫通
導体の底面の面積に対し、Sb≧{(Ta+Tb)/T
a}Sa、この例の場合はSb/Sa≧2を満たさない
場合は、貫通導体の接続抵抗に大幅な上昇が見られて故
障数が大きくなった。この故障箇所の不良解析を行なっ
た結果、第2の貫通導体の底面とこの底面が接続されて
いる配線導体層(第3の配線導体層)の上面との間で剥
離が発生していることが判明した。この剥離の原因は、
絶縁層と貫通導体との熱膨張差により貫通導体が押し上
げられ、その結果、最も高い応力が第2の貫通導体の底
面とこの底面が接続されている配線導体層(第3の配線
導体層)の上面との間に発生し、第2の貫通導体の底面
とその底面が接続されている配線導体層の上面との間の
接着強度を超えたためである。
【0045】なお、本発明は上記の実施の形態の例に限
定されるものではなく、本発明の要旨を逸脱しない範囲
であれば種々の変更は可能である。例えば、上述の実施
の形態の例においては基板1の上面にのみ絶縁層8と配
線導体層3とから成る多層配線部2を設けたが、多層配
線部2を基板1の下面側のみに設けても、上下の両面に
設けてもよい。また、上述の実施の形態の例においては
貫通孔6および貫通導体7の横断面形状は円形であった
が、四角形状等の多角形でもよい。
【0046】
【発明の効果】以上のように、本発明の多層配線基板に
よれば、第1の絶縁層に形成された第1の貫通導体がそ
の直下の第2の絶縁層に形成された第2の貫通導体の上
に重なるように形成されているとともに、第1の絶縁層
および第2の絶縁層の高さをTaおよびTbとし、第1
および第2の貫通導体の底面の面積をSaおよびSbと
したとき、Sb≧{(Ta+Tb)/Ta}Saを満た
すものとしたことにより、第2の貫通導体の底面の面積
Sbが、第2の貫通導体の底面とこの底面が接続されて
いる配線導体層の上面との間の接着強度がそこに働く熱
応力を超えるような面積となり、第2の貫通導体の底面
とこの底面が接続されている配線導体層の上面との間の
剥離を防止することができる。その結果として、チップ
部品等を実装する際の加熱工程や温度サイクル試験等の
耐環境試験において上下に位置する配線導体層間の導通
不良の発生がなくなり、電気的接続信頼性の優れた多層
配線基板となる。
【0047】さらに、本発明の多層配線基板によれば、
第2の貫通導体の底面がこの底面が接続されている配線
導体層に0.1μm以上の深さで埋入しているときには、
第2の貫通導体の底面とこの底面が接続されている配線
導体層の上面との間に集中した応力を、配線導体層に埋
入した貫通導体の底部の側面方向に分散することができ
るようになる。このことにより、多層配線基板にチップ
部品等を実装する際の加熱工程や温度サイクル試験等の
耐環境試験において発生する配線導体層の上面と貫通導
体の底面との接する界面方向に発生するクラックの進行
が抑えられ、配線導体層と貫通導体との剥離を有効にな
くすことができる。
【0048】これにより、上下に位置する配線導体層間
の導通不良の発生がなくなり、より一層、電気的接続信
頼性の優れた多層配線基板となる。
【図面の簡単な説明】
【図1】本発明の多層配線基板の実施の形態の一例を示
す断面図である。
【図2】図1に示す多層配線基板における貫通導体が重
ねて形成されている部位の周辺の構成を示す要部拡大断
面図である。
【符号の説明】
1・・・・基板 2・・・・多層配線部 3・・・・配線導体層 4・・・・絶縁フィルム層 5・・・・絶縁性接着剤層 6・・・・貫通孔 7・・・・貫通導体 7a・・・第1の貫通導体 7b・・・第2の貫通導体 8・・・・絶縁層 8a・・・第1の絶縁層 8b・・・第2の絶縁層

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 基板上に有機樹脂から成る複数の絶縁層
    と配線導体層とを多層に積層するとともに、上下に位置
    する前記配線導体層同士をその間の前記絶縁層に設けた
    貫通孔に貫通導体を配して電気的に接続して成る多層配
    線基板であって、前記貫通導体の一部は、第1の絶縁層
    に形成された第1の貫通導体がその直下の第2の絶縁層
    に形成された第2の貫通導体の上に重なるように形成さ
    れているとともに、前記第1および第2の絶縁層の高さ
    をTaおよびTbとし、前記第1および第2の貫通導体
    の底面の面積をSaおよびSbとしたとき、Sb≧
    {(Ta+Tb)/Ta}Saを満たすことを特徴とす
    る多層配線基板。
  2. 【請求項2】 前記第2の貫通導体の底面が、該底面が
    接続されている前記配線導体層に0.1μm以上の深さ
    で埋入していることを特徴とする請求項1記載の多層配
    線基板。
JP2002014790A 2002-01-23 2002-01-23 多層配線基板 Expired - Fee Related JP3854160B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002014790A JP3854160B2 (ja) 2002-01-23 2002-01-23 多層配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002014790A JP3854160B2 (ja) 2002-01-23 2002-01-23 多層配線基板

Publications (2)

Publication Number Publication Date
JP2003218531A true JP2003218531A (ja) 2003-07-31
JP3854160B2 JP3854160B2 (ja) 2006-12-06

Family

ID=27651373

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002014790A Expired - Fee Related JP3854160B2 (ja) 2002-01-23 2002-01-23 多層配線基板

Country Status (1)

Country Link
JP (1) JP3854160B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006082785A1 (ja) * 2005-02-02 2006-08-10 Ibiden Co., Ltd. 多層プリント配線板
WO2006101134A1 (ja) * 2005-03-24 2006-09-28 Ibiden Co., Ltd. 多層プリント配線板
JP2007165497A (ja) * 2005-12-13 2007-06-28 Dainippon Printing Co Ltd 多層配線基板
JP2008270531A (ja) * 2007-04-20 2008-11-06 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法
US20080314632A1 (en) * 2005-02-02 2008-12-25 Ibiden Co., Ltd Multilayered printed wiring board
JP2011077487A (ja) * 2009-10-01 2011-04-14 Samsung Electro-Mechanics Co Ltd 多層セラミック基板及びその製造方法
JP2015159242A (ja) * 2014-02-25 2015-09-03 京セラ株式会社 配線基板およびそれを備えた多層配線基板
US9326378B2 (en) 2011-08-29 2016-04-26 Kyocera Corporation Thin-film wiring substrate and substrate for probe card
JP2016072285A (ja) * 2014-09-26 2016-05-09 京セラ株式会社 回路基板およびプローブカード

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006216713A (ja) * 2005-02-02 2006-08-17 Ibiden Co Ltd 多層プリント配線板
WO2006082785A1 (ja) * 2005-02-02 2006-08-10 Ibiden Co., Ltd. 多層プリント配線板
US8800143B2 (en) 2005-02-02 2014-08-12 Ibiden Co., Ltd. Multilayer printed wiring board and manufacturing method thereof
US20080314632A1 (en) * 2005-02-02 2008-12-25 Ibiden Co., Ltd Multilayered printed wiring board
US8367943B2 (en) 2005-02-02 2013-02-05 Ibiden Co., Ltd. Multilayered printed wiring board
US8003896B2 (en) 2005-02-02 2011-08-23 Ibiden Co., Ltd. Multi-layer printed wiring board and manufacturing method thereof
KR101069572B1 (ko) 2005-02-02 2011-10-05 이비덴 가부시키가이샤 다층 프린트 배선판
JP4973494B2 (ja) * 2005-03-24 2012-07-11 イビデン株式会社 多層プリント配線板
WO2006101134A1 (ja) * 2005-03-24 2006-09-28 Ibiden Co., Ltd. 多層プリント配線板
JP2007165497A (ja) * 2005-12-13 2007-06-28 Dainippon Printing Co Ltd 多層配線基板
JP2008270531A (ja) * 2007-04-20 2008-11-06 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法
JP2011077487A (ja) * 2009-10-01 2011-04-14 Samsung Electro-Mechanics Co Ltd 多層セラミック基板及びその製造方法
US9326378B2 (en) 2011-08-29 2016-04-26 Kyocera Corporation Thin-film wiring substrate and substrate for probe card
JP2015159242A (ja) * 2014-02-25 2015-09-03 京セラ株式会社 配線基板およびそれを備えた多層配線基板
JP2016072285A (ja) * 2014-09-26 2016-05-09 京セラ株式会社 回路基板およびプローブカード

Also Published As

Publication number Publication date
JP3854160B2 (ja) 2006-12-06

Similar Documents

Publication Publication Date Title
KR940009175B1 (ko) 다층 프린트기판의 제조방법
KR100502498B1 (ko) 다층 회로 기판 및 그 제조 방법
WO2007052799A1 (ja) 多層プリント配線基板及びその製造方法
US20080128911A1 (en) Semiconductor package and method for manufacturing the same
US6703564B2 (en) Printing wiring board
US6800815B1 (en) Materials and structure for a high reliability bga connection between LTCC and PB boards
JP3854160B2 (ja) 多層配線基板
JPH1126943A (ja) 多層配線基板およびその製造方法
KR100734234B1 (ko) 다층 인쇄회로기판 및 그 제조방법
US5475263A (en) Thick film hybrid multilayer circuit
JP4578254B2 (ja) 多層配線基板
JP4812287B2 (ja) 多層配線基板及びその製造方法
JP2003069233A (ja) 多層配線基板
CN210157483U (zh) 多层基板
JP5996971B2 (ja) 多層配線基板およびそれを用いたプローブカード
JP4841234B2 (ja) ビアアレイキャパシタ内蔵配線基板の製造方法
JP2005268259A (ja) 多層配線基板
WO2007043165A1 (ja) 多層配線基板及びその製造方法
JP4480431B2 (ja) 多層配線基板
JP2006012921A (ja) 多層配線基板
JP4467341B2 (ja) 多層配線基板の製造方法
JP2005101377A (ja) 多層配線基板
JP2003158377A (ja) 多層配線基板
JP2003204159A (ja) 多層配線基板
JP3872329B2 (ja) 多層配線基板

Legal Events

Date Code Title Description
A977 Report on retrieval

Effective date: 20060818

Free format text: JAPANESE INTERMEDIATE CODE: A971007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060829

A61 First payment of annual fees (during grant procedure)

Effective date: 20060907

Free format text: JAPANESE INTERMEDIATE CODE: A61

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 3

Free format text: PAYMENT UNTIL: 20090915

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100915

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110915

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20120915

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20130915

LAPS Cancellation because of no payment of annual fees