WO2017207078A1 - Verfahren zur herstellung einer mehrlagenleiterplatte mit kontaktierung von innenlagen, sowie mehrlagenleiterplatte und anlage zur herstellung - Google Patents

Verfahren zur herstellung einer mehrlagenleiterplatte mit kontaktierung von innenlagen, sowie mehrlagenleiterplatte und anlage zur herstellung Download PDF

Info

Publication number
WO2017207078A1
WO2017207078A1 PCT/EP2017/000477 EP2017000477W WO2017207078A1 WO 2017207078 A1 WO2017207078 A1 WO 2017207078A1 EP 2017000477 W EP2017000477 W EP 2017000477W WO 2017207078 A1 WO2017207078 A1 WO 2017207078A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit board
printed circuit
multilayer printed
producing
electrically conductive
Prior art date
Application number
PCT/EP2017/000477
Other languages
English (en)
French (fr)
Inventor
Norbert REDL
Gernot Fuchs
Rudolf Janesch
Original Assignee
Häusermann GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Häusermann GmbH filed Critical Häusermann GmbH
Publication of WO2017207078A1 publication Critical patent/WO2017207078A1/de

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1216—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing
    • H05K3/1233—Methods or means for supplying the conductive material and for forcing it through the screen or stencil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0317—Thin film conductor layer; Thin film passive component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H05K2201/09518—Deep blind vias, i.e. blind vias connecting the surface circuit to circuit layers deeper than the first buried circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0126—Dispenser, e.g. for solder paste, for supplying conductive paste for screen printing or for filling holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0139—Blade or squeegee, e.g. for screen printing or filling of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1333—Deposition techniques, e.g. coating
    • H05K2203/1344—Spraying small metal particles or droplets of molten metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047—Drilling of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/102—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by bonding of conductive powder, i.e. metallic powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/246—Reinforcing conductive paste, ink or powder patterns by other methods, e.g. by plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates

Definitions

  • the invention relates to a method for producing a multilayer printed circuit board (ML-LP or multilayer printed circuit board PCB) with at least one filled with electrically conductive material small blind hole (blind micro-via BM-V) with high aspect ratio and with vias (Via's ) and with a subsequent copper electroplating to produce the electrical via and the surface metallization and a
  • ML-LP multilayer printed circuit board
  • PCB multilayer printed circuit board
  • Multi-layer printed circuit board produced by the method and the application as a carrier or wiring element for components The invention also relates to a multilayer printed circuit board produced according to the method and to a system for producing such a multilayer printed circuit board.
  • Circuit boards also called Printed Circuit Boards (PCBs) or Printed Wiring Boards (PWBs) or printed circuit board or board or printed circuit, are used for the wiring or electrical connection and for the mechanical fastening of electrical or electronic components (el Components), wherein these el.
  • Components can be mechanically fastened radially in holes of the printed circuit board and can be contacted electrically or can be mounted on the surface (surface mount technology SMT or surface mount devices SMD) or burried in inner layers.
  • Through-vias are used in multilayer printed circuit boards for the connection of inner layers.
  • holes are made by means of mechanical drill or by laser through the multilayer printed circuit board and then usually an electroless chemical or an electrochemical electrodeposition electrodeposition; copper plating) of copper
  • Such plated-through holes can be produced by electroplating with a high aspect ratio, ie hole diameter to hole depth, of a few 1:10 to more than 1:20, since a continuous hole is provided.
  • So stubs are those unneeded extensions of vias that are tied over the last one
  • Such stubs can cause capacitive or inductive disturbances or impedance disturbances and are therefore removed by a backdrill process.
  • Called throughholes based on a specific composition and viscosity of 2000 Pa.s or less and 2.0 wt.% Or less volatile components.
  • the fluid vehicle is a binder resin selected from the group consisting of ethylcellulose resin and rosin rosin)
  • modified resin is selected.
  • the filling and treatment of blind holes is not apparent from this document.
  • CN103648242A a vacuum-based buried blind-hole method with glue (glue) is mentioned.
  • Printed circuit boards are described with buried blind holes completely filled with adhesive to prevent cracks or air pockets.
  • the filling of buried blind holes is called with adhesive, but basically no method for the production of blind holes for electrical
  • US5565033A discloses a pressurized injection nozzle for applying solder pastes or conductive adhesives to chip surfaces with cavities or blind holes. However, no method is disclosed for making blind holes for electrically connecting internal layers to multilayer circuit boards.
  • Curing temperature called. Furthermore, various types of printing technologies, such as screen printing or inkjet printing and the like are disclosed as application methods. However, there is no method for producing blind holes for the electrical connection of inner layers in
  • Multi-layer printed circuit boards disclosed.
  • Called multi-layer printed circuit board wherein the wiring is made on the circuit board by means of inkjet printing and an insulating layer by means of
  • thermosetting polymer compound is produced.
  • Laser holes are made via holes in this insulating layer, and these through holes are filled with a metal nanoparticle paste and a vacuum-pressure method.
  • a desmearing treatment re-etching or removal of
  • Multi-layer printed circuit boards can not be found in this document.
  • the object of the present invention is now to enable a cost-effective and technically high-quality solution for the electrical connection of inner layers.
  • the invention is characterized by the technical teaching of claim 1.
  • Electroplating process is needed.
  • this is achieved according to a process in four process sequences: a) Production of blind holes (blind microvias B-M-Vs) with in particular small diameter by mechanical drilling or by laser b) filling of the blind holes without preceding chemical or
  • FIG. 1 shows a schematic cross section through a multilayer printed circuit board 1 with blind holes 2 and via holes 3 and a galvanic coating 8 after completion of all process steps
  • FIG. 2 shows a schematic cross section through a multilayer printed circuit board 1 in the first process step with drilled blind holes 2
  • FIG. 2 shows a schematic cross section through a multilayer printed circuit board 1 in the first process step with drilled blind holes 2
  • FIG. 2a is a plan view of a blind hole after the first process step in FIG. 2 3 shows a schematic cross section through a multilayer printed circuit board 1 in the second process step filled with conductive material blind holes 2,
  • FIG. 3a shows a plan view of the blind hole 2 in the second process step in FIG. 3
  • FIG. 4 shows a schematic cross section through a multilayer printed circuit board 1 in the third process step with drilled through holes 3,
  • FIG. 5 shows a schematic cross section through a multilayer printed circuit board 1 in the fourth process step with the galvanic coating 8 of FIG
  • FIG. 6 Schematized section through the completed blind hole of Figure 5av
  • Figure 1 is a schematic cross section through a multi-layer PCB _1_mit blind holes-2 and Dureh. ists ⁇
  • Coating 8 shown.
  • the filled with an electrically conductive material blind holes 2 allow the electrical connection to desired inner layers 4.
  • desired inner layers 4 Depending on the depth of the blind holes 2 and depending on the structuring of the individual
  • Inner layer 4 while an electrical connection is achieved. It is shown that the conductively filled blind holes 2 act as guide plugs which are in the abutment to contact the deeper inner layer 4a or 4b, so that their electrical potential can be detected on the outside of the printed circuit board.
  • the blind holes 2 designed as guide plugs are also capable of connecting different inner layers 4d and 4e to one another in accordance with FIG. 1 and / or to contact them also with the deeper inner layers 4a and 4b.
  • the inner layers 4 and the various dielectrics 6 and the outer layers 5 are connected according to the prior art in the manufacture of a multi-layer printed circuit board 1 by means of lamination.
  • the galvanic coating 8 for metallizing the through holes 3 and for metallizing the surfaces of the two outer layers 5 also takes place according to the prior art.
  • blind holes 2 are made as through-holes 3 and the unneeded via portion, the so-called stubs, are removed with a costly backdrill procedure, since such stubs may have adverse effects on electrical parameters without removal.
  • blind holes 2 can be provided from both sides of the circuit boards and they can in each case
  • the blind holes can be made by mechanical drilling or laser technology and hole diameters from 0.1 mm to about 0.25 mm are used.
  • the hole shape can be cylindrical or conical. In this case, aspect ratios of greater than 1: 5, in particular greater than 1:10 and very particularly greater than 1:20 are achieved. Blind holes with such high aspect ratios can not or only with great effort and special equipment chemically or electrochemically / galvanically coated with copper. Through-holes with a high aspect ratio are much easier to contact in plating systems with copper, as a flushing is possible.
  • the hole depth of the blind hole 2 is chosen so that the bottom of the hole 10 extends just to the electrically to be contacted inner layer 4 and this at least cuts. Thus, it forms around the bottom of the hole 10 an electrically conductive inner layer ring 4, which now according to the invention with the
  • FIG. 2a shows that the bore diameter of the blind hole 2 is less than that
  • Structure width of the inner layer 4 to be contacted is not limited thereto. It can be provided that the bore diameter is substantially smaller than the width or equal to the structural width of the
  • the bore diameter of the blind hole 2 is greater than the structural width of the inner layer 4.
  • the inner layer 4 is completely severed by the blind hole 2 and later again connected to this conductively, as will be explained with reference to the further process steps.
  • the invention solves this problem by filling the conductive liquid or paste.
  • the filling of the blind holes 2 with an electrically conductive material 9 can be carried out in a first embodiment with an electrically conductive ink or paste. Attention must be paid to a complete filling of the blind hole 2 to the bottom of the hole 10. It will be special
  • the lining of the wall of the blind hole 2 and the hole bottom 10 by means of cold gas spraying technique and copper or copper alloy particles.
  • a hole cleaning in the direction of the connection of the bore base 10 and the bore wall of the blind hole 2 to the electrically conductive inner layers 4 is preferably not necessarily carried out prior to the filling process.
  • atmospheric plasma processor can be designed for high aspect ratios of blind hole diameter and blind hole depth in a special design.
  • an electrical contact is also understood as meaning a contact of a high-frequency signal in the larger mega-heart area and above.
  • the formation of a skin effect in the contact transitions or the contact connection in the inner layer ring 14 must be considered in high-frequency applications.
  • the filling of the blind holes 2 can be carried out in a first embodiment with an electrically conductive ink or paste with commercially available materials such as screen printing paste CB100 or CB102 DuPont for filling through holes by screen printing process or doctor blade process, which due to the blind hole character, the filling method must be modified and a multi-step process for the complete filling of the blind hole without voids or without sinkholes is to perform.
  • an electrically conductive ink or paste with commercially available materials such as screen printing paste CB100 or CB102 DuPont for filling through holes by screen printing process or doctor blade process, which due to the blind hole character, the filling method must be modified and a multi-step process for the complete filling of the blind hole without voids or without sinkholes is to perform.
  • screen printing paste CB100 or CB102 DuPont for filling through holes by screen printing process or doctor blade process, which due to the blind hole character, the filling method must be modified and a multi-step process for the complete filling of the blind hole
  • Multilayer printed circuit board 1 in vibrations, in particular in
  • air bubbles can also be a vent with a capillary tube, which extends during filling to the bottom of the hole 0 and the still existing air passes into the open air.
  • the filling of the blind holes 2 can be carried out in exact position with an electrically conductive inkjet ink or a jet ink or a dispenser paste or an aerosol jet ink, the filling process being carried out in phases and in phases
  • the ⁇ BefuHung is thus gradual, starting from the bottom of the hole 10 to the bore mouth, progressively.
  • a local laser beam or a focused LED irradiation in the wavelength range from UV to IR, in particular and preferably in the NIR range of about 700 nm to 1,100 nm wavelength can be carried out.
  • drying process steps include a vacuum process step to be performed at least once, wherein the multilayer printed circuit board in
  • Vibrations during filling in the vacuum chamber is added.
  • the filling in the vacuum process in conjunction with an ultrasonic excitation of the circuit board can also be performed several times in phases in succession, each with a filling process.
  • Be hypoxiagangs can be achieved by an overpressure treatment of the blind holes 2.
  • the overpressure on the entire surface of the Printed circuit board 1 or targeted to the blind holes 2 by means of local local nozzles accurately positioned or achieved with a slot die in the flow and it can the pressure of the gas of at least 6 bar to greater than 12 bar to 24 bar and the temperature of the gas can be increased to 200 ° C and above about 260 ° C are increased.
  • the gas air or nitrogen or argon or an inert gas can be used. Care must be taken to ensure that the drying process does not take place too quickly on the surface, but instead
  • Electroconductive inkjet or ValveJet inks are particularly suitable and in the application with the appropriate application systems is to ensure a permanent ink circulation guide including filtering and temperature control. The formation of aggregates or agglomerates or the settling of the electrically conductive particles should be avoided.
  • a micro cold gas spraying process or a kinetic spraying or a CDGS process Cold Gas Dynamic Spraying be used.
  • Coating material in powder form is introduced into the blind hole 2 at a very high speed.
  • a process gas which has not been heated or heated to a few hundred degrees is accelerated by expansion in a Laval nozzle to a near sonic speed up to a supersonic speed or a multiple supersonic speed, and then the powder particles are injected into the gas jet.
  • the injected spray particles based on copper or copper alloys are thereby accelerated to such a high speed that, in contrast to other spray methods, they form a dense and firmly adhering conductive layer upon impact with the substrate, even without prior onset or melting.
  • the kinetic energy at the time of impact is insufficient for complete melting of the particles iA, but a high density metallic layer with low porosity is achieved.
  • the average diameter of the particles d50 is used in the ratio 1: 2 to 1:20.
  • Nanoscale copper and / or silver and / or palladium particles in the range from 0.1 to 3.0% by weight can be added to the copper or copper alloy particles.
  • an inert gas such as nitrogen or argon is used and the total cold gas spraying process takes place in an inert gas atmosphere, wherein the multilayer printed circuit board is heated to about 180 ° C andndeT a 's ⁇ SchorrQeT ⁇ ältgassplTtestrom is heated to 260 ° C and the gas-borne copper - or copper alloy particles heated to be supplied to the gas stream.
  • the method for compaction or for the fullest possible filling of the blind hole 2 with the lowest possible porosity based on overpressure or vacuum applies in this case as already mentioned and described.
  • the phase-wise procedure of the filling process with an alternating overpressure treatment can also be advantageous in this embodiment variant.
  • FIG. 2 shows a schematic cross section through a multilayer printed circuit board 1 in the first process step with drilled non-defective holes 2.
  • Blind holes 2 can be made with mechanical drills or with lasers in the range of 0.1 mm to 0.25 mm diameter cylindrical or conical with the desired diameter in the range of 0.1 mm to about 0.25 mm and the desired depth, wherein aspect ratios of greater than 1: 5, in particular greater than 1:10, and especially greater than 1:20 are called.
  • the drilling depth is selected so that the bottom of the hole 10 extends into the area of the conductive inner layer 4 and cuts it. This is shown with respect to the inner layers 4a and 4b in FIG. However, the boreholes can also pass through the higher inner layers 4d and 4e and cut or pass through the lower inner layers 4a and 4b.
  • the electrical connection to the blind hole 2 can be achieved in a subsequent process step.
  • FIG. 2a shows the plan view of the drilled blind hole 2 with the
  • FIG. 3 shows a schematic cross section through a multilayer printed circuit board 1 in the second process step 2.
  • the different Be Schollvorgangspeak and pretreatment and Nach felicitspeak the blind holes 2 with an electrically conductive material have already been described in the description of Figure 1.
  • FIG. 4 shows a schematic cross section through a multi-layer printed circuit board 1 in the third process step with drilled through-holes 3.
  • Through holes 3 are made with mechanical drills or by laser. In principle, this process step 3 can also take place simultaneously with the process step 1, that is, the drilling of the blind holes 2, wherein in the formation of two-sided blind holes 2 in any case
  • FIG. 5 shows a schematic cross section through a multilayer printed circuit board 1 in the fourth process step with the galvanic coating 8 of FIG
  • FIG. 6 schematically shows the section through a blind hole 2 covered with a conductive layer coated on top and a through hole 3 lined with the electrodeposited layer 8.
  • the blind hole 2 has a cylindrical jacket surface 11 from the upper or lower upper side of FIG.
  • Multilayer printed circuit board 1 up to the bottom of the hole 10.
  • Blind hole 2 is shown in this embodiment completely guided by the bottom inner layer 4 and so the electrical connection is made only on the lower inner layer ring 14. Basically, however, the blind hole 2, the lowest inner layer 4 only partially cut and so can the
  • Bore base 10 are electrically connected.
  • the blind hole 2 can also completely penetrate the lowermost inner layer 4.
  • the chemical or electrochemical or electroplating process step for galvanic coating takes place in a printed circuit board electroplating plant.
  • Coating processes relate to all processes described in connection with the filling of the blind hole with electrical materials.
  • the blind hole is therefore filled over the entire surface with the electrically conductive material 9.
  • B-M-V Blind hole or micro-blind hole or blind micro via
  • Inner layer (structured etched copper foil)
  • Exterior layers (chemical or electrochemical / galvanic
  • Electrically conductive material electrically conductive ink or paste or copper or copper alloy particles
  • Connection path electr. conductive

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

Es wird ein Verfahren zur Herstellung einer Mehrlagenleiterplatte (1) mit Sacklöchern (2) zur elektrischen Anbindung von Innenlagen (4) genannt, wobei Sacklöcher (2) mit insbesondere kleinem Durchmesser hergestellt werden und die Sacklöcher ohne vorhergehende chemische bzw. elektrochemische Metallisierung mit elektrisch leitfähigem Material (9) gefüllt werden und Durchkontaktierungslöcher (3) hergestellt werden und die Durchkontaktierungslöcher (3) und die Oberflächen der Mehrlagenleiterplatte (7) in einer Galvanikanlage mit Kupfer (8) beschichtet werden. Weiter wird eine derart hergestellte Mehrlagenleiterplatte genannt und die Anwendung zur Verwendung als Träger bzw. Verdrahtungselement für Bauelemente und eine Anlage zur Durchführung des Verfahrens genannt.

Description

Verfahren zur Herstellung einer Mehrlagenleiterplatte mit Kontaktierung von Innenlagen, sowie Mehrlagenleiterplatte und Anlage zur Herstellung
Die Erfindung betrifft ein Verfahren zur Herstellung einer Mehrlagenleiterplatte (ML-LP bzw. Multilayer-PCB Printed Circuit Board) mit zumindest einem mit elektrisch leitfähigem Material gefüllten kleinen Sackloch (Blind-Micro-Via B-M- V) mit hohem Aspektverhältnis und mit Durchkontaktierungen (Via's) und mit einer anschließenden Kupfer-Galvanisierung zur Herstellung der elektrischen Durchkontaktierung und der Oberflächenmetallisierung und eine
Mehrlagenleiterplatte hergestellt nach dem Verfahren und die Anwendung als Träger bzw. Verdrahtungselement für Komponenten. Die Erfindung betrifft auch eine nach dem Verfahren hergestellte Mehrlagenleiterplatte und eine Anlage zur Herstellung einer solchen Mehrlagenleiterplatte.
Leiterplatten, auch Printed Circuit Boards (PCBs) oder auch Printed Wiring Boards (PWBs) oder Leiterkarte oder Platine oder gedruckte Schaltung genannt, werden zur Verdrahtung bzw. elektrischen Verbindung und zur mechanischen Befestigung von elektrischen bzw. elektronischen Komponenten (el. Komponenten bzw. el. Bauteile) verwendet, wobei diese el. Bauteile radial in Löchern der Leiterplatte mechanisch befestigt und elektrisch kontaktiert werden können oder auf der Oberfläche montiert werden können (surface mount technology SMT bzw. surface mount devices SMD) oder in Innenlagen vergraben werden können burried components).
Durchkontaktierungen (Via's) werden bei Mehrlagenleiterplatten zur Anbindung von Innenlagen verwendet. Dabei werden Löcher mittels mechanischer Bohrer oder mittels Laser durch die Mehrlagenleiterplatte hergestellt und anschließend wird üblicherweise eine stromlose chemische bzw. eine elektrochemische Abscheidung galvanische Abscheidung; copper plating) von Kupfer
angewendet, wobei das Kupfer nach speziellen Prozeßschritten der
Innenlochwandung eine elektrisch gut leitfähige Kupferhülse bzw. die
sogenannte Durchkontaktierung ergibt. Derartige Durchkontaktierungen können galvanotechnisch mit einem hohen Aspekt- Verhältnis, also Lochdurchmesser zu Lochtiefe, von einigen 1 :10 bis über 1 :20 gefertigt werden, da ein durchgehendes Loch gegeben ist.
In modernen Mehrlagenleiterplatten werden zusätzlich zu derartigen
Durchkontaktierungen Teildurchkontaktierungen benötigt. Derartige
Teildurchkontaktierungen können wie üblich durch die Herstellung von
Durchkontaktierungen realisiert werden, wobei die nicht benötigten
Durchkontaktierungsteile, die sogenannten Stubs, durch einen sogenannten Backdrill-Vorgang entfernt werden. Stubs sind also jene nicht benötigten Fortsätze von Durchkontaktierungen, die über die letzte angebundene
Innenlage hinausgehen. Derartige Stubs können kapazitive oder induktive Störungen bzw. Impedanz- Störungen bewirken und werden deshalb durch einen Backdrill Vorgang entfernt.
In der US9179546B2 wird ein Leiterplattenherstellverfahren auf Basis von Sacklöchern in einer ersten Leiterplatte und deren Verbindung zu einer zweiten Leiterplatte zur Herstellung einer sogenannten Pressverbindung Press-fit- connector) genannt. Allerdings werden keine Sacklöcher zur Anbindung von Innenlagen ohne einen chemischen bzw. elektrochemischen Prozess
verwendet.
In der EP651602B1 wird eine leitfähige Paste zum Füllen von
Durchsteigelöchern auf Basis einer speziellen Zusammensetzung und einer Viskosität von 2000 pa.s oder weniger und 2,0 Gew.-% oder weniger flüchtige Komponenten genannt. In dieser Druckschrift sind zwar alle Arten von
Durchsteigelöchern und deren Befüllung genannt, aber es sind grundsätzlich keine Sacklöcher und demzufolge kein Verfahren zur Herstellung von
Sacklöchern zur Anbindung von Innenlagen in Mehrlagenleiterplatten offenbart. In der US7736544B2 wird eine elektrisch leitfähige Komposition zur Füllung von Durchsteigelöchem via-holes) in einem elektronischen Schaltungs-Substrat genannt, wobei das elektrisch leitfähige Metall 63 Vol.-% bis 70 Vol.-% beträgt und zusätzlich ein sogenanntes„plastic fluid", also einem nicht-newtonschem Fluid bzw. einem Fluid-Vehikel vorhanden ist, dessen Fließzustand durch einen externen Druck erhöht wird.
Zusätzlich ist ein Glaspulver mit 0,2 bis 5 Gew.-% enthalten und darüber hinaus ein anorganisches Oxid, das nicht bei einer Temperatur von 900°C oder darunter schmilzt. Das Fluid-Vehikel ist ein Bindemittel-Harz, das aus der Gruppe bestehend aus Ethylcellulose Harz und Rosin Kolophonium)
modifiziertem Harz gewählt ist. Die Füllung und Behandlung von Sacklöchern ist aus dieser Druckschrift nicht zu entnehmen. In der CN103648242A wird eine Vakuum basierte vergrabene Sackloch- Füllmethode mit Klebstoff (glue) genannt. Es werden Leiterplatten mit vollständig mit Klebstoff gefüllten, vergrabenen Sacklöchern zur Vermeidung von Rissen oder Lufteinschlüssen beschrieben. In dieser Druckschrift wird das Füllen von vergrabenen Sacklöchern mit Klebstoff genannt, aber grundsätzlich wird kein Verfahren zur Herstellung von Sacklöchern zur elektrischen
Anbindung von Innenlagen in Mehrlagenleiterplatten offenbart.
In der US5565033A wird eine druckbeaufschlagte Injektions-Düse für das Auftragen von Lötpasten oder leitfähigen Klebern auf Chip-Oberflächen mit Kavitäten bzw. Sacklöchern genannt. Es wird jedoch wird kein Verfahren zur Herstellung von Sacklöchern zur elektrischen Anbindung von Innenlagen in Mehrlagenleiterplatten offenbart.
In der US6337037B1 wird eine elektrisch leitfähige Komposition zum Füllen von Durchsteigelöchern via holes) in einer Leiterplatte genannt, wobei
unterschiedliche Zusammensetzungen aus Silber, Harz, Lösemittel und weiteren Bestandteilen fest gelegt sind. Es wird jedoch kein Verfahren zur Herstellung von Sacklöchern zur elektrischen Anbindung von Innenlagen in Mehrlagenleiterplatten offenbart. In der WO2004067647A2 wird eine leitfähige Tinten-Komposition zur
Abscheidung auf einem Substrat, bestehend aus einem reaktiven organischen Medium, einem Metallpulver und einem Mittel zur Reduktion der
Aushärtetemperatur genannt. Weiters werden als Applikationsmethoden diverse Arten von Drucktechnologien genannt, wie Siebdruck oder InkJet-Duck und dergleichen offenbart. Es wird jedoch kein Verfahren zur Herstellung von Sacklöchern zur elektrischen Anbindung von Innenlagen in
Mehrlagenleiterplatten offenbart.
In der WO2006089255A2 wird eine Methode zur Herstellung von
Durchkontaktierungen PTH plated through hole) mit hohem Aspektverhältnis in Mehrlagenleiterplatten genannt, wobei in allen Fällen ein chemisches bzw. elektrochemisches/galvanisches Durchkontaktierungsverfahren genannt wird. Es werden auch Sacklöcher mit einem Aspektverhältnis von über 1 :8 auf Basis der elektrochemischen (plating) Behandlung beschrieben, bei denen
gegebenenfalls im Anschluss ein Füllen mit leitfähigem polymeren Material- Kompound durchgeführt wird. Es wird jedoch kein Verfahren zur Herstellung von Sacklöchern ohne
Verwendung eines chemischen bzw. elektrochemischen/galvanischen plating Verfahrens zur Anbindung von Innenlagen in Mehrlagenleiterplatten offenbart.
In der US20080070011A1 wird eine Methode zur Herstellung einer
Mehrlagenleiterplatte genannt, wobei die Verdrahtung auf der Leiterplatte mittels InkJet Druck hergestellt wird und eine isolierende Lage mittels
duroplastischem Polymer-Kompound hergestellt wird. Es werden mittels Laser Durchsteigelöcher (via holes) in dieser isolierenden Lage hergestellt und diese Durchsteigelöcher werden mit einer Metall-Nanoteilchen-Paste und einer Vakuum-Druck-Methode gefüllt. Gemäß dem dortigen Anspruch 8 wird eine Desmearing-Behandlung (Rückätzen bzw. Entfernung von
Harzverschmierungen im Bohrloch) nach dem Laserbohren durchgeführt. Es wird jedoch wird kein Verfahren zur Herstellung von Sacklöchern zur
elektrischen Anbindung von Innenlagen in Mehrlagenleiterplatten genannt. In der WO2011065396A1 wird eine elektrisch leitfähige Paste mit einer speziellen Zusammensetzung zur Herstellung einer Leiterplatte genannt, wobei lediglich einzelne Lagen durchkontaktiert werden. Ein Verfahren zur Herstellung von Sacklöchern zur elektrischen Anbindung von Innenlagen in
Mehrlagenleiterplatten ist aus dieser Druckschrift nicht zu entnehmen.
Aufgabe der vorliegenden Erfindung ist es nunmehr, eine kostengünstige und technisch hochwertige Lösung zur zur elektrischen Anbindung von Innenlagen zu ermöglichen.
Zur Lösung der gestellten Aufgabe ist die Erfindung durch die technische Lehre des Anspruches 1 gekennzeichnet.
Vorteil der Erfindung ist, dass nunmehr durch eine Herstellung von Sacklöchern eine elektrische Anbindung von Innenlagen gegeben ist, ohne dass ein kostenaufwändigej^Bad dj l!^o^
Galvanikprozess benötigt wird.
Die Erfindung schlägt anstatt der mit Nachteilen behafteten
Durchkontaktierungen nunmehr die Anbringung von Sacklöchern vor, die bei geeigneter Befüllung erstmalig eine Kontaktierung von Innenlagen einer
Mehrlagenleiterplatte ermöglichen.
Erfindungsgemäß wird dies gemäß einem Verfahren in vier Prozessabfolgen erreicht: a) Herstellung von Sacklöcher (Blind-Micro-Via's B-M-Vs) mit insbesondere kleinem Durchmesser durch mechanisches Bohren oder mittels Laser b) Befüllung der Sacklöcher ohne vorhergehende chemische bzw.
elektrochemische Metallisierung mit elektrisch leitfähigem Material
c) Herstellen der Durchkontaktierungslöcher (Via's) mittels mechanischem Bohren oder mittels Laser d) Galvanisieren der Durchkontaktierungslöcher (Via's) und der Oberflächen der Mehrlagenleiterplatte in einer Galvanikanlage mit Kupfer.
Der Erfindungsgegenstand der vorliegenden Erfindung ergibt sich nicht nur aus dem Gegenstand der einzelnen Patentansprüche, sondern auch aus der Kombination der einzelnen Patentansprüche untereinander.
Soweit einzelne Gegenstände als„erfindungswesentlich" oder„wichtig" bezeichnet sind, bedeutet dies nicht, dass diese Gegenstände
notwendigerweise den Gegenstand eines unabhängigen Anspruches bilden müssen. Dies wird allein durch die jeweils geltende Fassung des unabhängigen Patentanspruches bestimmt.
Alle in den Unterlagen, einschließlich der Zusammenfassung offenbarten Angaben und Merkmale, insbesondere die in den Zeichnungen dargestellte räumliche Ausbildung, werden als erfindungswesentlich beansprucht, soweit sie
Figure imgf000008_0001
Im Folgenden wird die Erfindung anhand von mehrere Ausführungswege darstellenden Zeichnungen näher erläutert. Hierbei gehen aus den
Zeichnungen und ihrer Beschreibung weitere erfindungswesentliche Merkmale und Vorteile der Erfindung hervor.
Es zeigen:
Figur 1 : einen schematischen Querschnitt durch eine Mehrlagenleiterplatte 1 mit Sacklöchern 2 und Durchkontaktierungslöchern 3 und einer galvanischen Beschichtung 8 nach Vollendung aller Prozessschritte, Figur 2: einen schematischen Querschnitt durch eine Mehrlagenleiterplatte 1 im ersten Prozessschritt mit gebohrten Sacklöchern 2,
Figur 2a: Draufsicht auf ein Sackloch nach dem ersten Prozessschritt in Fig. 2 Figur 3: einen schematischen Querschnitt durch eine Mehrlagenleiterplatte 1 im zweiten Prozessschritt mit leitfähigem Material gefüllten Sacklöchern 2,
Figur 3a: Draufsicht auf das Sackloch 2 im zweiten Prozessschritt in Figur 3
Figur 4: einen schematischen Querschnitt durch eine Mehrlagenleiterplatte 1 im dritten Prozessschritt mit gebohrten Durchsteigelöchern 3,
Figur 5: einen schematischen Querschnitt durch eine Mehrlagenleiterplatte 1 im vierten Prozessschritt mit der galvanischen Beschichtung 8 der
Durchsteigelöcher 3 und der Oberflächen der Außenlagen 5,
Figur 6: Schematisierter Schnitt durch das fertig ausgefüllte Sackloch nach Figur 5av
In Figur 1 wird ein schematischer Querschnitt durch eine Mehrlagenleiterplatte _1_mit Sacklöchern-2-und Durehkontaktierungs^
Beschichtung 8 dargestellt. Die mit einem elektrisch leitfähigen Material gefüllten Sacklöcher 2 ermöglichen dabei die elektrische Anbindung an gewünschte Innenlagen 4. Je nach Tiefe der Sacklochbohrungen 2 und je nach der Strukturierung der einzelnen
Innenlage 4 wird dabei eine elektrische Anbindung erreicht. Es ist dargestellt, dass die leitfähig gefüllten Sacklöcher 2 wie Leitpropfen wirken, die in der Anlage sind, die tiefere Innenlage 4a oder 4b zu kontaktieren, sodass deren elektrisches Potential an der Außenseite der Leiterplatte erfasst werden kann. Die als Leitpropfen ausgebildeten Sacklöcher 2 vermögen nach Figur 1 auch verschiedenartige Innenlagen 4d und 4e miteinander leitfähig zu verbinden und/oder diese auch mit den tieferen Innenlagen 4a und 4b zu kontaktieren. Die Innenlagen 4 und die diversen Dielektrika 6 und die Außenlagen 5 werden nach dem Stand der Technik bei der Herstellung einer Mehrlagenleiterplatte 1 mittels Laminiertechnik verbunden. Die galvanische Beschichtung 8 zur Metallisierung der Durchsteigelöcher 3 und zur Metallisierung der Oberflächen der beiden Außenlagen 5 erfolgt ebenfalls nach dem Stand der Technik.
Üblicherweise werden Sacklöcher 2 als Durchsteigelöcher 3 hergestellt und es wird der nicht benötigte Durchkontaktierungsanteil, die sogenannten Stubs, mit einem kostenaufwändigen Backdrill-Vorgang entfernt, da derartige Stubs ohne Entfernung nachteilige Auswirkungen auf elektrische Parameter haben können.
In der erfindungsgemäßen Ausbildung können Sacklöcher 2 von beiden Seiten der Leiterplatten vorgesehen werden und sie können in der jeweils
gewünschten Tiefe ausgebildet werden. Somit ist eine elektrische Anbindung an
Figure imgf000010_0001
Die Herstellung der Sacklöcher kann mittels mechanischen Bohrens oder mittels Lasertechnologie durchgeführt werden und es werden Lochdurchmesser von 0,1 mm bis etwa 0,25 mm verwendet. Die Lochform kann zylindrisch oder konisch gewählt werden. Es werden dabei Aspektverhältnisse von größer 1 :5, insbesondere größer 1 :10 und ganz besonders größer 1 :20 erreicht. Sacklöcher mit derart hohen Aspektverhältnissen können nicht oder nur mit sehr hohem Aufwand und Spezialanlagen chemisch bzw. elektrochemisch/galvanisch mit Kupfer beschichtet werden. Durchsteigelöcher mit hohem Aspektverhältnis sind wesentlich einfacher in Galvanikanlagen mit Kupfer durchzukontaktieren, da eine Durchspülung möglich ist. Die Bohrungstiefe des Sacklochs 2 ist so gewählt, dass der Bohrungsgrund 10 gerade bis auf die elektrisch zu kontaktierende Innenlage 4 reicht und diese mindestens anschneidet. Es bildet sich somit um den Bohrungsgrund 10 ein elektrisch leitfähiger Innenlagenring 4, der nun erfindungsgemäß mit dem
Sackloch elektrisch leitfähig verbunden werden soll. In Figur 2a ist dargestellt, dass der Bohrungsdurchmesser des Sackloches 2 geringer als die
Strukturbreite der zu kontaktierenden Innenlage 4 ist. Darauf ist die Erfindung nicht beschränkt. Es kann vorgesehen sein, dass der Bohrungsdurchmesser wesentlich kleiner als die Breite oder gleich der Strukturbreite der zu
kontaktierenden Innenlage 4 ist.
Es kann jedoch auch vorgesehen sein, dass der Bohrungsdurchmesser des Sacklochs 2 größer als die Strukturbreite der Innenlage 4 ist. In diesem Fall wird die Innenlage 4 vollständig vom Sackloch 2 durchtrennt und später wieder mit diesem leitfähig verbunden, wie es anhand der weiteren Prozessschritte erläutert werden wird.
Demgemäß bestehen erheblich Probleme bei der leitfähigen Auskleidung von Sacklöchern mit einem hohen Aspektverhältnis im Bereich zwischen 1 :10 bis 1 :20.
Die-Erfindung-löst-dieses^roblem leitfähigen Flüssigkeit oder Paste gefüllt werden. Die Füllung der Sacklöcher 2 mit einem elektrisch leitfähigen Material 9 kann in einer ersten Ausführungsform mit einer elektrisch leitfähigen Tinte oder Paste erfolgen. Dabei muss auf eine vollständige Füllung des Sacklochs 2 bis zum Bohrungsgrund 10 geachtet werden. Es werden daher besondere
Anforderungen an die Fließfähigkeit der elektrisch leitfähigen Tinte oder Paste gestellt. Diese muss eine leitfähige Bedeckung des Bohrungsgrundes 10 sicherstellen und der Innenlagenringe 4 allfälliger weiterer Innenlagen, beispielsweise der Innenlagen 4e und 4d und weiters muss der Befüllvorgang derart ausgeführt werden, daß eine vollständige Befüllung mit einer ebenen Oberfläche gegeben ist.
In einer zweiten Ausführungsform erfolgt die Auskleidung der Wandung des Sacklochs 2 und des Bohrungsgrundes 10 mittels Kaltgasspritztechnik und Kupfer- bzw. Kupferlegierungsteilchen. In beiden Fällen wird vor dem Füllvorgang bevorzugt jedoch nicht zwingendermaßen eine Lochreinigung (desmearing bzw. eine Desoxidation) in Richtung auf die Anbindung des Bohrungsgrundes 10 und der Bohrungswand des Sacklochs 2 an die elektrisch leitfähigen Innenlagen 4 durchgeführt.
Diese Lochreinigung erfolgt nach verschiedenen bekannten Verfahren. Es wird jedoch bevorzugt, wenn ein Mikroplasmastrahl verwendet wird, wobei dieser bei einer beidseitigen Anordnung der Sacklöcher 2 auch beidseitig angewendet werden muss. Mikroplasmastrahlanlagen arbeiten in der Form eines
atmosphärischen Plasmaprozessors und können für hohe Aspekt- Verhältnisse von Sacklochdurchmesser und Sacklochtiefe in einer Spezialausführung ausgebildet sein.
Sie können auch unter einer speziellen Gasatmosphäre betrieben werden, wobei die Mehrlagenleiterplatte 1 bewegt wird und/oder die
Mikroplasmastrahldüse bewegt wird und/oder die Mehrlagenleiterplatte 1 in x- Riehtung-und die Mikrop^ bzw.Tjmgekehrt.
Beim Befüllen von Mikro-Sacklöchern 2 wird darauf geachtet, das bevorzugt ein elektrischer Kontakt mit der Lochwandung bzw. den Innenlagenringen 14 und dem Bohrungsgrund 10 hergestellt wird. Unter einem elektrischen Kontakt wird auch ein Kontakt eines hochfrequenten Signals im größeren Mega-Herz- Bereich und darüber verstanden. Die Ausbildung eines Skin-Effekts bei den Kontaktübergängen bzw. der Kontaktanbindung im Innenlagenring 14 muss bei Hochfrequenz-Anwendungen berücksichtigt werden.
Das Befüllen der Sacklöcher 2 kann in einer ersten Ausführungsform mit einer elektrisch leitfähigen Tinte bzw. Paste mit handelsüblichen Materialien wie beispielsweise der Siebdruckpaste CB100 oder CB102 von DuPont für das Füllen von Durchsteigelöchern mittels Siebdruckprozeß oder Rakelprozeß erfolgen, wobei aufgrund des Sacklochcharakters die Füllmethode modifiziert werden muß und ein mehrschrittiger Prozeß zur vollständigen Befüllung des Sacklochs ohne Lunker bzw. ohne Einfallstellen durchzuführen ist. Bei allen Befüllvorgängen der Sacklöcher 2 kann es von Vorteil sein, die
Mehrlagenleiterplatte 1 in Schwingungen, insbesondere in
Ultraschallschwingungen zu versetzen und es kann so die vollständige und lunkerfreie Befüllung mit geringer Porosität erreicht werden.
Zur Entfernung von auf dem Bohrungsgrund 10 anhaftenden Luftblasen kann auch eine Entlüftung mit einem Kapillarröhrchen erfolgen, das während der Befüllung bis auf den Bohrungsgrund 0 reicht und die noch dort vorhandene Luft ins Freie leitet.
Das Befüllen der Sacklöcher 2 kann in einer weiteren Ausführungsform positionsgenau mit einer elektrisch leitfähigen InkJet-Tinte bzw. einer Valve-Jet Tinte bzw. einer Dispenser-Paste bzw. einer AerosolJet-Tinte erfolgen, wobei der Befüllvorgang phasenweise durchgeführt wird und phasenweise
Trocknungsprozessschritte durchgeführt werden.
Die^BefuHung erfolgt also stufenweise, beginnend vom Bohrungsgrund 10 bis zur Bohrungsmündung, fortschreitend. Als Trocknungsprozeßschritt kann ein lokaler Laserstrahl oder eine fokussierte LED-Bestrahlung im Wellenlängenbereich von UV bis IR, insbesondere und bevorzugt im NIR Bereich von etwa 700 nm bis 1.100 nm Wellenlänge erfolgen.
Weitere mögliche Trocknungsprozessschritte umfassen einen zumindest einmal durchzuführenden Vakuumprozessschritt, wobei die Mehrlagenleiterplatte in
Schwingungen während der Befüllung in der Vakuumkammer versetzt wird.
Es wird die Anwendung von Ultraschallschwingungen bevorzugt.
Die Befüllung im Vakuumprozess in Verbindung mit einer Ultraschall-Erregung der Leiterplatte kann auch mehrfach phasenweise in Abfolge mit jeweils einem Befüllvorgang ausgeführt werden.
Eine weitere mögliche Verbesserung des Trocknungsprozesse und des
Befüllvorgangs kann durch eine Überdruckbehandlung der Sacklöcher 2 erreicht werden. Dabei kann der Überdruck auf die gesamte Oberfläche der Leiterplatte 1 oder gezielt auf die Sacklöcher 2 mittels örtlicher lokaler Düsen positionsgenau oder mit einer Breitschlitzdüse im Durchlauf erreicht werden und es kann der Druck des Gases von zumindest 6 bar auf größer 12 bar bis 24 bar erhöht werden und die Temperatur des Gases kann bis 200°C und darüber bis etwa 260°C erhöht werden. Als Gas kann Luft oder Stickstoff oder Argon bzw. ein inertes Gas verwendet werden. Dabei ist darauf zu achten, dass der Trocknungsprozess nicht zu schnell oberflächig erfolgt, sondern eine
Kompression des Füllmaterials im Sackloch 2 erfolgt. Elektrisch leitfähige Inkjet- bzw. ValveJet- Tinten sind besonders geeignet und bei der Applikation mit den entsprechenden Applikationsanlagen ist auf eine permanente Tintenkreislaufführung inklusive Filterung und Temperierung zu achten. Die Bildung von Aggregaten oder Agglomeraten bzw. dem Absetzen der elektrisch leitfähigen Teilchen ist zu vermeiden.
Alternativ zur Verwendung von elektrisch leitfähigen Tinten bzw. Pasten zum Befüllen der-Sacklö"ch 2 käTm
insbesondere eine Mikro-Kaltgasspritzvorgang bzw. ein kinetisches Spritzen bzw. ein CDGS-Verfahren Cold Gas Dynamic Spraying verwendet werden.
Das Kaltgasspritzen ist ein Auftragsverfahren, bei dem der
Beschichtungswerkstoff in Pulverform mit sehr hoher Geschwindigkeit in das Sackloch 2 eingebracht wird. Dazu wird ein nicht erwärmtes oder auf wenige hundert Grad aufgeheiztes Prozessgas durch Expansion in einer Lavaldüse auf nahe Schallgeschwindigkeit bis auf eine Überschallgeschwindigkeit bzw. eine mehrfache Überschallgeschwindigkeit beschleunigt und anschließend die Pulverpartikel in den Gasstrahl injiziert. Die injizierten Spritzpartikel auf Basis Kupfer bzw. Kupferlegierungen werden dabei auf eine so hohe Geschwindigkeit beschleunigt, dass sie im Gegensatz zu anderen Spritzverfahren auch ohne vorangehendes An- oder Aufschmelzen beim Aufprall auf das Substrat eine dichte und fest haftende leitfähige Schicht bilden. Die kinetische Energie zum Zeitpunkt des Aufpralls reicht für ein vollständiges Aufschmelzen der Partikel i.A. nicht aus, es wird jedoch eine hochdichte metallische Schicht mit geringer Porosität erreicht. Dabei werden bevorzugt Kupfer- bzw. Kupferlegierungsteilchen mit einer Größenverteilung bezgl. d50 von einigen Mikrometern bzw. Submikrometern bis nanoskaligen Abmessungen aufweisen und eine sphärische Form, eine plättchenförmige oder stabförmige oder konusförmige Form aufweisen und optional eine nanoskalige Silberbeschichtung aufweisen.
Bevorzugt wird eine multimodale, insbesondere bimodale Teilchenverteilung verwendet. Der mittlere Durchmesser der Teilchen d50 wird im Verhältnis 1 :2 bis 1 :20 verwendet.
Es können zu den Kupfer- bzw. Kupferlegierungsteilchen nanoskalige Kupfer- und/oder Silber- und/oder Palladium-Teilchen im Bereich von 0,1 bis 3,0% Gew.% hinzugefügt werden. Bei der Kaltgasspritztechnik wird ein inertes Gas wie Stickstoff oder Argon verwendet und der gesamte Kaltgasspritzprozess findet in einer Inertgasatmosphäre statt, wobei die Mehrlagenleiterplatte bis etwa 180°C erwärmt wird andndeT a's^TürrrQeT^ältgassplTteanlage bis 260°C erwärmt wird und die gasgetragenen Kupfer- bzw. Kupferlegierungsteilchen erwärmt dem Gasstrom zugeführt werden.
Die Verfahren zur Verdichtung bzw. zur möglichst vollständigen Befüllung des Sacklochs 2 mit möglichst geringer Porosität auf Basis von Überdruck oder Vakuum gilt auch in diesem Fall wie bereits genannt und beschrieben. Die phasenweise Vorgangsweise des Befüllvorgangs mit einer abwechselnden Überdruckbehandlung kann auch in dieser Ausführungsvariante von Vorteil sein.
In Figur 2 wird ein schematischer Querschnitt durch eine Mehrlagenleiterplatte 1 im ersten Prozessschritt mit gebohrten Sachlöchern 2 dargestellt. Die
Sacklöcher 2 können dabei mit mechanischen Bohrern oder mittels Laser im Bereich von 0,1 mm bis 0,25 mm Durchmesser zylindrisch oder konisch mit dem gewünschten Durchmesser im Bereich von 0,1 mm bis etwa 0,25 mm und der gewünschten Tiefe hergestellt werden, wobei Aspekt- Verhältnisse von größer 1 :5, insbesondere größer 1 :10 und ganz besonders größer 1 :20 zu nennen sind. Die Bohrtiefe ist so gewählt, dass der Bohrungsgrund 10 bis in den Bereich der leitfähigen Innenlage 4 reicht und diese anschneidet. Dies ist in Bezug auf die Innenlagen 4a und 4b in Figur 1 gezeigt. Die Bohrlöcher können jedoch auch die höheren Innenlagen 4d und 4e durchsetzen und die unteren Innenlagen 4a und 4b anschneiden oder ebenfalls durchsetzen.
Durch die gewählte Tiefe und die Struktur der Innenlagen 4 kann in einem nachfolgenden Prozessschritt die elektrische Anbindung an das Sackloch 2 erreicht werden.
Die Figur 2a zeigt die Draufsicht auf das gebohrte Sackloch 2 mit dem
Bohrungsgrund 10, der die Innenlage 4 anschneidet.
In Figur 3 ist ein schematischer Querschnitt durch eine Mehrlagenleiterplatte 1 im-zweiten-Prozessschritt-be^ 2 dargestellt. Die unterschiedlichen Befüllvorgangsmöglichkeiten und Vorbehandlungs- und Nachbehandlungsmöglichkeiten der Sacklöcher 2 mit einem elektrisch leitfähigen Material wurden bereits in der Beschreibung der Figur 1 ausgeführt.
Ganz wesentlich ist die komplette Befüllung der Sacklöcher 2 , sodass in dem vierten Prozessschritt nach Figur 5 eine vollständige und deckende
Galvanisierung 8 der Außenlagen 5 erfolgen kann und derart die befüllten Sacklöcher 2 überdeckt und die Herstellung von Pads 7 ermöglichen. Diese Pads 7 werden allgemein als Via-in-Pad VIP genannt. In Figur 4 wird ein schematischer Querschnitt durch eine Mehrlagenleiterplatte 1 im dritten Prozessschritt mit gebohrten Durchsteigelöchern 3 dargestellt.
Dabei werden Durchsteigelöcher 3 mit mechanischen Bohrern oder mittels Laser hergestellt. Grundsätzlich kann dieser Prozessschritt 3 auch gleichzeitig mit dem Prozessschritt 1 , also dem Bohren der Sacklöcher 2, erfolgen, wobei bei der Ausbildung von beidseitigen Sacklöchern 2 auf jeden Fall ein
zusätzlicher Prozessschritt erforderlich ist.
In Figur 5 wird ein schematischer Querschnitt durch eine Mehrlagenleiterplatte 1 im vierten Prozessschritt mit der galvanischen Beschichtung 8 der
Durchsteigelöcher 3 und der Oberflächen der Außenlagen 5 inklusive der Herstellung der Via-in-Pads 7 dargestellt.
Die Figur 6 zeigt schematisiert den Schnitt durch ein mit einer aufgalvanisierten Leitschicht überdeckten Sackloch 2 und einem mit der aufgalvanisierten Schicht 8 ausgekleideten Durchsteigeloch 3. Das Sackloch 2 weist eine zylindrische Mantelfläche 11 von der oberen oder unteren Oberseite der
Mehrlagenleiterplatte 1 bis zum Bohrungsgrund 10 auf. Somit erfolgt die Herstellung eines nur schematisch angedeuteten elektrischen Verbindungspfades 13 von den Innenlagenringen 14 der Innenlagen 4 bis zur oberen galvan ischen Besch i^ ru ngsgru nd 10 des
Sacklochs 2 ist in dieser Ausführung vollständig durch die unterste Innenlage 4 geführt dargestellt und derart erfolgt die elektrische Anbindung nur über den unteren Innenlagenring 14. Grundsätzlich kann jedoch das Sackloch 2 die unterste Innenlage 4 nur teilweise anschneiden und derart kann der
Bohrungsgrund 10 elektrisch angebunden werden. Das Sackloch 2 kann ebenso die unterste Innenlage 4 komplett durchdringen. Der chemische bzw. elektrochemische bzw. galvanotechnische Prozessschritt zur galvanischen Beschichtung erfolgt in einer Leiterplatten-Galvanikanlage.
In einer anderen Ausgestaltung kann es vorgesehen sein, die vorher
beschrieben Beschichtungsverfahren, mit denen eine leitfähige Beschichtung der Leiterplatte hergestellt werden können, anzuwenden. Diese
Beschichtungsverfahren betreffen alle in Verbindung mit der Befüllung des Sacklochs mit elektrischen Materialien beschriebene Verfahren. Das Sackloch ist demnach vollflächig mit dem elektrisch leitfähigen Material 9 ausgefüllt.
Zeichnunqslegende
1. Mehrlagenleiterplatte bzw. ML-LP bzw. Multilayer-PCB Printed Circuit Board
2. Sackloch bzw. Mikro-Sackloch bzw. Blind-Micro-Via (B-M-V) 3. Durchsteigeloch bzw. Durchkontaktierung bzw. via-hole
4. Innenlage (strukturierte geätzte Kupferfolie)
5. Außenlage (strukturierte geätzte Kupferfolie)
6. Dielektrikum i.a. FR-4 und dergleichen elektrisch gut isolierende Systeme
7. Y]a_-irvPad„VIP 8. Galvanische Kupferbeschichtung der Durchsteigelöcher und der
Außenlagen (chemische bzw. elektrochemische/galvanische
Kupferabscheidung)
9. Elektrisch leitfähiges Material (el. leitfähige Tinte oder Paste oder Kupferbzw. Kupferlegierungsteilchen) 10. Bohrungsgrund
11. Mantelfläche von 9
12. -
13. Verbindungspfad elektr. leitfähig
14. Innenlagenring

Claims

Patentansprüche
1. Verfahren zur Herstellung einer Mehrlagenleiterplatte (1) mit elektrischer 5 Anbindung von Innenlagen (4) zur Außenseite der Mehrlagenleiterplatte,
dadurch gekennzeichnet, dass zur elektrisch leitfähigen Kontaktierung der Innenlage (4) folgende
Prozessschritte ausgeführt werden: a. Herstellung von Sacklöcher (2) mit kleinem Durchmesser und einer Bohrtiefe,0 derart dass der Bohrungsgrund (10) die zu kontaktierende Innenlage (4)
anschneidet oder durchsetzt b. Füllung der Sacklöcher (2) mit einem elektrisch leitfähigem Material (9), das dadurch in elektrisch leitfähigen Kontakt mit der Innenlage (4) im Bereich eines Innenlagenrings (14) kommt -5 e-Gal anische-KOpferabs^ei^^ (1 ) mit Uberdeckung und damit Kontaktierung des die Sacklöcher (2) ausfüllenden elektrisch leitfähigen Materials (9) mit galvanischem Kupfer unter Ausbildung einer Leitschicht (8) bei gleichzeitiger Kupfergalvanisierung der Durchsteigelöcher (3). 0 2. Verfahren nach Anspruch 1 , dadurch gekennzeichnet, dass zusätzlich zur Herstellung und Befüllung der Sacklöcher (2) mit elektrisch leitfähigem Material (9) Durchkontaktierungslöcher (3) hergestellt werden und in einer
Galvanikanlage in einem Prozeßschritt die Durchkontaktierungslöcher (3) und die Oberflächen der Außenlagen (5) der Mehrlagenleiterplatte (1) und die
5 Oberfläche der befüllten Sacklöcher (2,7) mit Kupfer (8) beschichtet werden.
3. Verfahren zur Herstellung einer Mehrlagenleiterplatte (1 ) nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Sacklöcher (2) mit mechanischen Bohrern oder mittels Laser im Bereich von 0,1 mm bis 0,25 mm Durchmesser zylindrisch oder konisch hergestellt werden und mit einem elektrisch leitfähigen Material (9) gefüllt werden und ein Aspektverhältnis von größer 1 :5,
insbesondere größer 1 :10 und ganz besonders größer 1 :20 aufweisen.
5 4. Verfahren zur Herstellung einer Mehrlagenleiterplatte (1 ) nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Sacklöcher (2) einer Lochreinigung (desmearing) bzw. Desoxidation der Innenlagenanbindungsnnge (14) unterzogen werden und/oder mit einem Mikroplasmastrahl behandelt werden und derart die Innenlochwandung gereinigt bzw. die
10 Lagenanbindungsstellen desoxidiert werden.
5. Verfahren zur Herstellung einer Mehrlagenleiterplatte (1) nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass als elektrisch leitfähiges Material (9) beispielsweise CB 100 oder CB 102 von Du Pont verwendet wird T5 und eine Siebdruck- oder Rakel-Applikation angewendet wird oder eine
elektrisch leitfähige Tinte bzw. Paste und mittels Ink-Jet oder Valve-Jet oder AerosolJet oder einer Dispenser-Anordnung direkt positionsgenau in das jeweilige Sackloch (2) appliziert wird.
20 6. Verfahren zur Herstellung einer Mehrlagenleiterplatte (1 ) nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Mehrlagenleiterplatte (1 ) in Schwingungen, insbesondere in Ultraschallschwingungen, versetzt wird und derart das elektrisch leitfähige Material (9) ohne Lunkerbildung das
Sackloch (2) mit geringster Porosität füllt.
25
7. Verfahren zur Herstellung einer Mehrlagenleiterplatte (1 ) nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass beim Befüllvorgang phasenweise Trocknungsprozessschritte durchgeführt werden, insbesondere eine lokale Laserbestrahlung oder eine fokussierte LED-Bestrahlung im
Wellenlängeribereich von UV bis IR, insbesondere im NIR Bereich.
8. Verfahren zur Herstellung einer Mehrlagenleiterplatte (1) nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass durch den galvanischen
Kupferbeschichtungsprozess im Anschluss an den Befüllvorgang des zumindest einen Sacklochs (2) die Oberfläche dieses befüllten und
getrockneten Sacklochs galvanotechnisch mit Kupfer (8) beschichtet wird und derart ein Päd (7) hergestellt wird (Via-in-Pad VIP).
9. Verfahren zur Herstellung einer Mehrlagenleiterplatte (1 ) nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass während des
Befüllvorganges des zumindest einen Sacklochs (2) zumindest ein
Vakuumprozeß derart angewendet wird, daß allfällige Gaseinschlüsse (Lunker) entrernt werden bzw. die Porosität auf über 98% Materialanteil erhöht wird.
10. Verfahren zur Herstellung einer Mehrlagenleiterplatte (1) nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass als Befüllvorgang des zumindest einen Sacklochs (2) ein sogenannter Mikro-Kaltgasspritzvorgang angewendet wird und derart feine Kupfer- bzw. Kupferlegierungspartikel mit hoher Geschwindigkeit in das zumindest eine Sackloch (2) geschleudert werden und derart das zumindest eine Sackloch (2) mit elektrisch leitfähigen Teilchen mit geringer Porosität gefüllt wird und eine Porosität größer 98% erreicht wird.
1 1. Verfahren zur Herstellung einer Mehrlagenleiterplatte (1) nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass beim Mikro- Kaltgasspritzvorgang eine erhöhte Gastemperatur und/oder eine erhöhte Temperatur der leitfähigen Partikel verwendet wird und dass als Gas Luft oder Stickstoff oder Argon bzw. allgemein ein Inertgas verwendet wird und dass der Mikro-Kaltgasspritzvorgang in einer Inertgasatmosphäre oder in einem leichten Vakuum stattfindet.
5 12. Verfahren zur Herstellung einer Mehrlagenleiterplatte (1) nach einem der Ansprüche 1 bis 11 , dadurch gekennzeichnet, dass beim Mikro- Kaltgasspritzvorgang monomodale, bimodale oder multimodale d-50
Abmessungen der elektrisch leitfähigen Partikel verwendet werden und/oder dass neben Mikrometer-großen Partikeln auch sub-Mikrometer-große Partikel 10 und nanoskalige Partikel und Partikel mit nicht sphärischer Form verwendet werden und derart die elektrischen Leitfähigkeitseigenschaften verbessert werden.
13. Verfahren zur Herstellung einer Mehrlagenleiterplatte (1) nach einem der
Figure imgf000022_0001
dass beim Mikro- Kaltgasspritzvorgang die Kupfer- bzw. Kupferlegierungspartikel mit Silber oder Nickel-Gold beschichtet sind.
14. Verfahren zur Herstellung einer Mehrlagenleiterplatte (1) nach einem der 20 Ansprüche 1 bis 13, dadurch gekennzeichnet, dass als Befüllvorgang des zumindest einen Sacklochs (2) ein Beschichtungsvorgang wie ein
Siebdruckprozess oder ein Rakelprozess verwendet wird und das elektrisch leitfähige Füllmaterial mit einer Mehrzahl von Vakuumprozessen und
strahlungstechnischen oder thermischen Trocknungsprozessen zu einer 25 vollständigen Füllung des Sacklochs (2) führt.
15. Verfahren zur Herstellung einer Mehrlagenleiterplatte (1) nach einem Anspruch 1 bis 14, dadurch gekennzeichnet, dass vor dem Galvanikprozess ein zusätzlicher thermischer Prozess durchgeführt wird und derart die elektrische Leitfähigkeit des mit elektrisch leitfähigen Partikeln gefüllten zumindest einen Sacklochs (2) verbessert wird und derart die elektrische Anbindung der Innenlagen (4) verbessert wird.
5 16. Verfahren zur Herstellung einer Mehrlagenleiterplatte (1) nach einem
Ansprüche 1 bis 15, dadurch gekennzeichnet, dass vor dem Galvanikprozess der zusätzliche thermische Prozess auf Basis einer Überdruckbehandlung stattfindet mit einer heißen und örtlichen Druckgasbeaufschlagung von zumindest 6 bar und zumindest 200°C, insbesondere größer 12 bar und ganz 10 besonders größer 24 bar und einer Temperatur bis 260°C und als Druckgas Luft bzw. Stickstoff bzw. Argon bzw. ein inertes Gas verwendet wird.
17. Verfahren zur Herstellung einer Mehrlagenleiterplatte (1) nach einem der Ansprüche 1 bis 16, dadurch gekennzeichnet, dass der thermische Prozess
-15 auf^asis^1"neY^3l^T^n^TdDenandlung mehrfach zwischen dem Befüllvorgang mit elektrisch leitfähigen Partikeln stattfindet und örtlich positionsgenau mittels Mikro-Heißgasdruckdüsen erfolgt oder mit einer Breitschlitzdüse im Durchlauf.
18. Mehrlagenleiterplatte (1) mit Sacklöchern (2) zur elektrischen Anbindung 20 von Innenlagen (4) auf Basis der Verfahrensschritte hergestellt nach
mindestens einem oder mehreren der Ansprüche 1 bis 17.
19. Anwendung der Mehrlagenleiterplatte (1) mit Sacklöchern (2) zur
elektrischen Anbindung von Innenlagen (4) nach Anspruch 17 zur Verwendung
25 als Träger bzw. Verdrahtungselement für Bauelemente.
20. Anlage zur Durchführung des Verfahrens nach einem der Ansprüche 1 bis 7, wobei die Mehrlagenleiterplatte (1) in x und y Richtung unter der zumindest einen Sackloch (2)-Befüllvorrichtung und der zumindest einen Vorbehandlungsvorrichtung und der zumindest einen
Nachbehandlungsvorrichtung bewegt wird.
21. Anlage zur Durchführung des Verfahrens nach einem der Ansprüche 1 bis 17, wobei die Mehrlagenleiterplatte (1) in x und/oder y Richtung unter der zumindest einen Sackloch (2)-Befüllvorrichtung und der zumindest einen
Vorbehandlungsvorrichtung und der zumindest einen
Nachbehandlungsvorrichtung bewegt wird und sich diese in y und/oder x Richtung bewegen.
22. Anlage zur Durchführung des Verfahrens nach einem der Ansprüche 1 bis 17, wobei die Mehrlagenleiterplatte (1) horizontal und/oder vertikal zwischen der zumindest einen Sackloch (2)-Befüllvorrichtung und/oder der zumindest einen Vorbehandlungsvorrichtung und/oder der zumindest einen
Nachbehandlungsvorrichtung bewegt wird und/oder eine beidseitige
-Behandlung-gegebenistr"
PCT/EP2017/000477 2016-06-03 2017-04-12 Verfahren zur herstellung einer mehrlagenleiterplatte mit kontaktierung von innenlagen, sowie mehrlagenleiterplatte und anlage zur herstellung WO2017207078A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102016006813.2 2016-06-03
DE102016006813.2A DE102016006813B4 (de) 2016-06-03 2016-06-03 Verfahren zur Herstellung einer Mehrlagenleiterplatte mit Kontaktierung von Innenlagen sowie Mehrlagenleiterplatte

Publications (1)

Publication Number Publication Date
WO2017207078A1 true WO2017207078A1 (de) 2017-12-07

Family

ID=58640811

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2017/000477 WO2017207078A1 (de) 2016-06-03 2017-04-12 Verfahren zur herstellung einer mehrlagenleiterplatte mit kontaktierung von innenlagen, sowie mehrlagenleiterplatte und anlage zur herstellung

Country Status (2)

Country Link
DE (1) DE102016006813B4 (de)
WO (1) WO2017207078A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108012407A (zh) * 2017-12-12 2018-05-08 惠州市金百泽电路科技有限公司 一种层间对准高要求盲孔板制作方法
CN110996529A (zh) * 2019-12-30 2020-04-10 东莞市五株电子科技有限公司 一种机械钻盲孔高频板制作工艺及高频板

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5565033A (en) 1993-12-21 1996-10-15 International Business Machines Corporation Pressurized injection nozzle for screening paste
EP0651602B1 (de) 1993-10-29 1999-04-07 Matsushita Electric Industrial Co., Ltd. Leitfähige Pastenzusammensetzung zum Füllen von Kontaktlöchern, Leiterplatte unter Anwendung dieser leifähigen Paste und Verfahren zur Herstellung
US6252178B1 (en) * 1999-08-12 2001-06-26 Conexant Systems, Inc. Semiconductor device with bonding anchors in build-up layers
WO2001093647A2 (en) * 2000-05-31 2001-12-06 Honeywell International Inc. Filling method
US6337037B1 (en) 1999-12-09 2002-01-08 Methode Electronics Inc. Printed wiring board conductive via hole filler having metal oxide reducing capability
US20020066179A1 (en) * 2000-12-01 2002-06-06 Hall Hendley W. System and method for metalization of deep vias
WO2004067647A2 (en) 2003-01-29 2004-08-12 Parelec Inc. High conductivity inks with low minimum curing temperatures
WO2006089255A2 (en) 2005-02-17 2006-08-24 Sanmina-Sci Corporation High aspect ratio plated through holes in a printed circuit board
US20080070011A1 (en) 2006-09-20 2008-03-20 Samsung Electro-Mechanics Co., Ltd. Method for manufacturing multi-layer printed circuit board
US20080197501A1 (en) * 2007-02-19 2008-08-21 Fujitsu Limited Interconnection substrate and semiconductor device, manufacturing method of interconnection substrate
US7736544B2 (en) 2007-04-26 2010-06-15 E. I. Du Pont De Nemours And Company Electrically conductive composition for via-holes
WO2011065396A1 (ja) 2009-11-25 2011-06-03 ソニーケミカル＆インフォメーションデバイス株式会社 導電性ペースト及びプリント配線板、並びにその製造方法
US20110175971A1 (en) * 2010-01-19 2011-07-21 Xerox Corporation Electrically grounded inkjet ejector and method for making an electrically grounded inkjet ejector
CN103648242A (zh) 2013-12-27 2014-03-19 惠州中京电子科技股份有限公司 一种高纵横比盲埋孔的真空填胶方法
US9179546B2 (en) 2012-09-27 2015-11-03 Dell Products L.P. Blind via printed circuit board fabrication supporting press fit connectors

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09283910A (ja) * 1996-04-10 1997-10-31 Hitachi Ltd はんだペーストの穴埋め印刷機及び印刷方法
JP2008305988A (ja) * 2007-06-07 2008-12-18 Nippon Mektron Ltd 抵抗素子を内蔵するプリント配線板の製造法
JP5424632B2 (ja) * 2008-12-19 2014-02-26 キヤノン株式会社 インクジェット記録ヘッド用基板の製造方法
CN102869206B (zh) * 2012-09-27 2015-04-15 电子科技大学 一种印制电路板通孔和盲孔共镀金属化方法
JP6138026B2 (ja) * 2013-11-12 2017-05-31 日本メクトロン株式会社 導電ペーストの充填方法、および多層プリント配線板の製造方法

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0651602B1 (de) 1993-10-29 1999-04-07 Matsushita Electric Industrial Co., Ltd. Leitfähige Pastenzusammensetzung zum Füllen von Kontaktlöchern, Leiterplatte unter Anwendung dieser leifähigen Paste und Verfahren zur Herstellung
US5565033A (en) 1993-12-21 1996-10-15 International Business Machines Corporation Pressurized injection nozzle for screening paste
US6252178B1 (en) * 1999-08-12 2001-06-26 Conexant Systems, Inc. Semiconductor device with bonding anchors in build-up layers
US6337037B1 (en) 1999-12-09 2002-01-08 Methode Electronics Inc. Printed wiring board conductive via hole filler having metal oxide reducing capability
WO2001093647A2 (en) * 2000-05-31 2001-12-06 Honeywell International Inc. Filling method
US20020066179A1 (en) * 2000-12-01 2002-06-06 Hall Hendley W. System and method for metalization of deep vias
WO2004067647A2 (en) 2003-01-29 2004-08-12 Parelec Inc. High conductivity inks with low minimum curing temperatures
WO2006089255A2 (en) 2005-02-17 2006-08-24 Sanmina-Sci Corporation High aspect ratio plated through holes in a printed circuit board
US20080070011A1 (en) 2006-09-20 2008-03-20 Samsung Electro-Mechanics Co., Ltd. Method for manufacturing multi-layer printed circuit board
US20080197501A1 (en) * 2007-02-19 2008-08-21 Fujitsu Limited Interconnection substrate and semiconductor device, manufacturing method of interconnection substrate
US7736544B2 (en) 2007-04-26 2010-06-15 E. I. Du Pont De Nemours And Company Electrically conductive composition for via-holes
WO2011065396A1 (ja) 2009-11-25 2011-06-03 ソニーケミカル＆インフォメーションデバイス株式会社 導電性ペースト及びプリント配線板、並びにその製造方法
US20110175971A1 (en) * 2010-01-19 2011-07-21 Xerox Corporation Electrically grounded inkjet ejector and method for making an electrically grounded inkjet ejector
US9179546B2 (en) 2012-09-27 2015-11-03 Dell Products L.P. Blind via printed circuit board fabrication supporting press fit connectors
CN103648242A (zh) 2013-12-27 2014-03-19 惠州中京电子科技股份有限公司 一种高纵横比盲埋孔的真空填胶方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108012407A (zh) * 2017-12-12 2018-05-08 惠州市金百泽电路科技有限公司 一种层间对准高要求盲孔板制作方法
CN108012407B (zh) * 2017-12-12 2020-07-10 惠州市金百泽电路科技有限公司 一种层间对准高要求盲孔板制作方法
CN110996529A (zh) * 2019-12-30 2020-04-10 东莞市五株电子科技有限公司 一种机械钻盲孔高频板制作工艺及高频板

Also Published As

Publication number Publication date
DE102016006813B4 (de) 2021-04-08
DE102016006813A1 (de) 2017-12-07

Similar Documents

Publication Publication Date Title
EP2000013B1 (de) Elektrolytisches verfahren zum füllen von löchern und vertiefungen mit metallen
DE60030743T2 (de) Verfahren zum Herstellen einer Leiterplatte
EP0916237B1 (de) Verfahren zur herstellung von verbindungsleitern
EP1891670B1 (de) Verfahren zur Erzeugung von vertikalen elektrischen Kontaktverbindungen in Halbleiterwafern
DE102004045451B4 (de) Galvanisches Verfahren zum Füllen von Durchgangslöchern mit Metallen, insbesondere von Leiterplatten mit Kupfer
EP1920461A1 (de) Verfahren zur erzeugung von durchkontaktierungen in halbleiterwafern
DE112005000952T5 (de) Elektronik-Modul und Verfahren zur Herstellung desselben
DE102004005300A1 (de) Verfahren zum Behandeln von Trägermaterial zur Herstellung von Schltungsträgern und Anwendung des Verfahrens
DE2739494B2 (de) Verfahren zum Herstellen elektrischer Leiterplatten
DE102007008491A1 (de) Leiterplatte mit innenliegender Duchgangsbohrung und Herstellungsverfahren dafür
DE19962422A1 (de) Verfahren zur Herstellung einer Leiterplatte
DE69921893T2 (de) Leitfähige Pastenzusammensetzung zum Füllen
DE102020102369A1 (de) Bilden von Durchgangsöffnungen durch freiliegendes dielektrisches Material eines Komponententrägers
DE102016006813B4 (de) Verfahren zur Herstellung einer Mehrlagenleiterplatte mit Kontaktierung von Innenlagen sowie Mehrlagenleiterplatte
DE60225508T2 (de) Leiterplatte und verfahren zu ihrer herstellung
EP1701600A1 (de) Verfahren zur Kontaktierung von Leiterbahnen einer Leiterplatte
DE102007029422A1 (de) Thermische Kontaktierung eines Leistungsbauelements auf einem Schaltungsträger durch Kaltgasspritzen
DE10335805A1 (de) Leiterplatte und Verfahren zu ihrer Herstellung
DE102012110382B4 (de) Substrat sowie Verfahren zum Herstellen eines Substrates
DE102016200062B4 (de) Verfahren zur Ausbildung elektrisch leitender Durchkontaktierungen in keramischen Schaltungsträgern
DE102016001810A1 (de) Verfahren zur Herstellung einer Leiterplatte mit verstärkter Kupferstruktur
DE102013102637B4 (de) Metall-Keramik-Substrat sowie Verfahren zum Herstellen eines derartigen Metall-Keramik-Substrates und Anordnung von derartigen Metall-Keramik-Substraten
DE102020102423A1 (de) Bauteilträger mit geringem Überhang und mit Durchgangsbohrung mit unterschiedlichen Größen der Vorder- und Rückseitenfenster
DE102005032804B4 (de) Mehrschichtstruktur zum Aufnehmen einer elektronischen Schaltung
WO2015176820A1 (de) Leiterplatte mit bauelement und verfahren zu dessen herstellung

Legal Events

Date Code Title Description
NENP Non-entry into the national phase

Ref country code: DE

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17719997

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 17719997

Country of ref document: EP

Kind code of ref document: A1