KR20020074400A - 반도체장치 및 그 제조방법 - Google Patents

반도체장치 및 그 제조방법 Download PDF

Info

Publication number
KR20020074400A
KR20020074400A KR1020020014400A KR20020014400A KR20020074400A KR 20020074400 A KR20020074400 A KR 20020074400A KR 1020020014400 A KR1020020014400 A KR 1020020014400A KR 20020014400 A KR20020014400 A KR 20020014400A KR 20020074400 A KR20020074400 A KR 20020074400A
Authority
KR
South Korea
Prior art keywords
sealing film
bump electrode
opening
bump
film
Prior art date
Application number
KR1020020014400A
Other languages
English (en)
Other versions
KR100455404B1 (ko
Inventor
기자키마사야스
Original Assignee
가시오게산키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가시오게산키 가부시키가이샤 filed Critical 가시오게산키 가부시키가이샤
Publication of KR20020074400A publication Critical patent/KR20020074400A/ko
Application granted granted Critical
Publication of KR100455404B1 publication Critical patent/KR100455404B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 반도체장치 및 그 제조방법에 관한 것으로서,
본 발명의 반도체장치는 반도체기판(11)과, 상기 반도체기판(11)상에 형성된 복수의 범프전극(16)과, 상기 범프전극(16)간에 있어서의 상기 반도체기판(11)상에 형성되고, 상기 범프전극(16)의 상면보다 높은 위치에 위치지워져 있는 상면 및 상기 각 범프전극(16)의 상면을 노출하는 개구부(19)를 갖는 밀봉막(21)을 구비하는 것을 특징으로 한다.

Description

반도체장치 및 그 제조방법{A SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 실리콘 등으로 이루어지는 반도체기판의 일면상에, 복수의 범프전극 및 범프전극간에 밀봉막을 형성한 반도체장치에 관한 것으로, 더욱 상세하게는 각 범프전극의 상면을 밀봉막의 상면보다도 낮게 하여 범프전극상에 형성되는 접합요소에 작용하는 응력을 완화하는 구조를 구비한 반도체장치 및 그 제조방법에 관한 것이다.
상기한 응력완화구조를 구비한 반도체장치(이것은 CSP(chip size package)라 불리우는 것인데)의 한 예로서 도 8에 나타내는 바와 같은 것이 있다. 이 반도체장치에서는 실리콘 등으로 이루어지는 반도체기판(1)의 상면에 접속패드(2)가 형성되고, 그 상면의 접속패드(2)의 중앙부를 제외한 부분에 절연막(3)이 형성되며, 절연막(3)에 형성된 개구부(4)를 통하여 노출된 접속패드(2)의 상면으로부터 절연막(3)의 상면의 소정 장소에 걸쳐서 재배선(5)이 형성되고, 재배선(5)의 선단의 패드부상면에 범프전극(6)이 형성되며, 범프전극(6)을 제외한 상면 전체에, 밀봉막(7)이 그 상면이 범프전극(6)의 상면보다도 높아지도록 형성되고, 밀봉막(7)에 형성된 개구부(8)내 및 그 상측에 땜납볼(9)이 범프전극(6)에 도전접속되어 형성된 구조로 되어 있다.
이 경우 범프전극(6)의 상면을 밀봉막(7)의 상면보다도 낮게 하고, 밀봉막(7)에 형성된 개구부(8)내 및 그 상측에 땜납볼(9)을 범프전극(6)에 도전접속시켜서 형성하고 있는 것은, 이 반도체장치를 회로기판(도시하지 않음)상에 실장한 후에 있어서, 온도사이클시험 등을 실시했을 때 반도체기판(1)과 회로기판의 사이의 열팽창계수차에 기인하여 발생하는 응력에 의해 범프전극(6)과 땜납볼(9)의 계면에 균열이 발생하기 어렵도록 하기 위함이다.
다음으로 이 반도체장치의 제조방법의 한 예에 대하여 도 9∼도 12를 차례로 참조해서 설명한다. 우선 도 9에 나타내는 바와 같이 웨이퍼상태의 반도체기판(1)의 상면에 접속패드(2)가 형성되고, 그 상면의 접속패드(2)의 중앙부를 제외한 부분에 절연막(3)이 형성되며, 절연막(3)에 형성된 개구부(4)를 통하여 노출된 접속패드(2)의 상면으로부터 절연막(3)의 상면의 소정 장소에 걸쳐서 재배선(5)이 형성되고, 재배선(5)의 선단의 패드부상면에 한 예로서 높이 약 120㎛ 정도의 범프전극(6)이 형성된 것을 준비한다.
다음으로 도 10에 나타내는 바와 같이 범프전극(6) 및 재배선(5)을 포함하는 절연막(3)의 상면 전체에, 에폭시계 수지로 이루어지는 밀봉막(7)을 트랜스퍼몰드법, 디스펜서법, 디핑법, 인쇄법 등에 의해 두께가 범프전극(6)의 높이보다도 약간 두꺼워지도록 형성한다. 따라서 이 상태에서는 범프전극(6)의 상면은 밀봉막(7)에의하여 덮여 있다.
다음으로 도 11에 나타내는 바와 같이 밀봉막(7)의 상면측 및 범프전극(6)의 상면측을 연마함으로써 범프전극(6)의 상면을 노출시키는 동시에, 이 노출된 범프전극(6)의 상면을 밀봉막(7)의 상면과 면일치로 한다. 이 경우의 연마는 범프전극(6)의 상면을 노출시키는 것만이 아니고 밀봉막(7)의 표면(상면)마무리를 겸하고 있기 때문에 범프전극(6)의 상면측을 약 30㎛ 정도 연마한다. 따라서 이 상태에 있어서의 범프전극(6)의 높이는 약 90㎛ 정도로 된다.
다음으로 도 12에 나타내는 바와 같이 하프에칭처리에 의해 범프전극(6)의 상면측을 약 30㎛ 정도 에칭하고, 밀봉막(7)에 개구부(8)를 형성한다. 따라서 이 상태에 있어서의 범프전극(6)의 높이는 약 60㎛ 정도로 된다. 다음으로 도 8에 나타내는 바와 같이 밀봉막(7)에 형성된 개구부(8)내 및 그 상측에 땜납볼(9)을 범프전극(6)에 도전접속시켜서 형성한다. 다음으로 다이싱공정을 거치면 개개의 칩으로 이루어지는 반도체장치가 얻어진다.
그런데 상기 종래의 반도체장치에서는 범프전극(6)의 당초의 높이가 약 120㎛ 정도로 비교적 높은데, 표면마무리를 겸한 연마처리 및 하프에칭처리를 거치면 범프전극(6)의 높이가 당초의 절반인 약 60㎛ 정도로 낮아지고, 범프전극(6) 자체에 의한 응력의 완화가 저하한다는 문제가 있었다. 여기에서 범프전극(6)의 당초의 높이를 보다 높게 해 두는 방법이 생각되는데, 범프전극(6)을 도금으로 형성할 때의 포토레지스트막이 두꺼워지고, 반도체기판으로의 도포 및 노광시의 두께방향으로의 투광성의 균일화를 꾀하는 것이 곤란해서 포토리스그래피법에서의 형성에는한계가 있다. 또 만일 포토레지스트막의 형성 및 노광의 문제를 극복했다고 해도 도금에 의해 범프전극을 높게 형성한 후 60㎛ 정도나 에칭을 실시하는 방법은 명백히 생산효율이 낮다. 또 하프에칭처리에 의해 범프전극(6)의 높이에 분산이 발생하고, 나아가서는 땜납볼(9)의 높이에 분산이 발생함으로써 회로기판과의 접속불량을 발생한다.
본 발명의 목적은 응력완화구조를 구비한 범프전극을 갖는 반도체장치에 있어서, 범프전극의 높이를 효율적으로 높게 하고, 또한 균일하게 하는 것이다.
본 발명에 따르면, 밀봉막을 범프전극의 높이보다 두껍게 형성하고, 해당 밀봉막에 상기 각 범프전극의 상면을 노출하는 개구부를 형성한 반도체장치가 제공된다.
이 구조에 따르면, 범프전극은 그 상면이 밀봉막의 상면보다 낮은 위치에 있기 때문에 범프전극상에 형성되는 접합제와의 계면에 작용하는 응력의 완화기능을 갖고 있다. 또 밀봉막의 개구부는 범프전극의 높이의 분산이 커지는 에칭처리를 실시하는 일 없이 형성할 수 있기 때문에 범프전극의 높이의 균일화를 꾀할 수 있으며, 또 생산이 효율적으로 된다.
도 1은 본 발명의 제 1 실시형태에 있어서의 반도체장치의 확대단면도.
도 2는 도 1에 나타내는 반도체장치의 제조방법에 관한 것으로, 최초의 제조공정을 설명하기 위한 확대단면도.
도 3은 도 2에 이어지는 제조공정을 설명하기 위한 확대단면도.
도 4는 도 3에 이어지는 제조공정을 설명하기 위한 확대단면도.
도 5는 도 4에 이어지는 제조공정을 설명하기 위한 확대단면도.
도 6은 제 1 실시형태의 변형예를 나타내는 반도체장치의 확대단면도.
도 7은 본 발명의 제 2 실시형태에 있어서의 반도체장치의 확대단면도.
도 8은 종래의 반도체장치의 확대단면도.
도 9는 도 6에 나타내는 반도체장치의 제조방법에 관한 것으로, 최초의 제조공정을 설명하기 위한 확대단면도.
도 10은 도 7에 이어지는 제조공정을 설명하기 위한 단면도.
도 11은 도 8에 이어지는 제조공정을 설명하기 위한 단면도.
도 12는 도 9에 이어지는 제조공정을 설명하기 위한 단면도이다.
※도면의 주요부분에 대한 부호의 설명
11: 반도체기판12: 접속패드
13: 절연막14, 19: 개구부
15: 재배선16: 범프전극
17: 제 1 밀봉막18: 제 2 밀봉막
20: 땜납볼
도 1은 본 발명의 반도체장치의 한 실시예를 나타내는 확대단면도이며, 이하 이 반도체장치의 구조를 설명한다.
실리콘 등으로 이루어지는 반도체기판(11)의 상면에 접속패드(12)가 형성되고, 그 상면의 접속패드(12)의 중앙부를 제외한 부분에 절연막(13)이 형성되어 있다. 절연막(13)에는 접속패드(12)를 노출하는 개구부(14)가 형성되어 있으며, 각 접속패드(12)의 상면으로부터 개구부(14)를 통하여 절연막(13)상에 재배선(15)이 연장돌출되어 있다. 재배선(15)은 예를 들면 동 등에 의해 형성되어 있다. 각 재배선(15)의 선단의 패드부상면에는 예를 들면 동으로 이루어지는 기둥상의 범프전극(16)이 형성되어 있다. 기둥상의 범프전극(16)으로부터 노출하는 반도체기판(11)의 상면 전체에 제 1 밀봉막(17)이 형성되어 있다. 제 1 밀봉막(17)의 상면은 범프전극(16)의 상면과 실질적으로 면일치로 되도록 형성되어 있다. 제 1 밀봉막(17)상에는 각 범프전극(16)의 상면을 노출하는 개구부(19)를 갖는 제 2 밀봉막(18)이 형성되어 있다. 제 2 밀봉막(18)에 형성된 개구부(19)내 및 그 상측에 땜납볼(저융점금속층)(20)이 범프전극(16)에 도전접속되어 형성되어 있다.
이 경우 범프전극(16)의 상면을 제 1 밀봉막(17)의 상면과 면일치로 하고, 제 1 밀봉막(17)상에 형성된 제 2 밀봉막(18)에 형성된 개구부(19)내 및 그 상측에 땜납볼(20)을 범프전극(16)에 도전접속시켜서 형성하고 있는 것은, 이 반도체장치를 회로기판(도시하지 않음)상에 실장한 후에 있어서, 온도사이클시험 등을 실시했을 때 반도체기판(11)과 회로기판의 사이의 열팽창계수차에 기인하여 발생하는 응력에 의해 범프전극(16)과 땜납볼(20)의 계면에 균열이 발생하기 어렵도록 하기 위함이다.
다음으로 이 반도체장치의 제조방법의 한 예에 대하여 도 2∼도 5를 차례로참조해서 설명한다. 우선 도 2에 나타내는 바와 같이 웨이퍼상태의 반도체기판(11)의 상면에 알루미늄계 금속 등으로 이루어지는 접속패드(12)가 형성되고, 그 상면의 접속패드(12)의 중앙부를 제외한 부분에 절연막(13)이 형성되며, 절연막(13)에 형성된 개구부(14)를 통하여 노출된 접속패드(12)의 상면으로부터 절연막(13)의 상면의 소정 장소에 걸쳐서 재배선(15)이 형성되고, 재배선(15)의 선단의 패드부상면에 한 예로서 높이 120㎛ 정도의 기둥상의 범프전극(16)이 형성된 것을 준비한다. 범프전극(16)의 형성은 포토리소그래피기술에 의한 것이며, 예를 들면 절연막(13)상의 전체면에, 재배선용의 금속막을 스퍼터법 등에 의해 성막하고, 이 금속막상에 포토레지스트막을 형성하며, 해당 포토레지스트막에 범프형성용 개구부를 형성하고, 절연막(13)상에 형성된 금속막을 한쪽의 전극으로 하여 전해도금에 의해 범프전극(16)을 형성한다. 범프전극형성 후 포토레지스트를 박리하고, 포토리소그래피기술에 의해 금속막을 패터닝하여 재배선(15)을 형성하면 도 2에 도시된 상태로 된다.
다음으로 도 3에 나타내는 바와 같이 범프전극(16) 및 재배선(15)을 포함하는 절연막(13)의 상면 전체에, 에폭시계 수지로 이루어지는 제 1 밀봉막(17)을 트랜스퍼몰드법, 디스펜서법, 디핑법, 인쇄법 등에 의해 두께가 범프전극(16)의 높이보다도 약간 두꺼워지도록 형성한다. 따라서 이 상태에서는 범프전극(16)의 상면은 제 1 밀봉막(17)에 의하여 덮여 있다.
다음으로 도 4에 나타내는 바와 같이 제 1 밀봉막(17)의 상면측 및 범프전극(16)의 상면측을 연마함으로써 범프전극(16)의 상면을 노출시키는 동시에,이 노출된 범프전극(16)의 상면을 밀봉막(17)의 상면과 면일치로 한다. 이 경우의 연마는 후술하는 제 2 밀봉막(18)의 형성에 의해 제 1 밀봉막(17)의 표면(상면)마무리를 실시할 필요가 없기 때문에 범프전극(16)의 상면을 노출시키는 동시에, 이 노출된 범프전극(16)의 상면을 밀봉막(17)의 상면과 면일치로 하는 것만으로 좋다. 그래서 범프전극(16)의 상면측을 종래(약 30㎛ 정도)보다도 적게, 예를 들면 약 5∼20㎛ 정도 연마한다. 따라서 이 상태에 있어서의 범프전극(16)의 높이는 약 100∼115㎛ 정도로 된다.
다음으로 도 5에 나타내는 바와 같이 범프전극(16)을 제외한 제 1 밀봉막(17)의 상면에, 에폭시계 수지로 이루어지는 제 2 밀봉막(18)을 스크린인쇄법, 포토리소그래피법 등에 의해 두께 10∼50㎛, 바람직하게는 20∼30㎛ 정도로 형성한다. 이 상태에서는 제 2 밀봉막(18)의 범프전극(16)의 상면에 대응하는 부분에는 개구부(19)가 형성되어 있다. 다음으로 도 1에 나타내는 바와 같이 제 2 밀봉막(18)에 형성된 개구부(19)내 및 그 상측에, 땜납볼(20)을 범프전극(16)에 도전접속시켜서 형성한다. 땜납볼(20)은 각 범프전극(16)상에 직접 탑재하는 방법 외에 각 범프전극(16)상에 땜납페이스트를 도포하는 리플로우법에 의해서도 좋다. 리플로우에 의해 용융한 땜납페이스트가 표면장력에 의해 볼상으로 형성된다. 다음으로 다이싱공정을 거치면 개개의 칩으로 이루어지는 반도체장치가 얻어진다.
이와 같이 하여 얻어진 반도체장치에서는 연마에 의해 상면이 범프전극(16)의 상면과 면일치로 되도록 형성된 제 1 밀봉막(17)상에, 제 2 밀봉막(18)을 범프전극(16)의 상면에 대응하는 위치에 개구부(19)를 갖도록 형성하고 있기 때문에 범프전극(16)의 상면을 제 2 밀봉막(18)의 상면보다도 낮게 할 수 있는 데다가 범프전극(16)의 높이가 제 1 밀봉막(17)의 두께와 같게 되고, 따라서 범프전극(16)의 높이를 높게 하고, 또한 균일하게 할 수 있다.
즉 상기 실시형태에서는 범프전극(16)의 당초의 높이가 약 120㎛ 정도인 것에 대하여 최종적인 높이가 약 100∼115㎛ 정도이기 때문에 당초의 높이보다도 약간 낮을 뿐이며, 종래의 최종적인 높이 약 60㎛ 정도와 비교하면 상당히 높게 할 수 있다. 이 결과 범프전극(16) 자체에 의한 응력의 완화를 향상할 수 있다. 또 범프전극(16)의 높이를 균일하게 할 수 있기 때문에 땜납볼(20)의 높이도 균일해져서 회로기판과의 도전접속에 지장을 초래하지 않도록 할 수 있다.
또 제 1 밀봉막(17)의 상면측을 연마함으로써 범프전극(16)의 상면을 제 1 밀봉막(17)의 상면과 면일치로 하고, 제 1 밀봉막(17)상에, 제 2 밀봉막(18)을 범프전극(16)의 상면에 대응하는 위치에 개구부(19)를 갖도록 형성하고 있기 때문에 종래의 하프에칭처리 대신에 제 2 밀봉막(18)을 스크린인쇄법, 포토리소그래피법 등에 의해 형성하면 좋고, 따라서 제조공정을 용이하게 할 수 있다.
도 6은 도 1에 도시하는 반도체장치의 변형예를 나타내는 확대단면도이다. 이 변형예에서는 제 2 밀봉막(18)에 형성하는 개구부(19)의 크기(평면치수)를 범프전극(16)의 크기(평면치수)보다도 한층 크게 형성하고, 이에 따라 얼라인먼트어긋남이 있어도 땜납볼(20)은 전체가 범프전극에 확실하게 접촉하도록 배려되어 있다. 개구부(19)내에 형성되는 땜납볼(20)의 내부응력을 저감하기 위해 개구부(19)의 측면은 위쪽을 향하여 넓어지는 경사상으로 할 수 있다. 도 6의 경우 제 2밀봉막(18)에 형성된 개구부(19)는 그 크기가 범프전극(16)보다도 크고, 또한 그 측면이 위쪽을 향하여 넓어지는 경사상으로 되어 있는데, 개구부(19)의 측면은 도 1의 경우와 마찬가지로 대략 수직이어도 좋다. 또 개구부(19)의 크기를 도 1과 마찬가지로 범프전극(16)의 크기와 대략 같은 크기로 하고, 그 측면을 위쪽을 향하여 넓어지는 경사상으로 할 수도 있다. 또 개구부(19)는 제 1 밀봉막(17) 및 범프전극(16)상에 제 2 밀봉막(18)을 매트상으로 성막한 후 레이저를 조사하여 형성하도록 해도 좋다.
(제 2 실시형태)
도 7은 본 발명의 제 2 실시형태를 나타내는 반도체장치의 확대단면도이다. 이 실시형태에 있어서의 제 1 실시형태와의 상이점은 밀봉막(21)이 1층으로 되어 있는 점이다. 범프전극(16)의 상면은 이 1층의 밀봉막(21)의 상면보다도 낮은 위치에 위치지워져 있다. 이 제 2 실시형태의 반도체장치의 제조방법을 설명한다. 범프전극(16)은 접속패드(12), 절연막(13), 재배선(15)을 갖는 반도체기판(11)의 상면에 포토레지스트막을 형성하고, 포토리소그래피법에 의해 포토레지스트막의 범프전극(16)을 형성하는 위치에 개구부를 형성하며(포토레지스트는 도시되어 있지 않다), 다음으로 도금법 등에 의해 범프전극(16)을 형성하고, 다음으로 포토레지스트막을 제거한 후 범프전극(16)의 상면을 연마하여 각 범프전극(16)의 높이를 균일하게 하며, 다음으로 트랜스퍼몰드법, 디스펜서법, 디핑법, 인쇄법 등에 의해 밀봉막(21)을 범프전극(16)보다 두껍게 성막하고(따라서 이 경우의 밀봉막의 두께는 도 1 및 도 6에 있어서의 제 1 밀봉막(17)의 두께 및 제 2 밀봉막(18)의 두께를 더한두께로 된다), 다음으로 필요에 따라서 해당 밀봉막의 상면을 연마하여 평탄화처리한 후 밀봉막에 레이저를 조사하여 범프전극(16)을 노출하는 개구부(19)를 형성한다. 이 후의 공정은 제 1 실시형태와 같다. 제 2 실시형태의 경우도 도 6에 도시하는 바와 같이 개구부(19)의 크기(평면치수)를 범프전극(16)의 크기보다도 크게 하거나 측면을 위쪽을 향하여 넓어지는 경사상으로 형성할 수 있다.
또한 상기 각 실시형태에 있어서, 범프전극(16)상의 땜납볼(20)에 대신하여 도금법, 스퍼터법, 인쇄법 등에 의해 대략 한결같은 두께의 저융점금속층으로 해도 좋다. 또 이와 같은 땜납볼 또는 저융점금속층은 반도체장치에 형성하지 않고 반도체장치가 탑재되는 회로기판의 접속단자상에 형성하도록 해도 좋다. 또 상기 실시형태에서는 제 1 밀봉막(17)상에, 범프전극(16)의 상면에 대응하는 부분에 개구부(19)가 형성된 제 2 밀봉막(18)을 형성한 후 즉시 개구부(19)내 및 그 상측에 땜납볼(20)을 형성하고 있는데, 범프전극(19)의 상면이 산화하고 있는 경우에는 웨트에칭 또는 드라이에칭을 하여 범프전극(19)의 상면의 산화막제거처리 및 산화막제거처리에 덧붙여서 산화막의 발생을 방지하기 위한 니켈도금 등의 금속층형성처리를 실시한 후 땜납볼(20)을 형성해도 좋다. 금속층형성처리는 예를 들면 니켈도금을 행하는 처리이다. 산화막제거처리를 실시한 경우 범프전극(16)은 높이가 다소 낮아진다고 해도 그 양은 약간이며, 제 1 밀봉막과 실질적으로는 면일치이기 때문에 똑같은 효과가 얻어진다. 또 제 2 밀봉막(18)의 개구부(19)의 크기(평면치수)는 범프전극(16)의 상면형상보다 한층 작게 해도 좋다. 또 상기 실시형태에 있어서, 땜납볼(20)을 형성하지 않고 그 대신에 이방성 도전접착제를 통하여 회로기판의 접속단자와 도전접속하도록 해도 좋다.
이상 설명한 바와 같이 본원의 발명에 따르면, 범프전극은 그 상면이 밀봉막의 상면보다 낮은 위치에 있기 때문에 범프전극상에 형성되는 접합제와의 계면에 작용하는 응력의 완화기능을 갖고 있다. 또 밀봉막의 개구부는 범프전극의 높이의 분산이 커지는 에칭처리를 행하는 일 없이 형성할 수 있기 때문에 범프전극의 높이의 균일화를 꾀할 수 있으며, 또 생산이 효율적으로 된다.

Claims (17)

  1. 반도체기판(11)과,
    상기 반도체기판(11)상에 형성된 복수의 범프전극(16)과,
    상기 범프전극(16)간에 있어서의 상기 반도체기판(11)상에 형성되고, 상면이 상기 범프전극(16)의 상면과 실질적으로 면일치인 제 1 밀봉막(17)과,
    상기 제 1 밀봉막(17)상에 형성되고, 상기 각 범프전극(16)의 상면에 대응하는 위치에 개구부(19)를 갖는 제 2 밀봉막(18)을 구비하는 것을 특징으로 하는 반도체장치.
  2. 제 1 항에 있어서,
    상기 제 2 밀봉막(18)의 개구부(19)내 및 그 상측에 저융점금속층(20)이 형성되어 있는 것을 특징으로 하는 반도체장치.
  3. 제 2 항에 있어서,
    상기 저융점금속층(20)은 땜납볼인 것을 특징으로 하는 반도체장치.
  4. 제 1 항에 있어서,
    상기 제 2 밀봉막(18)의 개구부(19)의 평면치수는 상기 범프전극(16)의 평면치수보다 큰 것을 특징으로 하는 반도체장치.
  5. 제 1 항에 있어서,
    상기 제 2 밀봉막(18)의 개구부(19)의 측면은 위쪽을 향하여 넓어지는 경사상으로 형성되어 있는 것을 특징으로 하는 반도체장치.
  6. 반도체기판(11)과,
    상기 반도체기판(11)상에 형성된 복수의 범프전극(16)과,
    상기 범프전극(16)간에 있어서의 상기 반도체기판(11)상에 형성되고, 상기 범프전극(16)의 상면보다 높은 위치에 위치지워져 있는 상면 및 상기 각 범프전극(16)의 상면을 노출하는 개구부(19)를 갖는 밀봉막(21)을 구비하는 것을 특징으로 하는 반도체장치.
  7. 제 6 항에 있어서,
    상기 밀봉막(21)의 개구부(19)내 및 그 상측에 저융점금속층(20)이 형성되어 있는 것을 특징으로 하는 반도체장치.
  8. 제 7 항에 있어서,
    상기 저융점금속층(20)은 땜납볼인 것을 특징으로 하는 반도체장치.
  9. 반도체기판(11)상에 범프전극(16)을 형성하고, 상기 범프전극(16)을 포함하는 상기 반도체기판(11)상에 제 1 밀봉막(17)을 형성하며, 상기 제 1 밀봉막(17)의 상면측 및 상기 범프전극(16)의 상면측을 연마함으로써 상기 범프전극(16)의 상면을 노출시키는 동시에, 이 노출된 범프전극(16)의 상면을 상기 제 1 밀봉막(17)의 상면과 면일치로 하고, 상기 제 1 밀봉막(17)상에, 제 2 밀봉막(18)을 상기 범프전극(16)의 상면에 대응하는 위치에 개구부(19)를 갖도록 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
  10. 제 9 항에 있어서,
    상기 범프전극(16)의 상면측을 5∼20㎛ 정도 연마하는 것을 특징으로 하는 반도체장치의 제조방법.
  11. 제 9 항에 있어서,
    상기 제 2 밀봉막(18)을 스크린인쇄법 또는 포토리소그래피법에 의해 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
  12. 제 9 항에 있어서,
    상기 제 2 밀봉막(18)의 개구부(19)내 및 그 상측에 저융점금속층(20)을 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
  13. 반도체기판(11)상에 범프전극(16)을 형성하고, 상기 범프전극(16)을 포함하는 상기 반도체기판(11)상에 상기 범프전극(11)의 높이보다도 두껍게 밀봉막(21)을 형성하고, 상기 밀봉막(21)에 상기 각 범프전극(16)의 상면을 노출시키는 개구부(19)를 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
  14. 제 13 항에 있어서,
    상기 범프전극(16)은 포토레지스트막의 소정 위치에 개구부를 형성하고, 해당 개구부내에 도금에 의해 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
  15. 제 14 항에 있어서,
    상기 포토레지스트막을 제거한 후 상기 범프전극(16)의 높이를 일치시키는 처리를 실시하는 것을 특징으로 하는 반도체장치의 제조방법.
  16. 제 13 항에 있어서,
    상기 밀봉막(21)의 상면을 평탄하게 하는 처리를 한 후 상기 밀봉막(21)에 상기 개구부(19)를 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
  17. 제 13 항에 있어서,
    상기 개구부(19)는 레이저조사에 의해 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
KR10-2002-0014400A 2001-03-19 2002-03-18 반도체장치 및 그 제조방법 KR100455404B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001077772A JP3767398B2 (ja) 2001-03-19 2001-03-19 半導体装置およびその製造方法
JPJP-P-2001-00077772 2001-03-19

Publications (2)

Publication Number Publication Date
KR20020074400A true KR20020074400A (ko) 2002-09-30
KR100455404B1 KR100455404B1 (ko) 2004-11-06

Family

ID=18934472

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0014400A KR100455404B1 (ko) 2001-03-19 2002-03-18 반도체장치 및 그 제조방법

Country Status (5)

Country Link
US (1) US20020132461A1 (ko)
JP (1) JP3767398B2 (ko)
KR (1) KR100455404B1 (ko)
CN (1) CN1189939C (ko)
TW (1) TW554453B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100742902B1 (ko) * 2003-09-18 2007-07-25 미나미 가부시키가이샤 웨이퍼 레벨 ｃｓｐ의 제조방법
KR100763079B1 (ko) * 2005-02-21 2007-10-04 가시오게산키 가부시키가이샤 반도체장치 및 그 제조방법

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3829325B2 (ja) * 2002-02-07 2006-10-04 日本電気株式会社 半導体素子およびその製造方法並びに半導体装置の製造方法
JP4126389B2 (ja) * 2002-09-20 2008-07-30 カシオ計算機株式会社 半導体パッケージの製造方法
WO2004109771A2 (en) 2003-06-03 2004-12-16 Casio Computer Co., Ltd. Stackable semiconductor device and method of manufacturing the same
JP3757971B2 (ja) * 2003-10-15 2006-03-22 カシオ計算機株式会社 半導体装置の製造方法
TWI278048B (en) 2003-11-10 2007-04-01 Casio Computer Co Ltd Semiconductor device and its manufacturing method
JP3925809B2 (ja) 2004-03-31 2007-06-06 カシオ計算機株式会社 半導体装置およびその製造方法
JP2006086378A (ja) * 2004-09-16 2006-03-30 Denso Corp 半導体装置及びその製造方法
JP4458029B2 (ja) * 2005-11-30 2010-04-28 カシオ計算機株式会社 半導体装置の製造方法
KR100837269B1 (ko) * 2006-05-22 2008-06-11 삼성전자주식회사 웨이퍼 레벨 패키지 및 그 제조 방법
US7855452B2 (en) 2007-01-31 2010-12-21 Sanyo Electric Co., Ltd. Semiconductor module, method of manufacturing semiconductor module, and mobile device
JP5118982B2 (ja) * 2007-01-31 2013-01-16 三洋電機株式会社 半導体モジュールおよびその製造方法
JP4902558B2 (ja) * 2007-01-31 2012-03-21 三洋電機株式会社 半導体モジュールの製造方法
JP4506767B2 (ja) * 2007-02-28 2010-07-21 カシオ計算機株式会社 半導体装置の製造方法
JP2008294323A (ja) * 2007-05-28 2008-12-04 Nec Electronics Corp 半導体素子および半導体素子の製造方法
US7820543B2 (en) * 2007-05-29 2010-10-26 Taiwan Semiconductor Manufacturing Company, Ltd. Enhanced copper posts for wafer level chip scale packaging
JP4708399B2 (ja) * 2007-06-21 2011-06-22 新光電気工業株式会社 電子装置の製造方法及び電子装置
US8492263B2 (en) 2007-11-16 2013-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Protected solder ball joints in wafer level chip-scale packaging
US7982311B2 (en) * 2008-12-19 2011-07-19 Intel Corporation Solder limiting layer for integrated circuit die copper bumps
US8299616B2 (en) * 2010-01-29 2012-10-30 Taiwan Semiconductor Manufacturing Company, Ltd. T-shaped post for semiconductor devices
US8803319B2 (en) 2010-02-11 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Pillar structure having a non-planar surface for semiconductor devices
US8318596B2 (en) 2010-02-11 2012-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Pillar structure having a non-planar surface for semiconductor devices
US8264089B2 (en) 2010-03-17 2012-09-11 Maxim Integrated Products, Inc. Enhanced WLP for superior temp cycling, drop test and high current applications
US8241963B2 (en) 2010-07-13 2012-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Recessed pillar structure
JP5752964B2 (ja) * 2011-03-23 2015-07-22 株式会社テラプローブ 半導体装置、その実装構造及びその製造方法
CN102376672B (zh) * 2011-11-30 2014-10-29 江苏长电科技股份有限公司 无基岛球栅阵列封装结构及其制造方法
US9230932B2 (en) 2012-02-09 2016-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect crack arrestor structure and methods
US9515036B2 (en) 2012-04-20 2016-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for solder connections
CN102738073B (zh) * 2012-05-24 2015-07-29 日月光半导体制造股份有限公司 间隔件及其制造方法
JP5692314B2 (ja) * 2013-09-03 2015-04-01 千住金属工業株式会社 バンプ電極、バンプ電極基板及びその製造方法
CN106252315B (zh) * 2015-06-13 2019-07-02 中芯国际集成电路制造(上海)有限公司 封装结构及其制造方法
KR20180074308A (ko) 2016-12-23 2018-07-03 삼성전자주식회사 전자 소자 및 그 제조 방법
CN111316429A (zh) * 2017-10-26 2020-06-19 新电元工业株式会社 半导体装置
WO2020110619A1 (ja) * 2018-11-27 2020-06-04 リンテック株式会社 半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5883435A (en) * 1996-07-25 1999-03-16 International Business Machines Corporation Personalization structure for semiconductor devices
US6054376A (en) * 1997-12-31 2000-04-25 Intel Corporation Method of sealing a semiconductor substrate
US6261944B1 (en) * 1998-11-24 2001-07-17 Vantis Corporation Method for forming a semiconductor device having high reliability passivation overlying a multi-level interconnect
JP3756689B2 (ja) * 1999-02-08 2006-03-15 沖電気工業株式会社 半導体装置及びその製造方法
JP3446825B2 (ja) * 1999-04-06 2003-09-16 沖電気工業株式会社 半導体装置およびその製造方法
US6495916B1 (en) * 1999-04-06 2002-12-17 Oki Electric Industry Co., Ltd. Resin-encapsulated semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100742902B1 (ko) * 2003-09-18 2007-07-25 미나미 가부시키가이샤 웨이퍼 레벨 ｃｓｐ의 제조방법
KR100763079B1 (ko) * 2005-02-21 2007-10-04 가시오게산키 가부시키가이샤 반도체장치 및 그 제조방법
US7390688B2 (en) 2005-02-21 2008-06-24 Casio Computer Co.,Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
JP2002280485A (ja) 2002-09-27
CN1375869A (zh) 2002-10-23
CN1189939C (zh) 2005-02-16
KR100455404B1 (ko) 2004-11-06
TW554453B (en) 2003-09-21
JP3767398B2 (ja) 2006-04-19
US20020132461A1 (en) 2002-09-19

Similar Documents

Publication Publication Date Title
KR100455404B1 (ko) 반도체장치 및 그 제조방법
US6479900B1 (en) Semiconductor device and method of manufacturing the same
US6674162B2 (en) Semiconductor device and manufacturing method thereof
JP3842548B2 (ja) 半導体装置の製造方法及び半導体装置
JP3848080B2 (ja) 半導体装置の製造方法
KR100605315B1 (ko) 집적회로 칩의 입출력 패드 구조
US8097941B2 (en) Semiconductor device having projecting electrode formed by electrolytic plating, and manufacturing method thereof
KR20040101924A (ko) 반도체 장치 및 그 제조 방법
US11984403B2 (en) Integrated substrate structure, redistribution structure, and manufacturing method thereof
US20020031880A1 (en) Circuit probing contact pad formed on a bond pad in a flip chip package
JP3757971B2 (ja) 半導体装置の製造方法
US8294266B2 (en) Conductor bump method and apparatus
KR100609121B1 (ko) 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 및 그제조방법
US20110316157A1 (en) Semiconductor device and a method for manufacturing the same
US20100221910A1 (en) Method of producing semiconductor device
US7332430B2 (en) Method for improving the mechanical properties of BOC module arrangements
JP3457926B2 (ja) 半導体装置およびその製造方法
JP2005109171A (ja) 半導体装置およびその製造方法
JP2000306949A (ja) 半導体装置及びその製造方法並びにその実装構造
KR100376878B1 (ko) 웨이퍼 레벨 패키지의 제조방법
KR100596764B1 (ko) 웨이퍼 레벨 패키지 및 그의 제조방법
JP3722784B2 (ja) 半導体装置
KR100336576B1 (ko) 웨이퍼 레벨 패키지
US7098075B1 (en) Integrated circuit and method of producing a carrier wafer for an integrated circuit
KR20010061786A (ko) 웨이퍼 레벨 패키지 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20131001

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20141007

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150918

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee