CN1189939C - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1189939C
CN1189939C CNB021074569A CN02107456A CN1189939C CN 1189939 C CN1189939 C CN 1189939C CN B021074569 A CNB021074569 A CN B021074569A CN 02107456 A CN02107456 A CN 02107456A CN 1189939 C CN1189939 C CN 1189939C
Authority
CN
China
Prior art keywords
bump electrode
diaphragm seal
semiconductor device
peristome
forms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB021074569A
Other languages
English (en)
Other versions
CN1375869A (zh
Inventor
木崎正康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhao Tan Jing Co ltd
Aoi Electronics Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Publication of CN1375869A publication Critical patent/CN1375869A/zh
Application granted granted Critical
Publication of CN1189939C publication Critical patent/CN1189939C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明的半导体器件包括：半导体衬底(11)；多个凸点电极(16)，形成在所述半导体衬底(11)上；以及密封膜(21)，形成在所述凸点电极(16)间的所述半导体衬底(11)上，具有处于比所述凸点电极(16)的上表面高的位置的上表面、和露出所述各凸点电极(16)的上表面的开口部(19)。

Description

半导体器件及其制造方法
技术领域
本发明涉及在硅等组成的半导体衬底的一表面上形成多个凸点电极和在凸点电极间形成密封膜的半导体器件，更详细地说，涉及使各凸点电极的上表面比密封膜的表面低，具有缓和作用于凸点电极上形成的接合元件上的应力的构造的半导体器件及其制造方法。
背景技术
包括上述应力缓和构造的半导体器件被称为CSP(chip sizepackage；芯片尺寸封装)，作为一例，如图8所示。在该半导体器件中，形成如下构造：在硅等构成的半导体衬底1的表面上形成连接焊盘2，在该表面的除了连接焊盘2的中央部以外的部分上形成绝缘膜3，从通过绝缘膜3上形成的开口部4露出的连接焊盘2的表面到绝缘膜3表面的规定的地方形成再布线5，在再布线5的前端的焊盘部表面上形成凸点电极6，在除了凸点电极6以外的整个表面上，以其表面比凸点电极6的表面高来形成密封膜7，在密封膜7上形成的开口部8内和其上侧形成与凸点电极6电连接的焊料球9。
这种情况下，使凸点电极6的表面比密封膜7的表面低，在密封膜7上形成的开口部8内和其上侧形成与凸点电极6电连接的焊料球9的原因在于，在将该半导体器件封装在电路衬底(未图示)上后，在进行温度周期试验等时，不容易因半导体衬底1和电路衬底之间的热膨胀系数差产生的应力，而在凸点电极6和焊料球9的界面上产生裂纹。
下面，依次参照图9～图12来说明该半导体器件的制造方法的一例。首先，如图9所示，在晶片状态的半导体衬底1的表面上形成连接焊盘2，在除了其表面的连接焊盘2的中央部以外的部分上形成绝缘膜3，从通过绝缘膜3上形成的开口部4露出的连接焊盘2的表面到绝缘膜3表面的规定地方形成再布线5，在再布线5的前端的焊盘部表面上，作为一例，形成高度120μm左右的凸点电极6。
接着，如图10所示，在包含凸点电极6和再布线5的绝缘膜3的整个表面上，通过递模法、分配法、浸渍法、印刷法等来形成厚度比凸点电极6的高度稍厚的环氧系树脂组成的密封膜7。因此，在该状态下，凸点电极6的表面被密封膜7覆盖。
接着，如图11所示，通过对密封膜7的表面侧和凸点电极6的表面侧进行研磨，使凸点电极6的表面露出，并且使该露出的凸点电极6的表面与密封膜7的表面为同一平面。由于这种情况的研磨不仅使凸点电极6的表面露出，同时还具有加工密封膜7的表面的作用，所以对凸点电极6的表面侧研磨约30μm左右。因此，该状态下的凸点电极6的高度约为90μm左右。
接着，如图12所示，通过半腐蚀处理，将凸点电极6的表面侧约腐蚀30μm左右，在密封膜7上形成开口部8。因此，该状态下的凸点电极6的高度约为60μm左右。接着，如图8所示，在密封膜7中形成的开口部8内和其上侧形成与凸点电极6电连接的焊料球9。接着，经过切割工序后，获得各个芯片组成的半导体器件。
但是，在上述现有的半导体器件中，凸点电极6的初始高度为比较高的约120μm左右，而经过兼有表面加工的研磨处理和半腐蚀处理后，凸点电极6的高度降低到初始的一半、约60μm左右，使得对凸点电极6本身产生的应力的缓和降低。这里，有进一步提高凸点电极6的初始高度的方法，但通过电镀形成凸点电极6时的抗蚀剂膜变厚，使对半导体衬底进行涂敷和曝光时的厚度方向的透光性难以均匀，在用光刻法的形成上有限制。即使假设克服了抗蚀剂膜的形成和曝光的问题，在通过电镀来形成高的凸点电极后，再进行60μm左右腐蚀的方法，显然生产效率低。而且，通过半腐蚀处理在凸点电极6的高度上产生偏差，进而在焊料球9的高度上产生偏差，所以产生与电路衬底的连接不良。
发明内容
本发明的目的在于，在具有包括应力缓和构造的凸点电极的半导体器件中，可高效率地提高凸点电极的高度，并且使其均匀。
根据本发明，提供一种半导体器件，该半导体器件将密封膜形成得比凸点电极的高度厚，在该密封膜上形成使所述各凸点电极的上表面露出的开口部。
根据该构造，由于凸点电极处于其上表面比密封膜的上表面低的位置，所以对作用于凸点电极上形成的粘结剂界面上的应力具有缓和功能。由于密封膜的开口部可以不用实施使凸点电极的高度偏差增大的腐蚀处理来形成，所以可以使凸点电极的高度均匀，并且进行高效率的生产。
附图说明
图1是表示本发明实施例1的半导体器件的放大剖面图；
图2是说明有关图1所示的半导体器件的制造方法的最初制造工序的放大剖面图；
图3是说明接续图2的工序的放大剖面图；
图4是说明接续图3的工序的放大剖面图；
图5是说明接续图4的工序的放大剖面图；
图6是表示第1实施例的变形例的半导体器件的放大剖面图；
图7是本发明第2实施例的半导体器件的放大剖面图；
图8是现有的半导体器件的放大剖面图；
图9是说明有关图6所示的半导体器件的制造方法的最初制造工序的放大剖面图；
图10是说明接续图7的制造工序的剖面图；
图11是说明接续图8的制造工序的剖面图；以及
图12是说明接续图9的制造工序的剖面图。
具体实施方式
第1实施例
图1是表示本发明的半导体器件的一实施例的放大剖面图，以下，说明该半导体器件的构造。
在硅等组成的半导体衬底11的上表面上形成连接焊盘12，在除了半导体衬底上表面的连接焊盘12的中央部以外的部分上形成绝缘膜13。在绝缘膜13上，形成露出连接焊盘12的开口部14，从各连接焊盘12的上表面通过开口部14在绝缘膜13上使再布线15延伸。再布线15例如由铜等形成。在各再布线15的前端的焊盘部表面上，例如形成铜构成的柱状的凸点电极16。在从柱状的凸点电极16露出的半导体衬底11的整个表面上形成第1密封膜17。第1密封膜17的上表面以与凸点电极16的上表面基本上为同一平面来形成。在第1密封膜17上，形成带有使各凸点电极16的上表面露出的开口部19的第2密封膜18。在第2密封膜18中形成的开口部19内和其上侧，形成与凸点电极16电连接的焊料球20(低熔点金属层)。
这种情况下，使凸点电极16的上表面与第1密封膜17的上表面为同一平面，在第1密封膜17上形成的第2密封膜18上形成的开口部19内和在其上侧，形成与凸点电极16电连接的焊料球20的原因在于，在将该半导体器件封装在电路衬底(未图示)上后，在进行温度周期试验等时，不容易因半导体衬底11和电路衬底之间的热膨胀系数差产生的应力，而在凸点电极16和焊料球20的界面上产生裂纹。
下面，依次参照图2～图5来说明该半导体器件的制造方法的一例。首先，如图2所示，在晶片状态的半导体衬底11的上表面上形成铝系金属等组成的连接焊盘12，在除了其上表面的连接焊盘12的中央部以外的部分上形成绝缘膜13，从通过绝缘膜13上形成的开口部14露出的连接焊盘12的上表面，直到绝缘膜13上表面的规定地方形成再布线15，在再布线15的前端的焊盘部上表面上，作为一例，制备形成高度120μm左右的柱状的凸点电极16。凸点电极16的形成利用光刻技术来进行，例如，在绝缘膜13上的整个表面上，通过溅射法等来成膜用于再布线的金属膜，在该金属膜上，形成光致抗蚀剂膜，在该光致抗蚀剂膜上形成用于形成凸点的开口部，通过将绝缘膜13上形成的金属膜作为一个电极来进行电镀，从而形成凸点电极16。凸点电极形成后，将光致抗蚀剂剥离，通过光刻技术对金属膜进行构图来形成再布线15后，成为图2所示的状态。
接着，如图3所示，在包含凸点电极16和再布线15的绝缘膜13的整个上表面上，通过递模法、分配法、浸渍法、印刷法等来形成厚度比凸点电极16的高度稍厚的环氧系树脂组成的第1密封膜17。因此，在该状态下，凸点电极16的上表面被第1密封膜17覆盖。
接着，如图4所示，通过对第1密封膜17的上表面侧和凸点电极16的表面侧进行研磨，使凸点电极16的表面露出，并且使该露出的凸点电极16的上表面与密封膜7的上表面为同一平面。由于此时的研磨通过后述的第2密封膜18的形成而不必进行第1密封膜17的表面(上表面)精加工，所以只要使凸点电极16的表面露出，并且使该露出的凸点电极16的上表面与密封膜7的上表面为同一平面就可以。因此，对凸点电极16的上表面侧进行比以往(约30μm左右)少的例如5～20μm左右的研磨。因此，该状态下的凸点电极16的高度约为100～115μm左右。
接着，如图5所示，在除了凸点电极16以外的第1密封膜17的表面上，通过丝网印刷法、光刻法等来形成厚度10～15μm、最好20～30μm左右的环氧系树脂组成的第2密封膜18。在该状态下，在第2密封膜18的与凸点电极16的上表面对应的部分上形成开口部19。接着，如图1所示，在形成了第2密封膜18的开口部19内和其上侧，形成与凸点电极16电连接的焊料球20。焊料球20除了直接装载在各凸点电极16上的方法以外，也可以使用在各凸点电极16上涂敷焊膏的回流法。通过回流熔融的焊膏因表面张力形成球状。接着，经过切割工序，可获得各个芯片组成的半导体器件。
在这样得到的半导体器件中，由于在通过研磨来使得上表面与凸点电极16的上表面为同一平面的第1密封膜17上，以使在与凸点电极16的上表面对应的位置上带有开口部19来形成第2密封膜18，所以在可以使凸点电极16的上表面比第2密封膜18的上表面低之后，凸点电极16的高度与第1密封膜17的厚度相同，因此，可以提高凸点电极16的高度并且使其均匀。
即，在上述实施例中，相对于凸点电极16的约120μm左右的初始高度来说，由于最终的高度约为100～115μm，所以比初始高度稍低，与现有的最终高度约60μm相比，可以很大地提高。其结果，可以提高缓和凸点电极16本身产生的应力。由于可以使凸点电极16的高度均匀，所以焊料球20的高度也均匀，不会对与电路衬底的电连接产生障碍。
通过对第1密封膜17的上表面侧进行研磨，使凸点电极16的上表面与第1密封膜17的上表面为同一平面，在第1密封膜17上以使与凸点电极16的上表面对应的位置上带有开口部19来形成第2密封膜18，所以代替以往的半腐蚀处理，通过丝网印刷法、光刻法等来形成第2密封膜18也可以，因此，能够使制造工序容易。
图6是表示图1所示的半导体器件的变形例的放大剖面图。在该变形例中，将第2密封膜18上形成的开口部19的尺寸(平面尺寸)比凸点电极16的尺寸(平面尺寸)形成得大一圈，由此，即使有对准线偏差，焊料球20的整体也能够可靠地接触凸点电极。为了降低开口部19内形成的焊料球20的内部应力，可以将开口部19的侧面形成向上方扩大的倾斜状。在图6的情况下，第2密封膜18上形成的开口部19的尺寸比凸点电极16大，并且其侧面为向上方扩大的倾斜状，但开口部19的侧面与图1的情况同样，也可以大致垂直。此外，与图1同样，也可以使开口部19的尺寸与凸点电极16的尺寸大致相同，使其侧面为向上方扩大的倾斜状。也可以在第1密封膜17和凸点电极16上将第2密封膜18以完整形状成膜后，照射激光来形成开口部19。
(第2实施例)
图7是表示本发明第2实施例的半导体器件的放大剖面图。该实施例中的与第1实施例的不同点在于，密封膜21为一层。凸点电极16的上表面处于比该一层的密封膜21的上表面低的位置。下面说明该第2实施例的半导体器件的制造方法。凸点电极16如下形成：在具有连接焊盘12、绝缘膜13、再布线15的半导体衬底11的上表面上形成光致抗蚀剂膜，通过光刻法在形成光致抗蚀剂膜的凸点电极16的位置形成开口部(未图示光致抗蚀剂)，接着，通过电镀法等来形成凸点电极16，然后，在除去光致抗蚀剂膜后，对凸点电极16的上表面进行研磨来使各凸点电极16的高度均匀，接着，通过递模法、分配法、浸渍法、印刷法等来形成膜厚度比凸点电极16厚的密封膜21(因此，这种情况下的密封膜的厚度为将图1和图6中的第1密封膜17的厚度和第2密封膜18的厚度相加所得的厚度)，随后，根据需要，在对该密封膜的上表面进行研磨并进行平坦化处理后，对密封膜照射激光，形成露出凸点电极16的开口部19。此后的工序与第1实施例相同。如图6所示，在第2实施例的情况下，也可以使开口部19的大小(平面尺寸)比凸点电极16的尺寸大，以向上方扩大的倾斜状来形成侧面。
在上述各实施例中，也可以通过电镀法、溅射法、印刷法等来形成厚度大致相同的低熔点金属层，代替凸点电极16的焊料球20。这样的焊料球或低熔点金属层也可以形成在装载半导体器件的电路衬底的连接端子上，而不形成在半导体器件上。在上述实施例中，在第1密封膜17上，在形成与凸点电极16的上表面对应的部分上形成了开口部19的第2密封膜18后，立即在开口部19内和其上侧形成焊料球20，但在凸点电极19的表面被氧化的情况下，也可以在进行湿式腐蚀或干式腐蚀来实施凸点电极19的上表面的氧化膜除去处理，并在进行用于防止产生氧化膜的镀镍等的金属层形成处理后，形成焊料球20。金属层形成处理例如是实施镀镍处理。在进行了氧化膜除去处理的情况下，凸点电极16的高度即使多少有些降低，但其量很小，仍可获得与第1密封膜实质上为同一平面的相同效果。第2密封膜18的开口部19的大小(平面尺寸)也可以比凸点电极16的上表面形状小一圈。在上述实施例中，也可以不形成焊料球20，而通过各向异性导电粘结剂与电路衬底的连接端子进行电连接来取代。
如以上说明，根据本发明，由于凸点电极的上表面处于比密封膜的上表面低的位置，所以对作用于凸点电极上形成的粘结剂界面上的应力具有缓和功能。此外，由于密封膜的开口部可以不用实施使凸点电极的高度偏差增大的腐蚀处理来形成，所以可以使凸点电极的高度均匀，并且高效率地生产。

Claims (9)

1.一种半导体器件，其特征在于包括：
半导体衬底(11)；
多个凸点电极(16)，形成在所述半导体衬底(11)上；
第1密封膜(17)，形成在所述凸点电极(16)间的所述半导体衬底(11)上，上表面与所述凸点电极(16)的上表面为同一表面；以及
第2密封膜(18)，形成在所述第1密封膜(17)上，在与所述凸点电极(16)的上表面对应的位置上有开口部(19)。
2.如权利要求1所述的半导体器件，其特征在于，在所述第2密封膜(18)的开口部(19)内和其上侧形成低熔点金属层(20)。
3.如权利要求2所述的半导体器件，其特征在于，所述低熔点金属层(20)是焊料球。
4.如权利要求1所述的半导体器件，其特征在于，所述第2密封膜(18)的开口部(19)的平面尺寸比所述凸点电极(16)的平面尺寸大。
5.如权利要求1所述的半导体器件，其特征在于，所述第2密封膜(18)的开口部(19)的侧面形成向上方扩大的倾斜形状。
6.一种半导体器件的制造方法，其特征在于，在半导体衬底(11)上形成凸点电极(16)，在包含所述凸点电极(16)的所述半导体衬底(11)上，形成第1密封膜(17)，通过对所述第1密封膜(17)的上表面侧和所述凸点电极(16)的上表面侧进行研磨，使所述凸点电极(16)的上表面露出，并且使该露出的凸点电极(16)的上表面与所述第1密封膜(17)的上表面为同一平面，在所述第1密封膜(17)上形成第2密封膜(18)，使其在与所述凸点电极(16)的上表面对应的位置上有开口部(19)。
7.如权利要求6所述的半导体器件的制造方法，其特征在于，将所述凸点电极(16)的上表面侧研磨5～20μm。
8.如权利要求6所述的半导体器件的制造方法，其特征在于，通过丝网印刷法或光刻法来形成所述第2密封膜(18)。
9.如权利要求6所述的半导体器件的制造方法，其特征在于，在所述第2密封膜(18)的开口部(19)内和其上侧形成低熔点金属层(20)。
CNB021074569A 2001-03-19 2002-03-19 半导体器件及其制造方法 Expired - Lifetime CN1189939C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001077772A JP3767398B2 (ja) 2001-03-19 2001-03-19 半導体装置およびその製造方法
JP077772/2001 2001-03-19

Publications (2)

Publication Number Publication Date
CN1375869A CN1375869A (zh) 2002-10-23
CN1189939C true CN1189939C (zh) 2005-02-16

Family

ID=18934472

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021074569A Expired - Lifetime CN1189939C (zh) 2001-03-19 2002-03-19 半导体器件及其制造方法

Country Status (5)

Country Link
US (1) US20020132461A1 (zh)
JP (1) JP3767398B2 (zh)
KR (1) KR100455404B1 (zh)
CN (1) CN1189939C (zh)
TW (1) TW554453B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102254874A (zh) * 2007-01-31 2011-11-23 三洋电机株式会社 半导体模块、半导体模块的制造方法以及便携式设备
TWI623988B (zh) * 2013-09-03 2018-05-11 千住金屬工業股份有限公司 凸點電極、凸點電極基板以及其製造方法

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3829325B2 (ja) * 2002-02-07 2006-10-04 日本電気株式会社 半導体素子およびその製造方法並びに半導体装置の製造方法
JP4126389B2 (ja) * 2002-09-20 2008-07-30 カシオ計算機株式会社 半導体パッケージの製造方法
WO2004109771A2 (en) 2003-06-03 2004-12-16 Casio Computer Co., Ltd. Stackable semiconductor device and method of manufacturing the same
JP4360873B2 (ja) * 2003-09-18 2009-11-11 ミナミ株式会社 ウエハレベルｃｓｐの製造方法
JP3757971B2 (ja) * 2003-10-15 2006-03-22 カシオ計算機株式会社 半導体装置の製造方法
TWI278048B (en) 2003-11-10 2007-04-01 Casio Computer Co Ltd Semiconductor device and its manufacturing method
JP3925809B2 (ja) 2004-03-31 2007-06-06 カシオ計算機株式会社 半導体装置およびその製造方法
JP2006086378A (ja) * 2004-09-16 2006-03-30 Denso Corp 半導体装置及びその製造方法
US7390688B2 (en) * 2005-02-21 2008-06-24 Casio Computer Co.,Ltd. Semiconductor device and manufacturing method thereof
JP4458029B2 (ja) * 2005-11-30 2010-04-28 カシオ計算機株式会社 半導体装置の製造方法
KR100837269B1 (ko) * 2006-05-22 2008-06-11 삼성전자주식회사 웨이퍼 레벨 패키지 및 그 제조 방법
US7855452B2 (en) 2007-01-31 2010-12-21 Sanyo Electric Co., Ltd. Semiconductor module, method of manufacturing semiconductor module, and mobile device
JP4902558B2 (ja) * 2007-01-31 2012-03-21 三洋電機株式会社 半導体モジュールの製造方法
JP4506767B2 (ja) * 2007-02-28 2010-07-21 カシオ計算機株式会社 半導体装置の製造方法
JP2008294323A (ja) * 2007-05-28 2008-12-04 Nec Electronics Corp 半導体素子および半導体素子の製造方法
US7820543B2 (en) * 2007-05-29 2010-10-26 Taiwan Semiconductor Manufacturing Company, Ltd. Enhanced copper posts for wafer level chip scale packaging
JP4708399B2 (ja) * 2007-06-21 2011-06-22 新光電気工業株式会社 電子装置の製造方法及び電子装置
US8492263B2 (en) 2007-11-16 2013-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Protected solder ball joints in wafer level chip-scale packaging
US7982311B2 (en) * 2008-12-19 2011-07-19 Intel Corporation Solder limiting layer for integrated circuit die copper bumps
US8299616B2 (en) * 2010-01-29 2012-10-30 Taiwan Semiconductor Manufacturing Company, Ltd. T-shaped post for semiconductor devices
US8803319B2 (en) 2010-02-11 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Pillar structure having a non-planar surface for semiconductor devices
US8318596B2 (en) 2010-02-11 2012-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Pillar structure having a non-planar surface for semiconductor devices
US8264089B2 (en) 2010-03-17 2012-09-11 Maxim Integrated Products, Inc. Enhanced WLP for superior temp cycling, drop test and high current applications
US8241963B2 (en) 2010-07-13 2012-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Recessed pillar structure
JP5752964B2 (ja) * 2011-03-23 2015-07-22 株式会社テラプローブ 半導体装置、その実装構造及びその製造方法
CN102376672B (zh) * 2011-11-30 2014-10-29 江苏长电科技股份有限公司 无基岛球栅阵列封装结构及其制造方法
US9230932B2 (en) 2012-02-09 2016-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect crack arrestor structure and methods
US9515036B2 (en) 2012-04-20 2016-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for solder connections
CN102738073B (zh) * 2012-05-24 2015-07-29 日月光半导体制造股份有限公司 间隔件及其制造方法
CN106252315B (zh) * 2015-06-13 2019-07-02 中芯国际集成电路制造(上海)有限公司 封装结构及其制造方法
KR20180074308A (ko) 2016-12-23 2018-07-03 삼성전자주식회사 전자 소자 및 그 제조 방법
CN111316429A (zh) * 2017-10-26 2020-06-19 新电元工业株式会社 半导体装置
WO2020110619A1 (ja) * 2018-11-27 2020-06-04 リンテック株式会社 半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5883435A (en) * 1996-07-25 1999-03-16 International Business Machines Corporation Personalization structure for semiconductor devices
US6054376A (en) * 1997-12-31 2000-04-25 Intel Corporation Method of sealing a semiconductor substrate
US6261944B1 (en) * 1998-11-24 2001-07-17 Vantis Corporation Method for forming a semiconductor device having high reliability passivation overlying a multi-level interconnect
JP3756689B2 (ja) * 1999-02-08 2006-03-15 沖電気工業株式会社 半導体装置及びその製造方法
JP3446825B2 (ja) * 1999-04-06 2003-09-16 沖電気工業株式会社 半導体装置およびその製造方法
US6495916B1 (en) * 1999-04-06 2002-12-17 Oki Electric Industry Co., Ltd. Resin-encapsulated semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102254874A (zh) * 2007-01-31 2011-11-23 三洋电机株式会社 半导体模块、半导体模块的制造方法以及便携式设备
TWI623988B (zh) * 2013-09-03 2018-05-11 千住金屬工業股份有限公司 凸點電極、凸點電極基板以及其製造方法

Also Published As

Publication number Publication date
JP2002280485A (ja) 2002-09-27
CN1375869A (zh) 2002-10-23
KR100455404B1 (ko) 2004-11-06
KR20020074400A (ko) 2002-09-30
TW554453B (en) 2003-09-21
JP3767398B2 (ja) 2006-04-19
US20020132461A1 (en) 2002-09-19

Similar Documents

Publication Publication Date Title
CN1189939C (zh) 半导体器件及其制造方法
KR100543481B1 (ko) 반도체 장치 및 그 제조 방법
JP3258764B2 (ja) 樹脂封止型半導体装置の製造方法ならびに外部引出用電極およびその製造方法
US7935568B2 (en) Wafer-level fabrication of lidded chips with electrodeposited dielectric coating
KR100651115B1 (ko) 반도체 장치 및 그 제조 방법
US7456090B2 (en) Method to reduce UBM undercut
US6852621B2 (en) Semiconductor device and manufacturing method therefor, circuit board, and electronic equipment
JP3548082B2 (ja) 半導体装置及びその製造方法
KR100636770B1 (ko) 반도체 장치 및 그 제조 방법
US7338891B2 (en) Semiconductor chip, mounting structure thereof, and methods for forming a semiconductor chip and printed circuit board for the mounting structure thereof
US20030052409A1 (en) Semiconductor device and method of manufacturing the same
WO2008054660A2 (en) Wafer-level fabrication of lidded chips with electrodeposited dielectric coating
KR101906467B1 (ko) 웨이퍼 내의 컴플라이언트 상호접속부
USRE49286E1 (en) Method of making flip chip
TWI380423B (en) Substrate structure and manufacturing method thereof
JP5272922B2 (ja) 半導体装置及びその製造方法
JP2951882B2 (ja) 半導体装置の製造方法及びこれを用いて製造した半導体装置
KR100723532B1 (ko) 도전성 범프 형성용 몰드, 그 몰드 제조방법, 및 그몰드를 이용한 웨이퍼에 범프 형성방법
US20080083965A1 (en) Wafer level chip scale package of image sensor and manufacturing method thereof
CN1151547C (zh) 半导体装置制造方法
JP3267167B2 (ja) 半導体装置とその製造方法
JPH06268098A (ja) 半導体集積回路装置の製造方法
JP2002231765A (ja) 半導体装置
JP2004207267A (ja) 半導体装置及びその製造方法
US20070202681A1 (en) Bumping process

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1050588

Country of ref document: HK

ASS Succession or assignment of patent right

Owner name: ZHAOZHUANGWEI CO., LTD.

Free format text: FORMER OWNER: CASIO COMPUTER CO., LTD.

Effective date: 20120316

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20120316

Address after: Tokyo, Japan

Patentee after: Zhaozhuang Micro Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: CASIO COMPUTER Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20170406

Address after: Kagawa

Patentee after: AOI ELECTRONICS Co.,Ltd.

Address before: Kanagawa

Patentee before: Zhao Tan Jing Co.,Ltd.

Effective date of registration: 20170406

Address after: Kanagawa

Patentee after: Zhao Tan Jing Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Zhaozhuang Micro Co.,Ltd.

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20050216