JP2017228745A - 電子装置 - Google Patents
電子装置 Download PDFInfo
- Publication number
- JP2017228745A JP2017228745A JP2016125937A JP2016125937A JP2017228745A JP 2017228745 A JP2017228745 A JP 2017228745A JP 2016125937 A JP2016125937 A JP 2016125937A JP 2016125937 A JP2016125937 A JP 2016125937A JP 2017228745 A JP2017228745 A JP 2017228745A
- Authority
- JP
- Japan
- Prior art keywords
- land
- groove
- island
- extension
- electronic device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
【課題】はんだにボイドが生じるのを抑制しつつ、フラックス起因の不良発生を抑制できる電子装置を提供する。【解決手段】アイランド22の放熱面22bは、モールド樹脂の下面から露出されている。基板の一面には、アイランド22に対応して第1ランド32が設けられている。第1ランド32の対向面32aは、貫通溝によって複数の区画に分割されている。Z方向からの投影視において、放熱面の外周端22cが第1ランド32の外側面に沿う外形輪郭32cを内包している。アイランド22は、放熱面の外周端よりも内側に設けられ、放熱面に開口する溝27を有している。溝は、貫通溝に沿って延設され、Z方向からの投影視において貫通溝に重なるオーバーラップ部270と、オーバーラップ部に連なり、放熱面において、Z方向からの投影視で第1ランド32の外形輪郭よりも外側の外周領域22eに設けられた延長部271と、を有する。【選択図】図7
Description
この明細書における開示は、モールド樹脂からアイランドの放熱面が露出されたモールドパッケージを、基板にはんだ付けしてなる電子装置に関する。
特許文献1に開示されるように、モールド樹脂からアイランドの放熱面が露出されたモールドパッケージを、基板にはんだ付けしてなる電子装置が知られている。特許文献1の電子装置では、アイランドに対応して基板に設けられた第1ランドの表面が、貫通溝によって複数の区画に分割されている。はんだ付け状態で、貫通溝の底面をなす基板表面を壁面としてはんだとの間にガスの流路が形成されるため、フラックスなどに起因するガスを、流路を通じてはんだ外に逃がすことができる。これにより、アイランドと第1ランドとの間のはんだに、ボイドが生じるのを抑制することができる。
しかしながら、流路が狭いため、はんだ付け後においてフラックスを洗浄する際に、流路内のフラックスを洗浄しきれず、フラックスが残る虞がある。
モールドパッケージは複数のリードを有し、基板はリードに対応する複数の第2ランドを有する。フラックス残渣が流路を通じてはんだ外に染み出すと、フラックス起因の不良、たとえば第2ランド間の短絡が生じる虞がある。
本開示はこのような課題に鑑みてなされたものであり、はんだにボイドが生じるのを抑制しつつ、フラックス起因の不良発生を抑制できる電子装置を提供することを目的とする。
本開示は、上記目的を達成するために以下の技術的手段を採用する。なお、括弧内の符号は、ひとつの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、技術的範囲を限定するものではない。
開示された電子装置のひとつは、アイランド(22)と、アイランドの搭載面(22a)に配置された電子部品(21)と、電子部品と電気的に接続された複数のリード(23)と、アイランド、電子部品、及びリードを封止するモールド樹脂(24)と、を有し、リードのそれぞれの一部がモールド樹脂から露出されるとともに、アイランドにおける搭載面と板厚方向に反対の放熱面(22b)がモールド樹脂の一面(24b)から露出されたモールドパッケージ(20)と、
一面との対向面(30a)において、アイランドの放熱面に対応して設けられた第1ランド(32)と、リードの露出部分に対応して対向面に設けられた複数の第2ランド(33)と、第1ランドの放熱面に対向する表面(32a)を複数の区画に分割する分割部(34,35)と、を有する基板(30)と、
アイランドと第1ランドとの間、及び、リードと第2ランドとの間のそれぞれに介在するはんだ(40,41)と、を備え、
板厚方向からの投影視において、放熱面における環状の外周端(22c)が第1ランドの外側面に沿う外形輪郭(32c)を内包しており、
アイランドが、放熱面の外周端よりも内側に設けられ、放熱面に開口する溝(27)を有し、
溝は、分割部に沿って延設され、板厚方向からの投影視において分割部に重なるオーバーラップ部(270)と、オーバーラップ部に連なり、アイランドの放熱面において、板厚方向からの投影視で第1ランドの外形輪郭よりも外側の外周領域(22e)に設けられた延長部(271)と、を有する。
一面との対向面(30a)において、アイランドの放熱面に対応して設けられた第1ランド(32)と、リードの露出部分に対応して対向面に設けられた複数の第2ランド(33)と、第1ランドの放熱面に対向する表面(32a)を複数の区画に分割する分割部(34,35)と、を有する基板(30)と、
アイランドと第1ランドとの間、及び、リードと第2ランドとの間のそれぞれに介在するはんだ(40,41)と、を備え、
板厚方向からの投影視において、放熱面における環状の外周端(22c)が第1ランドの外側面に沿う外形輪郭(32c)を内包しており、
アイランドが、放熱面の外周端よりも内側に設けられ、放熱面に開口する溝(27)を有し、
溝は、分割部に沿って延設され、板厚方向からの投影視において分割部に重なるオーバーラップ部(270)と、オーバーラップ部に連なり、アイランドの放熱面において、板厚方向からの投影視で第1ランドの外形輪郭よりも外側の外周領域(22e)に設けられた延長部(271)と、を有する。
この電子装置によれば、第1ランドの表面が、分割部によって複数に区画されている。これにより、はんだ付け状態で、分割部を壁面としてガスの流路が形成されるため、アイランドと第1ランドとの間のはんだにボイドが生じるのを抑制できる。
また、アイランドが、放熱面に開口する溝を有している。溝のオーバーラップ部は、分割部に対応して設けられている。これにより、板厚方向において流路を広くすることができる。溝は、さらに延長部を有している。延長部は、オーバーラップ部から外周領域に延長されている。これにより、流路において分割部の端部に対応する開口端も広くなり、流路に対して洗浄液が出入りしやすくなる。このように開口端が広いため、フラックスの洗浄時に上記した広い流路を活かすことができ、流路内のフラックス残渣を低減することができる。すなわち、第2ランド間の短絡など、フラックス起因の不良が生じるのを抑制することができる。
図面を参照しながら、複数の実施形態を説明する。複数の実施形態において、機能的に及び/又は構造的に対応する部分には同一の参照符号を付与する。以下において、アイランドの板厚方向をZ方向、Z方向に直交する一方向をX方向と示す。また、Z方向及びX方向の両方向に直交する方向をY方向と示す。特に断わりのない限り、上記したX方向及びY方向により規定されるXY面に沿う形状を平面形状とする。
(第1実施形態)
先ず、図1〜図6に基づき、電子装置の概略構成について説明する。電子装置は、たとえば車載電子制御装置として用いられる。
先ず、図1〜図6に基づき、電子装置の概略構成について説明する。電子装置は、たとえば車載電子制御装置として用いられる。
図1及び図2に示すように、電子装置10は、モールドパッケージ20、基板30、及びはんだ40,41を備えている。図1では、便宜上、第2ランド33上のはんだ41を省略している。
モールドパッケージ20は、図2〜図5に示すように、電子部品21、アイランド22、リード23、及びモールド樹脂24を有している。電子部品21は、基板30の配線とともに、回路を形成する。電子部品21は、半導体チップに回路素子が形成されてなる。電子部品21は、たとえばICチップである。電子部品21は、平面略矩形状をなしている。矩形状を構成する2組の相対する辺のうち、一方がX方向に沿い、他方がY方向に沿っている。
アイランド22及びリード23は、リードフレームを構成している。アイランド22は、所定厚を有する金属板である。アイランド22は、平面略矩形状をなしている。アイランド22は、アイランド22の板厚方向であるZ方向において、搭載面22aを有している。搭載面22aには、接着材などのダイボンド材25を介して、電子部品21が固定されている。搭載面22aには、電子部品21が配置されている。アイランド22は、ダイボンド材25を介して電子部品21と熱的に接続されている。アイランド22のうち、搭載面22aと反対の放熱面22bは、モールド樹脂24から露出されている。アイランド22の構造の詳細については後述する。
リード23は、電子部品21と電気的に接続されている。リード23は、モールド樹脂24の内部で電子部品21と電気的に接続されている。リード23は、ボンディングワイヤ26を介して、電子部品21と電気的に接続されている。リード23の一部は、基板30と電気的に接続が可能なように、モールド樹脂24から露出されている。リード23は、モールドパッケージ20における外部接続端子である。モールドパッケージ20は、複数のリード23を有している。
本実施形態では、モールドパッケージ20としてQFN(Quad Flat Non-leaded package)を採用している。リード23は、モールド樹脂24において、基板30との対向面である下面24aから外部に露出されている。各リード23は、下面24bにおける外周縁部から露出されている。下面24aが、モールド樹脂24の一面に相当する。
モールド樹脂24は、電子部品21、アイランド22、及びリード23を一体的に封止している。モールド樹脂24は、電子部品21を被覆保護している。モールド樹脂24は、アイランド22及びリード23について、それぞれの一部分を封止している。モールド樹脂24は、たとえば熱硬化性のエポキシ樹脂を用いて形成されている。
モールド樹脂24も、平面略矩形状をなしている。図2及び図5に示すように、アイランド22の放熱面22bは、下面24aに対して略面一で露出されている。下面24a側において、放熱面22bが中心に位置し、下面24aが放熱面22bの周囲を取り囲んでいる。複数のリード23のそれぞれも、下面24aに対して略面一で露出されている。各リード23は、下面24aの外周端に設けられている。Z方向に直交する方向において、放熱面22bとリード23との間には、モールド樹脂24(下面24a)が位置している。各リード23は、放熱面22bの外周端22cを取り囲むように配置されている。具体的には、平面略矩形状をなす外周端22cの各辺に対して、14個のリード23が設けられている。
このように、モールドパッケージ20は、モールド樹脂24の下面24aからアイランド22の放熱面22bが露出され、電子部品21の生じた熱を外部に放熱可能となっている。
基板30は、絶縁基材31に配線が配置されてなる。基板30は、配線基板とも称される。絶縁基材31は、樹脂などの電気絶縁性材料を用いて形成されている。基板30(絶縁基材31)は、Z方向においてモールドパッケージ20との対向面である一面30a及び一面30aと反対の面である裏面30bを有している。一面30aが、基板30の対向面に相当する。基板30には、導体パターン及びビアが配置されている。本実施形態では、絶縁基材31に導体パターンが多層に配置されている。ビアは、異なる層の導体パターンを接続している。配線は、導体パターン及びビアを備えて構成されている。
基板30は、図1〜図4、及び図6に示すように、第1ランド32、第2ランド33、及び貫通溝34を有している。第1ランド32は、基板30の一面30aに設けられている。第1ランド32は、アイランド22の放熱面22bに対応して設けられている。第1ランド32は、一面30aにおける放熱面22bとの対向部位に設けられている。
第1ランド32は、はんだ40を介して、アイランド22に接続されている。第1ランド32には、ダイボンド材25、アイランド22、及びはんだ40を介して、電子部品21の熱が伝達される。第1ランド32は、放熱用のランドである。第1ランド32は、たとえばビアを介して、裏面30bに配置された図示しない導体パターンに接続されている。すなわち、電子部品21の熱を基板30の裏面30b側に放熱できるようになっている。第1ランド32は、回路を形成する配線ではなく、基板30において電気的な接続機能を提供しない導体パターンである。
第2ランド33は、リード23の露出部分に対応して複数設けられている。本実施形態では、上記したようにモールドパッケージ20としてQFNを採用しており、第2ランド33の少なくとも一部が、Z方向からの投影視において対応するリード23と重なるように設けられている。第2ランド33は、はんだ41を介して、対応するリード23に接続されている。第2ランド33は、配線の電極部(端子部)である。第2ランド33は、回路を形成する配線であり、基板30において電気的な接続機能を提供する導体パターンである。
第1ランド32及び第2ランド33は、一面30aに配置された同一層の導体パターンであり、形状以外は互いに同じ構成となっている。したがって、厚みが互いにほぼ等しくなっている。第1ランド32及び第2ランド33は、たとえば一面30a上に配置された金属箔(銅箔)をパターニングすることで形成されている。金属箔上に、さらにめっき膜を有してもよい。
貫通溝34は、第1ランド32のうち、放熱面22bに対向する対向面32aを複数の区画に分割している。対向面32aは、第1ランド32の表面に相当する。貫通溝34は、分割部に相当する。貫通溝34は、対向面32aを複数の区画に分割するように、第1ランド32の外側面32bに開口している。外側面32bは、第1ランド32の側面のうち、貫通溝34の側面(壁面)をなす部分、すなわち第1ランド32の内側面を除いた部分である。貫通溝34は、アイランド22と第1ランド32とを接合するはんだ40に、後述する流路42を形成するために設けられている。貫通溝34は、第1ランド32をZ方向に貫通している。貫通溝34の形成部位において、絶縁基材31が露出されている。
本実施形態では、貫通溝34が、X方向に沿って延設されたX方向延設部34a、及び、Y方向に沿って延設されたY方向延設部34bを有している。X方向延設部34aは、対向面32aに対し、X方向の一端から他端にわたって設けられることで、平面略矩形状の対向面32aを分割している。X方向延設部34aは、Y方向に略平行とされた一対の外側面32bのそれぞれに開口している。Y方向延設部34bは、対向面32aに対し、Y方向の一端から他端にわたって設けられることで、平面略矩形状の対向面32aを分割している。Y方向延設部34bは、X方向に略平行とされた一対の外側面32bのそれぞれに開口している。
X方向延設部34a及びY方向延設部34bは交差しており、貫通溝34は平面格子状をなしている。本実施形態では、貫通溝34が、X方向延設部34a及びY方向延設部34bを2つずつ有している。すなわち、貫通溝34が平面井桁形状をなしている。そして、このような貫通溝34により、対向面32aが9つの区画に分割されている。各区画は、それぞれ平面矩形状をなしており、形状及び大きさが互いに略等しいものとなっている。なお、図6に示す一点鎖線は、第1ランド32の外側面32bに沿う外形輪郭32cを示している。第1ランド32の外形輪郭32cは、平面矩形状をなしている。
はんだ40は、アイランド22と第1ランド32との間に介在している。はんだ40は、アイランド22と第1ランド32を接合している。
はんだ41は、リード23と第2ランド33との間のそれぞれに介在している。はんだ41は、リード23と第2ランド33を接合している。
上記したように、第1ランド32の対向面32aは、貫通溝34によって複数の区画に分割されている。また、絶縁基材31が貫通溝34から露出されている。絶縁基材31は、はんだ40に対する濡れ性が低く、はんだ付け時において、はんだ40が濡れ拡がらない。はんだ40は、図3に示すように、第1ランド32において、対向面32aと貫通溝34の側面(第1ランド32の内側面)とに濡れ拡がる。このため、電子装置10は、図2〜図4に示すように、貫通溝34に沿って形成された流路42を有している。
流路42は、分離部及びはんだ40を壁面として形成されている。本実施形態では、流路42が、貫通溝34の底面である絶縁基材31の表面、及び、はんだ40を壁面として形成されている。流路42は、貫通溝34の底面を壁面としてはんだ40との間に形成されている。したがって、外側面32bに開口する貫通溝34の端部(開口端)が、図4に一点鎖線で示す流路42の開口端42aとなっている。開口端42aは、流路42の間口とも称される。本実施形態では、流路42が、はんだ40の配置されていない空間(隙間)となっている。流路42は、貫通溝34に対応して平面格子状をなしている。流路42は、はんだ40外に連通している。
本実施形態では、はんだ40として、フラックス含有のはんだが用いられる。はんだ付けが完了した状態で、フラックスは、はんだ40に対して表出する。このため、はんだ付け後に、洗浄液によってフラックスの洗浄がなされる。電子装置10は、フラックスの洗浄がなされたものである。
次に、図2,4,7に基づき、アイランド22の構造について詳しく説明する。図7は、アイランド22を放熱面22b側から見た平面図を示している。図7では、Z方向から投影視した第1ランド32の対向面32aについても破線で示している。同じく、第1ランド32の外形輪郭32cについても、一点鎖線で示している。外形輪郭32cは、Z方向からの投影視において、第1ランド32の外側面32bに一致する。すなわち、対向面32aのうち、外側面32bに連なる端部に一致する。しかしながら、図7では、明確化のため、外形輪郭32cを、対向面32aのうち、外側面32bに連なる端部に対して、ずらして図示している。
図7に示すように、XY平面視において、アイランド22のほうが第1ランド32よりも大きくなっている。すなわち、Z方向からの投影視において、放熱面22bにおける環状の外周端22cが、第1ランド32の外形輪郭32cを内包している。外周端22cの内側に、外形輪郭32cが位置している。外周端22c及び外形輪郭32cは相似形状となっている。アイランド22の放熱面22bは、Z方向からの投影視で、外形輪郭32c以内の対向領域22d及び外形輪郭32cよりも外側の外周領域22eを有している。
アイランド22は、少なくとも放熱面22bに開口する溝27を有している。溝27は、放熱面22bの外周端22cよりも内側に設けられている。このため、溝27には、モールド樹脂24が充填されていない。溝27は、オーバーラップ部270及び延長部271を有している。本実施形態では、溝27が、Z方向において放熱面22bのみに開口している。すなわち、アイランド22をハーフエッチングすることで、有底(未貫通)の溝27が形成されている。溝27は、アイランド22に電子部品21を固定する前に形成される。溝27の延設方向に直交する幅は、対向面32aを隔てる貫通溝34の幅よりも狭くなっている。
オーバーラップ部270は、分割部である貫通溝34に沿って延設されている。オーバーラップ部270は、Z方向からの投影視において、貫通溝34に重なるように設けられている。オーバーラップ部270は、貫通溝34の直上に形成されている。オーバーラップ部270は、放熱面22bの対向領域22dに設けられている。本実施形態では、オーバーラップ部270が平面格子状をなしている。また、流路42は、オーバーラップ部270の底面及び側面を壁面として形成されている。
延長部271は、オーバーラップ部270に連なっている。延長部271は、放熱面22bの外周領域22eに設けられている。延長部271は、オーバーラップ部270から外周領域22eに延長された部分である。本実施形態では、延長部271が、対応するオーバーラップ部270の延設方向にそって延長されている。詳しくは、X方向に沿うオーバーラップ部270の端部に連なる延長部271は、X方向に延設されている。また、Y方向に沿うオーバーラップ部270の端部に連なる延長部271は、Y方向に延設されている。延長部271は、Z方向からの投影視において、貫通溝34よりも外側に延設された部分である。すなわち、延長部271は、Z方向からの投影視において、流路42よりも外側に延設された部分である。
次に、上記した電子装置10の効果について説明する。図8及び図9は参考例を示している。図10は、電子装置10において、流路42の開口端42aを示す断面図であり、図4に対応している。図11は、電子装置10において、流路42の開口端42aを示す断面図であり、図7のXI-XI線に対応している。図8は図10に対応し、図9は図11に対応している。図7及び図8では、本実施形態の要素と共通乃至関連する要素に対し、本実施形態の要素の符号末尾にrを加算した符号を付与している。図8及び図10では、便宜上、電子部品及びダイボンド材を省略している。
放熱性の観点などから、アイランドと第1ランドの対向間隔は狭い。したがって、アイランドと第1ランドとを接合するはんだ中に、フラックス由来などのガスが閉じ込められ、ボイドが生じる虞があった。
これに対し、本実施形態では、第1ランド32の対向面32aが、分割部である貫通溝34によって、複数に区画されている。貫通溝34から露出する絶縁基材31の表面には、はんだ40が濡れ拡がらない。したがって、アイランド22と第1ランド32を接合するはんだ40と基板30との間に、貫通溝34に沿って流路42が形成される。これにより、はんだ40のリフロー時に、フラックス由来などのガスが生じても、流路42を通じてはんだ40外に逃がすことができる。すなわち、アイランド22と第1ランド32とを接合するはんだ40に、ボイドが生じるのを抑制することができる。
流路を有する構成とすると、流路にフラックスの洗浄液が入りにくいため、流路内にフラックスが残りやすい。フラックス残渣は、水分などの存在下で、イオンマイグレーションを引き起こす原因となる。イオンマイグレーションによりデンドライトが析出し、これが成長すると絶縁不良が生じる。フラックス残渣が流路を通じてはんだ外に染み出すと、フラックス起因の不良、たとえば第2ランド間の短絡が生じる虞がある。
図8及び図9に示す参考例では、基板30rの第1ランド32rに形成された貫通溝34rに対応して、モールドパッケージ20rのアイランド22rに溝27rが形成されている。これにより、流路42rにおける開口端42arの間の中間部分では、図8に示すように、流路42のZ方向の高さが、絶縁基材31rの表面である一面30arと溝27rの底面との対向距離であるL1となっている。
しかしながら、溝27rは、オーバーラップ部270rのみを有しており、延長部を有していない。このため、流路42rの開口端42arでは、図9に示すように、流路42のZ方向の高さが、一面30arとアイランド22rの放熱面22brとの対向距離であるL2(<高さL1)となっている。このように、参考例では、流路42rの中間部分は広いものの、流路42rの開口端42ar(間口)は狭くなっている。したがって、リフロー後にフラックスを洗浄する際、洗浄液が流路42rに対して出入りし難く、流路42r内のフラックスを洗浄しきれない虞があった。すなわち、洗浄後において、流路42r内にフラックス43rが残る虞があった。
これに対し、本実施形態では、図10及び図11に示すように、溝27が、オーバーラップ部270に加えて延長部271を有している。オーバーラップ部270を有することで、流路42における開口端42aの間の中間部分では、図10に示すように、流路42のZ方向の高さが、絶縁基材31の表面である一面30aと溝27の底面との対向距離であるL3となっている。高さL3は、参考例の高さL1と同じ長さである。したがって、流路42の中間部分を広くすることができる。
また、延長部271を有することで、流路42の開口端42aにおいても、流路42のZ方向の高さが、一面30aと溝27の底面との対向距離であるL3となっている。このように、本実施形態では、流路42の開口端42a(間口)が広くなっている。このため、流路42に対して洗浄液が出入りしやすい。したがって、フラックスの洗浄時に、流路42の中間部分の広さを活かすことができ、流路42内のフラックス残渣を低減することができる。たとえば図11に示すように、洗浄後において、流路42内にフラックスが残らない。したがって、第2ランド33間の短絡など、フラックス起因の不良が生じるのを抑制することができる。
特に本実施形態では、分割部として貫通溝34を採用している。貫通溝34は第1ランド32をZ方向に貫通しており、絶縁基材31の表面が流路42の底面をなしている。したがって、流路42をZ方向においてより広くすることができる。なお、溝27が第1溝に相当し、貫通溝34が第2溝に相当する。
(第2実施形態)
本実施形態は、先行実施形態を参照できる。このため、先行実施形態に示した電子装置10と共通する部分についての説明は省略する。
本実施形態は、先行実施形態を参照できる。このため、先行実施形態に示した電子装置10と共通する部分についての説明は省略する。
図12に示すように、本実施形態では、溝27の延長部271が、第1延長部271a及び第2延長部271bを有している。図12でも、図7同様、外形輪郭32cを、対向面32aのうち、外側面32bに連なる端部に対して、ずらして図示している。
第1延長部271aは、オーバーラップ部270の延長上に設けられている。第1延長部271aは、オーバーラップ部270の延設方向に沿って、オーバーラップ部270から延長された部分である。第1実施形態に示した延長部271も、第1延長部271aに相当する。
第2延長部271bは、第1延長部271aに連なり、第1ランド32の外形輪郭32cに沿って第1延長部271aとは異なる方向に延設されている。たとえば、X方向に延びる第1延長部271aに、Y方向に延びる第2延長部271bが連なっている。本実施形態では、1つの第1延長部271aに対して2つの第2延長部271bが連なっている。2つの第2延長部271bは、外形輪郭32cに沿って第1延長部271aから相反する方向に延設されている。異なる第1延長部271aに連なる第2延長部271bは、互いに分離されている。延長部271を含む溝27の端部が、平面T字状をなしている。図12では、第1延長部271aと第2延長部271bの境界を二点鎖線で示している。
このように本実施形態では、延長部271が、第1延長部271aに加えて第2延長部271bを有している。したがって、流路42の開口端42a周辺において、モールドパッケージ20と基板30とのZ方向の対向距離の長い領域が、Z方向に直交する方向、すなわち流路42の幅方向において広くなる。これにより、たとえば図12に示す白抜き矢印のように、洗浄液が開口端42aまで到達しやすくなる。具体的には、開口端42a(間口)に対して、流路42の延長方向からのみ洗浄液が供給されるのではなく、延長方向に対して斜めの方向からも洗浄液が供給される。また、図示しないが、同様の理由により、洗浄液が開口端42aから流路42外に排出されやすくなる。したがって、フラックスの洗浄性をより高めることができる。
特に本実施形態では、上記したように、溝27の端部が平面T字状をなしている。したがって、フラックスの洗浄性をさらに高めることができる。
なお、第2延長部271bを有する溝27は、上記例に限定されない。たとえば図13に示す第1変形例のように、1つの第1延長部271aに対して、1つの第2延長部271bが連なる溝27を採用することができる。この場合、溝27の端部は、平面L字状をなす。したがって、第1延長部271aのみを有する構成に較べて、フラックスの洗浄性を高めることができる。
また、図14に示す第2変形例のように、環状の延長部271を有する溝27を採用することもできる。この場合、図12同様、1つの第1延長部271aの両側に、第2延長部271bが連なっている。このため、図12に同様、相反する方向に延設された2つの第2延長部271bが、同じ第1延長部271aに連なっていると言える。したがって、図12同様の効果を奏することができる。
(第3実施形態)
本実施形態は、先行実施形態を参照できる。このため、先行実施形態に示した電子装置10と共通する部分についての説明は省略する。
本実施形態は、先行実施形態を参照できる。このため、先行実施形態に示した電子装置10と共通する部分についての説明は省略する。
図15及び図16に示すように、本実施形態では、アイランド22が、電子部品21の搭載面22a側に開口する凹部28を有している。凹部28は、搭載面22aに開口し、放熱面22bには開口しない有底(未貫通)の溝である。凹部28は、Z方向からの投影視において、電子部品21及び溝27と重ならない位置に設けられている。凹部28は、Z方向からの投影視において、対向面32aと重なる位置に設けられている。凹部28は、複数の延長部271の並び方向に沿って設けられている。凹部28は、アイランド22の四隅部にそれぞれ設けられている。たとえばX方向において、凹部28の間に2つの延長部271が配置されている。各凹部28には、モールド樹脂24が充填されている。凹部28は、電子部品21をアイランド22に固定する前に形成される。
これによれば、凹部28にモールド樹脂24が充填されているため、アンカー効果により、アイランド22の搭載面22aからモールド樹脂24が剥離するのを抑制することができる。特に本実施形態では、熱応力などの応力が集中しやすい四隅部に凹部28を設けているため、モールド樹脂24の剥離を効果的に抑制することができる。
また、凹部28が、電子部品21及び溝27と重ならない位置に設けられている。具体的には、溝27の延長部271と重ならない位置に凹部28が設けられている。したがって、フラックスの洗浄性を向上しつつ、モールド樹脂24の剥離を抑制することができる。
なお、図16では、図12と同じパターンの溝27を示したが、溝27はこれに限定されない。非環状の延長部271を有する溝27との組み合わせが可能である。たとえば図7や図13に示した溝27と上記した凹部28を組み合わせることができる。
(第4実施形態)
本実施形態は、先行実施形態を参照できる。このため、先行実施形態に示した電子装置10と共通する部分についての説明は省略する。
本実施形態は、先行実施形態を参照できる。このため、先行実施形態に示した電子装置10と共通する部分についての説明は省略する。
図17に示すように、本実施形態の電子装置10は、樹脂成形体50をさらに備えている。それ以外の点については、先行実施形態(たとえば図2)と同じ構成となっている。樹脂成形体50は、基板30の一面30aごと、モールドパッケージ20を封止している。樹脂成形体50は、モールドパッケージ20及び一面30aを一体的に封止している。樹脂成形体50は、モールドパッケージ20及び一面30aに接触しつつ、これらを覆っている。基板30の裏面30bは、樹脂成形体50から露出されている。電子装置10は、ハーフモールド構造をなしている。
樹脂成形体50は、モールドパッケージ20と基板30との対向空間にも充填されている。樹脂成形体50は、溝27及び貫通溝34にも充填されている。樹脂成形体50は、流路42にも充填されている。
樹脂成形体50は、たとえば熱硬化性のエポキシ樹脂を用いて形成されている。樹脂には、必要に応じて、アルミナやシリカ等のフィラーが添加されてもよい。樹脂成形体50は、たとえばトランスファモールド法やコンプレッションモールド法により形成されている。樹脂成形体50は、フラックス洗浄の後に形成される。
このように樹脂成形体を備える電子装置の場合、樹脂成形体の形成時に、軟化した樹脂によってフラックス残渣が流路の外、すなわち、はんだ外に押し出され、たとえば第2ランド間が短絡する虞がある。
しかしながら、本実施形態では、先行実施形態で述べたように、延長部271を有する溝27がアイランド22の放熱面22bに形成されており、流路42内のフラックスが洗浄しやすくなっている。このため、流路42内のフラックス残渣を低減できる。すなわち、樹脂成形体50の成形時に、軟化した樹脂によって流路42から押し出されるフラックスを低減できる。したがって、第2ランド33間の短絡など、フラックス起因の不良が生じるのを抑制することができる。
なお、電子装置10は、ハーフモールド構造に限定されない。一面30aだけでなく、裏面30b側も樹脂成形体50によって被覆された電子装置10を採用することもできる。
この明細書の開示は、例示された実施形態に制限されない。開示は、例示された実施形態と、それらに基づく当業者による変形態様を包含する。たとえば、開示は、実施形態において示された要素の組み合わせに限定されない。開示は、多様な組み合わせによって実施可能である。開示される技術的範囲は、実施形態の記載に限定されない。開示されるいくつかの技術的範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味及び範囲内でのすべての変更を含むものと解されるべきである。
溝27には、はんだ40が配置されない例を示したが、図18に示す第3変形例のように、溝27の一部にはんだ40が配置された構成を採用することもできる。図18は、図3に対応している。はんだ40は、溝27の全てを埋めるのではなく、一部のみを占有している。この場合も、流路42を広くすることができる。
溝27として有底溝の例を示したが、これに限定されない。すなわち、溝27として貫通溝を採用することもできる。ただし、貫通溝34が平面格子状の場合、電子部品21の固定前に溝27を形成すると、周囲を溝27で囲まれた部分がリードフレームから脱落してしまう。この場合には、モールド樹脂24の成形後に、溝27を形成すればよい。なお、有底溝の場合にも、モールド樹脂24の形成後に溝27を形成してもよい。
溝27の幅が貫通溝34の幅よりも狭い例を示したが、これに限定されない。たとえば溝27の幅を貫通溝34の幅と等しくてもよいし、貫通溝34の幅より広くてもよい。
第1ランド32の対向面32aの分割パターンは、上記例に限定されない。たとえば平面十字状の貫通溝34によって4つの区画に分割されてもよい。また、ストライプ状(短冊状)の貫通溝34によって、複数の区画に分割されてもよい。
分離部として貫通溝34の例を示したが、これに限定されない。分離部は、対向面32aよりも、はんだ40に対する濡れ性の低い部分を提供すればよい。たとえば図19及び図20に示す第4変形例のように、第1ランド32の対向面32a上に、分離部としてソルダレジスト35を設けてもよい。図19は図2に対応し、図20は図4に対応している。ソルダレジスト35は、はんだ40に対する濡れ性が低いため、ソルダレジスト35を底面として流路42が形成される。すなわち、ソルダレジスト35に隣接しつつ、ソルダレジスト35に沿って流路42が形成される。ソルダレジスト35以外にも、たとえば濡れ性の低い金属材料のめっき膜(たとえばNiめっき)を分離部としてもよい。
モールドパッケージ20はQFNに限定されない。アイランド22の放熱面22bがモールド樹脂24の下面24bから露出され、且つ、リード23の一部がモールド樹脂24から露出されるものであればよい。モールドパッケージ20として、QFP(Quad Flat Package)を採用することもできる。QFPの場合、リード23は、モールド樹脂24の側面から外部に突出する。
10…電子装置、20…モールドパッケージ、21…電子部品、22…アイランド、22a…搭載面、22b…放熱面、22c…外周端、22d…対向領域、22e…外周領域、23…リード、24…モールド樹脂、24a…下面、25…ダイボンド材、26…ボンディングワイヤ、27…溝、27a…X方向延設部、27b…Y方向延設部、27c…外周端、270…オーバーラップ部、271…延長部、271a…第1延長部、271b…第2延長部、28…凹部、30…基板、30a…一面、30b…裏面、31…絶縁基材、32…第1ランド、32a…対向面、32b…外側面、32c…外形輪郭、33…第2ランド、34…貫通溝、34a…X方向延設部、34b…Y方向延設部、35…ソルダレジスト、40,41…はんだ、42…流路、42a…開口端、50…樹脂成形体
Claims (6)
- アイランド(22)と、前記アイランドの搭載面(22a)に配置された電子部品(21)と、前記電子部品と電気的に接続された複数のリード(23)と、前記アイランド、前記電子部品、及び前記リードを封止するモールド樹脂(24)と、を有し、前記リードのそれぞれの一部が前記モールド樹脂から露出されるとともに、前記アイランドにおける前記搭載面と板厚方向に反対の放熱面(22b)が前記モールド樹脂の一面(24a)から露出されたモールドパッケージ(20)と、
前記一面との対向面(30a)において、前記アイランドの放熱面に対応して設けられた第1ランド(32)と、前記リードの露出部分に対応して前記対向面に設けられた複数の第2ランド(33)と、前記第1ランドの前記放熱面に対向する表面(32a)を複数の区画に分割する分割部(34,35)と、を有する基板(30)と、
前記アイランドと前記第1ランドとの間、及び、前記リードと前記第2ランドとの間のそれぞれに介在するはんだ(40,41)と、を備え、
前記板厚方向からの投影視において、前記放熱面における環状の外周端(22c)が前記第1ランドの外側面に沿う外形輪郭(32c)を内包しており、
前記アイランドが、前記放熱面の外周端よりも内側に設けられ、前記放熱面に開口する溝(27)を有し、
前記溝は、前記分割部に沿って延設され、前記板厚方向からの投影視において前記分割部に重なるオーバーラップ部(270)と、前記オーバーラップ部に連なり、前記アイランドの前記放熱面において、前記板厚方向からの投影視で前記第1ランドの外形輪郭よりも外側の外周領域(22e)に設けられた延長部(271)と、を有する電子装置。 - 前記延長部は、前記オーバーラップ部の延長上に設けられた第1延長部(271a)と、前記第1延長部に連なり、前記第1ランドの外形輪郭に沿って前記第1延長部とは異なる方向に延設された第2延長部(271b)と、を有している請求項1に記載の電子装置。
- 1つの前記第1延長部に対して2つの前記第2延長部が連なっており、
2つの前記第2延長部が、前記第1延長部から相反する方向に延設されている請求項2に記載の電子装置。 - 前記アイランドは、前記搭載面において、前記板厚方向からの投影視で前記電子部品及び前記溝と重ならない位置に開口し、前記モールド樹脂が充填された有底の凹部(28)を有する請求項1〜3いずれか1項に記載の電子装置。
- 前記溝は第1溝であり、
前記分割部は、前記第1ランドを前記板厚方向に貫通する第2溝である請求項1〜4いずれか1項に記載の電子装置。 - 前記基板の対向面ごと、前記モールドパッケージを封止する樹脂成形体(50)をさらに備える請求項1〜5いずれか1項に記載の電子装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016125937A JP2017228745A (ja) | 2016-06-24 | 2016-06-24 | 電子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016125937A JP2017228745A (ja) | 2016-06-24 | 2016-06-24 | 電子装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017228745A true JP2017228745A (ja) | 2017-12-28 |
Family
ID=60892236
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016125937A Pending JP2017228745A (ja) | 2016-06-24 | 2016-06-24 | 電子装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017228745A (ja) |
-
2016
- 2016-06-24 JP JP2016125937A patent/JP2017228745A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6021504B2 (ja) | プリント配線板、プリント回路板及びプリント回路板の製造方法 | |
US20140252613A1 (en) | Semiconductor device | |
KR20020029648A (ko) | 칩 온 필름용 테이프와 이것을 이용하는 반도체 | |
JP2012253190A (ja) | 半導体パッケージ及びその実装方法 | |
JP2016213308A (ja) | プリント回路板及びプリント配線板 | |
JP6597502B2 (ja) | 電子装置 | |
JP6350364B2 (ja) | 接続構造体 | |
JP2020035848A (ja) | プリント配線板及びソルダーレジストの形成方法 | |
JP6697944B2 (ja) | 電力用半導体装置 | |
US9748205B2 (en) | Molding type power module | |
CN113990831A (zh) | 用于半导体器件的表面贴装封装件 | |
JP2007059533A (ja) | 回路モジュール | |
CN106816416A (zh) | 半导体嵌入式混合封装结构及其制作方法 | |
US7638860B2 (en) | Semiconductor device and lead frame | |
JP7232123B2 (ja) | 配線基板、電子装置、及び配線基板の製造方法 | |
WO2019012849A1 (ja) | 電子回路基板 | |
JP7147205B2 (ja) | 実装基板および実装構造 | |
KR102117477B1 (ko) | 반도체 패키지 및 반도체 패키지의 제조방법 | |
JP6538396B2 (ja) | 半導体装置 | |
JP6569610B2 (ja) | 電子装置 | |
JP2017228745A (ja) | 電子装置 | |
JP2005311137A (ja) | 半導体装置及びその製造方法、半導体装置の実装構造並びにリードフレーム | |
JP2022025389A (ja) | 部品実装基板 | |
JP2010161295A (ja) | プリント基板およびこれを備えた半導体装置 | |
JP2018093084A (ja) | 半導体装置 |