JP2016207764A - 部品内蔵配線基板およびその製造方法 - Google Patents
部品内蔵配線基板およびその製造方法 Download PDFInfo
- Publication number
- JP2016207764A JP2016207764A JP2015085734A JP2015085734A JP2016207764A JP 2016207764 A JP2016207764 A JP 2016207764A JP 2015085734 A JP2015085734 A JP 2015085734A JP 2015085734 A JP2015085734 A JP 2015085734A JP 2016207764 A JP2016207764 A JP 2016207764A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- hole
- wiring board
- component
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Abstract
【課題】電子部品を収容する貫通孔内の電子部品以外の空間が充填樹脂で良好に充填されており、貫通孔内に収容された電子部品の性能や寿命に劣化が起きにくい部品内蔵配線基板を提供すること。【解決手段】電子部品3を収容するための貫通孔7を有する絶縁板1と、貫通孔7内に収容された電子部品3と、貫通孔7内の電子部品3以外の空間を充填する充填樹脂8とを具備して成る部品内蔵配線基板10であって、電子部品3は、その側面の上端から下端にかけて、貫通孔7内壁との間隔が他の部分よりも広い切欠き部Cを有する。【選択図】図2B
Description
本発明は、電子部品を内蔵する部品内蔵配線基板およびその製造方法に関するものである。
従来、電子部品を内蔵する部品内蔵配線基板は、電子部品を収容するための貫通孔を有する絶縁板を準備するとともに、この絶縁板の貫通孔内に電子部品を収容した後、貫通孔内部にペースト状の充填樹脂を充填するとともに熱硬化させることにより電子部品が絶縁板内に収容され、さらに絶縁板の上下にはみ出した充填樹脂を必要に応じて平坦に研磨した後、絶縁板の上下に絶縁層を積層することによって多層化が図られている。
ところで、このような部品内蔵配線基板においては、貫通孔内における電子部品の位置精度を高めるため、電子部品の側面と貫通孔内壁との隙間が極めて狭いものとなっている。そのため、電子部品と貫通孔内壁との狭い隙間を通して充填樹脂を良好に充填することができずに、貫通孔内の電子部品以外の空間にボイドが形成されやすい。このようなボイドは、電子部品が発生する熱を外部に良好に伝達する妨げになり、電子部品の性能や寿命を劣化させてしまう。本発明は、このような従来の問題点に鑑み案出されたものであり、その課題は、貫通孔内の電子部品以外の空間が充填樹脂で良好に充填されて、電子部品の性能や寿命に劣化が起きにくい部品内蔵配線基板を提供することにある。
本発明の電子部品内蔵配線基板は、電子部品を収容するための貫通孔を有する絶縁板と、前記貫通孔内に収容された電子部品と、前記貫通孔内の前記電子部品以外の空間を充填する充填樹脂とを具備して成る部品内蔵配線基板であって、前記電子部品は、その側面の上端から下端にかけて、前記貫通孔内壁との間隔が他の部分よりも広い切欠き部を有することを特徴とするものである。
また、本発明の電子部品内蔵配線基板の製造方法は、電子部品を収容するための貫通孔をする絶縁板と、前記貫通孔内に収容された場合に、その側面の上端から下端にかけて、前記貫通孔内壁との間隔が他の部分よりも広い切欠き部を有する電子部品とを準備する工程と、前記貫通孔内に前記電子部品を収容する工程と、前記貫通孔内の前記電子部品以外の空間にペースト状の充填樹脂を充填するとともに該充填樹脂を硬化させる工程と、を行うことを特徴とするものである。
本発明の部品内蔵配線基板およびその製造方法によれば、絶縁板の貫通孔内に収容された電子部品は、その側面の上端から下端にかけて、貫通孔内壁との間隔が他の部分よりも広い切欠き部を有していることら、この切欠き部を介して貫通孔内の電子部品以外の空間が充填樹脂により良好に充填される。したがって、電子部品が発生する熱を充填樹脂を介して外部に良好に伝達させることができ、電子部品の性能や寿命に劣化が起きにくい部品内蔵配線基板を提供することができる。
次に、本発明の部品内蔵配線基板の第1の実施形態例について図1を基に説明する。図1に示すように、本例の部品内蔵配線基板10は、コア用の絶縁板1と、ビルドアップ用の絶縁層2と、電子部品3と、配線導体4と、ソルダーレジスト層5とを備えている。
絶縁板1は、例えばガラスクロスにエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させた電気絶縁材料から成る。絶縁板1の厚みは、100〜800μmである。絶縁板1は、その上面から下面にかけて貫通する複数のスルーホール6と電子部品3を収容するための貫通孔7とを有している。スルーホール6の直径は50〜200μm程度である。貫通孔7の大きさは、電子部品3と貫通孔7の内壁との間に10〜500μm程度の隙間ができる大きさとなっている。
絶縁板1の上下面およびスルーホール6内には、配線導体4の一部が被着されている。なお、配線導体4が被着されたスルーホール6の内部は、孔埋め樹脂で充填されている。
また、貫通孔7の内部には電子部品3が収容されている。電子部品3は、例えばエポキシ樹脂等のモールド樹脂で封止された樹脂モールド半導体素子や樹脂モールド電子部品モジュールである。電子部品3は、幅および長さがそれぞれ1〜50mm、高さが0.2〜4mm程度の概ね直方体形状であり、その上面に端子3aを有している。端子3aを含む電子部品3の高さは、絶縁板1の厚みよりも0.03mm以上小さい。
さらに、貫通孔7内の電子部品3以外の空間は、充填樹脂8により充填されている。充填樹脂8は、エポキシ樹脂等の熱硬化性樹脂にシリカ等の無機絶縁物フィラーを含有させた電気絶縁材料から成る。充填樹脂8は、貫通孔7内の電子部品3以外の空間にペースト状の充填樹脂を充填するとともに熱硬化させることにより形成される。
絶縁層2は、絶縁板1と同様にガラスクロスにエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させた電気絶縁材料から成る。絶縁層2の厚みは、10〜50μm程度である。絶縁層2には、各絶縁層2を貫通する複数のビアホール9が形成されている。絶縁層2の表面およびビアホール9の内部には、配線導体4の一部が被着されている。
配線導体4は、銅箔や銅めっき等の良導電性材料からなる。配線導体4の厚みは5〜50μm程度である。上面側の最表層の配線導体4の一部は、半導体素子Sの電極Tと接続するための半導体素子接続パッド4aを形成している。また、下面側の最表層の配線導体4の一部は、外部の電気回路基板に接続するための外部接続パッド4bを形成している。これらの半導体素子接続パッド4aと外部接続パッド4bとの間は、ビアホール9およびスルーホール6を介して所定のもの同士が電気的に接続されている。
さらに、配線導体4の一部は、電子部品3の端子3aの直上に設けられたビアホール9を介して電子部品3の端子3aに接続されている。これにより電子部品3の端子3aが所定の半導体素子接続パッド4aおよび外部接続パッド4bに電気的に接続されている。なお、端子3aの直上に設けられたビアホール9は、絶縁層2のみならず充填樹脂8も貫通して端子3aに達している。
ソルダーレジスト層5は、アクリル変性エポキシ樹脂等の感光性の熱硬化性樹脂にシリカ等の無機絶縁物フィラーを含有させた電気絶縁材料から成る。ソルダーレジスト層5の厚みは、10〜30μm程度である。
ところで、本例の部品内蔵配線基板10においては、電子部品3は、図2Aに示すように、その側面の上端から下端にかけて切欠き部Cを有している。切欠き部Cは、電子部品3のモールド樹脂部に形成されている。切欠き部Cは、幅が0.1〜5mm、奥行きが0.2〜2mmである。電子部品3は、このような切欠き部Cを有していることで、図2Bに示すように、絶縁板1の貫通孔7内に収容された場合に、その側面と貫通孔7内壁との間隔が切欠き部Cにおいて他の部分よりも広いものとなる。そのため、この切欠き部Cを介して貫通孔7内の電子部品3以外の空間が充填樹脂8により良好に充填される。また、切欠き部Cはモールド樹脂部に設けられているため、切欠き部Cの表面と充填樹脂8とが同じ樹脂同士で強固に密着する。したがって、本例の部品内蔵配線基板10によれば、電子部品3が発生する熱を充填樹脂8を介して外部に良好に伝達させることができ、電子部品3の性能や寿命に劣化が起きにくい部品内蔵配線基板10を提供することができる。
次に、本発明の部品内蔵配線基板の製造方法の一実施形態例について図3を基に説明する。なお、上述の部品内蔵配線基板10の説明において説明した部位と同一の部位には同一の符号を付し、その詳細な説明は省略する。
まず、図3(a)に示すように、貫通孔7を有する絶縁板1を準備するとともに、絶縁板1の下面に貫通孔7を塞ぐようにして仮付シート11を仮付する。仮付シート11としては、絶縁板1側に微粘着剤を塗布した粘着性を有する樹脂から成るシートを用いる。仮付シート11の厚みは10〜300μm程度が好ましい。なお、この例では、絶縁板1にスルーホール6が形成されているとともに上下面およびスルーホール6内に配線導体4の一部が被着されているが、スルーホール6および配線導体4は、後で形成しても良い。
次に、図3(b)に示すように、貫通孔7内の仮付シート11上に電子部品3を載置する。このとき、電子部品3の端子3aが絶縁板1の上面より0.1mm以上貫通孔7内に凹んで位置することが好ましい。
次に、図3(c)に示すように、貫通孔7内の電子部品3以外の空間にペースト状の封止樹脂8を充填するとともに熱硬化させる。ペースト状の封止樹脂8は、未硬化のエポキシ樹脂組成物とシリカ等の無機絶縁物フィラーを含有し、貫通孔7内の電子部品3以外の空間を良好に充填可能な粘度を有している。
このとき、図2Aおよび2Bに示したように、電子部品3は、その側面の上端から下端にかけて切欠き部Cを有しており、その側面と貫通孔7内壁との間隔が切欠き部Cにおいて他の部分よりも広いものとなる。そのため、この切欠き部Cを介して貫通孔7内の電子部品3以外の空間が充填樹脂8により良好に充填される。また、切欠き部Cはモールド樹脂部に設けられているため、切欠き部Cの表面と充填樹脂8とが同じ樹脂同士で強固に密着する。
次に、図3(d)に示すように、絶縁板1の下面から仮付シート11を剥ぎ取って除去する。なお、このとき絶縁板1の上下面からはみ出した充填樹脂8を研磨により除去するようにしても良い。このとき、電子部品3の端子3aが絶縁板1の上面より10μm以上貫通孔7内に凹んで位置させておくと、研磨により端子3aが損傷を受けることを有効に防止することができ、端子3aとビアホール9を介した配線導体4との接続を良好なものとすることができる。
次に、図3(e)に示すように、絶縁板1の上下面に絶縁層2を積層する。絶縁層2は、ガラスクロスにエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂の未硬化樹脂組成物を含浸させたプリプレグを絶縁板1の上下面に重ねてプレスするとともに加熱して熱硬化させることにより形成される。
次に、図3(f)に示すように、絶縁層2にビアホール9を形成する。ビアホール9は絶縁層2で覆われた配線導体4や端子3aを底面とする。ビアホール9の形成には、レーザ加工が用いられる。
次に、図3(g)に示すように、絶縁層2の表面およびビアホール9内に配線導体4を形成する。これにより絶縁層2の表面およびビアホール9内の配線導体4と下層の配線導体4や端子3aとが電気的に接続される。以下次層の絶縁層2および配線導体4の形成を必要層分繰り返した後、最後にソルダーレジスト層5を形成することによって図1に示した配線基板10が完成する。
このように本例の部品内蔵配線基板の製造方法によれば、切欠き部Cを介して貫通孔7内の電子部品3以外の空間が充填樹脂8により良好に充填されるので、電子部品3が発生する熱を充填樹脂8を介して外部に良好に伝達させることができ、電子部品3の性能や寿命に劣化が起きにくい部品内蔵配線基板10を提供することができる。
なお、本発明の部品内蔵配線基板およびその製造方法は、上述した実施形態例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。例えば上述の実施形態例では、電子部品3の各辺の中央部に切欠き部Cが形成されていたが、図4A,4Bに示すように、電子部品3の角部に切欠きCが形成されていても良い。また、図5A,5Bや図6A,6Bに示すように、切欠き部Cが電子部品3の各辺に複数ずつ形成されていても良く、切欠き部Cの上面視の形状も半円形や三角形状等種々の形状を採用することができる。
1・・・絶縁板
2・・・絶縁層
3・・・電子部品
3a・・端子
7・・・貫通孔
8・・・充填樹脂
2・・・絶縁層
3・・・電子部品
3a・・端子
7・・・貫通孔
8・・・充填樹脂
Claims (2)
- 電子部品を収容するための貫通孔を有する絶縁板と、前記貫通孔内に収容された電子部品と、前記貫通孔内の前記電子部品以外の空間を充填する充填樹脂とを具備して成る部品内蔵配線基板であって、前記電子部品は、その側面の上端から下端にかけて、前記貫通孔内壁との間隔が他の部分よりも広い切欠き部を有することを特徴とする部品内蔵配線基板。
- 電子部品を収容するための貫通孔をする絶縁板と、前記貫通孔内に収容された場合に、その側面の上端から下端にかけて、前記貫通孔内壁との間隔が他の部分よりも広い切欠き部を有する電子部品とを準備する工程と、前記貫通孔内に前記電子部品を収容する工程と、前記貫通孔内の前記電子部品以外の空間にペースト状の充填樹脂を充填するとともに該充填樹脂を硬化させる工程と、を行うことを特徴とする部品内蔵配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015085734A JP2016207764A (ja) | 2015-04-20 | 2015-04-20 | 部品内蔵配線基板およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015085734A JP2016207764A (ja) | 2015-04-20 | 2015-04-20 | 部品内蔵配線基板およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016207764A true JP2016207764A (ja) | 2016-12-08 |
Family
ID=57490203
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015085734A Pending JP2016207764A (ja) | 2015-04-20 | 2015-04-20 | 部品内蔵配線基板およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016207764A (ja) |
-
2015
- 2015-04-20 JP JP2015085734A patent/JP2016207764A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5093353B2 (ja) | 部品内蔵モジュールの製造方法及び部品内蔵モジュール | |
KR20180023384A (ko) | 전자 소자 내장 기판과 그 제조 방법 및 전자 소자 모듈 | |
KR102194721B1 (ko) | 인쇄회로기판 및 그 제조 방법 | |
US11812556B2 (en) | Printed circuit board and manufacturing method thereof | |
TWI566355B (zh) | 電子元件封裝結構及製作方法 | |
KR20170054842A (ko) | 방열부재 및 이를 구비한 인쇄회로기판 | |
JP2016092402A (ja) | 印刷回路基板及びその製造方法 | |
JP5027193B2 (ja) | 配線板及びその製造方法 | |
KR20160079658A (ko) | 배선 기판의 제조 방법 | |
US20150156882A1 (en) | Printed circuit board, manufacturing method thereof, and semiconductor package | |
KR20160004157A (ko) | 칩 내장형 기판 및 이의 제조 방법 | |
WO2014181509A1 (ja) | 多層基板およびこれを用いた電子装置、電子装置の製造方法 | |
JP2019067858A (ja) | プリント配線板及びその製造方法 | |
JP2016207764A (ja) | 部品内蔵配線基板およびその製造方法 | |
KR102052761B1 (ko) | 칩 내장 기판 및 그 제조 방법 | |
JP2016207763A (ja) | 部品内蔵配線基板およびその製造方法 | |
TWI477214B (zh) | 具有內埋元件的電路板及其製作方法 | |
JP2014216580A (ja) | 配線基板およびその製造方法 | |
JP6068167B2 (ja) | 配線基板およびその製造方法 | |
JP2013131731A (ja) | 配線基板およびその製造方法 | |
JP6367902B2 (ja) | 配線基板 | |
JP5078451B2 (ja) | 電子部品内蔵モジュール | |
JP2016195192A (ja) | プリント基板、電子装置 | |
JP6075789B2 (ja) | 配線基板の製造方法 | |
KR102301236B1 (ko) | 인쇄회로기판 |